JP2005128410A - 電気光学装置および電子機器 - Google Patents

電気光学装置および電子機器 Download PDF

Info

Publication number
JP2005128410A
JP2005128410A JP2003366016A JP2003366016A JP2005128410A JP 2005128410 A JP2005128410 A JP 2005128410A JP 2003366016 A JP2003366016 A JP 2003366016A JP 2003366016 A JP2003366016 A JP 2003366016A JP 2005128410 A JP2005128410 A JP 2005128410A
Authority
JP
Japan
Prior art keywords
electro
tft
optical device
channel width
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003366016A
Other languages
English (en)
Other versions
JP4496756B2 (ja
Inventor
Shin Koide
慎 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003366016A priority Critical patent/JP4496756B2/ja
Publication of JP2005128410A publication Critical patent/JP2005128410A/ja
Application granted granted Critical
Publication of JP4496756B2 publication Critical patent/JP4496756B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 多数の画素がマトリクス状に配置された電気光学装置、およびそれを備えた電子機器において、各画素にオフリーク電流を低減したTFTを適材適所に用いることにより、表示品位の向上を図ることのできる構成を提供すること。
【解決手段】 EL表示装置1において、各画素11には、EL素子20に印加する電流を供給するTFTからなる駆動用トランジスタ30と、駆動用トランジスタ30のゲートに接続された蓄積容量40と、蓄積容量40に直列に接続されて、蓄積容量40にデータ信号を書き込むタイミングを制御する第1のTFT50とが構成され、TFT50については、ソース領域側のチャネル幅寸法の小さな非対称構造のTFTを用いて、駆動用トランジスタ30のゲートバイアスを安定化する。
【選択図】 図2

Description

本発明は、多数の画素がマトリクス状に配置された電気光学装置、およびそれを備えた電子機器に関するものである。
各種の電気光学装置のうち、エレクトロルミネッセンス(以下、ELという)表示装置は、マトリクス状に配置された多数の画素の各々にEL素子を備えるとともに、各画素には、EL素子に印加する電流を供給する駆動用トランジスタ、この駆動用トランジスタのゲートに接続された蓄積容量に直列に接続されて蓄積容量にデータ信号を書き込むタイミングを制御する薄膜トランジスタ(以下、TFTという)などの複数のスイッチング素子を備えている。そして、TFTをオン・オフさせて所定の電圧を蓄積容量に記憶させることにより、電源線の電圧を駆動用トランジスタのゲート電圧を制御し、EL素子に流れる電流を制御している(例えば、特許文献1、2参照)。
なお、EL素子は従来は無機の材料が検討されていたが、最近ではより低電圧で発光効率の高い有機材料の有機EL素子を使った表示装置が実用化され始めている。
特開2003−150118号公報 特開2003−66868号公報第9頁
上記EL表示装置において、駆動用トランジスタについては飽和領域で動作させるため、ゲート電圧の変化に対する電流変化が急峻である。従って、ゲートバイアスを正確に印加させる必要があり、そのためには、蓄積容量に電荷を正確に保持させる必要がある。
しかしながら、従来は、蓄積容量に直列に接続されたスイッチング素子において、オフ時に流れる電流(オフリーク電流)を小さく抑えるための対策が採られていないので、蓄積容量に電荷を正確に保持させることができない。その結果、駆動用トランジスタのゲートバイアスが変化して、EL素子に流れる電流も変化する。そのゲートバイアスの変化は素子の製造ばらつきをよく反映するために均一で品位の高い階調表示を行えないという問題点がある。
とりわけ、EL表示装置では、EL素子に比較的大きな電流を流す必要があることから、TFTについては低温ポリシリコン膜で能動層を形成している。低温ポリシリコン膜を用いたTFTでは、その多結晶の粒界に多くの欠陥が存在する。このため、このような欠陥により形成されたエネルギー準位を介したトンネリングに起因したオフリーク電流がかなり大きく、かつ、かかるオフリーク電流を単結晶シリコン膜を用いたトランジスタ並みに小さくすることは困難である。
以上の問題点に鑑みて、本発明では、多数の画素がマトリクス状に配置された電気光学装置、およびそれを備えた電子機器において、各画素にオフリーク電流を低減したTFTを適材適所に用いることにより、表示品位の向上を図ることのできる構成を提供することにある。
上記課題を解決するために、本発明では、マトリクス状に配置された多数の画素の各々に、少なくとも、電気光学素子、および該電気光学素子を駆動するための1ないし複数のトランジスタを備えた電気光学装置において、前記多数の画素には、前記トランジスタのうちの少なくとも1つに、ソース領域側のチャネル幅寸法とドレイン領域側のチャネル幅寸法が相違する非対称構造のTFTが用いられた複数の画素が含まれていることを特徴とする。
本願明細書におけるチャネル幅寸法とは、チャネルを平面的にみたときに、チャネル長方向と直交する方向の寸法を意味する。また、チャネル領域とソース・ドレイン領域との境界部分が円弧状の場合には、その周方向における寸法を意味する。
本発明において、前記非対称構造のTFTがnチャネル型の場合には、ソース・ドレイン領域のうち、オフ時に高電位側となる方にチャネル幅寸法の小さい方を配置する。また、前記非対称構造のTFTがpチャネル型である場合には、ソース・ドレイン領域のうち、オフ時に低電位側となる方にチャネル幅寸法の小さい方を配置する。
本発明において、前記電気光学素子がEL素子であり、前記多数の画素の各々には、前記トランジスタとして、少なくとも、前記EL素子に印加する電流を供給する駆動用トランジスタと、前記駆動用トランジスタのゲートに接続された蓄積容量と、前記蓄積容量に直列に接続されて、当該蓄積容量にデータ信号を書き込むタイミングを制御する第1のスイッチング素子とが設けられている場合には、前記多数の画素には、前記第1のスイッチング素子として前記非対称構造のTFTが用いられている複数の画素が含まれている。
本発明において、前記非対称構造のTFTを備えた複数の画素のいずれにおいても、ソース・ドレイン領域のうち、チャネル幅寸法の小さい方が前記蓄積容量の側に接続されているか、チャネル幅寸法の大きい方が前記蓄積容量の側に接続されているかが同一である場合、前記非対称構造のTFTを備えた複数の画素には、ソース・ドレイン領域のうち、チャネル幅寸法の小さい方を前記蓄積容量の側に接続された画素と、チャネル幅寸法の大きな方を前記蓄積容量の側に接続された画素とが含まれている場合がある。
本発明において、前記電気光学素子は、EL素子などといった電流駆動型発光素子である。
また、前記電流駆動型発光素子が、例えば、EL素子である場合には、前記多数の画素は各々、前記トランジスタとして、少なくとも、前記EL素子に印加する電流を制御する駆動用トランジスタと、前記駆動用トランジスタのゲートに接続された蓄積容量と、前記蓄積容量に直列に接続されて、当該蓄積容量にデータ信号を書き込むタイミングを制御する第1のスイッチング素子とを備えており、前記多数の画素には、前記第1のスイッチング素子として前記非対称構造のTFTが用いられている複数の画素が含まれている。
ここで、前記多数の画素の各々には、前記トランジスタとして、前記駆動用トランジスタ、および前記第1のスイッチング素子に加えて、前記駆動用トランジスタに直列に接続されて前記EL素子に流す電流をオンオフする第2のスイッチング素子と、前記第1のスイッチング素子に対して前記蓄積容量とは反対側に直列接続された第3のスイッチング素子とを備える場合があり、このような場合、前記第1のスイッチング素子と前記第3のスイッチング素子との電気的な接続点と、前記駆動用トランジスタと前記第2のスイッチング素子との電気的な接続点とが短絡されている。
本発明において、前記EL素子として、各色に対応する複数種類のEL素子が形成されている場合があり、この場合、いずれの色に対応する画素においても、ソース・ドレイン領域のうち、チャネル幅寸法の小さい方が前記蓄積容量の側に接続されているか、チャネル幅寸法の大きい方が前記蓄積容量の側に接続されているかが同一である構成を採用することがある。
また、前記EL素子として、各色に対応する複数種類のEL素子が形成されている場合があり、この場合、ソース・ドレイン領域のうち、チャネル幅寸法の小さい方が前記蓄積容量の側に接続されているか、チャネル幅寸法の大きい方が前記蓄積容量の側に接続されているかが、画素が対応する色によって相違している構成を採用することもある。EL素子の場合、色によってダイオード特性が相違する場合があり、この場合、前記非対称構造のTFTのオフ時、このTFTに加わる電圧の向きが変わることがある。従って、EL素子の特性に非対称構造のTFTの向きを合わせることが好ましい。
本発明は、前記非対称構造のTFTの能動層が低温ポリシリコン膜から構成されている場合に適用すると、オフリーク電流を低減するのに効果的である。低温ポリシリコン膜で能動層を形成した場合、基板としてガラス基板を使えるという利点があるが、オフリーク電流が大きいという欠点がある。従って、この欠点を非対象構造で解消すれば、低温ポリシリコン膜を用いたTFTの利点を最大限、活かすことができる。
本発明において、前記非対称構造のTFTでは、ソース領域、チャネル領域、およびドレイン領域がこの順に同心円状に配置されている構成、ソース領域、チャネル領域、およびドレイン領域がこの順に円弧状に配置されている構成、および半導体膜が三角あるいは台形の平面形状をもって形成され、その高さ方向において、ソース領域、チャネル領域、およびドレイン領域がこの順に配置されている構成などを採用することができ、このような構造を採用すれば、ソース領域側のチャネル幅寸法とドレイン領域側のチャネル幅寸法とを相違させることができる。
本発明においては、前記非対称構造のTFTがダブルゲート構造を備えている構成であってもよい。
本発明においては、前記非対称構造のTFTがLDD構造あるいはオフセットゲート構造を備えていることが好ましい。このように構成すると、オフリーク電流をさらに低減できるという利点がある。
本発明を適用した電気光学装置は、例えば、モバイルコンピュータや携帯電話機などといった電子機器の表示部として用いられる。
本発明では、マトリクス状に配置された多数の画素では、ソース領域側のチャネル幅寸法とドレイン領域側のチャネル幅寸法が相違する非対称構造のTFTが用いられており、非対称構造のTFTがnチャネル型の場合には、ソース・ドレイン領域のうち、オフ時に高電位側となる方にチャネル幅寸法の小さい方が配置され、非対称構造のTFTがpチャネル型である場合には、ソース・ドレイン領域のうち、オフ時に低電位側となる方にチャネル幅寸法の小さい方が配置されている。このような非対称構造のTFTではオフリーク電流が極めて小さいため、電気光学素子を安定した条件下で駆動することができる。それ故、階調表示を良好に行えるなど、表示の品位を向上することができる。
以下、図面を参照して本発明の実施の形態を説明する。
図1および図2は、本発明を適用したアクティブマトリクス型のEL表示装置のブロック図、およびその画素の構成を示す説明図である。図3は、本発明を適用したEL表示装置の電流プログラムの様子を示す説明図である。
図1および図2に示すように、EL表示装置1では、基板10上の画像表示領域13に多数の画素11がマトリクス状に配置されており、その周辺領域には、データ線駆動回路12と走査線駆動回路14とが構成されている。EL表示装置1において、多数の画素11の各々には、電流駆動型発光素子(電気光学素子)としてのEL素子20と、EL素子20に印加する電流を制御するpチャネル型のTFTからなる駆動用トランジスタ30と、駆動用トランジスタ30のゲートに接続された蓄積容量40と、蓄積容量40に直列に接続されて、蓄積容量40にデータ信号を書き込むタイミングを制御するnチャネル型の第1のTFT50(第1のスイッチング素子)とが構成されている。また、多数の画素11の各々には、駆動用トランジスタ30、および第1のTFT50に加えて、駆動用トランジスタ50に直列に接続されてEL素子20に流す電流をオンオフするためのnチャネル型の第2のTFT60(第2のスイッチング素子)と、第1のTFT50に対して蓄積容量40と反対側に直列に接続されたnチャネル型の第3のTFT70(第3のスイッチング素子)とが構成されており、第1のTFT50と第3のTFT70との電気的な接続点55と、駆動用トランジスタ30と第2のTFT60との電気的な接続点35とは短絡されている。
EL素子20は、図示を省略するが、画素電極上に電子輸送層、発光層、正孔輸送層などからなる少なくとも1層の有機機能層(EL層)、および金属電極(反射膜)が積層されたものであり、画素電極と金属電極との間に電圧を加えることにより、有機機能層(EL層)が発光する。
データ線駆動回路12は、水平同期信号に合わせて階調データに変換された1ライン分の映像信号をデータ線16に供給する一方、走査線駆動回路14は、第1のTFT50と第3のTFT70のオン・オフ動作を制御する信号を第1の走査線17を供給するとともに、第2のTFT60のオン・オフ動作を制御するための信号を第2の走査線18に供給する。
このようなEL表示装置1においては、選択行では第1の走査線17を介して第1のTFT50、および第3のTFT70をオン状態とするための信号が供給され、第2の走査線18には第2のTFT60をオフ状態とするための信号を供給される。これに対して、非選択行では第1の走査線17を介して第1のTFT50、および第3のTFT70をオフ状態とするための信号が供給され、第2の走査線18には第2のTFT60をオン状態とするための信号を供給される。
従って、選択行においては、第1のTFT50および第3のTFT70がオン状態になることにより、データ線16より所定の電流が流れる。これにより、駆動用トランジスタ30は、ゲートとドレインが短絡されて概ね同電位の状態となり、駆動用トランジスタ30と第3のTFT70を通じて所定の電流(EL素子20に流すべき電流値)が流れる。このとき、駆動用トランジスタ70のゲート−ドレインの電圧は、駆動用トランジスタ70に所定の電流が流れるような電圧値となり、蓄積容量40にはその時のゲート電圧分の電荷が蓄積される。すなわち、第1の走査線17にオン電圧を印加することにより、第3のTFT70を介して、駆動用トランジスタ30にEL素子20に流すべき所定の電流を流し、蓄積容量40は、この電流を流すのに見合った駆動用トランジスタ30のゲート電圧値を記憶することになる(電流プログラム)。
このような電流プログラムを行う際、駆動用トランジスタ30はゲートとドレインが短絡されて概ね同電位の状態となるから、駆動用トランジスタ30は常に飽和領域で動作する。つまり、図3のpチャネル型トランジスタの特性曲線(ドレイン−ソース電圧Vds対ドレイン−ソース電流I)において、実線L10で示すVds=Vgsを満たすバイアス曲線上に限り駆動用トランジスタ30の動作が許容される。
一方、非選択期間になると、第2のTFT60がオン状態となり、第1のTFT50および第3のTFT70はオフ状態になる。そして、選択期間で蓄積容量40に保持されたゲート電圧Vgsで、電源線19から駆動用トランジスタ30に流れる電流が規定される。この電流値は上述の電流プログラムされた所定の電流値に一致するはずである。その結果、本来、EL素子20にはその所定の電流が流れ、EL素子20が所望の輝度で発光するはずである。
しかしながら、第2のTFT60がオン状態になって、EL素子16に電流が流れる動作に移行するときにバイアスの変動が発生する。駆動用トランジスタのゲート電圧Vgsは一定のまま保持されているから、駆動用トランジスタはゲート電圧Vgsを一定とした場合の電流曲線である実線L1上に限り変化が可能である。他方、EL素子16はダイオード型の特性を有しているので実線L21の電流曲線に従って動作する。動作のバイアス点は駆動用トランジスタの動作曲線である実線L1とEL素子の電流曲線である実線L21との交点で決定される。
つまり電流プログラム時からEL発光動作へ移行するときに、いわば駆動用トランジスタ20のドレイン−ソース電圧VdsがポイントP11からポイントP12に示す位置にシフトする。オフ状態にある第1のTFT50では、電流プログラム時にはほぼ等しかったソース電位とドレイン電位は、この電圧変化を受けてソース電位がドレイン電位よりも高くなる。そのために、第1のTFT50のオフリーク電流が大きいと蓄積容量40に保持されていた電荷が変化するために、駆動用トランジスタTFT30に対するゲートバイアスが上昇することになる。それは結果的には発光素子の輝度を変化させることになる。
そこで、本形態では、第1のTFT50として、以下の非対称構造のTFTを用いる。
[非対称構造のTFTの構成]
図4(A)、(B)は、本発明に係る非対称構造のTFTの平面図、および断面図である。図5は、非対称構造のTFT、従来のセルフアライン構造のTFT、および従来のLDD構造のTFTのゲート−ソース電圧と、ドレイン−ソース電流の関係を示すグラフである。
本形態において、第1のTFT50として用いた非対称構造のTFTは、図4に示すように、円形の低温多結晶シリコン膜100に対して、その中心側から外周側に向けて、高濃度ソース領域121および低濃度ソース領域122を備えたソース領域120と、チャネル領域110と、低濃度ドレイン領域132および高濃度ドレイン領域131を備えたドレイン領域130とがこの順に同心円状に形成されている。高濃度ソース領域121および高濃度ドレイン領域131には、ソース電極125、およびドレイン電極135が各々、電気的に接続し、チャネル領域110に対しては、ゲート絶縁膜140を介してゲート電極115が対峙している。
ここで、ソース領域120は中心側にある一方、ドレイン領域130は外周側にあるため、低濃度ソース領域122とチャネル領域110との界面の周方向における長さ寸法(チャネル幅寸法)は、低濃度ドレイン領域122とチャネル領域110との界面の周方向における長さ寸法(チャネル幅寸法)より短い。従って、図4に示すTFTは、ソース領域120側のチャネル幅寸法とドレイン領域130側のチャネル幅寸法が相違する非対称構造のTFTである。しかも、ここに示すTFTは、低濃度ソース領域122および低濃度ドレイン領域132を備えたLDD構造を有している。なお、低濃度ソース領域122および低濃度ドレイン領域132に相当する領域に不純物を導入せず、チャネル領域110と同様なシリコン膜にしておけば、オフセットゲート構造をもつ非対称構造のTFTを構成することができる。
このように構成した非非対称構造のTFTのゲート−ソース電圧とドレイン−ソース電流の関係は、図5に実線L31で示すように、実線L32で示す従来のセルフアライン構造のTFTと比較してオフリーク電流がかなり小さく、実線L33で示す従来の一般的な平行電極型のLDD構造のTFTと比較してもオフリーク電流が小さい。
それ故、図5に示す非対称のTFTを第1のTFT50として用いた際、第1のTFT50がオフ状態にあるとき、チャネル幅寸法の小さいソース領域120側が高電位側であり、チャネル幅寸法の大きなドレイン領域130側が低電位側になるので、第1のTFT50では、オフリーク電流が小さい。それ故、蓄積容量40の電荷を正確が保持されるので、駆動用トランジスタ30のゲートバイアスが変動しない。よって、EL素子20には、所定の電流が流れ続けるので、品位の高い階調表示を行うことができる。
[非対称構造のTFTのその他の構成]
図6(A)、(B)、(C)、(D)は、本発明に係る別の非対称構造のTFTの平面図である。なお、図6(A)、(B)、(C)、(D)に示すTFTは、基本的な構成が図4(A)、(B)に示すTFTと共通しているので、共通する部分には同一の符号を付して、それらの説明を省略する。
本発明において、第1のTFT50として使用可能な非対称構造のTFTとしては、図6(A)に示すように、半円形の低温多結晶シリコン膜100に対して、その内周側から外周側に向けて、高濃度ソース領域121および低濃度ソース領域122を備えたソース領域120と、チャネル領域110と、低濃度ドレイン領域132および高濃度ドレイン領域131を備えたドレイン領域130がこの順に円弧状に配列されたものであってもよい。
また、図6(B)に示すように、図6(A)に示すTFTを2つ、同一方向に並べ、一方のTFTの高濃度ソース領域と、他方のTFTのドレイン電極とを中継電極160で電気的に接続すれば、ダブルゲートを備えた非対称構造のTFTを構成することができる。
また、図6(C)に示すように、図6(A)に示すTFTを2つ、直線部分同士が向き合うように並べ、一方のTFTの高濃度ソース領域121と、他方のTFTのドレイン電極135とを中継電極170で電気的に接続すれば、1つのゲート電極115で、ダブルゲートを備えた非対称構造のTFTを構成することができる。この場合、図6(B)に示すダブルゲート構造のTFTよりも狭い面積内にダブルゲート構造のTFTを構成することができる。
さらに、図6(D)に示すように、三角形あるいは台形の平面形状の低温多結晶シリコン膜100に対して、その底辺側から高さ方向に、高濃度ドレイン領域131および低濃度ドレイン領域132を備えたドレイン領域130と、チャネル領域110と、低濃度ソース領域122および高濃度ソース領域121を備えたソース領域120とをこの順に配置してもよい。このように構成した場合も、低濃度ソース領域122とチャネル領域110との界面の長さ寸法(チャネル幅寸法)は、低濃度ドレイン領域122とチャネル領域110との界面の長さ寸法(チャネル幅寸法)より短い非対称構造のTFTとなる。
[その他の実施の形態]
上記形態に係るEL表示装置1をカラー表示用に構成する場合には、EL素子20としては、赤(R)、緑(G)、青(B)の各色のEL素子20が形成される。赤(R)用のEL素子、緑(G)用のEL素子、青(B)用のEL素子のいずれも、図3に実線L21で示すダイオード特性を有している場合には、赤(R)、緑(G)、青(B)のいずれの画素11においても、第2のTFT60がオン状態になった際、ドレイン−ソース電圧VdsがポイントP11からポイントP12に示す位置にシフトする。従って、オフ状態にある第1のTFT50では、ソース電位がドレイン電位よりも高くなる。それ故、赤(R)、緑(G)、青(B)のいずれの画素11においても、第1のTFT50として、図4および図6を参照して説明した非対称構造のTFTを用いればよい。
但し、赤(R)用のEL素子20が、図3に実線L21で示すダイオード特性を有し、緑(G)用のEL素子20が、図3に実線L22で示すダイオード特性を有し、青(B)用のEL素子20が、図3に実線L23で示すダイオード特性を有している場合、緑(G)および青(B)の画素11では、第2のTFT60がオン状態になった際、ドレイン−ソース電圧Vdsが、例えば、ポイントP21からポイントP22に示す位置にシフトする。従って、緑(G)および青(B)の画素11では、赤(R)の画素11とは反対に、オフ状態にある第1のTFT50では、ドレイン電位がソース電位よりも高くなる。それ故、第1のTFT50のオフリーク電流が大きいと、駆動用トランジスタTFT30に対するゲートバイアスが低下してしまう。
このような場合には、赤(R)の画素11については、図4および図6を参照して説明した非対称構造のTFTを用いる一方、緑(G)および青(B)の画素11では、第1のTFT50として、図4および図6を参照して説明した非対称構造のTFTにおいて、ソース領域とドレイン領域とをそのまま入れ替えた構造のTFTを用いる。すなわち、緑(G)および青(B)の画素11では、第1のTFT50がオフ状態にあるとき、チャネル幅寸法の小さいドレイン領域側を高電位側となり、チャネル幅寸法の大きなソース領域側が低電位側となるように第1のTFT50を構成すればよい。
このように構成すれば、緑(G)および青(B)の画素11でも、第1のTFT50のオフリーク電流が小さいので、駆動用トランジスタ30のゲートバイアスが変動しない。それ故、EL素子20には、所定の電流が流れ続けるので、品位の高い階調表示を行うことができる。
なお、上記形態では、駆動用トランジスタ30をpチャネル型のTFTとし、第1ないし第3のTFT50、60、70をnチャネル型としたが、全てをpチャネル型、あるいはnチャネル型としてもよい。この場合、第1のTFT50がオフ時に流れようとするオフリーク電流の方向が反対になる場合がある。その場合、非対称構造のTFTがNチャネル型であれば、ソース・ドレイン領域のうち、TFTのオフ時に高電位側となる方にチャネル幅寸法の小さい方を配置すればよく、非対称構造のTFTがPチャネル型である場合、ソース・ドレイン領域のうち、TFTのオフ時に低電位側となる方にチャネル幅寸法の小さい方を配置すればよい。
また、上記形態では、全ての画素11の第1のTFT50を非対称構造のTFTとしたが、EL素子20のダイオード特性などによっては、一部の画素11については非対称構造のTFTを用い、他の画素11については従来のLDD構造、オフセットゲート構造、あるいはセルフアライン構造のTFTを用いてもよい。
また、非対称構造のTFTのソース・ドレインの向きは、蓄積容量等に接続されるトランジスタ接続やバイアスによって適宜選ぶべきものであり、ここに示した実施の形態に限定されるものではない。
[電子機器への適用]
図7(A)、(B)はそれぞれ、本発明に係るEL表示装置1(電気光学装置)を用いた電子機器の一例としてのモバイル型のパーソナルコンピュータの説明図、および携帯電話機の説明図である。
本発明を適用したEL表示装置1を搭載した電子機器としては、マルチメディア対応のパーソナルコンピュータ(PC)、およびエンジニアリング・ワークステーション(EWS)、ページャあるいは携帯電話機、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、カーナビゲーション装置、POS端末、家庭電器機器の表示モニター、ポケットゲーム機器などがある。
より具体的には、図7(A)に示すように、パーソナルコンピュータ180は、キーボード181を備えた本体部182と、表示ユニット183とを有する。表示ユニット183は、前述したEL表示装置1を含んで構成される。また、図7(B)に示すように、携帯電話機190は、複数の操作ボタン191と、前述したEL表示装置1からなる表示部とを有している。
本発明において、マトリクス状に配置された多数の画素では、ソース領域側のチャネル幅寸法とドレイン領域側のチャネル幅寸法が相違する非対称構造のTFTが用いられており、非対称構造のTFTがNチャネル型の場合には、ソース・ドレイン領域のうち、オフ時に高電位側となる方にチャネル幅寸法の小さい方が配置され、非対称構造のTFTがPチャネル型である場合には、ソース・ドレイン領域のうち、オフ時に低電位側となる方にチャネル幅寸法の小さい方が配置されている。このような非対称構造のTFTではオフリーク電流が極めて小さいため、電気光学素子を安定した条件下で駆動することができる。それ故、階調表示を良好に行えるなど、表示の品位を向上することができる。
本発明を適用したアクティブマトリクス型のEL表示装置のブロック図である。 本発明を適用したアクティブマトリクス型のEL表示装置の画素の構成を示す説明図である。 本発明を適用したEL表示装置の電流プログラムの様子を示す説明図である。 (A)、(B)は、本発明に係る非対称構造のTFTの平面図、および断面図である。 本発明を適用した非対称構造のTFT、従来のセルフアライン構造のTFT、および従来のLDD構造のTFTのゲート−ソース電圧とドレイン−ソース電流の関係を示すグラフである。 (A)〜(D)は、本発明に係る別の非対称構造のTFTの平面図である。 (A)、(B)はそれぞれ、本発明に係るEL表示装置1(電気光学装置)を用いた電子機器の一例としてのモバイル型のパーソナルコンピュータの説明図、および携帯電話機の説明図である。
符号の説明
1 EL表示装置(電気光学装置)、10 基板、11 画素、13 画像表示領域、12 データ線駆動回路、14 走査線駆動回路、20 EL素子(電流駆動型発光素子/電気光学素子)、30 駆動用トランジスタ、40 蓄積容量、50 第1のTFT(第1のスイッチング素子)、60 第2のTFT(第2のスイッチング素子)、70 第3のTFT(第3のスイッチング素子)、100 低温多結晶シリコン膜、110 チャネル領域、120 ソース領域、130 ドレイン領域

Claims (16)

  1. マトリクス状に配置された多数の画素の各々に、少なくとも、電気光学素子、および該電気光学素子を駆動するための1ないし複数のトランジスタを備えた電気光学装置において、
    前記多数の画素には、前記トランジスタのうちの少なくとも1つに、ソース領域側のチャネル幅寸法とドレイン領域側のチャネル幅寸法が相違する非対称構造の薄膜トランジスタが用いられた複数の画素が含まれていることを特徴とする電気光学装置。
  2. 請求項1において、前記多数の画素の全てにおいて、前記非対称構造の薄膜トランジスタが用いられていることを特徴とする電気光学装置。
  3. 請求項1または2において、前記非対称構造の薄膜トランジスタはnチャネル型であり、ソース・ドレイン領域のうち、当該薄膜トランジスタのオフ時に高電位側となる方にチャネル幅寸法の小さい方が配置されていることを特徴とする電気光学装置。
  4. 請求項1または2において、前記非対称構造の薄膜トランジスタはpチャネル型であり、ソース・ドレイン領域のうち、当該薄膜トランジスタのオフ時に低電位側となる方にチャネル幅寸法の小さい方が配置されていることを特徴とする電気光学装置。
  5. 請求項1ないし4のいずれかにおいて、前記電気光学素子は、電流駆動型発光素子であることを特徴とする電気光学装置。
  6. 請求項5において、前記電流駆動型発光素子は、エレクトロルミネッセンス素子であり、
    前記多数の画素は各々、前記トランジスタとして、少なくとも、前記エレクトロルミネッセンス素子に印加する電流を制御する駆動用トランジスタと、前記駆動用トランジスタのゲートに接続された蓄積容量と、前記蓄積容量に直列に接続されて、当該蓄積容量にデータ信号を書き込むタイミングを制御する第1のスイッチング素子とを備え、
    前記多数の画素には、前記第1のスイッチング素子として前記非対称構造の薄膜トランジスタが用いられている複数の画素が含まれていることを特徴とする電気光学装置。
  7. 請求項6において、前記多数の画素の各々には、前記トランジスタとして、前記駆動用トランジスタ、および前記第1のスイッチング素子に加えて、前記駆動用トランジスタに直列に接続されて前記EL素子に流す電流をオンオフする第2のスイッチング素子と、前記第1のスイッチング素子に対して前記蓄積容量とは反対側に直列接続された第3のスイッチング素子とを備え、
    前記第1のスイッチング素子と前記第3のスイッチング素子との電気的な接続点と、前記駆動用トランジスタと前記第2のスイッチング素子との電気的な接続点とが短絡されていることを特徴とする電気光学装置。
  8. 請求項6または7において、前記エレクトロルミネッセンス素子として、各色に対応する複数種類のエレクトロルミネッセンス素子が形成され、
    いずれの色に対応する画素においても、ソース・ドレイン領域のうち、チャネル幅寸法の小さい方が前記蓄積容量の側に接続されているか、チャネル幅寸法の大きい方が前記蓄積容量の側に接続されているかが同一であることを特徴とする電気光学装置。
  9. 請求項6または7において、前記エレクトロルミネッセンス素子として、各色に対応する複数種類のエレクトロルミネッセンス素子が形成され、
    ソース・ドレイン領域のうち、チャネル幅寸法の小さい方が前記蓄積容量の側に接続されているか、チャネル幅寸法の大きい方が前記蓄積容量の側に接続されているかが、画素が対応する色によって相違していることを特徴とする電気光学装置。
  10. 請求項1ないし9のいずれかにおいて、前記非対称構造の薄膜トランジスタは、能動層が低温ポリシリコン膜から構成されていることを特徴とする電気光学装置。
  11. 請求項1ないし10のいずれかにおいて、前記非対称構造の薄膜トランジスタは、ソース領域、チャネル領域、およびドレイン領域がこの順に同心円状に配置されていることにより、ソース領域側のチャネル幅とドレイン領域側のチャネル幅が相違していることを特徴とする電気光学装置。
  12. 請求項1ないし10のいずれかにおいて、前記非対称構造の薄膜トランジスタは、ソース領域、チャネル領域、およびドレイン領域がこの順に円弧状に配置されていることにより、ソース領域側のチャネル幅寸法とドレイン領域側のチャネル幅寸法が相違していることを特徴とする電気光学装置。
  13. 請求項1ないし10のいずれかにおいて、前記非対称構造の薄膜トランジスタは、半導体膜が三角あるいは台形の平面形状をもって形成され、その高さ方向において、ソース領域、チャネル領域、およびドレイン領域がこの順に配置されていることにより、ソース領域側のチャネル幅寸法とドレイン領域側のチャネル幅寸法が相違していることを特徴とする電気光学装置。
  14. 請求項1ないし13のいずれかにおいて、前記非対称構造の薄膜トランジスタは、ダブルゲート構造を備えていることを特徴とする電気光学装置。
  15. 請求項1ないし14のいずれかにおいて、前記非対称構造の薄膜トランジスタは、LDD構造あるいはオフセットゲート構造を備えていることを特徴とする電気光学装置。
  16. 請求項1ないし15のいずれかに規定する電気光学装置を用いたことを特徴とする電子機器。
JP2003366016A 2003-10-27 2003-10-27 電気光学装置および電子機器 Expired - Fee Related JP4496756B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003366016A JP4496756B2 (ja) 2003-10-27 2003-10-27 電気光学装置および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003366016A JP4496756B2 (ja) 2003-10-27 2003-10-27 電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2005128410A true JP2005128410A (ja) 2005-05-19
JP4496756B2 JP4496756B2 (ja) 2010-07-07

Family

ID=34644502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003366016A Expired - Fee Related JP4496756B2 (ja) 2003-10-27 2003-10-27 電気光学装置および電子機器

Country Status (1)

Country Link
JP (1) JP4496756B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263705A (ja) * 1994-03-24 1995-10-13 Sony Corp 薄膜トランジスタ
JPH08160469A (ja) * 1994-08-31 1996-06-21 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2002124677A (ja) * 2000-10-13 2002-04-26 Nec Corp 液晶表示用基板及びその製造方法
JP2002151700A (ja) * 2000-11-15 2002-05-24 Fujitsu Ltd 薄膜トランジスタ
JP2003066488A (ja) * 2001-08-30 2003-03-05 Hitachi Ltd 液晶表示装置
JP2003084686A (ja) * 2001-09-12 2003-03-19 Matsushita Electric Ind Co Ltd 液晶表示装置及び有機el表示装置
JP2003150118A (ja) * 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd El表示装置とその駆動方法および情報表示装置
JP2003197915A (ja) * 2001-12-21 2003-07-11 Sharp Corp 薄膜トランジスタおよび液晶表示装置
WO2003081676A1 (fr) * 2002-03-25 2003-10-02 Kabushiki Kaisha Ekisho Sentan Gijutsu Kaihatsu Center Transistor a film mince, systeme de circuit et afficheur a cristaux liquides

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263705A (ja) * 1994-03-24 1995-10-13 Sony Corp 薄膜トランジスタ
JPH08160469A (ja) * 1994-08-31 1996-06-21 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2002124677A (ja) * 2000-10-13 2002-04-26 Nec Corp 液晶表示用基板及びその製造方法
JP2002151700A (ja) * 2000-11-15 2002-05-24 Fujitsu Ltd 薄膜トランジスタ
JP2003066488A (ja) * 2001-08-30 2003-03-05 Hitachi Ltd 液晶表示装置
JP2003084686A (ja) * 2001-09-12 2003-03-19 Matsushita Electric Ind Co Ltd 液晶表示装置及び有機el表示装置
JP2003150118A (ja) * 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd El表示装置とその駆動方法および情報表示装置
JP2003197915A (ja) * 2001-12-21 2003-07-11 Sharp Corp 薄膜トランジスタおよび液晶表示装置
WO2003081676A1 (fr) * 2002-03-25 2003-10-02 Kabushiki Kaisha Ekisho Sentan Gijutsu Kaihatsu Center Transistor a film mince, systeme de circuit et afficheur a cristaux liquides

Also Published As

Publication number Publication date
JP4496756B2 (ja) 2010-07-07

Similar Documents

Publication Publication Date Title
US20190130829A1 (en) Pixel circuit and display device
US7215304B2 (en) Display apparatus in which characteristics of a plurality of transistors are made to differ from one another
TWI436334B (zh) 顯示器裝置
US7038392B2 (en) Active-matrix light emitting display and method for obtaining threshold voltage compensation for same
JP5207581B2 (ja) 半導体装置または表示装置の駆動方法
JP4562997B2 (ja) 素子基板及び発光装置
JP2009003468A (ja) 発光装置及びその駆動方法
JP2006215275A (ja) 表示装置
US8994626B2 (en) Display and method for manufacturing display
JP2004347626A (ja) 素子基板及び発光装置
JP2003186438A (ja) 画像表示装置
JP2009169239A (ja) 自発光型表示装置およびその駆動方法
EP1793367A2 (en) Semiconductor device
JP2005134880A (ja) 画像表示装置,その駆動方法,及びプリチャージ電圧設定方法
JP2011118079A (ja) 画素回路および表示装置
US11527200B2 (en) Display device and driving method thereof
JP2005215102A (ja) 画素回路、表示装置およびその駆動方法
JP5109302B2 (ja) 表示装置およびその製造方法
JP2006276250A (ja) 有機el画素回路
US20220246087A1 (en) Pixel and display apparatus having the same
JP4496756B2 (ja) 電気光学装置および電子機器
JP2005215609A (ja) 単位回路、電気光学装置及び電子機器
JP2005181920A (ja) 画素回路、表示装置およびその駆動方法
US20230169919A1 (en) Display apparatus and display panel thereof
JP2009036933A (ja) アクティブマトリクス型発光表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees