JP2006276250A - 有機ｅｌ画素回路 - Google Patents

Abstract

【課題】駆動トランジスタのしきい値電圧の変動を効果的に補償する。
【解決手段】ゲート電位Ｖｇに応じた駆動電流を電源ＰＶｄｄから有機ＥＬ素子ＥＬに流す駆動トランジスタＴ４を設ける。この駆動トランジスタＴ４と電源ＰＶｄｄの間には駆動制御トランジスタＴ５を挿入配置するとともに、駆動トランジスタＴ４をダイオード接続するか否かを制御する短絡トランジスタＴ３を設ける。さらに、データラインＤＬからのデータ信号を駆動トランジスタＴ４の制御端へ供給するか否かを制御する選択トランジスタＴ１と、選択トランジスタＴ１と、駆動トランジスタＴ４の制御端との間にコンデンサＣｓを挿入配置するともに、このコンデンサＣｓの選択トランジスタＴ１側と、前記電源ＰＶｄｄとの間の接続をオンオフする電位制御トランジスタＴ２を設ける。
【選択図】図１

Description

有機ＥＬ素子へ供給する駆動電流を制御する駆動トランジスタのしきい値補償が行える有機ＥＬ画素回路に関する。

自発光素子であるエレクトロルミネッセンス（Electroluminescence：以下ＥＬ）素子を各画素に発光素子として用いたＥＬ表示装置は、自発光型であると共に、薄く消費電力が小さい等の有利な点があり、液晶表示装置（ＬＣＤ）やＣＲＴなどの表示装置に代わる表示装置として注目されている。

特に、ＥＬ素子を個別に制御する薄膜トランジスタ（ＴＦＴ）などのスイッチ素子を各画素に設け、画素毎にＥＬ素子を制御するアクティブマトリクス型ＥＬ表示装置では、高精細な表示が可能である。

このアクティブマトリクス型ＥＬ表示装置では、基板上に複数本のゲートラインが行（水平）方向に延び、複数本のデータライン及び電源ラインが列（垂直）方向に延びており、各画素は有機ＥＬ素子と、選択ＴＦＴ、駆動用ＴＦＴ及び保持容量を備えている。ゲートラインを選択することで選択ＴＦＴをオンし、データライン上のデータ電圧（電圧ビデオ信号）を保持容量に充電し、この電圧で駆動ＴＦＴをオンして電源ラインからの電力を有機ＥＬ素子に流している。

特表２００２−５１４３２０公報

しかし、このような画素回路において、マトリクス状に配置された画素回路の駆動ＴＦＴのしきい値電圧がばらつくと、輝度がばらつくことになり、表示品質が低下するという問題がある。そして、表示パネル全体の画素回路を構成するＴＦＴについて、その特性を同一にすることは難しく、そのオンオフのしきい値がばらつくことを防止することは難しい。

そこで、駆動ＴＦＴにおけるしきい値のバラツキの表示に対する影響を防止することが望まれる。

ここで、ＴＦＴのしきい値の変動への影響を防止するための回路については、従来より各種の提案がある（例えば、上記特許文献１）。

しかし、この提案では、しきい値変動の補償をするための回路を必要とする。従って、このような回路を用いると、画素回路の素子数が増加し、開口率が小さくなってしまうという問題があった。また、補償のための回路を追加した場合、画素回路を駆動するための周辺回路についても変更が必要となるという問題もあった。

本発明は、効果的に駆動トランジスタのしきい値電圧の変動を補償できる画素回路を提供する。

本発明は、制御端の電位に応じた駆動電流を電源から有機ＥＬ素子に流す駆動トランジスタと、この駆動トランジスタと前記有機ＥＬ素子に直列に配置され、前記駆動電流をオンオフする駆動制御トランジスタと、前記駆動トランジスタをダイオード接続するか否かを制御する短絡トランジスタと、データラインからのデータ信号を前記駆動トランジスタの制御端へ供給するか否かを制御する選択トランジスタと、この選択トランジスタと、前記駆動トランジスタの制御端との間に挿入配置された容量と、この容量の前記選択トランジスタ側と、前記電源との間の接続をオンオフする電位制御トランジスタと、を有し、前記駆動トランジスタは、ｎチャネルトランジスタとすることを特徴とする。
また、前記駆動制御トランジスタ、短絡トランジスタ、選択トランジスタおよび電位制御トランジスタをｎチャネルトランジスタとすることが好適である。
また、前記駆動制御トランジスタは、前記駆動トランジスタと、電源の間に挿入配置されることが好適である。

以上のように、本発明によれば、選択トランジスタをオンした状態で、短絡トランジスタをオンすることによって、駆動トランジスタの制御端電圧をデータ電圧および駆動トランジスタのしきい値電圧に応じたものにセットすることができる。従って、駆動トランジスタのしきい値電圧の変動によらず、データ電圧に応じた駆動電流を有機ＥＬ素子に供給することができる。また、駆動トランジスタをｎチャネルトランジスタとしたため、トランジスタの特性が優れており、その能動層をアモルファスシリコンで形成することも可能になる。さらに、選択トランジスタと駆動トランジスタの制御端の間にコンデンサを挿入しても、従来の選択トランジスタを直接ｐチャネルの駆動トランジスタの制御端に接続した場合と同じ極性のデータ信号を利用することができる。

以下、本発明の実施形態について、図面に基づいて説明する。

図１は、実施形態に係る画素回路の構成を示している。データラインＤＬは、垂直方向に伸び、画素の表示輝度についてのデータ信号（データ電圧Ｖｓｉｇ）を画素回路に供給する。データラインＤＬは、１列の画素に対し１本設けられており、垂直方向の画素に対し、その画素のデータ電圧Ｖｓｉｇを順次供給する。

このデータラインＤＬには、ｎチャネルの選択トランジスタＴ１のドレインが接続されており、この選択トランジスタＴ１のソースは、コンデンサＣｓの一端に接続されている。選択トランジスタＴ１のゲートは、水平方向に伸びるゲートラインＧＬに接続されている。このゲートラインＧＬには、水平方向の各画素回路の選択トランジスタＴ１のゲートが接続されている。

また、ゲートラインＧＬと同様に水平方向に伸びる容量セットラインＣＳが設けられており、この容量セットラインＣＳには、ｎチャンネルの電位制御トランジスタＴ２のゲートが接続されている。電位制御トランジスタＴ２のソースは電源ラインＰＶｄｄに接続され、ドレインはコンデンサＣｓと選択トランジスタＴ１のソースに接続されている。なお、電源ラインＰＶｄｄは垂直方向に伸びており、垂直方向の各画素に電源電圧ＰＶｄｄを供給する。

コンデンサＣｓの他端は、ｎチャンネルの駆動トランジスタＴ４のゲートに接続されている。駆動トランジスタＴ４のドレインは、ｎチャネルの駆動制御トランジスタＴ５のソースに接続され、ドレインは有機ＥＬ素子ＥＬのアノードに接続されている。駆動制御トランジスタＴ５のドレインは、電源ラインＰＶｄｄに接続されており、ゲートは、水平方向に伸びる発光セットラインＥＳに接続されている。また、有機ＥＬ素子ＥＬのカソードは、低電圧のカソード電源ＣＶに接続されている。

さらに、駆動トランジスタＴ４のゲートには、ｎチャネルの短絡トランジスタＴ３のドレインが接続されており、この短絡トランジスタＴ３のソースは、駆動トランジスタＴ４のドレインに、またゲートはゲートラインＧＬに接続されている。

このように、本実施形態では、垂直方向にデータラインＤＬと、電源ラインＰＶｄｄが配置され、水平方向にゲートラインＧＬと、発光セットラインＥＳが配置されている。

次に、この画素回路の動作について、説明する。

図２に示すように、この画素回路（データラインＤＬを含む）は、１水平期間において、ゲートラインＧＬ、発光セットラインＥＳ、容量セットラインＣＳの状態（Ｈレベル，Ｌレベル）に応じて、（ｉ）データセット（ＧＬ＝Ｈレベル，ＥＳ＝Ｌレベル）、（ｉｉ）プリチャージ（ＧＬ＝Ｈレベル，ＥＳ＝Ｈレベル）、（ｉｉｉ）リセット（ＧＬ＝Ｈレベル，ＥＳ＝Ｌレベル）、（ｉｖ）電位固定（ＧＬ＝Ｌレベル，ＥＳ＝Ｌレベル）、（ｖ）発光（ＧＬ＝Ｌレベル，ＥＳ＝Ｈレベル）の４つの状態があり、これを繰り返す。なお、この書き込み期間において容量セットラインＣＳは、Ｌレベルである。

また、データラインＤＬにおけるデータは、図に示すように、書き込み対象のラインが選択された段階でその水平ラインの各列のデータラインＤＬに順次データがセットされる。すなわち、データラインＤＬに対しては、データが画素毎のデータが点順次出力される。そして、すべてのデータラインＤＬにデータがセットされた後、各画素回路にそのデータ（データ電圧）が取り込まれる。

なお、各種の電圧は次のように設定することが好適である。電源ラインＰＶｄｄはＰＶｄｄ，発光セットラインＥＳはＨレベル＝ＰＶｄｄ，Ｌレベル＝ＶＶＢＢ、ゲートラインＧＬはＨレベル＝ＶＶＤＤ、Ｌレベル＝ＶＶＢＢ、容量セットラインＣＳはＨレベル＝ＶＶＤＤ、Ｌレベル＝ＶＶＢＢ、カソード電源ＣＶ＝ＣＶにし、ＰＶｄｄ＝８Ｖ、ＶＶＤＤ＝１０Ｖ、ＶＶＢＢ＝−２Ｖ、ＣＶ＝−２Ｖ程度に設定するとよい。

以下、書き込みの動作について、説明する。

（ｉ）データセット（ＧＬ＝Ｈレベル，ＥＳ＝Ｌレベル，ＣＳ＝Ｌレベル）
まず、発光セットラインＥＳ＝Ｌレベルとして、電源ラインＰＶｄｄからの電流を遮断すると共に、容量セットラインＣＳ＝Ｌレベルとして、選択トランジスタＴ１と容量ＣＳの接続点の電圧を下げる。そして、この状態でゲートラインＧＬをＨレベルとし、データラインＤＬに対応する各画素のデータ電圧を順次セットする。従って、データラインＤＬにデータにセットされた電圧が容量ＣＳに印加される。なお、データラインＤＬには、データ電圧が点順次でセットされるが、各データラインＤＬは容量が接続されており、一旦印加されたデータ電圧が保持される。

（ｉｉ）プリチャージ
各データラインＤＬへのデータセットが終了した後、発光セットラインＥＳをＨレベルとする。これによって、駆動トランジスタＴ４のドレインが電源ラインＰＶｄｄに接続され、また短絡トランジスタＴ３がオンになっているため、駆動トランジスタＴ４のゲートが電源電位ＰＶｄｄ近くにまでチャージされる。

（ｉｉｉ）リセット
その後、発光セットラインＥＳをＬレベルに戻し、駆動トランジスタＴ４を電源ＰＶｄｄから切り離す。これによって、図３に示すように、駆動トランジスタＴ４のゲート電位は、そのソース電位からしきい値電圧Ｖｔｎだけオフセットのかかった電位まで下がる。一方、トランジスタＴ４のドレイン電位は有機ＥＬ素子ＥＬのしきい値電圧Ｖｅとなるため、駆動トランジスタＴ４のゲート電圧Ｖｇ＝Ｖｅ＋Ｖｔｎとなる。また、このときのコンデンサＣｓのデータラインＤＬ側はデータラインＤＬのデータ電圧Ｖｓｉｇになっている。

（ｉｖ）電位固定
次に、ゲートラインＧＬをＬレベルにセットして、選択トランジスタＴ１、短絡トランジスタＴ３をオフする。これによって、駆動トランジスタＴ４のゲート電圧Ｖｇ＝Ｖｅ＋Ｖｔｎに固定される。このとき、コンデンサＣｓの反対側の電圧はＶｓｉｇであり、コンデンサＣｓには、Ｖｓｉｇ−Ｖｇ＝Ｖｓｉｇ−（Ｖｅ＋Ｖｔｎ）の電圧が充電される。

（ｖ）発光
電位が固定された後、発光セットラインＥＳおよび容量セットラインＣＳをＨレベルにする。これによって、図４に示すように、コンデンサＣｓの選択トランジスタＴ１側の電圧はＰＶｄｄになり、従って駆動トランジスタＴ４のゲート電圧Ｖｇ＝ＰＶｄｄ−Ｖｓｉｇ＋Ｖｅ＋Ｖｔｎとなる。そして、駆動制御トランジスタＴ５もオンになるため、駆動トランジスタＴ４がそのゲートソース間電圧Ｖｇｓに応じた電流を流し、これが有機ＥＬ素子ＥＬに供給される。ここで、駆動トランジスタＴ４のソース電位Ｖｓ＝Ｖｅ＋Ｉ・Ｒとなる。ここで、Ｉは有機ＥＬ素子ＥＬに流れる電流値、Ｒは有機ＥＬ素子ＥＬのオン抵抗である。従って、駆動トランジスタＴ４のゲートソース間電圧Ｖｇｓ＝Ｖｇ−Ｖｓ＝ＰＶｄｄ−Ｖｓｉｇ＋Ｖｔｎ−Ｉ・Ｒとなる。

有機ＥＬ素子ＥＬのオン抵抗Ｒは、有機ＥＬ素子の面積を大きくし、有機ＥＬ素子の有機層を薄くすることで、かなり小さくすることができる。そして、駆動トランジスタＴ４におけるドレイン電流Ｉは、Ｉ＝（１／２）β（Ｖｇｓ−Ｖｔｎ）²によって決定されるため、駆動トランジスタＴ４のしきい値電圧によらずに、データ電圧Ｖｓｉｇに応じた電流を駆動トランジスタＴ４に流すことができる。なお、βは駆動トランジスタＴ４増幅率であり、β＝μεＧＷ／ＧＬで表され、μはキャリアの移動度、εは誘電率、ＧＷはゲート幅、ＧＬはゲート長である。

特に、駆動トランジスタＴ４のゲートソース間電圧Ｖｇｓは、ＰＶｄｄからデータ電圧Ｖｓｉｇを減算した電圧に基づいて決定される。従って、データ電圧Ｖｓｉｇは、ｐチャネルの駆動トランジスタのゲートに直接供給するデータ電圧Ｖｓｉｇと同一のものを利用することができる。従って、データラインＤＬを駆動する回路を従来と同様の構成にすることができる。

上述の説明では、基本的に１画素についての動作についてのみ説明した。実際には、表示パネルは、マトリクス状に画素が配置されており、これらのそれぞれについて対応する輝度信号に応じたデータ電圧Ｖｓｉｇを供給して各有機ＥＬ素子を発光させる。すなわち、図５に示すように、表示パネルには、水平スイッチ回路ＨＳＲと、垂直スイッチＶＳＲが設けられており、これらの出力によってデータラインＤＬ、ゲートラインＧＬ、その他発光セットラインＥＳ、容量セットラインＣＳなどの状態が制御される。特に、水平方向の各画素には、１つのゲートラインＧＬが対応づけられており、このゲートラインＧＬは垂直スイッチＶＳＲよって、１つずつ順に活性化される。次に、１つのゲートラインＧＬが活性化される１水平期間の途中までの期間に、水平スイッチＨＳＲによってすべてのデータラインＤＬにデータ電圧が点順次で供給され、すべてのデータラインＤＬにセットされる。そして、各データラインＤＬのデータ電圧が対応する１水平ライン分の各画素回路にデータが同時に書き込まれる（各画素に取り込まれたデータ電圧が確定する）。そして、各画素回路において、１垂直期間後まで書き込まれたデータ電圧に応じた発光がされる。

次に、１水平ライン内の各画素に対するデータの書き込み手順について、図６に基づいて説明する。

まず、１水平期間の開始を示すイネーブル信号ＥＮＢのＬレベルの後に、すべてのデータラインＤＬに点順次データ電圧Ｖｓｉｇを書き込む。すなわち、データラインＤＬには、容量などが接続されており、電圧信号をセットすることで、データラインＤＬにそのデータ電圧Ｖｓｉｇが保持される。そこで、各列の画素についてのデータ電圧Ｖｓｉｇを順次対応するデータラインＤＬにセットすることで、すべてのデータラインＤＬにデータ電圧Ｖｓｉｇをセットする。

そして、このデータのセットが終了した段階で、発光セットラインＥＳをＨレベルとしてプリチャージし、その後発光セットラインＥＳをＬレベルに戻してリセットを行う。そして、ゲートラインＧＬをＬレベルに戻すことで、画素回路内のコンデンサＣｓの充電電圧が固定され、その後容量セットラインＣＳをＨレベルとすることで駆動トランジスタＴ４のゲートがシフトして、当該水平ラインの全画素において、発光が行われる。

このようにして、通常のビデオ信号（データ電圧Ｖｓｉｇ）を順次データラインＤＬに書き込み、これを画素回路にセットして、発光させることができる。

「実施形態の効果」
図１の示すように、画素回路に使用するトランジスタ（薄膜トランジスタ：ＴＦＴ）をすべてｎチャネルトランジスタとすることが好適である。ｎチャネルトランジスタは、その特性がｐチャネルトランジスタに比べ優れている。このため、トランジスタの能動層をアモルファスシリコンとしても、十分動作が可能になる。そこで、能動層について、ポリシリコン化する処理を不要として歩留まりを改善することができる。
また、選択トランジスタＴ１と駆動トランジスタＴ４のゲートの間にコンデンサＣｓを挿入しても、従来の選択トランジスタを直接ｐチャネルの駆動トランジスタの制御端に接続した場合と同じ極性のデータ信号を利用することができる。

「変形例」
図７には、変形例の画素回路の構成を示す。この例では、電位制御トランジスタＴ２の一端（ドレイン）が電源ラインＰＶｄｄではなく、発光セットラインＥＳに接続されている。この構成によっても、図１の例と同様の作用が得られる。また、電源としては同一のＰＶｄｄに接続されるが、発光セットラインＥＳは、電源ラインＰＶｄｄとは別のラインであり、有機ＥＬ素子ＥＬへ駆動供給する電源ラインＰＶｄｄに比べその電圧変動がなく、安定した動作が得られる。すなわち、電位制御トランジスタＴ２による電圧Ｖｎを設定する際に、電源ラインＰＶｄｄの電圧降下の影響を受けることがない。

実施形態に係る画素回路の構成を示す図である。 動作を説明するチャート図である。 データの書き込みを説明する図である。 発光時を説明する図である。 パネルの全体構成を示す図である。 データセットのタイミング例を示す図である。 変形例の画素回路の構成を示す図である。

符号の説明

Ｃｓ コンデンサ、ＣＳ 容量セットライン、ＣＶ カソード電源、ＤＬ データライン、ＥＬ 有機ＥＬ素子、ＥＮＢ イネーブル信号、ＥＳ 発光セットライン、ＧＬ ゲートライン、ＨＳＲ 水平スイッチ、ＰＶｄｄ 電源電圧、Ｔ１ 選択トランジスタ、Ｔ２ 電位制御トランジスタ、Ｔ３ 短絡トランジスタ、Ｔ４ 駆動トランジスタ、Ｔ５ 駆動制御トランジスタ、ＶＳＲ 垂直スイッチ、Ｖｇ 駆動トランジスタのゲート電圧、Ｖｓｉｇ データ電圧。

Claims (3)

1. 制御端の電位に応じた駆動電流を電源から有機ＥＬ素子に流す駆動トランジスタと、
   この駆動トランジスタと前記有機ＥＬ素子に直列に配置され、前記駆動電流をオンオフする駆動制御トランジスタと、
   前記駆動トランジスタをダイオード接続するか否かを制御する短絡トランジスタと、
   データラインからのデータ信号を前記駆動トランジスタの制御端へ供給するか否かを制御する選択トランジスタと、
   この選択トランジスタと、前記駆動トランジスタの制御端との間に挿入配置された容量と、
   この容量の前記選択トランジスタ側と、前記電源との間の接続をオンオフする電位制御トランジスタと、
   を有し、
   前記駆動トランジスタは、ｎチャネルトランジスタとすることを特徴とする有機ＥＬ画素回路。
2. 請求項１に記載の回路において、
   前記駆動制御トランジスタ、短絡トランジスタ、選択トランジスタおよび電位制御トランジスタをｎチャネルトランジスタとすることを特徴とする有機ＥＬ画素回路。
3. 請求項１または２に記載の回路において、
   前記駆動制御トランジスタは、前記駆動トランジスタと、電源の間に挿入配置されることを特徴とする有機ＥＬ画素回路。
   

Images