JP3203720B2 - トレンチの形成方法 - Google Patents
トレンチの形成方法Info
- Publication number
- JP3203720B2 JP3203720B2 JP35250591A JP35250591A JP3203720B2 JP 3203720 B2 JP3203720 B2 JP 3203720B2 JP 35250591 A JP35250591 A JP 35250591A JP 35250591 A JP35250591 A JP 35250591A JP 3203720 B2 JP3203720 B2 JP 3203720B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- film
- forming
- substrate
- flow rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高集積化する半導体装
置のトレンチの形成方法に関するものである。
置のトレンチの形成方法に関するものである。
【０００２】
【従来の技術】メモリ素子は高集積化が望まれている。
高集積化するためには、超微細加工技術が必要となる。
特にＤＲＡＭ素子においては、トランジスタのみならず
大容量の微細コンデンサーを素子内に形成する必要があ
る。その方法の一例を図５〜図７により説明する。図５
に示す第１の従来例は、コンデンサー１１１を多層のフ
ィン構造に形成することにより、所望の容量を確保した
ものである。
高集積化するためには、超微細加工技術が必要となる。
特にＤＲＡＭ素子においては、トランジスタのみならず
大容量の微細コンデンサーを素子内に形成する必要があ
る。その方法の一例を図５〜図７により説明する。図５
に示す第１の従来例は、コンデンサー１１１を多層のフ
ィン構造に形成することにより、所望の容量を確保した
ものである。
【０００３】第２の従来例としては図６に示す構造があ
る。この構造は、コンデンサーの多結晶シリコン電極１
２１の表面に多数の凸凹を形成し、その表面に誘電膜１
２２を形成する。このため、誘電膜１２２の表面積が広
くなって、大容量が得られる。この形状のコンデンサー
は、誘電膜１２２の表面を凸凹にするプロセス条件を確
立すれば、コンデンサーの形成が容易になる利点があ
る。
る。この構造は、コンデンサーの多結晶シリコン電極１
２１の表面に多数の凸凹を形成し、その表面に誘電膜１
２２を形成する。このため、誘電膜１２２の表面積が広
くなって、大容量が得られる。この形状のコンデンサー
は、誘電膜１２２の表面を凸凹にするプロセス条件を確
立すれば、コンデンサーの形成が容易になる利点があ
る。
【０００４】さらに第３の従来例としては、図７に示す
トレンチを用いた構造がある。図に示すように、この構
造は、基板１３１に深く微細なトレンチ１３２を形成
し、トレンチ１３２の内壁にコンデンサー１３３を形成
したものである。この構造によって、コンデンサー１３
３の容量を大きくするには、トレンチ１３２を深く形成
すればよい。
トレンチを用いた構造がある。図に示すように、この構
造は、基板１３１に深く微細なトレンチ１３２を形成
し、トレンチ１３２の内壁にコンデンサー１３３を形成
したものである。この構造によって、コンデンサー１３
３の容量を大きくするには、トレンチ１３２を深く形成
すればよい。
【０００５】
【発明が解決しようとする課題】しかしながら、フィン
構造のコンデンサーは、基板上に大きく突出した状態に
形成されるため、平坦化ができない。またフィンを大き
くするには限界があるので、コンデンサーの容量を非常
に大きくすることが困難である。また多結晶シリコンパ
ターンの表面を凸凹に形成する方法は、凸凹に形成され
る表面積を非常に大きくすることが困難である。さらに
トレンチを用いる方法では、深く細いトレンチを形成す
ることが非常に難しい。
構造のコンデンサーは、基板上に大きく突出した状態に
形成されるため、平坦化ができない。またフィンを大き
くするには限界があるので、コンデンサーの容量を非常
に大きくすることが困難である。また多結晶シリコンパ
ターンの表面を凸凹に形成する方法は、凸凹に形成され
る表面積を非常に大きくすることが困難である。さらに
トレンチを用いる方法では、深く細いトレンチを形成す
ることが非常に難しい。
【０００６】本発明は、大容量のコンデンサーを形成す
ることが可能な壁面積の広いトレンチの形成方法を提供
することを目的とする。
ることが可能な壁面積の広いトレンチの形成方法を提供
することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたトレンチの形成方法である。すな
わち、第１の工程で、第１の基板の上層に第１のトレン
チを形成する。次いで第２の工程で、第１のトレンチの
内壁および第１の基板の表面にトレンチ形成膜を成膜し
た後、当該第１のトレンチの内部に絶縁体埋め込み部を
形成する。次に第３の工程で、第１の基板の表面に形成
したトレンチ形成膜を除去する。続いて第４の工程で、
第１のトレンチを形成した側に、平坦化層を介して、第
２の基板を貼り合わせた後、当該トレンチ形成膜が露出
するまで、第１の基板を除去する。その後第５の工程
で、トレンチ形成膜を除去して、第２のトレンチを形成
する。
成するためになされたトレンチの形成方法である。すな
わち、第１の工程で、第１の基板の上層に第１のトレン
チを形成する。次いで第２の工程で、第１のトレンチの
内壁および第１の基板の表面にトレンチ形成膜を成膜し
た後、当該第１のトレンチの内部に絶縁体埋め込み部を
形成する。次に第３の工程で、第１の基板の表面に形成
したトレンチ形成膜を除去する。続いて第４の工程で、
第１のトレンチを形成した側に、平坦化層を介して、第
２の基板を貼り合わせた後、当該トレンチ形成膜が露出
するまで、第１の基板を除去する。その後第５の工程
で、トレンチ形成膜を除去して、第２のトレンチを形成
する。
【０００８】
【作用】上記トレンチの形成方法では、基板に形成した
第１のトレンチの内壁にトレンチ形成膜を成膜し、さら
に第１のトレンチ内の空間を絶縁体で埋め込んだ後、ト
レンチ形成膜を除去して、第２のトレンチを形成したこ
とにより、第２のトレンチの幅は、トレンチ形成膜の膜
厚によって決定される。
第１のトレンチの内壁にトレンチ形成膜を成膜し、さら
に第１のトレンチ内の空間を絶縁体で埋め込んだ後、ト
レンチ形成膜を除去して、第２のトレンチを形成したこ
とにより、第２のトレンチの幅は、トレンチ形成膜の膜
厚によって決定される。
【０００９】
【実施例】本発明の第１の実施例を図１に示す形成工程
図により説明する。図１の（１）に示すように、まず第
１の工程として、通常のホトリソグラフィーとエッチン
グとによって、Ｐ型領域またはＮ型領域（図示せず）を
上層に設けた第１の基板１１の上面側に第１のトレンチ
１２を形成する。第１の基板１１は、例えば単結晶シリ
コン基板が用いられる。このときのエッチング条件の一
例としては、エッチングガスに、流量が１０ｓｃｃｍの
四塩化ケイ素（ＳｉＣｌ4 ）と流量が１０ｓｃｃｍの窒
素（Ｎ2 ）とを混合したガスを用い、マイクロ波パワー
を８５０Ｗ（２ＭＨｚ）、高周波出力を２００Ｗに設定
する。
図により説明する。図１の（１）に示すように、まず第
１の工程として、通常のホトリソグラフィーとエッチン
グとによって、Ｐ型領域またはＮ型領域（図示せず）を
上層に設けた第１の基板１１の上面側に第１のトレンチ
１２を形成する。第１の基板１１は、例えば単結晶シリ
コン基板が用いられる。このときのエッチング条件の一
例としては、エッチングガスに、流量が１０ｓｃｃｍの
四塩化ケイ素（ＳｉＣｌ4 ）と流量が１０ｓｃｃｍの窒
素（Ｎ2 ）とを混合したガスを用い、マイクロ波パワー
を８５０Ｗ（２ＭＨｚ）、高周波出力を２００Ｗに設定
する。
【００１０】次いで図１の（２）に示す第２の工程の如
く、第１のトレンチ１２の内壁と上記第１の基板１１の
上面とにトレンチ形成膜１３を成膜する。このトレンチ
形成膜１３は、例えばタングステン（Ｗ）やチタン（Ｔ
ｉ）等の高融点金属または炭化タングステン（ＷＣ），
窒化チタン（ＴｉＮ），炭化チタン（ＴｉＣ）等の金属
化合物よりなる。例えばトレンチ形成膜１３を６００ｎ
ｍの厚さに形成する場合には、成膜条件の一例として、
反応ガスに流量が９５ｓｃｃｍの六フッ化タングステン
（ＷＦ6）と流量が５５ｓｃｃｍの水素（Ｈ2 ）との混
合ガスを用い、成膜雰囲気の圧力を１０．６４ｋＰａ、
成膜温度を４５０℃に設定する。
く、第１のトレンチ１２の内壁と上記第１の基板１１の
上面とにトレンチ形成膜１３を成膜する。このトレンチ
形成膜１３は、例えばタングステン（Ｗ）やチタン（Ｔ
ｉ）等の高融点金属または炭化タングステン（ＷＣ），
窒化チタン（ＴｉＮ），炭化チタン（ＴｉＣ）等の金属
化合物よりなる。例えばトレンチ形成膜１３を６００ｎ
ｍの厚さに形成する場合には、成膜条件の一例として、
反応ガスに流量が９５ｓｃｃｍの六フッ化タングステン
（ＷＦ6）と流量が５５ｓｃｃｍの水素（Ｈ2 ）との混
合ガスを用い、成膜雰囲気の圧力を１０．６４ｋＰａ、
成膜温度を４５０℃に設定する。
【００１１】続いて、例えばバイアスＥＣＲ−ＣＶＤ法
によって、上記トレンチ形成膜１３を形成した第１のト
レンチ１２の内部空間を埋め込む状態にしてトレンチ形
成膜１３の上面に酸化シリコン膜１４を成膜する。上記
成膜条件の一例としては、反応ガスに、流量が１４ｓｃ
ｃｍのシラン（ＳｉＨ4 ）と流量が３５ｓｃｃｍの一酸
化二窒素（Ｎ2 Ｏ）と流量が７２ｓｃｃｍのアルゴン
（Ａｒ）との混合ガスを用い、マイクロ波パワーを１ｋ
Ｗ、高周波出力を４５０Ｗに設定する。
によって、上記トレンチ形成膜１３を形成した第１のト
レンチ１２の内部空間を埋め込む状態にしてトレンチ形
成膜１３の上面に酸化シリコン膜１４を成膜する。上記
成膜条件の一例としては、反応ガスに、流量が１４ｓｃ
ｃｍのシラン（ＳｉＨ4 ）と流量が３５ｓｃｃｍの一酸
化二窒素（Ｎ2 Ｏ）と流量が７２ｓｃｃｍのアルゴン
（Ａｒ）との混合ガスを用い、マイクロ波パワーを１ｋ
Ｗ、高周波出力を４５０Ｗに設定する。
【００１２】次いで図１の（３）に示す如く、酸化シリ
コン膜１４の上面にレジストを塗布してレジスト膜（図
示せず）を形成する。その後レジスト膜と酸化シリコン
膜１４（２点鎖線で示す部分）とを、例えばマグネトロ
ン反応性イオンエッチング（マグネトロンＲＩＥ）によ
って、エッチバックする。そして第１のトレンチ１２の
内部に酸化シリコン膜１４よりなる絶縁体埋め込み部１
５を形成する。上記エッチバック条件の一例としては、
エッチングガスに、流量が５０ｓｃｃｍのオクタフルオ
ロシクロブタン（Ｃ4 Ｆ8 ）を用い、エッチング雰囲気
の圧力を２Ｐａ、高周波出力を１．２ｋＷに設定する。
コン膜１４の上面にレジストを塗布してレジスト膜（図
示せず）を形成する。その後レジスト膜と酸化シリコン
膜１４（２点鎖線で示す部分）とを、例えばマグネトロ
ン反応性イオンエッチング（マグネトロンＲＩＥ）によ
って、エッチバックする。そして第１のトレンチ１２の
内部に酸化シリコン膜１４よりなる絶縁体埋め込み部１
５を形成する。上記エッチバック条件の一例としては、
エッチングガスに、流量が５０ｓｃｃｍのオクタフルオ
ロシクロブタン（Ｃ4 Ｆ8 ）を用い、エッチング雰囲気
の圧力を２Ｐａ、高周波出力を１．２ｋＷに設定する。
【００１３】続いて図１の（４）に示す第３の工程のよ
うに、タングステンよりなるトレンチ形成膜１３の２点
鎖線で示す部分をエッチバックして、第１のトレンチ１
２の内部のみにトレンチ形成膜１３を残す。上記エッチ
バック条件の一例としては、エッチングガスに、流量が
５０ｓｃｃｍの六フッ化イオウ（ＳＦ6 ）を用い、エッ
チング雰囲気の圧力を１．３３Ｐａ、マイクロ波出力を
８５０Ｗ、高周波出力を１５Ｗ（１３．５６ＭＨｚ）に
設定する。
うに、タングステンよりなるトレンチ形成膜１３の２点
鎖線で示す部分をエッチバックして、第１のトレンチ１
２の内部のみにトレンチ形成膜１３を残す。上記エッチ
バック条件の一例としては、エッチングガスに、流量が
５０ｓｃｃｍの六フッ化イオウ（ＳＦ6 ）を用い、エッ
チング雰囲気の圧力を１．３３Ｐａ、マイクロ波出力を
８５０Ｗ、高周波出力を１５Ｗ（１３．５６ＭＨｚ）に
設定する。
【００１４】次いで図１の（５）に示す第４の工程のよ
うに、例えば化学的気相成長法によって、第１のトレン
チ１２が形成されている側の全面に、酸化シリコン膜１
６を、例えば４００ｎｍの厚さに成膜する。このときの
成膜条件としては、例えば反応ガスに、流量が１００ｓ
ｃｃｍのシラン（ＳｉＨ4 ）と流量が１０００ｓｃｃｍ
の酸素（Ｏ2 ）と流量が３０ＳＬＭの窒素（Ｎ2 ）との
混合ガスを用い、成膜温度を４１０℃に設定する。さら
に、例えば低圧の化学的気相成長法によって、上記酸化
シリコン膜１６の上面に、多結晶シリコン膜１７を、例
えば２００ｎｍの厚さに成膜する。このときの成膜条件
の一例としては、反応ガスに流量が１００ｓｃｃｍのシ
ラン（ＳｉＨ4 ）と流量が４００ｓｃｃｍの水素
（Ｈ2 ）と流量が２００ｓｃｃｍの窒素（Ｎ2 ）との混
合ガスを用い、成膜温度を６１０℃、成膜雰囲気の圧力
を７０Ｐａに設定する。
うに、例えば化学的気相成長法によって、第１のトレン
チ１２が形成されている側の全面に、酸化シリコン膜１
６を、例えば４００ｎｍの厚さに成膜する。このときの
成膜条件としては、例えば反応ガスに、流量が１００ｓ
ｃｃｍのシラン（ＳｉＨ4 ）と流量が１０００ｓｃｃｍ
の酸素（Ｏ2 ）と流量が３０ＳＬＭの窒素（Ｎ2 ）との
混合ガスを用い、成膜温度を４１０℃に設定する。さら
に、例えば低圧の化学的気相成長法によって、上記酸化
シリコン膜１６の上面に、多結晶シリコン膜１７を、例
えば２００ｎｍの厚さに成膜する。このときの成膜条件
の一例としては、反応ガスに流量が１００ｓｃｃｍのシ
ラン（ＳｉＨ4 ）と流量が４００ｓｃｃｍの水素
（Ｈ2 ）と流量が２００ｓｃｃｍの窒素（Ｎ2 ）との混
合ガスを用い、成膜温度を６１０℃、成膜雰囲気の圧力
を７０Ｐａに設定する。
【００１５】続いて多結晶シリコン膜１７の上面にレジ
ストを塗布してレジスト膜（図示せず）を形成した後、
例えばマイクロ波ドライエッチングによりレジスト膜と
多結晶シリコン膜１７の表層とをエッチバックして、多
結晶シリコン膜１７の表面を平坦化する。上記エッチバ
ック条件としては、例えばエッチングガスに、流量が６
０ｓｃｃｍのトリクロロトリフルオロエタン（Ｃ2 Ｃｌ
3 Ｆ3 ）と流量が１０ｓｃｃｍの六フッ化イオウ（ＳＦ
6 ）との混合ガスを用い、エッチング雰囲気の圧力を
１．３３Ｐａ、高周波出力を１５０Ｗに設定する。
ストを塗布してレジスト膜（図示せず）を形成した後、
例えばマイクロ波ドライエッチングによりレジスト膜と
多結晶シリコン膜１７の表層とをエッチバックして、多
結晶シリコン膜１７の表面を平坦化する。上記エッチバ
ック条件としては、例えばエッチングガスに、流量が６
０ｓｃｃｍのトリクロロトリフルオロエタン（Ｃ2 Ｃｌ
3 Ｆ3 ）と流量が１０ｓｃｃｍの六フッ化イオウ（ＳＦ
6 ）との混合ガスを用い、エッチング雰囲気の圧力を
１．３３Ｐａ、高周波出力を１５０Ｗに設定する。
【００１６】次いで図１の（６）に示すように、多結晶
シリコン膜１７の表面を研磨して平坦化層１８を形成し
た後、水素結合を利用した通常のウエハの貼り合わせ法
によって、平坦化層１８の上面に、第２の基板１９を貼
り合わす。この第２の基板１９には、例えば単結晶シリ
コン基板が用いられる。通常、平坦化層１８の多結晶シ
リコン膜１７と上記第２の基板１９とは、接触させた状
態で、およそ１１００℃の熱処理を行うことにより、貼
り合わされる。
シリコン膜１７の表面を研磨して平坦化層１８を形成し
た後、水素結合を利用した通常のウエハの貼り合わせ法
によって、平坦化層１８の上面に、第２の基板１９を貼
り合わす。この第２の基板１９には、例えば単結晶シリ
コン基板が用いられる。通常、平坦化層１８の多結晶シ
リコン膜１７と上記第２の基板１９とは、接触させた状
態で、およそ１１００℃の熱処理を行うことにより、貼
り合わされる。
【００１７】その後図１の（７）に示す如く、第１の基
板１１側を研削，研磨して、トレンチ形成膜１３を露出
させる。この研磨においては、第１の基板１１よりもト
レンチ形成膜１３のほうが硬質なので、トレンチ形成膜
１３が研磨ストッパになって、第１のシリコン基板１１
の過剰研磨を防止する。なお、図１の（８）以降に示す
図１中の図は、図１の（７）に示した図を反転して、加
工を行った状態を示す。また平坦化層（１８）と第２の
基板（１９）との図示は省略する。
板１１側を研削，研磨して、トレンチ形成膜１３を露出
させる。この研磨においては、第１の基板１１よりもト
レンチ形成膜１３のほうが硬質なので、トレンチ形成膜
１３が研磨ストッパになって、第１のシリコン基板１１
の過剰研磨を防止する。なお、図１の（８）以降に示す
図１中の図は、図１の（７）に示した図を反転して、加
工を行った状態を示す。また平坦化層（１８）と第２の
基板（１９）との図示は省略する。
【００１８】続いて図１の（８）に示す第５の工程のよ
うに、例えばウェットエッチングによって、トレンチ形
成膜１３（２点鎖線で示す部分）を選択的に除去するこ
とによって、第２のトレンチ２０を形成する。このとき
のウェットエッチング条件としては、例えばエッチング
液に水（Ｈ2Ｏ）：過酸化水素水（Ｈ2 Ｏ2 ）：アンモ
ニア（ＮＨ4 ＯＨ）を２：２：１の比率で混合した液を
用い、エッチング時間を凡そ１０分間に設定する。なお
平坦化層（１８）と第２の基板（１９）との図示は省略
する。
うに、例えばウェットエッチングによって、トレンチ形
成膜１３（２点鎖線で示す部分）を選択的に除去するこ
とによって、第２のトレンチ２０を形成する。このとき
のウェットエッチング条件としては、例えばエッチング
液に水（Ｈ2Ｏ）：過酸化水素水（Ｈ2 Ｏ2 ）：アンモ
ニア（ＮＨ4 ＯＨ）を２：２：１の比率で混合した液を
用い、エッチング時間を凡そ１０分間に設定する。なお
平坦化層（１８）と第２の基板（１９）との図示は省略
する。
【００１９】上記トレンチの形成方法では、第１の基板
１１に形成した第１のトレンチ１２の内壁にトレンチ形
成膜１３を成膜し、さらに第１のトレンチ１２内の空間
に絶縁体埋め込み部１５を形成した後、トレンチ形成膜
１３を除去して、第２のトレンチ２０を形成したことに
より、第２のトレンチ２０の幅をトレンチ形成膜１３の
膜厚で決定することが可能になる。
１１に形成した第１のトレンチ１２の内壁にトレンチ形
成膜１３を成膜し、さらに第１のトレンチ１２内の空間
に絶縁体埋め込み部１５を形成した後、トレンチ形成膜
１３を除去して、第２のトレンチ２０を形成したことに
より、第２のトレンチ２０の幅をトレンチ形成膜１３の
膜厚で決定することが可能になる。
【００２０】したがって、トレンチ形成膜１３の膜厚を
制御することにより、第２のトレンチ２０の幅を容易に
決定することが可能になる。このため、第２のトレンチ
２０の幅は、ホトリソグラフィーにおけるエッチングマ
スクパターンの解像度によって規制されていた幅（例え
ばｉ線ステッパによる露光では０．３５μｍ）の数分の
１程度の幅に形成することが可能になる。
制御することにより、第２のトレンチ２０の幅を容易に
決定することが可能になる。このため、第２のトレンチ
２０の幅は、ホトリソグラフィーにおけるエッチングマ
スクパターンの解像度によって規制されていた幅（例え
ばｉ線ステッパによる露光では０．３５μｍ）の数分の
１程度の幅に形成することが可能になる。
【００２１】次に上記トレンチの形成方法によって形成
したトレンチ（第２のトレンチ２０）を用いて、トレン
チキャパシタを形成する方法を、図２，図３の製造工程
図（その１），（その２）により説明する。図では２重
構造のキャパシタの製造方法を説明する。
したトレンチ（第２のトレンチ２０）を用いて、トレン
チキャパシタを形成する方法を、図２，図３の製造工程
図（その１），（その２）により説明する。図では２重
構造のキャパシタの製造方法を説明する。
【００２２】図２の（１）に示すように、例えば化学的
気相成長法によって、第２のトレンチ２０の内壁と第１
の基板１１の上面とに、リンシリケートガラス（ＰＳ
Ｇ）膜２１を、例えば１００ｎｍの厚さに形成する。こ
のときの成膜条件としては、反応ガスに、流量が８０ｓ
ｃｃｍのシラン（ＳｉＨ4 ）と流量が７ｓｃｃｍのホス
フィン（ＰＨ3 ）と流量が１０００ｓｃｃｍの酸素（Ｏ
2 ）と流量が３２００ｓｃｃｍの窒素（Ｎ2 ）との混合
ガスを用い、成膜温度を４１０℃、成膜雰囲気の圧力を
４０Ｐａに設定する。さらに例えば化学的気相成長法に
よって、ＰＳＧ膜２１の表面に、ＤＯＰＯＳ（Doped P
oly Silicon）膜２２を、例えば５０ｎｍの厚さに形成
する。このときの成膜条件としては、反応ガスに、流量
が５００ｓｃｃｍのシラン（ＳｉＨ4 ）と流量が０．３
５ｓｃｃｍのホスフィン（ＰＨ3 ）と流量が５０ｓｃｃ
ｍのヘリウム（Ｈｅ）との混合ガスを用い、成膜温度を
５８０℃、成膜雰囲気の圧力を８６．４５Ｐａに設定す
る。
気相成長法によって、第２のトレンチ２０の内壁と第１
の基板１１の上面とに、リンシリケートガラス（ＰＳ
Ｇ）膜２１を、例えば１００ｎｍの厚さに形成する。こ
のときの成膜条件としては、反応ガスに、流量が８０ｓ
ｃｃｍのシラン（ＳｉＨ4 ）と流量が７ｓｃｃｍのホス
フィン（ＰＨ3 ）と流量が１０００ｓｃｃｍの酸素（Ｏ
2 ）と流量が３２００ｓｃｃｍの窒素（Ｎ2 ）との混合
ガスを用い、成膜温度を４１０℃、成膜雰囲気の圧力を
４０Ｐａに設定する。さらに例えば化学的気相成長法に
よって、ＰＳＧ膜２１の表面に、ＤＯＰＯＳ（Doped P
oly Silicon）膜２２を、例えば５０ｎｍの厚さに形成
する。このときの成膜条件としては、反応ガスに、流量
が５００ｓｃｃｍのシラン（ＳｉＨ4 ）と流量が０．３
５ｓｃｃｍのホスフィン（ＰＨ3 ）と流量が５０ｓｃｃ
ｍのヘリウム（Ｈｅ）との混合ガスを用い、成膜温度を
５８０℃、成膜雰囲気の圧力を８６．４５Ｐａに設定す
る。
【００２３】次いで図２の（２）に示す如く、通常のホ
トリソグラフィー技術により、ＤＯＰＯＳ膜２２の上面
にレジストを塗布してレジストよりなるエッチングマス
ク２３を形成する。その後、例えばドライエッチングに
よりＤＯＰＯＳ膜２２（２点鎖線で示す部分）とＰＳＧ
膜２１（１点鎖線で示す部分）とを除去して、パターン
２４を形成する。上記ＤＯＰＯＳ膜２２のエッチング条
件としては、例えばエッチングガスに、流量が６５ｓｃ
ｃｍのトリクロロトリフルオロエタン（Ｃ2 Ｃｌ
3 Ｆ3 ）と流量が５ｓｃｃｍの六フッ化イオウ（Ｓ
Ｆ6 ）とを用い、エッチング雰囲気の圧力を１３．３Ｐ
ａ、高周波出力を１０Ｗに設定する。また上記ＰＳＧ膜
２１のエッチング条件は、前記図１の（３）で説明した
と同様なので、ここでの説明は省略する。
トリソグラフィー技術により、ＤＯＰＯＳ膜２２の上面
にレジストを塗布してレジストよりなるエッチングマス
ク２３を形成する。その後、例えばドライエッチングに
よりＤＯＰＯＳ膜２２（２点鎖線で示す部分）とＰＳＧ
膜２１（１点鎖線で示す部分）とを除去して、パターン
２４を形成する。上記ＤＯＰＯＳ膜２２のエッチング条
件としては、例えばエッチングガスに、流量が６５ｓｃ
ｃｍのトリクロロトリフルオロエタン（Ｃ2 Ｃｌ
3 Ｆ3 ）と流量が５ｓｃｃｍの六フッ化イオウ（Ｓ
Ｆ6 ）とを用い、エッチング雰囲気の圧力を１３．３Ｐ
ａ、高周波出力を１０Ｗに設定する。また上記ＰＳＧ膜
２１のエッチング条件は、前記図１の（３）で説明した
と同様なので、ここでの説明は省略する。
【００２４】その後、例えばアッシャー処理によって、
エッチングマスク２３を除去する。続いて図２の（３）
に示すように、例えば化学的気相成長法によって、パタ
ーン２４側の全面に、酸化シリコン膜２５を、およそ１
００ｎｍの厚さに成膜する。このときの成膜条件として
は、反応ガスに、流量が２５０ｓｃｃｍのシラン（Ｓｉ
Ｈ4 ）と流量が２５０ｓｃｃｍの酸素（Ｏ2 ）と流量が
１００ｓｃｃｍの窒素（Ｎ2 ）との混合ガスを用い、成
膜温度を４２０℃、成膜雰囲気の圧力を１３．３Ｐａに
設定する。
エッチングマスク２３を除去する。続いて図２の（３）
に示すように、例えば化学的気相成長法によって、パタ
ーン２４側の全面に、酸化シリコン膜２５を、およそ１
００ｎｍの厚さに成膜する。このときの成膜条件として
は、反応ガスに、流量が２５０ｓｃｃｍのシラン（Ｓｉ
Ｈ4 ）と流量が２５０ｓｃｃｍの酸素（Ｏ2 ）と流量が
１００ｓｃｃｍの窒素（Ｎ2 ）との混合ガスを用い、成
膜温度を４２０℃、成膜雰囲気の圧力を１３．３Ｐａに
設定する。
【００２５】次いで図３の（４）に示す如く、通常のホ
トリソグラフィー技術により、酸化シリコン膜２５の上
面にレジストを塗布してレジストよりなるエッチングマ
スク２６を形成した後、例えばドライエッチングにより
酸化シリコン膜２５の２点鎖線で示す部分を除去して、
パターン２７を形成する。上記エッチング条件は、前記
図１の（３）で説明したと同様なので、ここでの説明は
省略する。
トリソグラフィー技術により、酸化シリコン膜２５の上
面にレジストを塗布してレジストよりなるエッチングマ
スク２６を形成した後、例えばドライエッチングにより
酸化シリコン膜２５の２点鎖線で示す部分を除去して、
パターン２７を形成する。上記エッチング条件は、前記
図１の（３）で説明したと同様なので、ここでの説明は
省略する。
【００２６】その後、例えばアッシャー処理によって、
エッチングマスク２６を除去する。続いて図３の（５）
に示すように、例えば化学的気相成長法によって、第２
のトレンチ２０の内部と上記パターン２７側の全面と
に、多結晶シリコン膜２８を例えば３００ｎｍの厚さに
成膜する。このときの成膜条件としては、反応ガスに、
流量が１００ｓｃｃｍのシラン（ＳｉＨ4 ）と流量が４
００ｓｃｃｍのヘリウム（Ｈｅ）と流量が２００ｓｃｃ
ｍの窒素（Ｎ2 ）との混合ガスを用い、成膜温度を６１
０℃、成膜雰囲気の圧力を７０Ｐａに設定する。
エッチングマスク２６を除去する。続いて図３の（５）
に示すように、例えば化学的気相成長法によって、第２
のトレンチ２０の内部と上記パターン２７側の全面と
に、多結晶シリコン膜２８を例えば３００ｎｍの厚さに
成膜する。このときの成膜条件としては、反応ガスに、
流量が１００ｓｃｃｍのシラン（ＳｉＨ4 ）と流量が４
００ｓｃｃｍのヘリウム（Ｈｅ）と流量が２００ｓｃｃ
ｍの窒素（Ｎ2 ）との混合ガスを用い、成膜温度を６１
０℃、成膜雰囲気の圧力を７０Ｐａに設定する。
【００２７】さらに多結晶シリコン膜２８の表面にＰＳ
Ｇ膜２９を、例えば１００ｎｍの厚さに成膜する。この
ときの成膜条件としては、反応ガスに、流量が８０ｓｃ
ｃｍのシラン（ＳｉＨ4 ）と流量が７ｓｃｃｍのホスフ
ィン（ＰＨ3 ）と流量が１０００ｓｃｃｍの酸素
（Ｏ2 ）と流量が３２００ｓｃｃｍの窒素（Ｎ2 ）との
混合ガスを用い、成膜温度を４１０℃、成膜雰囲気の圧
力を４０Ｐａに設定する。その後、９００℃の温度雰囲
気中で２０分間のアニール処理を行って、ＰＳＧ膜２９
中のリン（Ｐ）を第１の基板１１中に拡散して、拡散層
３０を形成する。それと同時に、拡散層３０を活性化す
る。
Ｇ膜２９を、例えば１００ｎｍの厚さに成膜する。この
ときの成膜条件としては、反応ガスに、流量が８０ｓｃ
ｃｍのシラン（ＳｉＨ4 ）と流量が７ｓｃｃｍのホスフ
ィン（ＰＨ3 ）と流量が１０００ｓｃｃｍの酸素
（Ｏ2 ）と流量が３２００ｓｃｃｍの窒素（Ｎ2 ）との
混合ガスを用い、成膜温度を４１０℃、成膜雰囲気の圧
力を４０Ｐａに設定する。その後、９００℃の温度雰囲
気中で２０分間のアニール処理を行って、ＰＳＧ膜２９
中のリン（Ｐ）を第１の基板１１中に拡散して、拡散層
３０を形成する。それと同時に、拡散層３０を活性化す
る。
【００２８】次いで図３の（６）に示す如く、通常のホ
トリソグラフィー技術により、ＰＳＧ膜２９の上面にレ
ジストを塗布してレジストよりなるエッチングマスク３
１を形成した後、例えばドライエッチングによりＰＳＧ
膜２９の２点鎖線で示す部分と多結晶シリコン膜２８の
１点鎖線で示す部分とを除去して、パターン３２を形成
する。上記ＰＳＧ膜２９のエッチング条件は、前記図１
の（４）で説明したと同様なので、ここでの説明は省略
する。また上記多結晶シリコン膜２８のエッチング条件
は、前記図２の（２）で説明したＤＯＰＯＳ膜（２２）
のエッチング条件と同様なので、ここでの説明は省略す
る。上記の如くして、２重構造のキャパシタ３３が形成
される。
トリソグラフィー技術により、ＰＳＧ膜２９の上面にレ
ジストを塗布してレジストよりなるエッチングマスク３
１を形成した後、例えばドライエッチングによりＰＳＧ
膜２９の２点鎖線で示す部分と多結晶シリコン膜２８の
１点鎖線で示す部分とを除去して、パターン３２を形成
する。上記ＰＳＧ膜２９のエッチング条件は、前記図１
の（４）で説明したと同様なので、ここでの説明は省略
する。また上記多結晶シリコン膜２８のエッチング条件
は、前記図２の（２）で説明したＤＯＰＯＳ膜（２２）
のエッチング条件と同様なので、ここでの説明は省略す
る。上記の如くして、２重構造のキャパシタ３３が形成
される。
【００２９】この２重構造のキャパシタ３３は、拡散層
３０とＰＳＧ膜２１とＤＯＰＯＳ膜２２とによって一方
のキャパシタが形成され、ＤＯＰＯＳ膜２２と酸化シリ
コン膜２５と多結晶シリコン膜２８とによって他方のキ
ャパシタが形成される。その後、例えばアッシャー処理
によって、上記エッチングマスク３１を除去する。
３０とＰＳＧ膜２１とＤＯＰＯＳ膜２２とによって一方
のキャパシタが形成され、ＤＯＰＯＳ膜２２と酸化シリ
コン膜２５と多結晶シリコン膜２８とによって他方のキ
ャパシタが形成される。その後、例えばアッシャー処理
によって、上記エッチングマスク３１を除去する。
【００３０】上記第２のトレンチ２０にシングル構造の
キャパシタを形成するには、図２の（２）で説明した第
２の工程を行った後、前記図３の（５）で説明した工程
以降の工程を行えばよい。この場合には、前記図１の
（２）で説明したトレンチ形成膜１３の膜厚を３００ｎ
ｍに形成することにより、第２のトレンチ２０のレイア
ウト面積を小さくすることが可能になる。
キャパシタを形成するには、図２の（２）で説明した第
２の工程を行った後、前記図３の（５）で説明した工程
以降の工程を行えばよい。この場合には、前記図１の
（２）で説明したトレンチ形成膜１３の膜厚を３００ｎ
ｍに形成することにより、第２のトレンチ２０のレイア
ウト面積を小さくすることが可能になる。
【００３１】上記構成の２重構造のキャパシタ３３を用
いてＤＲＡＭを構成する場合を、図４に示す製造工程図
により説明する。通常のＭＯＳトランジスタを形成する
プロセスによって、図４の（１）に示すように、第１の
基板１１上にゲート絶縁膜４１を介してゲート４２を形
成し、その後ＬＤＤ拡散層４３を形成する。次いでゲー
ト４２の両側壁にサイドウォール４４を形成した後、第
１の基板１１の上層に高濃度拡散層４５を形成して、上
記ＬＤＤ拡散層４３と高濃度拡散層４５とによってソー
ス・ドレイン領域４６，４７を構成する。このとき、一
方側のソース・ドレイン領域４６は２重構造のキャパシ
タ３３の拡散層３０に接合する。このようにしてＭＯＳ
トランジスタ４８が構成される。
いてＤＲＡＭを構成する場合を、図４に示す製造工程図
により説明する。通常のＭＯＳトランジスタを形成する
プロセスによって、図４の（１）に示すように、第１の
基板１１上にゲート絶縁膜４１を介してゲート４２を形
成し、その後ＬＤＤ拡散層４３を形成する。次いでゲー
ト４２の両側壁にサイドウォール４４を形成した後、第
１の基板１１の上層に高濃度拡散層４５を形成して、上
記ＬＤＤ拡散層４３と高濃度拡散層４５とによってソー
ス・ドレイン領域４６，４７を構成する。このとき、一
方側のソース・ドレイン領域４６は２重構造のキャパシ
タ３３の拡散層３０に接合する。このようにしてＭＯＳ
トランジスタ４８が構成される。
【００３２】さらに図４の（２）に示すように、上記Ｍ
ＯＳトランジスタ４８と上記２重構造のキャパシタ３３
とを接続する。接続するには、まず例えば化学的気相成
長法によって、ＭＯＳトランジスタ４８と２重構造のキ
ャパシタ３３とを覆う状態にして、第１の基板１１上
に、例えばＳｉＯ2 よりなる第１の層間絶縁膜５１を形
成する。次いで通常のホトリソグラフィーとエッチング
とによって、２重構造のキャパシタ３３のＤＯＰＯＳ膜
２２上の第１の層間絶縁膜５１にコンタクトホール５２
を形成する。その後コンタクトホール５２の内部と第１
の層間絶縁膜５１の上面とに、導電性不純物を導入した
多結晶シリコン膜（５３）を形成し、次いで通常のホト
リソグラフィーとエッチングとによって、コンタクトホ
ール５２に多結晶シリコン膜（５３）よりなる電極５４
を形成する。
ＯＳトランジスタ４８と上記２重構造のキャパシタ３３
とを接続する。接続するには、まず例えば化学的気相成
長法によって、ＭＯＳトランジスタ４８と２重構造のキ
ャパシタ３３とを覆う状態にして、第１の基板１１上
に、例えばＳｉＯ2 よりなる第１の層間絶縁膜５１を形
成する。次いで通常のホトリソグラフィーとエッチング
とによって、２重構造のキャパシタ３３のＤＯＰＯＳ膜
２２上の第１の層間絶縁膜５１にコンタクトホール５２
を形成する。その後コンタクトホール５２の内部と第１
の層間絶縁膜５１の上面とに、導電性不純物を導入した
多結晶シリコン膜（５３）を形成し、次いで通常のホト
リソグラフィーとエッチングとによって、コンタクトホ
ール５２に多結晶シリコン膜（５３）よりなる電極５４
を形成する。
【００３３】続いて、例えば化学的気相成長法によっ
て、電極５４を覆う状態にして、第１の層間絶縁膜５１
上に、例えばＳｉＯ2 よりなる第２の層間絶縁膜５５を
形成する。次いで通常のホトリソグラフィーとエッチン
グとによって、２重構造のキャパシタ３３の多結晶シリ
コン膜２８上の第２の層間絶縁膜５５と第１の層間絶縁
膜５１とＰＳＧ膜２９とを貫通するコンタクトホール５
６と、ソース・ドレイン領域４６上の層間絶縁膜５１，
５５を貫通するコンタクトホール５７とを形成する。そ
の後コンタクトホール５６，５７の内部と第２の層間絶
縁膜５５の上面とに、例えばアルミニウム合金やアルミ
ニウム等の金属膜５８を形成し、次いで通常のホトリソ
グラフィーとエッチングとによって、上記金属膜５８の
２点鎖線で示す部分を除去し、各コンタクトホール５
６，５７に金属膜５８で電極５９を形成する。
て、電極５４を覆う状態にして、第１の層間絶縁膜５１
上に、例えばＳｉＯ2 よりなる第２の層間絶縁膜５５を
形成する。次いで通常のホトリソグラフィーとエッチン
グとによって、２重構造のキャパシタ３３の多結晶シリ
コン膜２８上の第２の層間絶縁膜５５と第１の層間絶縁
膜５１とＰＳＧ膜２９とを貫通するコンタクトホール５
６と、ソース・ドレイン領域４６上の層間絶縁膜５１，
５５を貫通するコンタクトホール５７とを形成する。そ
の後コンタクトホール５６，５７の内部と第２の層間絶
縁膜５５の上面とに、例えばアルミニウム合金やアルミ
ニウム等の金属膜５８を形成し、次いで通常のホトリソ
グラフィーとエッチングとによって、上記金属膜５８の
２点鎖線で示す部分を除去し、各コンタクトホール５
６，５７に金属膜５８で電極５９を形成する。
【００３４】上記の如くして、ＤＲＡＭ６０が形成され
る。このＤＲＡＭ６０は、１トランジスタ（ＭＯＳトラ
ンジスタ４８）と１キャパシタ（２重構造のキャパシタ
３３）とによって構成されている。しかも２重構造のキ
ャパシタ３３は２個のキャパシタを並列に接続したのと
同様なので、ＤＲＡＭ６０の記憶容量は大容量化され
る。
る。このＤＲＡＭ６０は、１トランジスタ（ＭＯＳトラ
ンジスタ４８）と１キャパシタ（２重構造のキャパシタ
３３）とによって構成されている。しかも２重構造のキ
ャパシタ３３は２個のキャパシタを並列に接続したのと
同様なので、ＤＲＡＭ６０の記憶容量は大容量化され
る。
【００３５】
【発明の効果】以上、説明したように本発明によれば、
第１の基板に形成した第１のトレンチの内壁にトレンチ
形成膜を成膜し、さらに第１のトレンチ内の空間を絶縁
体で埋め込んだ後、第１のトレンチの底部側よりトレン
チ形成膜を除去して第２のトレンチを形成した。このた
め、第２のトレンチの幅は、トレンチ形成膜の膜厚によ
って決定されるので、数十ｎｍ程度の非常に狭いトレン
チの形成が可能になる。また第２のトレンチの深さは、
第１のトレンチの深さによって決定されるので、数μｍ
程度の深いトレンチの形成が可能になる。したがって、
上記形成方法によって形成されたトレンチを用いること
により、大容量のキャパシタを狭いレイアウト面積に形
成することが可能になるので、素子の高集積化が可能に
なる。
第１の基板に形成した第１のトレンチの内壁にトレンチ
形成膜を成膜し、さらに第１のトレンチ内の空間を絶縁
体で埋め込んだ後、第１のトレンチの底部側よりトレン
チ形成膜を除去して第２のトレンチを形成した。このた
め、第２のトレンチの幅は、トレンチ形成膜の膜厚によ
って決定されるので、数十ｎｍ程度の非常に狭いトレン
チの形成が可能になる。また第２のトレンチの深さは、
第１のトレンチの深さによって決定されるので、数μｍ
程度の深いトレンチの形成が可能になる。したがって、
上記形成方法によって形成されたトレンチを用いること
により、大容量のキャパシタを狭いレイアウト面積に形
成することが可能になるので、素子の高集積化が可能に
なる。
【図１】実施例の製造工程図である。
【図２】キャパシタの製造工程図（その１）である。
【図３】キャパシタの製造工程図（その１）である。
【図４】ＤＲＡＭの製造工程図である。
【図５】第１の従来例のコンデンサーの概略断面図であ
る。
る。
【図６】第２の従来例のコンデンサーの概略断面図であ
る。
る。
【図７】第３の従来例のコンデンサーの概略断面図であ
る。
る。
１１ 第１の基板 １２ 第１のトレンチ １３ トレンチ形成膜 １５ 絶縁体埋め込み部 １８ 平坦化層 １９ 第２の基板 ２０ 第２のトレンチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/108 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/3065 H01L 21/768 H01L 21/822 H01L 21/8242 H01L 27/108
Claims (1)
- 【請求項１】 第１の基板の上層に第１のトレンチを形
成する第１の工程と、前記第１のトレンチの内壁および
前記第１の基板の表面に第1の基板よりも硬質な高融点
金属または高融点金属化合物からなるトレンチ形成膜を
成膜した後、当該第１のトレンチの内部に絶縁体埋め込
み部を形成する第２の工程と、前記第１の基板の表面に形成した前記高融点金属または
前記高融点金属化合物からなるトレンチ形成膜を除去す
る第３の工程と、 前記第１のトレンチを形成した側に、平坦化層を介して
第２の基板を貼り合わせた後、前記第１のトレンチを形
成した側とは反対側から当該トレンチ形成膜が露出する
まで、前記第１の基板を除去する第４の工程と、 前記トレンチ形成膜を除去して、第２のトレンチを形成
する第５の工程とよりなることを特徴とするトレンチの
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35250591A JP3203720B2 (ja) | 1991-12-13 | 1991-12-13 | トレンチの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35250591A JP3203720B2 (ja) | 1991-12-13 | 1991-12-13 | トレンチの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05167013A JPH05167013A (ja) | 1993-07-02 |
| JP3203720B2 true JP3203720B2 (ja) | 2001-08-27 |
Family
ID=18424528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35250591A Expired - Fee Related JP3203720B2 (ja) | 1991-12-13 | 1991-12-13 | トレンチの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3203720B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61227444A (ja) * | 1985-04-01 | 1986-10-09 | Nissan Motor Co Ltd | 伝送異常検出回路 |
-
1991
- 1991-12-13 JP JP35250591A patent/JP3203720B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05167013A (ja) | 1993-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4726273B2 (ja) | 絶縁膜形成方法 | |
| US6077733A (en) | Method of manufacturing self-aligned T-shaped gate through dual damascene | |
| US5578524A (en) | Fabrication process of a semiconductor device with a wiring structure | |
| US6008084A (en) | Method for fabricating low resistance bit line structures, along with bit line structures exhibiting low bit line to bit line coupling capacitance | |
| US6316329B1 (en) | Forming a trench mask comprising a DLC and ASH protecting layer | |
| US5480837A (en) | Process of making an integrated circuit having a planar conductive layer | |
| US6010955A (en) | Electrical connection forming process for semiconductor devices | |
| JP2001358214A (ja) | 半導体装置および半導体装置の製造方法 | |
| US6852579B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| JPH08236725A (ja) | 埋没ビットラインｄｒａｍセル及びその製造方法 | |
| JP2000058652A (ja) | 半導体装置のコンタクトホ―ル製造方法 | |
| US5849625A (en) | Planar field oxide isolation process for semiconductor integrated circuit devices using liquid phase deposition | |
| US6319817B1 (en) | Method of forming viahole | |
| US5668039A (en) | Method for forming crown-shape capacitor node with tapered etching | |
| JPH09260607A (ja) | 半導体記憶装置の製造方法 | |
| JPH11312679A (ja) | 広域平坦化された半導体装置の製造方法 | |
| KR100464862B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3173094B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP2850833B2 (ja) | 半導体装置の製造方法 | |
| JPH0945687A (ja) | 基板表面の平坦化方法 | |
| JP3203720B2 (ja) | トレンチの形成方法 | |
| JPH10308395A (ja) | 半導体構造体の平坦化方法及び半導体構造体の隣接するゲート電極間の間隙の充填方法 | |
| JP2739846B2 (ja) | 半導体装置の製造方法 | |
| JPH10340952A (ja) | 集積回路の多層配線形成方法 | |
| JPH11307742A (ja) | 低いビット線間結合容量を有する低抵抗ビット線構造の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |