JP4726273B2 - 絶縁膜形成方法 - Google Patents

絶縁膜形成方法 Download PDF

Info

Publication number
JP4726273B2
JP4726273B2 JP21791099A JP21791099A JP4726273B2 JP 4726273 B2 JP4726273 B2 JP 4726273B2 JP 21791099 A JP21791099 A JP 21791099A JP 21791099 A JP21791099 A JP 21791099A JP 4726273 B2 JP4726273 B2 JP 4726273B2
Authority
JP
Japan
Prior art keywords
insulating film
film
interlayer insulating
forming
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21791099A
Other languages
English (en)
Other versions
JP2000077404A (ja
Inventor
宰求 李
昶賢 趙
寛協 高
注完 金
秉槿 黄
成鎮 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000077404A publication Critical patent/JP2000077404A/ja
Application granted granted Critical
Publication of JP4726273B2 publication Critical patent/JP4726273B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するものであり、より詳しくは、集積回路の絶縁膜形成方法に関するものである。
【０００２】
【従来の技術】
半導体装置の集積度が増加するにしたがって、パターンサイズも縮小している。一例に、キガビットＤＲＡＭ（ｇｉｇａ ｂｉｔ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）では、０．１８μｍ以下のデザインルール（ｄｅｓｉｇｎ ｒｕｌｅ）が適用されている。メモリセルアレー（ｍｅｍｏｒｙ ｃｅｌｌ ａｒｒａｙ）の最小デザインルールが減少されるとき、アレー内にある構造物の縦横比（ａｓｐｅｃｔ ｒａｔｉｏ）は増加される。このようなデザインルールの減少は、構造物の間のリセス領域の縦横比を増加させる原因になる。絶縁膜のようなフィリング（ｆｉｌｉｎｇ）物質でリセス領域を充填するが、リセス領域が非常に狭いため、絶縁膜では充分に充填されない。結果的に、“Ｓｉｌｉｃｏｎ Ｐｒｏｃｅｓｓｉｎｇ ｆｏｒ ｔｈｅ ＶＬＳＩ Ｅｒａ、Ｖｏｌ．II、ｐｐ．１９４−１９９とＵ．Ｓ．Ｐ．Ｎｏ．５、４９４、８５４”に開示されたようなボイド（ｖｏｉｄ）が発生するようになる。ボイドは、後続工程のうち、導電性パターンの間にブリッジ（ｂｒｉｄｇｅ）を発生させてしまう。
【０００３】
絶縁膜は、主にＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｎ ＰｈｏｓｐｈｏｒｕｓＳｉｌｉｃａｔｅ Ｇｌａｓｓ）及びＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）酸化膜のうちから選択して用いられる。
【０００４】
ＢＰＳＧ膜は、ボイドなしに完全にリセス領域を充填することができる。しかし、ＢＰＳＧ膜は蒸着された後、高温（約８００℃以上）のリフロー（ｒｅｆｌｏｗ）工程が要求される。このような高温のリフロー工程は、望ましくないことには、接合周辺に不純物イオンの拡散を促進して短いチャンネル長さ（ｓｈｏｒｔ ｃｈａｎｎｅｌ ｌｅｎｇｔｈ）を有する高集積回路を製造することを難しくする。さらに、ＢＰＳＧ膜は、湿式溶液で（相対的に高いエッチング率）早くにエッチングされた垂直性のよくないコンタクトホールを形成する。そのため、所望の小さい大きさを有するコンタクトホールを形成することは、難しい。また、不良なコンタクトホールプロファイル（ｐｒｏｆｉｌｅ）のために後続でコンタクトホールに蒸着される導電膜も均一性が不良になる。
【０００５】
上述の高温のリフロー工程が要求されないことにもかかわらず、化学気相蒸着（ＣＶＤ）法によって形成されたＵＳＧ膜も不完全にリセス領域を充填し、そのためにボイドが発生する。このようなリセス領域に対するＵＳＧ膜のフィリング（ｆｉｌｉｎｇ）特性は、高集積装置に適していない。
【０００６】
しかし、ＨＤＰ酸化膜は、ＢＰＳＧ膜とＵＳＧ膜の長所を有している。即ち、ＨＤＰ酸化膜は、低い温度工程のための小さいサーマルバジット（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）と相対的にいいフィリング特性で有利にリセス領域を充填する。ＨＤＰ酸化膜が絶縁膜で使用されるが、縦横比が高いとき、それはリセス領域を完璧に充填することができる。より詳しくは、ＨＤＰ酸化膜は、縦横比が３：１以上を有するリセス領域に対してフィリング能力の限界を有する。
【０００７】
図１乃至図３は、従来の絶縁膜形成過程を順次的に示す断面図である。
図１を参照すると、半導体基板１に活性領域２と非活性領域が定義されるように素子隔離膜４が形成される。ここで、そして隔離膜４は、浅いトレンチ隔離ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）技術によって形成される。ゲート絶縁膜６、ゲート電極８及びゲートエッチングマスク９が活性領域２上に形成される。ゲートエッチングマスク９は、１０００〜２０００Åの範囲の厚さを有するシリコン窒化膜で形成される。それから、低濃度不純物イオンが低濃度ソース／ドレーン（ｓｏｕｒｃｅ／ｄｒａｉｎ）領域が形成されるように活性領域２に注入される。
【０００８】
ゲートスペーサ１０がゲート電極８とゲートエッチングマスク９側壁に形成されることによって完全なゲート構造物が形成される。ゲートスペーサ１０は、３００〜１５００Åの範囲の厚さを有するシリコン窒化膜が蒸着された後、エッチバック（ｅｔｃｈ ｂａｃｋ）のようなエッチング工程で形成される。
【０００９】
図２に図示されたように層間絶縁膜１６にシリコン酸化膜が基板１全面に蒸着される。
最後に、図３に示したように、層間絶縁膜１６の上部表面がＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程によって平坦化される。
【００１０】
しかし、前述のように絶縁膜を形成する方法は、図２に図示されたように絶縁膜内にボイドが生じる欠点を有している。従って例えばパッド電極形成に使用されるポリシリコン膜が基板１全面に蒸着されるとき、ポリシリコン膜はＣＭＰ工程を通して露出されたボイド１８が内に浸透される。その結果、パッド電極の間にブリッジが発生される。
【００１１】
又は浅いトレンチ隔離のような素子隔離領域内にボイドが発生するとき、ゲート電極の間にブリッジが発生する。
それで、ボイドのない絶縁膜を蒸着したり、絶縁膜内にすでに形成されたボイドを除去する工程が要求される。
【００１２】
【発明が解決しようとする課題】
本発明の目的は、上述の問題点を解決するために提案されたもので、ボイドのない絶縁膜を形成するための方法を提供することである。
【００１３】
【課題を解決するための手段】
上述の目的を達成するための本発明によると、絶縁膜形成方法は、半導体基板上に多数のリセス領域が形成される。リセス領域を含んで基板全面に第１絶縁膜を蒸着する。リセス領域下部に第１絶縁膜の一部が残るように第１絶縁膜をエッチングする。そして、リセス領域を充填するように第１絶縁膜を含んで基板全面に第２絶縁膜を蒸着する。
上述の目的を達成するための本発明によると、下部領域上に形成されてその各々が絶縁膜によってキャッピングされた多数の導電性構造物を含む絶縁膜形成方法は、第１層間絶縁膜を導電性構造物の間のリセス領域を含んで下部領域全面に蒸着する。導電性構造物の間のリセス領域に第１層間絶縁膜の一部が残るように第１層間絶縁膜をエッチングする。そして、導電性構造物の間のリセス領域を充填するように第１層間絶縁膜を含んで下部構造上に第２絶縁膜を蒸着する。第１及び第２絶縁膜各々は、絶縁膜とエッチング選択比を有する物質である。
上述の目的を達成するための本発明によると、絶縁膜形成方法は、エッチングを通して半導体基板上にトレンチを形成する。トレンチを含んで基板全面に第１絶縁膜を蒸着する。トレンチ下部に第１絶縁膜の一部が残るように第１絶縁膜をエッチングする。最後に、トレンチを充填するように第１絶縁膜を含んで基板全面に第２絶縁膜を蒸着する。
上述の目的を達成するための本発明によると、絶縁膜形成方法は、リセス領域を含んで半導体基板全面に第１絶縁膜を蒸着し、スパッタリング気体でヘリウムを用いて蒸着する。リセス領域下部に第１絶縁膜の一部が残るように第１絶縁膜をエッチングする。そしてリセス領域を充填するように第１絶縁膜を含んで基板全面に第２絶縁膜を蒸着する。
【００１４】
【発明の実施の形態】
以下、図２乃至図８を参照して、本発明の実施形態を詳細に説明する。
本発明による新たな絶縁膜形成方法は、第１絶縁膜が下部領域（半導体基板、又は半導体基板上に形成された膜）全面とそのうちに形成されたリセス領域に蒸着される。そして第２絶縁膜がリセス領域を充填するように第１絶縁膜を含んで下部領域全面に蒸着される。このために、導電膜パターンの間のブリッジの形成が防止されたボイドのない絶縁膜を形成することができる。
【００１５】
図４乃至図７は、本発明の第１実施形態による絶縁膜形成方法を順次的に示す流れ図である。
図４を参照すると、半導体基板１００上に活性領域１０１と非活性領域を定義するために、素子隔離膜１０２が形成される。素子隔離膜１０２は、例えばＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）方法、又はトレンチ隔離方法で形成される。本発明では、素子隔離膜１０２を形成するためトレンチ隔離方法が使用される。活性領域１０１上にゲート絶縁膜１０４が形成された後、ゲート絶縁膜１０４上にゲート構造１１０が形成される。この結果、２つの隣接したゲート構造の間にリセス領域が形成される。
【００１６】
例えば、０．１８μｍ素子に対してリセス領域の上部幅と下部幅は各々０．０８μｍと０．１μｍになり、リセス領域の高さは０．４μｍになる。
【００１７】
ゲート構造物１１０の形成は、ゲート絶縁膜１０４上にゲート電極用導電膜を蒸着することを含む。ゲート電極用導電膜は、２０００Åの厚さで形成される。本発明で、ゲート電極用導電膜は、多層膜構造で形成されるが、１０００Åの厚さのポリシリコン膜１０６ａと１５００Åの厚さのシリサイド膜１０６ｂ順序でゲート絶縁膜１０４全面に形成される。ゲートエッチングマスク用絶縁膜がゲート電極用導電膜上に蒸着される。ゲートエッチングマスク用絶縁膜は、後続層間絶縁膜１１４、１１６とエッチング選択比（ｅｔｃｈｓｅｌｅｃｔｉｖｉｔｙ）を有する。例えば、ゲートエッチングマスク用絶縁膜は、シリコン窒化膜、シリコン酸化膜、シリコンオキシニトロ（ＳｉＯxＮy）及びこれらの多層膜のうちのいずれかで形成される。絶縁膜が約１０００〜３６００Å（望ましくは、約２６００Å）の厚さ範囲で蒸着されるとき、シリコン窒化膜は約１０００〜２０００Å（望ましくは、約１５００Å）の厚さ範囲、シリコン酸化膜は２００〜８００Å（望ましくは、約５００Å）の厚さ範囲及びシリコンオキシニトロ膜は４００〜８００Å（望ましくは、６００Å）の厚さ範囲で形成される。シリコンオキシニトロ膜は反射防止膜として使用されている。
【００１８】
ゲートエッチングマスク１０７とゲート電極１０６を形成するためにゲート形成マスクを使用してゲートエッチングマスク用絶縁膜とゲート電極用導電膜がエッチングされる。それから、低濃度ソース／ドレーンを形成するために、ゲート電極１０６の両側の活性領域１０１に低濃度不純物イオンが注入される。
【００１９】
また、パターン膜を形成するため、絶縁膜をエッチングし、パターン膜をゲート形成マスクとして使用して導電膜をエッチングすることによってゲート電極１０６が形成される。
【００２０】
次に、ゲートスペーサ用絶縁膜が基板１００に蒸着される。ゲートスペーサ用絶縁膜は、ゲートエッチングマスク１０７のように、シリコン窒化膜、シリコン酸化膜及びシリコンオキシニトロであり、３００〜１５００Åの厚さ範囲で形成される。ゲート電極１０６とゲートエッチングマスク１０７を含む積層膜側壁にゲートスペーサ１０８を形成するためゲートスペーサ用絶縁膜がエッチバック（ｅｔｃｈｂａｃｋ）工程を通してエッチングされる。
【００２１】
図４のように、必要ならば、シリコン窒化膜１１２が半導体基板全面に５０〜２００Åの厚さ範囲で蒸着される。シリコン窒化膜１１２は、下部電極コンタクトホール、又はビットラインコンタクトホールを形成するためのエッチング工程のうち、素子隔離膜１０２を保護するためのエッチング停止膜（ｅｔｃｈ ｓｔｏｐｐｉｎｇ ｌａｙｅｒ）として使用される。
【００２２】
隣接なゲート構造１１０の間のリセス領域を殆ど充填するように第１層間絶縁膜１１４がシリコン窒化膜１１２全面に蒸着される。第１層間絶縁膜１１４は、シリコン酸化膜、即ちＢＰＳＧ、ＵＳＧ、ＰＥ−ＴＥＯＳ（Plasma Enhanced -Tetraethylorthosilicate Si(OCH2CH3)4）、ＨＤＰ酸化膜、又はこれらの混合で形成される。第１層間絶縁膜１１４は、３００〜３０００Åの厚さ範囲、望ましくは２０００Åの厚さで蒸着される。本発明で使用されたＣＶＤ方法によって形成されたＨＤＰ酸化膜が使用される場合、第１層間絶縁膜１１４を蒸着する工程は、スパッタリング気体としてアルゴン、又はへリウムのような不活性気体を使用して実施される。
【００２３】
第１層間絶縁膜１１４がスパッタリング気体としてヘリウムを使用して形成されるとき、次のような条件下で蒸着される。例えば、低周波電力（ｌｏｗ ｆｒｅｑｕｅｎｃｙ ｐｏｗｅｒ、４００ｋＨｚ）は２０００〜４０００Ｗの範囲、高周波電力（ｈｉｇｈ ｆｒｅｑｕｅｎｃｙ ｐｏｗｅｒ、１３．５６ＭＨｚ）は５００〜３０００Ｗの範囲で４０〜１２０ｓｃｃｍの流量範囲を有するシランＳｉＨ4と４０〜３００ｓｃｃｍの流量範囲を有するＯ2である。望ましくは、低周波電力は３０００Ｗであり、高周波電力は１３００Ｗであり、ＳｉＨ4気体の流量は８０ｓｃｃｍであり、Ｏ2の流量は１２０ｓｃｃｍである。又、図４に参照番号１１５に示したようにスパッタリング気体として２０〜６００ｓｃｃｍの流量範囲を有するヘリウムが使用されるとき、第１絶縁膜１１４は、改善された蒸着プロファイル（ｐｒｏｆｉｌｅ）を有する。この理由は、スパッタリング気体が原子量が４のヘリウムのために第１層間絶縁膜１１４のスパッタリングされる量が小さいことによる。
【００２４】
次に、図５を参照するとゲート構造１１０の間のリセス領域下部にある層間絶縁膜１１４の一部が残るように層間絶縁膜１１４がエッチングされる。エッチング工程は、湿式エッチングが望ましい。これは、隣接したリセス領域の間の空間を垂直方向だけではなく、水平方向にさらに拡張することができるためである。
湿式エッチング工程は、通常の酸化膜エッチング液、即ち２００：１ＨＦ、ＬＡＬ（ＮＨ4ＦとＨＦの混合溶液）及びＢＯＥ（Ｂｕｆｆｅｄ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）等に実施される。
【００２５】
また、乾式エッチング工程がさらに行われたり、湿式と乾式エッチング工程がｉｎ−ｓｉｔｕで行われる。乾式エッチング工程は、Ａｒ、ＣＦ4、ＣＨＦ3、Ｈｅ、ＣＨ2Ｆ2、Ｏ2のうち、少なくとも１つのエッチング気体を使用して行われる。
【００２６】
図５及び図６は、乾式と湿式エッチング工程の組合を使用して第１層間絶縁膜１１４をエッチングする工程を詳細に図式的に示す。
図５を参照すると、ゲート構造１１０の間のリセス領域の下部にある第１層間絶縁膜１１４の一部が残るように第１層間絶縁膜１１４がエッチングされる。第１層間絶縁膜１１４エッチングは、乾式、又は湿式エッチングを通して行われる。また、第１層間絶縁膜１１４エッチングは、乾式と湿式エッチング工程の組合わせによって行われることができる。
【００２７】
例えば、第１層間絶縁膜１１４の一部が乾式エッチング工程によって除去される。第１層間絶縁膜１１４のエッチング量は、１５０〜５００Å深さ範囲、望ましくは３００Å程度である。乾式エッチング工程は、次のような条件によって実施される。即ち、低周波電力４００ｋＨｚと高周波電力１３．５６ＭＨｚの双方とも２０００〜４５００Ｗ範囲である。エッチング気体にはヘリウム、Ｏ2及びこれらの混合気体のうちの少なくとも１つ、望ましくは混合気体が使用される。ヘリウムが使用されるときには３９０ｓｃｃｍの流量を要し、Ｏ2が使用されるときには３０ｓｃｃｍの流量を要する。
【００２８】
図５に示したように、乾式エッチング工程後、第１層間絶縁膜１１４のプロファイルは、さらに改善される。それで、第２層間絶縁膜１１６蒸着が以前の湿式エッチング工程なしにすぐ実施される。
【００２９】
しかし、ボイドのない層間絶縁膜を形成するためのマージンを増加させるために、乾式エッチング工程後、すぐ湿式エッチング工程が行われることが望ましい。乾式エッチング工程後、すぐ行われる湿式エッチング工程は、次のような条件で行われる。第１層間絶縁膜１１４は、１００〜４００Åの深さ、望ましくは２００Åエッチングされる。湿式エッチング工程は、通常のエッチング液、即ち２００：１ ＨＦ、ＬＡＬ、又はＢＯＥを使用して行われる。このような湿式エッチング工程で、図６に図示されたように基板１００の上部表面がなだらかになる。
【００３０】
続いて、図７を示すように、第２層間絶縁膜１１６がリセス領域を充填するように第１層間絶縁膜を含んで基板１００全面に蒸着される。結果として、ボイドのない層間絶縁膜、即ち第１及び第２層間絶縁膜１１４、１１６の組合が図７のように形成される。第２層間絶縁膜１１６は、第１層間絶縁膜１１４と同一の物質、例えばＨＤＰ酸化膜で形成される。又は、第２層間絶縁膜１１６は、第１絶縁膜１１４と他の物質、例えばＵＳＧ、又はＰＥ−ＴＥＯＳで形成される。
【００３１】
第２層間絶縁膜１１６は、３００〜３０００Åの厚さ範囲、望ましくは２８００Å蒸着される。第２層間絶縁膜１１６蒸着は、次の条件下で実施される。即ち、低周波電力は２０００〜４０００Ｗの範囲であり、高周波電力は５００〜４０００Ｗの範囲である。工程気体にはシランＳｉＨ4が４０〜１２０ｓｃｃｍの流量範囲を要し、Ｏ2は４０〜３００ｓｃｃｍの流量範囲を要する。また、スパッタリング気体としてヘリウムが使用される。望ましくは、低周波電力は３０００Ｗ、高周波電力は２０００Ｗ、シランの流量は１２０ｓｃｃｍ、そしてヘリウムの流量は３９０ｓｃｃｍである。
【００３２】
本発明の第１実施形態によって第１層間絶縁膜１１４の一部がリセス領域に残るためリセス領域の縦横比が減少するる。それで、第２層間絶縁膜１１６が蒸着される間、ボイドが生じない。
続いて、第２層間絶縁膜１１６の上部表面がエッチバック、又はＣＭＰ工程を通して平坦化される。
【００３３】
図８は、本発明の第２実施形態による絶縁膜形成方法を示す断面図である。
図８を参照すると、半導体基板２００、パッド酸化膜２０２、パッド窒化膜２０４ａ及びＨＴＯ酸化膜２０４ｂが順次蒸着され、この技術分野でよく知られたフォトリソグラフィを通してパターニングされる。その結果として、パッド窒化膜２０４ａとＨＴＯ酸化膜２０４ｂで構成されたトレンチエッチングマスク２０４が形成される。トレンチエッチングマスク２０４を使用して基板２００がエッチングされてトレンチ２０６が形成される。そして熱酸化工程を通してトレンチ２０６両側壁と底に酸化膜が形成される。
【００３４】
トレンチ２０６を含んで基板２００全面に第１トレンチ隔離膜２０８が蒸着される。第１トレンチ隔離膜２０８は、ＵＳＧとＨＤＰ酸化膜のいずれかで形成される。
【００３５】
次に、トレンチ２０６下部に第１トレンチ隔離膜２０８の一部が残るように第１トレンチ隔離膜２０８がエッチングされる。それで、第１トレンチ隔離膜２０８を蒸着する間、後に形成されることができるボイドが除去される。第１トレンチ隔離膜２０８のエッチングは、乾式、湿式、又は乾式と湿式工程の組合わせで行われる。
【００３６】
トレンチ２０６を充填するように、第２トレンチ隔離膜２１０が蒸着される。第２トレンチ隔離膜２１０は、第１トレンチ隔離膜２０８と同一の物質である。又、第２トレンチ隔離膜２１０は、第１トレンチ隔離膜２０８と他の物質、例えばＰＥ−ＴＥＯＳで形成されることができる。第２トレンチ隔離膜２１０蒸着の結果でボイドのないトレンチ隔離膜２１２が完璧に形成される。
第１、第２トレンチ隔離膜２０８、２１０を蒸着する工程は、アルゴン、又はヘリウムのようなスパッタリング気体を使用して実施される。
【００３７】
【発明の効果】
本発明は、多段階絶縁膜及び絶縁膜エッチング工程を通してボイドのない絶縁膜を形成することができ、このために導電パターンの間のブリッジを防止することができる。
【図面の簡単な説明】
【図１】 従来の絶縁膜形成工程の第一の工程を示す断面図である。
【図２】 図１の工程の次の工程を示す図である。
【図３】 図２の工程の次の工程を示す図である。
【図４】 本発明の第１実施形態による絶縁膜形成工程の第一の工程をを示す断面図である。
【図５】 図４の工程の次の工程を示す図である。
【図６】 図５の工程の次の工程を示す図である。
【図７】 図６の工程の次の工程を示す図である。
【図８】 本発明の第２実施形態による新たな絶縁膜形成方法によって製造された半導体基板の断面図である。
【符号の説明】
１、１００ 半導体基板
２、１０１ 活性領域
４、１０２ 素子隔離膜
６、１０４ ゲート絶縁膜
８、１０６ ゲート電極
１０、１０８ ゲートスペーサ
１２、１１０ ゲート構造物
１４、１１２ シリコン窒化膜
１６、１１８ 層間絶縁膜
１８ ボイド
１１４ 第１層間絶縁膜
１１６ 第２層間絶縁膜
２０２ パッド酸化膜
２０４ トレンチエッチングマスク
２０６ トレンチ
２０８ 第１トレンチ隔離膜
２１０ 第２トレンチ隔離膜
２１２ トレンチ隔離膜

Claims (8)

  1. 半導体基板上に多数のリセス領域によって離隔されたパターンを形成する段階と、前記パターンを含んで前記基板全面にＨＤＰ−ＣＶＤ方法による酸化膜を蒸着する段階と、前記パターンの上部の前記酸化膜を除去し、前記リセス領域各々の下部に前記酸化膜が残るように前記酸化膜をエッチングする段階と、前記リセス領域を充填するように前記酸化膜を含んで前記基板全面に上部絶縁膜を蒸着する段階とを含み、
    前記酸化膜をエッチングする段階は、乾式エッチング工程後、湿式エッチング工程を行うことを特徴とする絶縁膜形成方法。
  2. 前記上部絶縁膜は、前記酸化膜と同一の物質又は相異なる物質で形成することを特徴とする請求項１に記載の絶縁膜形成方法。
  3. 前記酸化膜を蒸着する段階は、アルゴン及びヘリウムで構成された不活性気体をスパッタリング気体として用いて実施することを特徴とする請求項２に記載の絶縁膜形成方法。
  4. 前記乾式エッチング工程は、アルゴン、又はヘリウムをスパッタリング気体として、そして酸素を工程気体として用いることを特徴とする請求項１に記載の絶縁膜形成方法。
  5. 前記ＨＤＰ−ＣＶＤ方法は、シランガス及び酸素ガスを工程ガスで使用し、ヘリウムガスを、スパッタリングガスで使用することを特徴とする請求項１に記載の絶縁膜形成方法。
  6. 前記乾式エッチング工程は、ヘリウム又は酸素ガスを用いて、２０００乃至４５００Ｗ範囲の電力を使用して行なうことを特徴とする請求項１又は５に記載の絶縁膜形成方法。
  7. 下部領域に形成され、各々が絶縁膜でキャッピングされた多数の導電性構造物を含む絶縁膜形成方法において、前記導電性構造物の間のリセス領域を含んで前記下部領域全面にＨＤＰ−ＣＶＤ方法によって、第１層間絶縁膜を蒸着する段階と、前記導電性構造物の上部の前記第１層間絶縁膜を除去し、前記導電性構造物の間の前記リセス領域上に前記第１層間絶縁膜の一部が残るように前記第１層間絶縁膜をエッチングする段階と、前記導電性構造物の間の前記リセス領域を充填するように前記第１層間絶縁膜及び前記露出した導電性構造物を含んで、前記下部領域全面に第２層間絶縁膜を蒸着する段階とを含み、
    前記第１及び第２層間絶縁膜は、前記絶縁膜とエッチング選択比を有する物質で形成され、
    前記第１層間絶縁膜をエッチングする段階は、乾式エッチング工程後、湿式エッチング工程を行うことを特徴とする絶縁膜形成方法。
  8. 前記第１及び第２層間絶縁膜はシリコン酸化膜であり、前記導電性構造物上に形成された前記絶縁膜はシリコン窒化膜であることを特徴とする請求項７に記載の絶縁膜形成方法。
JP21791099A 1998-07-31 1999-07-30 絶縁膜形成方法 Expired - Fee Related JP4726273B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR199831287 1998-07-31
KR19980031287 1998-07-31
KR1019990015624A KR100319185B1 (ko) 1998-07-31 1999-04-30 반도체 장치의 절연막 형성 방법
KR199915624 1999-04-30

Publications (2)

Publication Number Publication Date
JP2000077404A JP2000077404A (ja) 2000-03-14
JP4726273B2 true JP4726273B2 (ja) 2011-07-20

Family

ID=26633997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21791099A Expired - Fee Related JP4726273B2 (ja) 1998-07-31 1999-07-30 絶縁膜形成方法

Country Status (5)

Country Link
US (1) US6337282B2 (ja)
JP (1) JP4726273B2 (ja)
KR (1) KR100319185B1 (ja)
CN (1) CN1146961C (ja)
DE (1) DE19935946B4 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
US20070114631A1 (en) * 2000-01-20 2007-05-24 Hidenori Sato Method of manufacturing a semiconductor integrated circuit device and a semiconductor integrated circuit device
JP2001203263A (ja) * 2000-01-20 2001-07-27 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6335288B1 (en) * 2000-08-24 2002-01-01 Applied Materials, Inc. Gas chemistry cycling to achieve high aspect ratio gapfill with HDP-CVD
JP4285899B2 (ja) * 2000-10-10 2009-06-24 三菱電機株式会社 溝を有する半導体装置
US6531413B2 (en) * 2000-12-05 2003-03-11 United Microelectronics Corp. Method for depositing an undoped silicate glass layer
KR100375218B1 (ko) * 2000-12-07 2003-03-07 삼성전자주식회사 반사 방지막 및 자기정렬 콘택 기술을 사용하는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
KR20020096381A (ko) * 2001-06-19 2002-12-31 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성방법
KR100745058B1 (ko) * 2001-06-27 2007-08-01 주식회사 하이닉스반도체 반도체 소자의 셀프 얼라인 콘택홀 형성방법
KR100403630B1 (ko) * 2001-07-07 2003-10-30 삼성전자주식회사 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법
US6798038B2 (en) 2001-09-20 2004-09-28 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device with filling insulating film into trench
KR100400324B1 (ko) * 2001-12-26 2003-10-01 주식회사 하이닉스반도체 반도체소자의 제조방법
DE10201178A1 (de) * 2002-01-15 2003-06-26 Infineon Technologies Ag Verfahren zur Maskierung einer Ausnehmung einer Struktur mit einem großen Aspektverhältnis
US6869880B2 (en) * 2002-01-24 2005-03-22 Applied Materials, Inc. In situ application of etch back for improved deposition into high-aspect-ratio features
TWI248159B (en) * 2002-01-25 2006-01-21 Nanya Technology Corp Manufacturing method for shallow trench isolation with high aspect ratio
TW538500B (en) * 2002-06-12 2003-06-21 Nanya Technology Corp Method of manufacturing gate of field effect transistor
KR100465601B1 (ko) * 2002-07-18 2005-01-13 주식회사 하이닉스반도체 반도체소자의 형성방법
TW554472B (en) * 2002-09-23 2003-09-21 Nanya Technology Corp A method for forming shallow trench isolation
JP2004214610A (ja) * 2002-12-20 2004-07-29 Renesas Technology Corp 半導体装置の製造方法
KR100481183B1 (ko) * 2003-03-17 2005-04-07 삼성전자주식회사 이중 캐핑막 패턴들을 갖는 반도체 장치 및 그 제조방법
KR20050000871A (ko) * 2003-06-25 2005-01-06 동부아남반도체 주식회사 고밀도 플라즈마 갭필 향상 방법
KR100691487B1 (ko) * 2004-12-20 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7300886B1 (en) * 2005-06-08 2007-11-27 Spansion Llc Interlayer dielectric for charge loss improvement
US7329586B2 (en) * 2005-06-24 2008-02-12 Applied Materials, Inc. Gapfill using deposition-etch sequence
KR100675895B1 (ko) * 2005-06-29 2007-02-02 주식회사 하이닉스반도체 반도체소자의 금속배선구조 및 그 제조방법
JP2007258266A (ja) * 2006-03-20 2007-10-04 Fujitsu Ltd 半導体装置の製造方法
KR100732773B1 (ko) * 2006-06-29 2007-06-27 주식회사 하이닉스반도체 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법
US7648921B2 (en) * 2006-09-22 2010-01-19 Macronix International Co., Ltd. Method of forming dielectric layer
KR100773352B1 (ko) * 2006-09-25 2007-11-05 삼성전자주식회사 스트레스 인가 모스 트랜지스터를 갖는 반도체소자의제조방법 및 그에 의해 제조된 반도체소자
CN100449729C (zh) * 2006-09-30 2009-01-07 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
CN101197272B (zh) * 2006-12-05 2010-09-29 中芯国际集成电路制造(上海)有限公司 金属前介质层形成方法及其结构
US7541288B2 (en) * 2007-03-08 2009-06-02 Samsung Electronics Co., Ltd. Methods of forming integrated circuit structures using insulator deposition and insulator gap filling techniques
US8404561B2 (en) * 2009-05-18 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating an isolation structure
TWI517463B (zh) * 2012-11-20 2016-01-11 佳能安內華股份有限公司 磁阻效應元件之製造方法
CN109524302B (zh) * 2017-09-20 2020-12-15 华邦电子股份有限公司 半导体组件及其制造方法
US10453605B2 (en) 2017-10-11 2019-10-22 Globalfoundries Inc. Insulating inductor conductors with air gap using energy evaporation material (EEM)
KR102632482B1 (ko) * 2018-04-09 2024-02-02 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
JP2020145358A (ja) * 2019-03-07 2020-09-10 豊田合成株式会社 半導体素子の製造方法
CN113327886A (zh) * 2021-05-28 2021-08-31 上海华力微电子有限公司 避免层间介质填充过程中形成缝隙的方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6085532A (ja) * 1983-10-17 1985-05-15 Fujitsu Ltd 半導体装置の製造方法
JPH03280539A (ja) * 1990-03-29 1991-12-11 Fuji Electric Co Ltd 絶縁膜を備えた半導体装置の製造方法
JPH04326549A (ja) * 1991-04-26 1992-11-16 Nec Corp 半導体装置
JPH0629287A (ja) * 1992-01-16 1994-02-04 Samsung Electron Co Ltd 半導体基板の平坦化方法
JPH0774146A (ja) * 1990-02-09 1995-03-17 Applied Materials Inc 低融点無機材料を使用する集積回路構造の改良された平坦化方法
JPH08306925A (ja) * 1995-05-04 1996-11-22 Motorola Inc 半導体装置を形成する方法
JPH09129611A (ja) * 1995-10-26 1997-05-16 Tokyo Electron Ltd エッチング方法
JPH10163209A (ja) * 1996-07-30 1998-06-19 Kawasaki Steel Corp 半導体装置及び反射型液晶駆動半導体装置
JPH10189569A (ja) * 1996-11-07 1998-07-21 Applied Materials Inc 低誘電率の多層膜を堆積するための方法及び装置
WO1998033362A1 (fr) * 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204288A (en) * 1988-11-10 1993-04-20 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material
US5421891A (en) * 1989-06-13 1995-06-06 Plasma & Materials Technologies, Inc. High density plasma deposition and etching apparatus
JPH0740569B2 (ja) * 1990-02-27 1995-05-01 エイ・ティ・アンド・ティ・コーポレーション Ｅｃｒプラズマ堆積方法
US5089442A (en) * 1990-09-20 1992-02-18 At&T Bell Laboratories Silicon dioxide deposition method using a magnetic field and both sputter deposition and plasma-enhanced cvd
US5426076A (en) * 1991-07-16 1995-06-20 Intel Corporation Dielectric deposition and cleaning process for improved gap filling and device planarization
KR970003655Y1 (ko) * 1993-08-21 1997-04-23 허창우 채색부와 절취선이 형성된 박판지
US5494854A (en) * 1994-08-17 1996-02-27 Texas Instruments Incorporated Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
US5776834A (en) * 1995-06-07 1998-07-07 Advanced Micro Devices, Inc. Bias plasma deposition for selective low dielectric insulation
US5789314A (en) * 1995-12-05 1998-08-04 Integrated Device Technology, Inc. Method of topside and inter-metal oxide coating
US5679606A (en) * 1995-12-27 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. method of forming inter-metal-dielectric structure
DE69623651T2 (de) * 1995-12-27 2003-04-24 Lam Research Corp., Fremont Verfahren zur füllung von gräben auf einer halbleiterscheibe
US5854503A (en) * 1996-11-19 1998-12-29 Integrated Device Technology, Inc. Maximization of low dielectric constant material between interconnect traces of a semiconductor circuit
US6117345A (en) * 1997-04-02 2000-09-12 United Microelectronics Corp. High density plasma chemical vapor deposition process
US5814564A (en) * 1997-05-15 1998-09-29 Vanguard International Semiconductor Corporation Etch back method to planarize an interlayer having a critical HDP-CVD deposition process
US5880007A (en) * 1997-09-30 1999-03-09 Siemens Aktiengesellschaft Planarization of a non-conformal device layer in semiconductor fabrication
JPH11233609A (ja) * 1998-02-13 1999-08-27 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6001710A (en) * 1998-03-30 1999-12-14 Spectrian, Inc. MOSFET device having recessed gate-drain shield and method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6085532A (ja) * 1983-10-17 1985-05-15 Fujitsu Ltd 半導体装置の製造方法
JPH0774146A (ja) * 1990-02-09 1995-03-17 Applied Materials Inc 低融点無機材料を使用する集積回路構造の改良された平坦化方法
JPH03280539A (ja) * 1990-03-29 1991-12-11 Fuji Electric Co Ltd 絶縁膜を備えた半導体装置の製造方法
JPH04326549A (ja) * 1991-04-26 1992-11-16 Nec Corp 半導体装置
JPH0629287A (ja) * 1992-01-16 1994-02-04 Samsung Electron Co Ltd 半導体基板の平坦化方法
JPH08306925A (ja) * 1995-05-04 1996-11-22 Motorola Inc 半導体装置を形成する方法
JPH09129611A (ja) * 1995-10-26 1997-05-16 Tokyo Electron Ltd エッチング方法
JPH10163209A (ja) * 1996-07-30 1998-06-19 Kawasaki Steel Corp 半導体装置及び反射型液晶駆動半導体装置
JPH10189569A (ja) * 1996-11-07 1998-07-21 Applied Materials Inc 低誘電率の多層膜を堆積するための方法及び装置
WO1998033362A1 (fr) * 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma

Also Published As

Publication number Publication date
DE19935946B4 (de) 2007-08-16
US20010046777A1 (en) 2001-11-29
CN1244032A (zh) 2000-02-09
DE19935946A1 (de) 2000-02-10
JP2000077404A (ja) 2000-03-14
CN1146961C (zh) 2004-04-21
US6337282B2 (en) 2002-01-08
KR20000011253A (ko) 2000-02-25
KR100319185B1 (ko) 2002-01-04

Similar Documents

Publication Publication Date Title
JP4726273B2 (ja) 絶縁膜形成方法
KR0151051B1 (ko) 반도체장치의 절연막 형성방법
KR100878015B1 (ko) 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
KR101096164B1 (ko) 이중 트렌치 공정을 이용한 반도체장치의 측벽콘택 제조 방법
JP4302839B2 (ja) 半導体装置の自己整列コンタクトパッド形成方法
JPH0779128B2 (ja) 半導体デバイスの製造方法
KR20030013761A (ko) 트렌치 소자분리 구조체 및 그 형성 방법
US20040161919A1 (en) Methods of forming integrated circuit devices including insulation layers
KR100571658B1 (ko) 반도체소자 제조 방법
KR100545697B1 (ko) 반도체소자의 트렌치 소자분리 방법
US20040166667A1 (en) Method for manufacturing a semiconductor device
US7087515B2 (en) Method for forming flowable dielectric layer in semiconductor device
KR20080095621A (ko) 반도체 소자의 소자 분리막 형성 방법
JP3780362B2 (ja) 半導体素子の製造方法
KR20020041224A (ko) 반도체 소자의 층간절연막 형성방법
KR100505450B1 (ko) 다마신 공정을 이용한 반도체소자 제조 방법
US7018905B1 (en) Method of forming isolation film in semiconductor device
KR20020092682A (ko) 반도체 장치의 절연막 형성 방법
KR20010054073A (ko) 고밀도 플라즈마 산화막에 의한 갭 매립 방법 및 이에사용되는증착 장치
KR100399906B1 (ko) 반도체소자의콘택홀형성방법
KR100653704B1 (ko) 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조
KR100919676B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20040013776A (ko) 반도체 장치의 제조에서 층간 절연막 형성 방법
JP2000068367A (ja) 半導体集積回路装置の製造方法
KR100414743B1 (ko) 반도체소자의소자분리막형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110412

R150 Certificate of patent or registration of utility model

Ref document number: 4726273

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees