JP4235783B2 - 大容量キャパシタの製造方法 - Google Patents
大容量キャパシタの製造方法 Download PDFInfo
- Publication number
- JP4235783B2 JP4235783B2 JP2000011199A JP2000011199A JP4235783B2 JP 4235783 B2 JP4235783 B2 JP 4235783B2 JP 2000011199 A JP2000011199 A JP 2000011199A JP 2000011199 A JP2000011199 A JP 2000011199A JP 4235783 B2 JP4235783 B2 JP 4235783B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- tungsten silicide
- film pattern
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 49
- 229920005591 polysilicon Polymers 0.000 claims description 49
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 40
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 31
- -1 arsenic ions Chemical class 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 229910052785 arsenic Inorganic materials 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000005368 silicate glass Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- FFBGYFUYJVKRNV-UHFFFAOYSA-N boranylidynephosphane Chemical compound P#B FFBGYFUYJVKRNV-UHFFFAOYSA-N 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 4
- JCMGUODNZMETBM-UHFFFAOYSA-N arsenic trifluoride Chemical compound F[As](F)F JCMGUODNZMETBM-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000004304 visual acuity Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000006172 buffering agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子用キャパシタの製造方法に関し、特に、大容量で信頼性の高いキャパシタの製造を可能にする大容量キャパシタの製造方法に関する。
【０００２】
【従来の技術】
近年、半導体製造技術の高集積化に伴い、半導体素子の容積の縮小化に伴うキャパシタの容量の減少に対処するため、キャパシタの半導体基板上の占有面積を減らしつつ容量を増加させる為の研究が盛んに行なわれている。
【０００３】
このような大容量キャパシタの一例として、ノード電極を半導体基板上の不純物層に接続させて、ゲート電極上方まで延長形成し、該ノード電極上に誘電体層及びプレート電極を形成した積層型キャパシタが提案されており、その積層型キャパシタの例として、ピン型キャパシタが広く用いられている。
【０００４】
そして、従来のピン型キャパシタにおいては、図2(g)に示すように、半導体基板1上にゲート絶縁膜2を介してゲート電極3が形成され、該ゲート電極3の両側の半導体基板1の表面に不純物層4が形成され、前記ゲート電極3の上面に絶縁層5が形成され、前記不純物層4中の何れかの部位でキャパシタのノード電極30に接続され、該ノード電極30は斜め方向にゲート電極3の上方まで延長され、その表面に誘電体層31及びキャパシタのプレート電極32が形成されて構成されていた。
【０００５】
以下、このように構成された従来のピン型キャパシタの製造方法について図面を用いて説明する。
先ず、図2(a)に示すように、半導体基板1上にゲート絶縁膜2及びゲート電極3を順次形成し、該ゲート電極3の両側の半導体基板1の表面に不純物層4を形成した後、図2(b)に示したように、前記半導体基板1の全体構造物上に絶縁層5を形成する。
【０００６】
その後、前記絶縁層5上に第１絶縁膜6、第1ポリシリコン層7及び第２絶縁膜8を順次形成して多層膜10を形成するが、この場合、前記第１絶縁膜6、第２絶縁膜8は、前記第1ポリシリコン層7に対してエッチング選択比が大きい材料、例えば、化学気相蒸着法を施して蒸着するシリコン酸化膜を用いる。
【０００７】
その後、図2(c)に示すように、前記不純物層4が露出されるように、前記不純物層4上の多層膜10をエッチングしてコンタクトホール20を形成する。
その後、図2(d)に示すように、図2（c）の前記半導体基板1の全体上に第2ポリシリコン層９を形成し、不純物層4を覆ってコンタクトホール20の内側壁にまで延長した後、第1ポリシリコン層7と電気的に接続させる。
【０００８】
その後、図2(e)に示すように、前記第2ポリシリコン層9を包含した多層膜10に対し、キャパシタのノード電極形成用マスク（図示されず）を用いて乾式エッチングを施してパターニングを行う。
【０００９】
その後、湿式エッチングを施し前記第1ポリシリコン層７、及び第2ポリシリコン層9を残して第1絶縁膜６、及び第2絶縁膜8を除去し、図2(f)に示すように、ピン型キャパシタのノード電極30を形成する。
【００１０】
その後、図2(g)に示すように、前記ノード電極30の表面全体に誘電体層31を形成するが、この場合、図2(f)の半導体基板1の全体上にシリコン窒化膜（Si3N4）を蒸着させることにより誘電体層31を形成する。
【００１１】
この際、ガスを利用して化学気相蒸着を施すことにより、前記キャパシタのノード電極30の第1ポリシリコン層7と第2ポリシリコン層9間の空隙部に沿って第1ポリシリコン層７、及び第2ポリシリコン層9の表面全体に誘電体層31を形成することもできる。
【００１２】
又、前記キャパシタのノード電極30の第1ポリシリコン層７、及び第2ポリシリコン層9を酸化して、自己整合的に誘電体層31を形成することもできる。
その後、前記誘電体層31の表面にキャパシタのプレート電極32を形成するが、該プレート電極32はポリシリコン層であって、化学気相蒸着により形成される。
【００１３】
【発明が解決しようとする課題】
然るに、このような従来のピン型キャパシタ及びその製造方法においては、半導体素子の規格寸法の縮小化に伴い、リソグラフィ工程の解像力に対する要求も厳しくなり、製造工程におけるアラインメントの許容範囲が低下するという不都合があった。
【００１４】
又、湿式エッチングを施して、各ポリシリコン層間の絶縁層を除去するため、除去される絶縁層の上方或い下方に面したポリシリコンまで部分的に除去されることがあり、ピンを構成するポリシリコンが部分的に欠落することによってピンが離脱しやすくなり、半導体素子製品の不良率が増加するという不都合があった。
【００１５】
そこで、本発明は、このような従来の課題に鑑み、キャパシタ容量を増加させると共に、製造工程におけるアラインメントを容易にし、以て製品の信頼性を向上し得る大容量キャパシタの製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
このような目的を達成するため、本発明に係る大容量キャパシタの製造方法は、半導体基板の表面に不純物層を形成する工程と、前記半導体基板の上面全体に絶縁層を形成する工程と、前記不純物層上に第1コンタクトホールを形成する工程と、前記第1コンタクトホールの内部及び前記絶縁層の上面に第1ポリシリコン層を形成する工程と、前記第1ポリシリコン層に砒素イオンをドーピングする工程と、前記第1ポリシリコン層上にタングステンシリサイド膜を蒸着する工程と、アニーリングにより、前記第 1 ポリシリコン層にドーピングされた前記砒素イオンを、前記タングステンシリサイド膜に拡散させる工程と、前記タングステンシリサイド膜及び前記第1ポリシリコン層をパターニングして、前記第1コンタクトホールの内部及び前記絶縁膜の上面一部を覆う第1ポリシリコン層パターン及びタングステンシリサイド膜パターンを順次形成する工程と、前記タングステンシリサイド膜パターン及び絶縁層の上面に第1絶縁膜を形成する工程と、該第1絶縁層の上面に第2絶縁膜を形成する工程と、前記半導体基板を熱処理することにより、前記砒素イオンを、前記タングステンシリサイド膜から前記第１絶縁膜に拡散させる工程と、前記タングステンシリサイド膜パターンの一部が露出されるように、前記タングステンシリサイド膜パターン上の所定部位に第2コンタクトホールを形成して、第1絶縁膜パターン及び第2絶縁膜パターンを形成する工程と、前記タングステンシリサイド膜パターンに当接する前記第1絶縁膜パターンを除去してタングステンシリサイド膜パターンと第2絶縁膜パターンの間に空隙を形成する工程と、前記第2絶縁膜パターンの上面一部並びに、前記第2コンタクトホールの内側壁面及び前記空隙の内側壁面を包含した前記タングステンシリサイド膜パターンの上面にキャパシタの下部電極を形成する工程と、前記下部電極の表面に誘電体層を形成する工程と、該誘電体層の表面を包含した前記第2絶縁膜パターンの上面に上部電極を形成する工程と、を順次行うようになっている。
【００１７】
前記第2絶縁膜は、リン化ホウ素シリケートガラス膜であってもよい。
前記タングステンシリサイド膜パターンに当接する前記第1絶縁膜パターンを除去する工程では、前記半導体基板をフッ化水素溶液に浸漬する工程と、前記半導体基板を緩衝酸化エッチング溶液に浸漬する工程とを順次行ってもよい。
【００１８】
前記誘電体層を形成する工程は、前記キャパシタの下部電極を酸化する工程であってもよい。
前記誘電体層を形成する工程は、窒素ガスを用い化学気相蒸着を施してシリコン窒化膜を形成する工程であってもよい。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図1(a)〜(g)は、DRAMセルのキャパシタの製造方法を示す工程図であるが、本発明に係る大容量キャパシタの製造方法は、DRAMセルに限定されず、キャパシタを備えた通常の半導体素子にも適用することができる。
【００２０】
先ず、図1(a)に示すように、半導体基板1の上面所定部位にゲート絶縁膜2及びゲート電極3を順次形成し、該ゲート電極3の両側の半導体基板1の表面に不純物層4を形成する。尚、この不純物層4は一般にソース又はドレインになる。
【００２１】
その後、前記半導体基板1上の全体構造物上に絶縁層5を形成した後、該絶縁層5を部分的に除去して、前記不純物層4の所定領域に第1コンタクトホール50を形成し、該半導体基板1上の全体構造物の上面に化学気相蒸着を施して第1ポリシリコン層51を形成する。即ち、前記第1コンタクトホール50の内部及び絶縁層5の上面に前記第1ポリシリコン層51が形成される。
【００２２】
その後、前記第1ポリシリコン層51に対し、濃度が1×10１６〜5×10１６（dose）以上の砒素イオン（As+）を用いて80Kevのエネルギーでイオン注入を行うが、このようにイオン注入を施しておくと、後に前記第1ポリシリコン層51に接合される他の層との接触抵抗が低下される。
【００２３】
次いで、前記第1ポリシリコン層51に形成された自然酸化膜を除去した後、該第1ポリシリコン層51の上面にタングステンシリサイド膜（WSiX）52を形成するが、この場合、前記タングステンシリサイド膜52は、シラン（SiH４）ガス及びフッ化タングステン（WF６）ガスを用いて350〜400℃の温度下で低温化学気相蒸着を施して形成する。
【００２４】
その後、前記半導体基板1を850〜950℃の温度に維持し、窒素（N2）ガス雰囲気下で30分の間アニーリングするが、このようにアニーリングを施す間、前記第1ポリシリコン層51にドーピングされた砒素イオンがタングステンシリサイド膜52に拡散される。
【００２５】
その後、図1(c)に示したように、前記第1ポリシリコン層51及びタングステンシリサイド膜52をパターニングして、前記第1コンタクトホール50の内部、及び該第1コンタクトホール50に隣接する絶縁層5の上面の一部を残し、他の部分を除去することにより、第1ポリシリコン層パターン51a及びタングステンシリサイド膜パターン52aを形成する。
【００２６】
その後、図1(d)に示したように、図1(c)の半導体基板1の全体構造物上に、第1絶縁膜53及び第2絶縁膜54を順次形成する。この際、前記第1絶縁膜53は、約700℃の温度下で四エチルオルトシリケート（Tetra Ethyl Ortho Silicate、以下「TEOS」という）及び酸素（O2）ガスを用い、化学気相蒸着を施して形成されるシリコン酸化膜とする。又、前記第2絶縁膜54は、平坦化のための絶縁膜であって、通常、リン化ホウ素シリケートガラス（Boron Phosphorous SilicateGlass、以下「BPSG」という）又は、リン化シリケートガラス（Phosphorous Silicate Glass、以下「PSG」という）などを用いて形成する。また、第 1 絶縁膜 53 及び第 2 絶縁膜 54 を形成した後、熱処理により、砒素イオン (As+) を、タングステンシリサイドパターン 52a から第 1 絶縁膜 53 に拡散させる。
【００２７】
その後、前記第2絶縁膜54の上面にコンタクトホール50に対応する部位にのみ開口部を有するマスク（図示されず）を用いてパターンを形成し、該コンタクトホール50の上面の前記第1絶縁膜53、及び第2絶縁膜54を順次除去して、第2コンタクトホール56を形成し、図1(e)に示したように、第1絶縁膜パターン53a及び第2絶縁膜パターン54aを形成する。
【００２８】
その後、図1(e)に示した構造の半導体基板をフッ化水素(HF)溶液に20秒〜60秒の間浸漬した後、緩衝酸化エッチング（buffered oxide etchant、即ち、酸化膜をエッチングするための溶液であって、フッ化水素(HF)溶液に緩衝剤としての水酸化アンモニウム(NH4OH)溶液を攪拌したもの、以下「BOE」という）溶液に45秒〜60秒の間浸漬すると、図1(f)に示すように、タングステンシリサイド膜パターン52a上のシリコン酸化膜(SiO2)が揮発されて、タングステンシリサイド膜パターン52aと第2絶縁膜パターン54a間に空隙55が形成される。
【００２９】
このような空隙55が形成される原理について、より詳しく説明すると次のようである。
即ち、前述の第1ポリシリコン層51に対するイオン注入工程により、第1ポリシリコン層パターン51aには砒素イオン（As+）が存在するようになるが、この砒素イオン（As+）は、後続する高温の熱処理工程において、タングステンシリサイド膜パターン52aを経て第1絶縁膜53に浸透する。従って、第1ポリシリコン層パターン51aの上方の第1絶縁膜53部位に砒素イオンが存在する状態で、図1(e)の工程として、フッ化水素(HF)溶液に半導体基板1を浸漬させると、前記第1絶縁膜パターン53a内の砒素イオン（As+）とフッ素イオン(F()とが結合する。
【００３０】
次いで、砒素イオン（As+）とフッ素イオン(F-)とが結合したフッ化砒素(AsF)は揮発性が強いため、タングステンシリサイド膜パターン52aに当接している第1絶縁膜パターン53aの部位が揮発して除去される。
【００３１】
更に、前記第1絶縁膜パターン53aとしてのシリコン酸化膜のシリコン(Si)とフッ化水素(HF)溶液のフッ素(F)とが結合することによってフッ化シリコン(SiF)が形成され、このフッ化シリコン(SiF)もやはり揮発性を有するため、同様に除去される。
【００３２】
即ち、砒素イオンを包含したタングステンシリサイド膜パターン52aの上方の第1絶縁膜パターン53aが除去されて、自然にタングステンシリサイド膜パターン52aと第2絶縁膜54a間には空隙55が形成される。
【００３３】
従って、本発明では、従来のように、エッチング溶液でポリシリコン層間の絶縁膜を除去することによりピン型のキャパシタを形成するのではなく、揮発作用によりタングステンシリサイド膜52a上の絶縁膜53aを除去し空隙55を形成することによってキャパシタを形成するので、ピンのポリシリコンまでもが部分的に除去されることはなく、延いてはピンの離脱現象を防ぐことができる。
【００３４】
その後、本発明の後続工程として、図1(g)に示すように、図1(f)の半導体基板1の全体上に、第3ポリシリコン層（図示されず）を形成してパターニングし、キャパシタの下部電極60を形成する。この際、前記第3ポリシリコン層は前記空隙55の内側壁及びコンタクトホール50の側壁に形成される。
【００３５】
その後、前記キャパシタの下部電極60の全表面上に誘電体層61を形成するが、該誘電体層61は、化学気相蒸着を施して形成されるシリコン窒化膜(Si3N４)、又は、前記下部電極60のポリシリコン層を酸化させて形成されるシリコン酸化膜とする。
【００３６】
その後、前記誘電体層61の全表面上及び前記第2絶縁膜パターン54aの上面に、第4ポリシリコン層をキャパシタの上部電極62として形成し、本発明に係る大容量キャパシタの製造を終了する。前記上部電極62の形成により前記空隙55は完全に埋め立てられることとなる。
【００３７】
【発明の効果】
以上説明したように、請求項1に係る発明によれば、タングステンシリサイド膜上の絶縁膜を揮発作用により除去するため、製造工程におけるアラインメントを容易にし、以てピンの離脱現象を防止して半導体素子の信頼性を向上させることができる。
【００３８】
又、請求項2に係る発明によれば、平坦化膜を形成するため、リソグラフィ工程の解像力が向上され、以て配線不良を防止して半導体素子の信頼性を向上することができる。
【００３９】
更に、請求項3に係る発明によれば、タングステンシリサイド膜上の絶縁膜をフッ化砒素又はフッ化シリコンの揮発作用により除去するため、ピンの離脱を防止して製品の歩留まりを格段に向上できる。
【００４０】
又、請求項4に係る発明によれば、下部電極の酸化工程のみを施して誘電体層を形成するため、製造工程が一層容易で、アラインメントを向上できるという効果がある。
【００４１】
又、請求項5に係る発明によれば、誘電率の高いシリコン窒化膜を用いて誘電体層を形成するため、キャパシタの容量を増大し得るという効果がある。
【図面の簡単な説明】
【図１】 本発明に係る大容量のキャパシタの製造方法を示した工程図である。
【図２】 従来のピン型キャパシタの製造方法を示した工程図である。
【符号の説明】
１：半導体基板
２：ゲート絶縁膜
３：ゲート電極
４：不純物層
５：絶縁層
５０：第1コンタクトホール
５１：第1ポリシリコン層
５１ａ：第1ポリシリコン層パターン
５２：タングステンシリサイド膜
５２ａ：タングステンシリサイド膜パターン
５３：第1絶縁膜
５３ａ：第1絶縁膜パターン
５４：第2絶縁膜
５４ａ：第2絶縁膜パターン
５５：空隙
５６：第2コンタクトホール
６０：下部電極
６１：誘電体層
６２：上部電極
【発明の属する技術分野】
本発明は、半導体素子用キャパシタの製造方法に関し、特に、大容量で信頼性の高いキャパシタの製造を可能にする大容量キャパシタの製造方法に関する。
【０００２】
【従来の技術】
近年、半導体製造技術の高集積化に伴い、半導体素子の容積の縮小化に伴うキャパシタの容量の減少に対処するため、キャパシタの半導体基板上の占有面積を減らしつつ容量を増加させる為の研究が盛んに行なわれている。
【０００３】
このような大容量キャパシタの一例として、ノード電極を半導体基板上の不純物層に接続させて、ゲート電極上方まで延長形成し、該ノード電極上に誘電体層及びプレート電極を形成した積層型キャパシタが提案されており、その積層型キャパシタの例として、ピン型キャパシタが広く用いられている。
【０００４】
そして、従来のピン型キャパシタにおいては、図2(g)に示すように、半導体基板1上にゲート絶縁膜2を介してゲート電極3が形成され、該ゲート電極3の両側の半導体基板1の表面に不純物層4が形成され、前記ゲート電極3の上面に絶縁層5が形成され、前記不純物層4中の何れかの部位でキャパシタのノード電極30に接続され、該ノード電極30は斜め方向にゲート電極3の上方まで延長され、その表面に誘電体層31及びキャパシタのプレート電極32が形成されて構成されていた。
【０００５】
以下、このように構成された従来のピン型キャパシタの製造方法について図面を用いて説明する。
先ず、図2(a)に示すように、半導体基板1上にゲート絶縁膜2及びゲート電極3を順次形成し、該ゲート電極3の両側の半導体基板1の表面に不純物層4を形成した後、図2(b)に示したように、前記半導体基板1の全体構造物上に絶縁層5を形成する。
【０００６】
その後、前記絶縁層5上に第１絶縁膜6、第1ポリシリコン層7及び第２絶縁膜8を順次形成して多層膜10を形成するが、この場合、前記第１絶縁膜6、第２絶縁膜8は、前記第1ポリシリコン層7に対してエッチング選択比が大きい材料、例えば、化学気相蒸着法を施して蒸着するシリコン酸化膜を用いる。
【０００７】
その後、図2(c)に示すように、前記不純物層4が露出されるように、前記不純物層4上の多層膜10をエッチングしてコンタクトホール20を形成する。
その後、図2(d)に示すように、図2（c）の前記半導体基板1の全体上に第2ポリシリコン層９を形成し、不純物層4を覆ってコンタクトホール20の内側壁にまで延長した後、第1ポリシリコン層7と電気的に接続させる。
【０００８】
その後、図2(e)に示すように、前記第2ポリシリコン層9を包含した多層膜10に対し、キャパシタのノード電極形成用マスク（図示されず）を用いて乾式エッチングを施してパターニングを行う。
【０００９】
その後、湿式エッチングを施し前記第1ポリシリコン層７、及び第2ポリシリコン層9を残して第1絶縁膜６、及び第2絶縁膜8を除去し、図2(f)に示すように、ピン型キャパシタのノード電極30を形成する。
【００１０】
その後、図2(g)に示すように、前記ノード電極30の表面全体に誘電体層31を形成するが、この場合、図2(f)の半導体基板1の全体上にシリコン窒化膜（Si3N4）を蒸着させることにより誘電体層31を形成する。
【００１１】
この際、ガスを利用して化学気相蒸着を施すことにより、前記キャパシタのノード電極30の第1ポリシリコン層7と第2ポリシリコン層9間の空隙部に沿って第1ポリシリコン層７、及び第2ポリシリコン層9の表面全体に誘電体層31を形成することもできる。
【００１２】
又、前記キャパシタのノード電極30の第1ポリシリコン層７、及び第2ポリシリコン層9を酸化して、自己整合的に誘電体層31を形成することもできる。
その後、前記誘電体層31の表面にキャパシタのプレート電極32を形成するが、該プレート電極32はポリシリコン層であって、化学気相蒸着により形成される。
【００１３】
【発明が解決しようとする課題】
然るに、このような従来のピン型キャパシタ及びその製造方法においては、半導体素子の規格寸法の縮小化に伴い、リソグラフィ工程の解像力に対する要求も厳しくなり、製造工程におけるアラインメントの許容範囲が低下するという不都合があった。
【００１４】
又、湿式エッチングを施して、各ポリシリコン層間の絶縁層を除去するため、除去される絶縁層の上方或い下方に面したポリシリコンまで部分的に除去されることがあり、ピンを構成するポリシリコンが部分的に欠落することによってピンが離脱しやすくなり、半導体素子製品の不良率が増加するという不都合があった。
【００１５】
そこで、本発明は、このような従来の課題に鑑み、キャパシタ容量を増加させると共に、製造工程におけるアラインメントを容易にし、以て製品の信頼性を向上し得る大容量キャパシタの製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
このような目的を達成するため、本発明に係る大容量キャパシタの製造方法は、半導体基板の表面に不純物層を形成する工程と、前記半導体基板の上面全体に絶縁層を形成する工程と、前記不純物層上に第1コンタクトホールを形成する工程と、前記第1コンタクトホールの内部及び前記絶縁層の上面に第1ポリシリコン層を形成する工程と、前記第1ポリシリコン層に砒素イオンをドーピングする工程と、前記第1ポリシリコン層上にタングステンシリサイド膜を蒸着する工程と、アニーリングにより、前記第 1 ポリシリコン層にドーピングされた前記砒素イオンを、前記タングステンシリサイド膜に拡散させる工程と、前記タングステンシリサイド膜及び前記第1ポリシリコン層をパターニングして、前記第1コンタクトホールの内部及び前記絶縁膜の上面一部を覆う第1ポリシリコン層パターン及びタングステンシリサイド膜パターンを順次形成する工程と、前記タングステンシリサイド膜パターン及び絶縁層の上面に第1絶縁膜を形成する工程と、該第1絶縁層の上面に第2絶縁膜を形成する工程と、前記半導体基板を熱処理することにより、前記砒素イオンを、前記タングステンシリサイド膜から前記第１絶縁膜に拡散させる工程と、前記タングステンシリサイド膜パターンの一部が露出されるように、前記タングステンシリサイド膜パターン上の所定部位に第2コンタクトホールを形成して、第1絶縁膜パターン及び第2絶縁膜パターンを形成する工程と、前記タングステンシリサイド膜パターンに当接する前記第1絶縁膜パターンを除去してタングステンシリサイド膜パターンと第2絶縁膜パターンの間に空隙を形成する工程と、前記第2絶縁膜パターンの上面一部並びに、前記第2コンタクトホールの内側壁面及び前記空隙の内側壁面を包含した前記タングステンシリサイド膜パターンの上面にキャパシタの下部電極を形成する工程と、前記下部電極の表面に誘電体層を形成する工程と、該誘電体層の表面を包含した前記第2絶縁膜パターンの上面に上部電極を形成する工程と、を順次行うようになっている。
【００１７】
前記第2絶縁膜は、リン化ホウ素シリケートガラス膜であってもよい。
前記タングステンシリサイド膜パターンに当接する前記第1絶縁膜パターンを除去する工程では、前記半導体基板をフッ化水素溶液に浸漬する工程と、前記半導体基板を緩衝酸化エッチング溶液に浸漬する工程とを順次行ってもよい。
【００１８】
前記誘電体層を形成する工程は、前記キャパシタの下部電極を酸化する工程であってもよい。
前記誘電体層を形成する工程は、窒素ガスを用い化学気相蒸着を施してシリコン窒化膜を形成する工程であってもよい。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図1(a)〜(g)は、DRAMセルのキャパシタの製造方法を示す工程図であるが、本発明に係る大容量キャパシタの製造方法は、DRAMセルに限定されず、キャパシタを備えた通常の半導体素子にも適用することができる。
【００２０】
先ず、図1(a)に示すように、半導体基板1の上面所定部位にゲート絶縁膜2及びゲート電極3を順次形成し、該ゲート電極3の両側の半導体基板1の表面に不純物層4を形成する。尚、この不純物層4は一般にソース又はドレインになる。
【００２１】
その後、前記半導体基板1上の全体構造物上に絶縁層5を形成した後、該絶縁層5を部分的に除去して、前記不純物層4の所定領域に第1コンタクトホール50を形成し、該半導体基板1上の全体構造物の上面に化学気相蒸着を施して第1ポリシリコン層51を形成する。即ち、前記第1コンタクトホール50の内部及び絶縁層5の上面に前記第1ポリシリコン層51が形成される。
【００２２】
その後、前記第1ポリシリコン層51に対し、濃度が1×10１６〜5×10１６（dose）以上の砒素イオン（As+）を用いて80Kevのエネルギーでイオン注入を行うが、このようにイオン注入を施しておくと、後に前記第1ポリシリコン層51に接合される他の層との接触抵抗が低下される。
【００２３】
次いで、前記第1ポリシリコン層51に形成された自然酸化膜を除去した後、該第1ポリシリコン層51の上面にタングステンシリサイド膜（WSiX）52を形成するが、この場合、前記タングステンシリサイド膜52は、シラン（SiH４）ガス及びフッ化タングステン（WF６）ガスを用いて350〜400℃の温度下で低温化学気相蒸着を施して形成する。
【００２４】
その後、前記半導体基板1を850〜950℃の温度に維持し、窒素（N2）ガス雰囲気下で30分の間アニーリングするが、このようにアニーリングを施す間、前記第1ポリシリコン層51にドーピングされた砒素イオンがタングステンシリサイド膜52に拡散される。
【００２５】
その後、図1(c)に示したように、前記第1ポリシリコン層51及びタングステンシリサイド膜52をパターニングして、前記第1コンタクトホール50の内部、及び該第1コンタクトホール50に隣接する絶縁層5の上面の一部を残し、他の部分を除去することにより、第1ポリシリコン層パターン51a及びタングステンシリサイド膜パターン52aを形成する。
【００２６】
その後、図1(d)に示したように、図1(c)の半導体基板1の全体構造物上に、第1絶縁膜53及び第2絶縁膜54を順次形成する。この際、前記第1絶縁膜53は、約700℃の温度下で四エチルオルトシリケート（Tetra Ethyl Ortho Silicate、以下「TEOS」という）及び酸素（O2）ガスを用い、化学気相蒸着を施して形成されるシリコン酸化膜とする。又、前記第2絶縁膜54は、平坦化のための絶縁膜であって、通常、リン化ホウ素シリケートガラス（Boron Phosphorous SilicateGlass、以下「BPSG」という）又は、リン化シリケートガラス（Phosphorous Silicate Glass、以下「PSG」という）などを用いて形成する。また、第 1 絶縁膜 53 及び第 2 絶縁膜 54 を形成した後、熱処理により、砒素イオン (As+) を、タングステンシリサイドパターン 52a から第 1 絶縁膜 53 に拡散させる。
【００２７】
その後、前記第2絶縁膜54の上面にコンタクトホール50に対応する部位にのみ開口部を有するマスク（図示されず）を用いてパターンを形成し、該コンタクトホール50の上面の前記第1絶縁膜53、及び第2絶縁膜54を順次除去して、第2コンタクトホール56を形成し、図1(e)に示したように、第1絶縁膜パターン53a及び第2絶縁膜パターン54aを形成する。
【００２８】
その後、図1(e)に示した構造の半導体基板をフッ化水素(HF)溶液に20秒〜60秒の間浸漬した後、緩衝酸化エッチング（buffered oxide etchant、即ち、酸化膜をエッチングするための溶液であって、フッ化水素(HF)溶液に緩衝剤としての水酸化アンモニウム(NH4OH)溶液を攪拌したもの、以下「BOE」という）溶液に45秒〜60秒の間浸漬すると、図1(f)に示すように、タングステンシリサイド膜パターン52a上のシリコン酸化膜(SiO2)が揮発されて、タングステンシリサイド膜パターン52aと第2絶縁膜パターン54a間に空隙55が形成される。
【００２９】
このような空隙55が形成される原理について、より詳しく説明すると次のようである。
即ち、前述の第1ポリシリコン層51に対するイオン注入工程により、第1ポリシリコン層パターン51aには砒素イオン（As+）が存在するようになるが、この砒素イオン（As+）は、後続する高温の熱処理工程において、タングステンシリサイド膜パターン52aを経て第1絶縁膜53に浸透する。従って、第1ポリシリコン層パターン51aの上方の第1絶縁膜53部位に砒素イオンが存在する状態で、図1(e)の工程として、フッ化水素(HF)溶液に半導体基板1を浸漬させると、前記第1絶縁膜パターン53a内の砒素イオン（As+）とフッ素イオン(F()とが結合する。
【００３０】
次いで、砒素イオン（As+）とフッ素イオン(F-)とが結合したフッ化砒素(AsF)は揮発性が強いため、タングステンシリサイド膜パターン52aに当接している第1絶縁膜パターン53aの部位が揮発して除去される。
【００３１】
更に、前記第1絶縁膜パターン53aとしてのシリコン酸化膜のシリコン(Si)とフッ化水素(HF)溶液のフッ素(F)とが結合することによってフッ化シリコン(SiF)が形成され、このフッ化シリコン(SiF)もやはり揮発性を有するため、同様に除去される。
【００３２】
即ち、砒素イオンを包含したタングステンシリサイド膜パターン52aの上方の第1絶縁膜パターン53aが除去されて、自然にタングステンシリサイド膜パターン52aと第2絶縁膜54a間には空隙55が形成される。
【００３３】
従って、本発明では、従来のように、エッチング溶液でポリシリコン層間の絶縁膜を除去することによりピン型のキャパシタを形成するのではなく、揮発作用によりタングステンシリサイド膜52a上の絶縁膜53aを除去し空隙55を形成することによってキャパシタを形成するので、ピンのポリシリコンまでもが部分的に除去されることはなく、延いてはピンの離脱現象を防ぐことができる。
【００３４】
その後、本発明の後続工程として、図1(g)に示すように、図1(f)の半導体基板1の全体上に、第3ポリシリコン層（図示されず）を形成してパターニングし、キャパシタの下部電極60を形成する。この際、前記第3ポリシリコン層は前記空隙55の内側壁及びコンタクトホール50の側壁に形成される。
【００３５】
その後、前記キャパシタの下部電極60の全表面上に誘電体層61を形成するが、該誘電体層61は、化学気相蒸着を施して形成されるシリコン窒化膜(Si3N４)、又は、前記下部電極60のポリシリコン層を酸化させて形成されるシリコン酸化膜とする。
【００３６】
その後、前記誘電体層61の全表面上及び前記第2絶縁膜パターン54aの上面に、第4ポリシリコン層をキャパシタの上部電極62として形成し、本発明に係る大容量キャパシタの製造を終了する。前記上部電極62の形成により前記空隙55は完全に埋め立てられることとなる。
【００３７】
【発明の効果】
以上説明したように、請求項1に係る発明によれば、タングステンシリサイド膜上の絶縁膜を揮発作用により除去するため、製造工程におけるアラインメントを容易にし、以てピンの離脱現象を防止して半導体素子の信頼性を向上させることができる。
【００３８】
又、請求項2に係る発明によれば、平坦化膜を形成するため、リソグラフィ工程の解像力が向上され、以て配線不良を防止して半導体素子の信頼性を向上することができる。
【００３９】
更に、請求項3に係る発明によれば、タングステンシリサイド膜上の絶縁膜をフッ化砒素又はフッ化シリコンの揮発作用により除去するため、ピンの離脱を防止して製品の歩留まりを格段に向上できる。
【００４０】
又、請求項4に係る発明によれば、下部電極の酸化工程のみを施して誘電体層を形成するため、製造工程が一層容易で、アラインメントを向上できるという効果がある。
【００４１】
又、請求項5に係る発明によれば、誘電率の高いシリコン窒化膜を用いて誘電体層を形成するため、キャパシタの容量を増大し得るという効果がある。
【図面の簡単な説明】
【図１】 本発明に係る大容量のキャパシタの製造方法を示した工程図である。
【図２】 従来のピン型キャパシタの製造方法を示した工程図である。
【符号の説明】
１：半導体基板
２：ゲート絶縁膜
３：ゲート電極
４：不純物層
５：絶縁層
５０：第1コンタクトホール
５１：第1ポリシリコン層
５１ａ：第1ポリシリコン層パターン
５２：タングステンシリサイド膜
５２ａ：タングステンシリサイド膜パターン
５３：第1絶縁膜
５３ａ：第1絶縁膜パターン
５４：第2絶縁膜
５４ａ：第2絶縁膜パターン
５５：空隙
５６：第2コンタクトホール
６０：下部電極
６１：誘電体層
６２：上部電極
Claims (6)
- 半導体基板の表面に不純物層を形成する工程と、
前記半導体基板の上面全体に絶縁層を形成する工程と、
前記不純物層上に第1コンタクトホールを形成する工程と、
前記第1コンタクトホールの内部及び前記絶縁層の上面に第1ポリシリコン層を形成する工程と、
前記第1ポリシリコン層に砒素イオンをドーピングする工程と、
前記第1ポリシリコン層上にタングステンシリサイド膜を蒸着する工程と、
アニーリングにより、前記第 1 ポリシリコン層にドーピングされた前記砒素イオンを、前記タングステンシリサイド膜に拡散させる工程と、
前記タングステンシリサイド膜及び前記第1ポリシリコン層をパターニングして、前記第1コンタクトホールの内部及び前記絶縁層の上面一部を覆う第1ポリシリコン層パターン及びタングステンシリサイド膜パターンを順次形成する工程と、
前記タングステンシリサイド膜パターン及び前記絶縁層の上面に第1絶縁膜を形成する工程と、
該第1絶縁膜の上面に第2絶縁膜を形成する工程と、
前記半導体基板を熱処理することにより、前記砒素イオンを、前記タングステンシリサイド膜から前記第１絶縁膜に拡散させる工程と、
前記タングステンシリサイド膜パターンの一部が露出されるように、前記タングステンシリサイド膜パターン上の所定部位に第2コンタクトホールを形成して、第1絶縁膜パターン及び第2絶縁膜パターンを形成する工程と、
前記タングステンシリサイド膜パターンに当接する前記第1絶縁膜パターンを除去してタングステンシリサイド膜パターンと第2絶縁膜パターン間に空隙を形成する工程と、
前記第2絶縁膜パターンの上面一部並びに、前記第2コンタクトホールの内側壁面及び前記空隙の内側壁面を包含した前記タングステンシリサイド膜パターンの上面に下部電極を形成する工程と、前記下部電極の表面に誘電体層を形成する工程と、
該誘電体層の表面を包含した前記第2絶縁膜パターンの上面に上部電極を形成する工程と、を順次行うことを特徴とする大容量キャパシタの製造方法。 - 前記第2絶縁膜は、リン化ホウ素シリケートガラス膜であることを特徴とする請求項1記載の大容量キャパシタの製造方法。
- 前記タングステンシリサイド膜パターンに当接する前記第1絶縁膜パターンを除去する工程では、前記半導体基板をフッ化水素溶液に浸漬する工程と、前記半導体基板を緩衝酸化エッチング溶液に浸漬する工程とが順次行われることを特徴とする請求項1記載の大容量キャパシタの製造方法。
- 前記誘電体層を形成する工程は、前記キャパシタの下部電極を酸化する工程であることを特徴とする請求項1記載の大容量キャパシタの製造方法。
- 前記誘電体層を形成する工程は、窒素ガスを用い化学気相蒸着を施してシリコン窒化膜を形成する工程であることを特徴とする請求項1記載の大容量キャパシタの製造方法。
- 前記アニーリングは、前記半導体基板を 850 ℃〜 950 ℃の温度に維持した状態で実施することを特徴とする請求項 1 記載の大容量キャパシタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990001659A KR100280551B1 (ko) | 1999-01-20 | 1999-01-20 | 대용량 커패시터의 제조방법 |
| KR1659/1999 | 1999-01-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000232209A JP2000232209A (ja) | 2000-08-22 |
| JP4235783B2 true JP4235783B2 (ja) | 2009-03-11 |
Family
ID=19571878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000011199A Expired - Fee Related JP4235783B2 (ja) | 1999-01-20 | 2000-01-20 | 大容量キャパシタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6114213A (ja) |
| JP (1) | JP4235783B2 (ja) |
| KR (1) | KR100280551B1 (ja) |
| TW (1) | TW413882B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100742966B1 (ko) * | 2004-12-22 | 2007-07-25 | 동부일렉트로닉스 주식회사 | 멀티층 커패시터 및 그 제조 방법 |
| US7669042B2 (en) | 2005-02-17 | 2010-02-23 | Samsung Electronics Co., Ltd. | Pipeline controller for context-based operation reconfigurable instruction set processor |
| US7193423B1 (en) * | 2005-12-12 | 2007-03-20 | International Business Machines Corporation | Wafer-to-wafer alignments |
| KR100947923B1 (ko) | 2007-11-16 | 2010-03-15 | 주식회사 동부하이텍 | 반도체 소자의 캐패시터 및 그 형성 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US36261A (en) * | 1862-08-19 | Improvement in tips for umbrellas and parasols | ||
| US5374576A (en) * | 1988-12-21 | 1994-12-20 | Hitachi, Ltd. | Method of fabricating stacked capacitor cell memory devices |
| US5223448A (en) * | 1991-07-18 | 1993-06-29 | Industrial Technology Research Institute | Method for producing a layered capacitor structure for a dynamic random access memory device |
| US5326714A (en) * | 1993-07-22 | 1994-07-05 | Taiwan Semiconductor Manufacturing Company | Method of making a fully used tub DRAM cell |
| EP0793271A3 (en) * | 1996-02-22 | 1998-12-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a metal silicide film and method of fabricating the same |
-
1999
- 1999-01-20 KR KR1019990001659A patent/KR100280551B1/ko not_active IP Right Cessation
- 1999-03-19 TW TW088104369A patent/TW413882B/zh not_active IP Right Cessation
- 1999-11-01 US US09/431,048 patent/US6114213A/en not_active Expired - Lifetime
-
2000
- 2000-01-20 JP JP2000011199A patent/JP4235783B2/ja not_active Expired - Fee Related
- 2000-06-14 US US09/593,525 patent/US6287982B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000051304A (ko) | 2000-08-16 |
| US6114213A (en) | 2000-09-05 |
| TW413882B (en) | 2000-12-01 |
| KR100280551B1 (ko) | 2001-01-15 |
| JP2000232209A (ja) | 2000-08-22 |
| US6287982B1 (en) | 2001-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6091121A (en) | Semiconductor device and method for manufacturing the same | |
| KR100655774B1 (ko) | 식각 저지 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 | |
| EP0599317A1 (en) | Palanarized interlayer insulating film formed of stacked BPSG film and ozone-teos NSG film in semiconductor device, and method for forming the same | |
| JP2001015753A (ja) | 半導体装置およびその製造方法 | |
| JPH05102419A (ja) | ダイナミツクｒａｍにおける容量の形成方法 | |
| JP4363564B2 (ja) | 半導体素子の素子分離膜形成方法 | |
| KR100265773B1 (ko) | 반도체장치의 접촉창의 제조방법 | |
| JP4627977B2 (ja) | 半導体装置 | |
| JP4235783B2 (ja) | 大容量キャパシタの製造方法 | |
| JP4665140B2 (ja) | 半導体装置の製造方法 | |
| KR100515723B1 (ko) | 집적회로와그제조방법 | |
| US6140245A (en) | Semiconductor processing methods, and methods of forming capacitor constructions | |
| JP2000114372A (ja) | 半導体装置の製造方法 | |
| JP3161523B2 (ja) | 半導体装置の製造方法 | |
| US6015728A (en) | Method for fabricating SRAM polyload resistor | |
| JP2003158196A (ja) | 半導体装置およびその製造方法 | |
| JPH1093042A (ja) | 半導体装置及びその製造方法 | |
| KR100340867B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP3644682B2 (ja) | 半導体装置の製造方法 | |
| JPH0454390B2 (ja) | ||
| JP3744889B2 (ja) | 半導体装置の製造方法 | |
| JP5253460B2 (ja) | 半導体装置の製造方法 | |
| KR100361535B1 (ko) | 반도체소자의제조방법 | |
| US6033975A (en) | Implant screen and method | |
| JP2774019B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050210 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050428 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080730 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |