KR100225552B1 - 드라이에칭방법 - Google Patents

Abstract

오버에칭시의 과잉래디컬의 영향에 의한 바탕에 대한 선택성과 이방성(異方性)의 열화를 방지한다.

ECR 포지션(11)의 하류측에 있어서 벨자(bell jar)(4)의 내벽부의 최소한 일부가 Si계 재료층(12)에 피복된 유자장마이크로파플라즈마에칭장치를 사용한다. 저스트에칭시에는 ECR 포지션(11)에 대해 웨이퍼(7)를 근접유지하고, 고밀도래디컬과 방향성이 갖추어진 이온에 의해 고속이방성에칭을 행한다. 오버에칭시에는 웨이퍼(7)를 ECR 포지션으로부터 멀리하고, 아래쪽으로 확산된 ECR 플라즈마 P와 Si계 재료층(12)과의 접촉면적을 증대시킨다. 이로써, 예를 들면 과잉 F^*는 SiF_X의 형으로 계(系)외로 제거할 수 있다. 에칭가스조성의 도중변경이 불필요하다.

Description

드라이에칭방법

제1도는 본원 발명의 드라이에칭방법을 실시함에 있어서 사용되는 ECR에칭장치의 일구성예 및 그 사용예를 도시한 개략 단면도이며, 제1a도는 저스트에칭까지의 사용 상태, 제1b도는 오버에칭시의 사용상태를 각각 나타낸다.

* 도면의 주요부분에 대한 부호의 설명

4 : 벨쟈 7 : 웨이퍼

8 : 웨이퍼재치전극 9 : 냉각배관

11 : ECR 포지션 12 : Si계 재료층

P : ECR 플라즈마

본원 발명은 반도체장치의 제조분야등에 있어서 적용되는 드라이 에칭방법에 관한 것으로, 특히 오버에칭시의 과잉래디컬의 영향에 의한 바탕에 대한 선택성과 이방성(異方性)의 열화를 방지하는 방법에 관한 것이다.

근년의 VLSI, ULSI 등에서 볼 수 있는 바와 같이 반도체장치의 디자인룰이 고도로 미세화됨에 수반하여 드라이에칭분야에 있어서도 바탕에 대한 선택성이 높은 조건으로 피에칭재료층을 에칭하는 것이 매우 중요한 기술로 되어 있다.

예를 들면 MOS-FET의 게이트전극가공에 있어서는 산화실리콘(SiO₂)으로 이루어지는 얇은 게이트절연막에 대해 고선택비가 취해지는 조건으로 다결정실리콘층이나 폴리사이드막등의 실리콘(Si)계 재료층을 에칭하는 것이 필요해진다. 또한, 반도체기판내에 형성된 불순물 확산영역이나, SRAM의 저항부하소자로서 사용되는 PMOS 트랜지스터의 소스드레인영역등에 콘택트를 형성하려고 할 경우에는 실리콘기판이나 다결정실리콘층등의 Si계 재료층에 대해 고선택비가 취해지는 조건으로 SiO₂층간절연막을 에칭하는 것이 필요해진다.

그러나, 드라이에칭에 있어서 바탕에 대한 선택성, 이방성에칭속도, 저오염성, 저대미지성등의 모든 조건은 상호 트레이드오프의 관계에 있으므로, 실제의 프로세스에서는 이들 조건을 실용레벨로 허용할 수 있는 범위로 적당히 조정하면서 에칭을 행하고 있는 것이 실정이다.

종래, 단결정실리콘, 다결정실리콘, 고융점금속실리사이드, 폴리사이드등의 Si계 재료층의 에칭에는 플론 113(C₂Cl₃F₃)등으로 대표되는 플론(클로로플루오로카본)계 가스, 또는 고속화를 도모하기 위해 이것에 SF₆등을 첨가한 혼합가스등이 에칭가스로서 널리 사용되어 왔다. 플론계 가스는 1분자내에 F와 Cl을 구성원소로서 가지고 있으므로, 래디컬반응과 이온어시스트반응의 양쪽의 기여에 의한 에칭이 가능하며, 또한 기상(氣相)중에서 퇴적되는 탄소계 폴리머로 측벽을 보호하면서 고이방성을 달성할 수 있기 때문이다.

한편, SiO₂계 재료층의 에칭가스로서는 CHF₃가스, CH₄/H₂혼합가스, C₂F₆/C HF₃혼합가스, C₃F₈등이 대표적인 것이다. 이들 가스계에 공통된 작용은, (a) 가스계에 포함되는 C가 SiO₂층의 표면에서 C-O의 결합을 생성하고, Si-O 결합을 절단하거나 약화시키는 작용이 있고, (b) SiO₂의 에칭종(種)인 CF_x ⁺를 생성하고, 또는 (c) 플라즈마중에서 상대적으로 탄소가 풍부한 상태로 만들어지므로, SiO₂중의 산소가 CO 또는 CO₂의 형태로 제거되는 한편, Si 상에서는 탄소계 폴리머가 퇴적되어 에칭속도가 저하되고, Si에 대한 고선택비가 얻어지는 것 등이다.

그러나, Si계 재료층의 대표적인 에칭가스인 플론계 가스는 주지하는 바와 같이 지구의 오존층 파괴의 원흉인 것이 지적되고 있으며, 가까운 장래에 제조 및 사용이 금지될 추세이다. 따라서, 드라이에칭의 분야에 있어서도 이들의 퇴적성 카본계 가스의 대체품으로 될 수 있는 에칭가스 및 그 사용기술의 개발이 급선무로 되어 있다.

또한, 이방성을 달성하기 위해 퇴적성 카본계 가스를 사용하는 프로세스에서는 반도체장치의 디자인룰이 앞으로 더욱 미세화 되면, 기상중에서 퇴적되는 탄소폴리머가 파티클오염원이 되는 것도 고려된다. 예를 들면, 플론 113/SF₆혼합가스에 의한 Si계 재료층의 에칭에서는 과잉래디컬에 의한 이방성형상의 열화나 바탕에 대한 선택성의 저하를 방지하기 위해 오버에칭시에 플론 113의 유량비를 높이는 것이 행해져 왔다. 그러나, 이와 같이 퇴적성 가스의 사용량을 프로세스의 도중에서 증가시키는 것은 파티클오염의 증대를 초래한다. 또한, 가스의 조성을 프로세스의 도중에서 변경하면 방전조건의 안정화에 시간을 요하고, 제어성이나 스루풋을 저하시키는 원인이 되기도 한다.

본원 출원인은 이러한 문제를 해결하기 위한 여러 가지 기술을 이제까지 제안하고 있으나, 이들 기술을 대별하면 퇴적성 카본계 가스를 사용하지 않고 탄소계 폴리머이외의 측벽보호물질을 사용하는 어프로치와, 탄소계 폴리머의 생성효율을 높여서 퇴적성 카본계 가스의 사용량을 극력 감소시키는 어프로치가 있다.

전자의 탄소계 폴리머 이외의 측벽보호물질을 사용하는 어프로치로서는 유황(S)의 퇴적에 의해 측벽을 보호하는 일련의 기술을 다수 제안하고 있다. 이 S의 퇴적은 1분자중의 할로겐(X)원자수와 S 원자수와의 비, 즉 X/S 비가 비교적 작은 할로겐화 유황을 주체로 하는 에칭가스를 사용함으로써 가능해진다.

예를 들면 일본국 특원평 2(1990)∼198045호 명세서에는 이러한 할로겐화 유황으로서 S₂F₂, SF₂, SF₄, S₂F₁₀을 개시하였다. 이들 불화유황은 마찬가지로 불화유황으로도 종래부터 가장 잘 알려져 있는 SF₆과는 다르며, 방전해리에 의해 기상중에 S를 생성할 수 있다. 이 S는 기판이 저온냉각되어 있으면 그 표면에 퇴적되고, 측벽 보호효과를 발휘한다. 더욱이, 퇴적된 S는 에칭종료 후에 기판을 가열하면 용이하게 승화제거할 수 있으므로, 파티클오염을 야기시킬 우려도 없다. 본원 출원인은 이들 불화유황으로부터의 F^*(불소래디컬) 생성량이 SF₆와 비하여 적고, 더욱이 SF_x ⁺에 의한 이온어시스트반응을 기대할 수 있는 점에 착안하여, 이것을 산화실리콘계 재료층의 에칭에 적용하여 실리콘바탕에 대한 고선택성을 달성하였다.

이와 같이, 할로겐화 유황으로서 최초로 제안된 화합물은 F/S비가 비교적 작은 불화유황이며, 이것은 SiO₂계 재료층의 에칭을 목적으로 하고 있다. 본원 출원인은 그 후 할로겐화 유황을 Si계 재료층의 에칭에 적용하는 기술도 여러 가지 제안하고 있다.

예를 들면, 일본국 특원평 2(1990)-199249호 명세서에서는 피에칭기판을 0℃ 이하로 냉각한 상태에서 S₂Cl₂등의 염화유황 또는 S₂Br₂등의 브롬화 유황을 함유하는 가스를 사용하여 Si계 재료를 저온에칭하는 기술을 개시하고 있다. 이것은 반응성이 높은 F^*를 발생할 수 없는 가스를 사용함으로써, 래디컬의 영향을 저감하고, 보다 유리하게 고이방성을 달성하려고 한 것이다.

그리고, 에칭가스계에 래디컬을 소비할 수 있는 H 나 Si를 공존시킴으로써, 불화유황을 Si계 재료층의 에칭에도 적용가능하게 한 기술도 있다. 예를 들면 일본국 특원평 3(1991)-20360호 명세서에는 S₂f₂등의 불화유황이나 S₂Cl₂등의 염화유황에 H₂, H₂S, 실란등의 가스를 첨가하여, 과잉 F^*, cl^*등의 레디컬을 HF, HCL, SIF_x, SiCl_x등의 형태로 계(系)외로 제거하는 기술을 제안하고 있다.

또한, 후자의 퇴적성 카본계 가스의 사용량을 극력 감소시키는 어프로치로서는 탄소성 폴리머의 생성효율이 우수한 고차플루오로카본계 가스를 사용하여 SiO₂계 재료층을 에칭하는 기술을 제안하고 있다. 예를 들면, 일본국 특원평 2(1990)-295225호 명세서에서는 쇄상(鎖狀)의 고차불포화플루오로카본계 가스를, 또한 일본국 특원평 3(1991)-40996호 명세서에서는 환상(環狀)의 포화 또는 불포화플루오로카본계 가스를 제안하고 있다. 이들 플루오로카본계 가스는 1분자 내지 2개이상의 CF_x ⁺를 생성하여 고속에칭에 기여하는 외에, 플라즈마중에 있어서의 탄소골격의 절단에 의해 중합에 유리한 화학종을 생성하므로 효율좋은 탄소계 폴리머의 생성을 가능하게 하는 것이다.

전술한 바와 같이, 본원 출원인이 이제까지 제안한 각종 기술에 의하면, 청정한 에칭을 실현하는 관점에서는 종래기술에 비해 현격히 우수한 성과를 얻을 수 있었다. 그러나, 오버에칭시에 있어서 충분히 높은 바탕에 대한 선택성을 향상시키기 위해서는 더욱 연구가 필요하다는 것이 판명되었다.

예를 들면, 전술한 S₂F₂를 Si계 재료층의 에칭가스로서 게이트 전극가공을 행하려고 할 경우, 매우 반응성이 풍부한 F^*가 주에칭종으로 되어 있으므로, SiO₂로 이루어지는 게이트절연막에 대해 오버에칭시에도 고선택성을 유지하는 것은 곤란하다. 이것은 원자간 결합에너지의 값이 Si-O 결합에서는 111kcal/mol 인데 대해, Si-F 결합에서는 132kcal/mol 과같이 큰 것으로부터도 이해된다.

Si 계 재료층을 바탕으로 하여 SiO₂계 재료층을 에칭하는 경우에는 바탕에 대한 선택성의 확보는 더욱 핍박한 문제로 된다. 그것은 Si-Si 결합의 원자간 결합에너지의 값이 54kcal/mol 이며, Si-F 결합이나 Si-Cl 결합(96kcal/mol)의 그것보다 훨씬 작기 때문이다. 즉, Si 계 재료층은 이온조사가 없어도 자발적으로 에칭되어 버릴만큼 F^*나 Cl^*의 공격을 받기 쉬운 것이다.

또한, 오버에칭시의 과잉래디컬은 바탕에 대한 선택성의 저하뿐만 아니라, 패턴의 이방성형상을 열화시킨 원인으로 된다. 오버에칭시에는 피에칭재료층의 면적이 대폭으로 감소되므로, 결합의 상대를 잃은 래디컬이 피에칭기판(웨이퍼)의 표면에서 측방마이그레이션을 일으켜서, 형성된 패턴의 측벽부를 공격하여 이방성형상을 열화시킨다. 특히, 폴리사이드막과 같이 에칭특성이 다른 2종류의 재료층이 적층되어 있는 경우, 하층측의 다결정실리콘층의 에칭속도가 상층측의 고융점금속실리사이드층의 그것에 비해 빠르므로, 언더컷등의 형상이상이 발생하기 쉽다.

그래서, 본원 발명은 래디컬이 상대적으로 과잉으로 되는 오버에칭시에도 바탕에 대한 선택성 및 이방성의 열화를 효과적으로 방지하고, 더욱이 이것을 에칭가스의 조성을 변경하지 않고 실현하는 드라이에칭방법을 제공하는 것을 목적으로 한다.

본원 발명의 드라이에칭방법은 전술한 목적을 달성하기 위해 제안된 것으로, ECR 포지션의 하류측에 있어서 처리챔버의 내벽부의 최소한 일부가 Si계 재료층에 의해 피복되어 이루어지고, 또한 이 ECR포지션과 피에칭기판간의 거리를 가변으로 할 수 있는 ECR 플라즈마 장치를 사용하고, 상기 ECR 포지션에 상대적으로 가까운 위치에 상기 피에칭기판을 유지하면서 피에칭재료층을 에칭한 후, 상기 ECR 포지션보다 상대적으로 먼 위치에 상기 피에칭기판을 유지하면서 오버에칭을 행하는 것을 특징으로 하는 것이다.

본원 발명자는 에칭가스의 조성을 변경하지 않고, 오버에칭시의 래디컬의 영향을 저감시키기 위해서는 플라즈마에칭장치의 선택, 구성 및 그 사용방법에 연구를 요한다는 인식하에 검토를 추진하였다. 본원 발명은 그 때의 지견에 따르고 있으며, 플라즈마에칭장치로서는 ECR 포지션과 웨이퍼와의 위치관계에 의해 래디컬의 영향을 저감시킬 수 있는 ECR 플라즈마장치를 선택하고, ECR 플라즈마의 하류측에 있어서 처리챔버의 내벽부의 일부에 과잉래디컬을 소비할 수 있는 Si계 재료층을 설치한다는 구성상의 연구를 행하고, 다시 피에칭기판(웨이퍼)의 승강에 의해 ECR 플라즈마와 상기 Si 계 재료층과의 접촉면적을 변화시키는 것을 포인트로 한다.

ECR 플라즈마장치는 자계중에서 로렌쓰의 힘에 의해 원(圓)운동을 하고 있는 전자의 사이클로트론각주파수(各周波)ωc가 마이크로파전계의 각주파수 ω와 일치된 때(ECR 조건의 성립)에, 전자가 공명적으로 마이크로파에너지를 흡수하여 생성하는 플라즈마를 각종 처리에 이용하는 장치이다. 사이클로트론각주파수 ωc는 식 ωc = eB/m(단, e는 전자의 전하, m은 전자의 질량, B는 자속밀도를 나타냄)으로 부여되고, 2.45GHz의 마이크로파를 도입한 경우에는 875Gauss의 자속밀도가 얻어지는 점에 있어서 ECR 조건이 성립된다. 이 ECR 조건이 성립되는 점은 ECR 포지션이라 하고 있으며, 통상의 ECR 플라즈마장치중에서는 점모양의 극히 제한된 영역이다. ECR 포지션에서는 ECR 플라즈마중에서 가장 이온전류밀도가 높게 되어 있으며, 또한 이온의 방향성도 갖추어져 있다.

ECR 포지션이 형성되는 위치는 장치구성, 마이크로파파워, 자계를 발생시키는 솔레노이드코일의 위치, 자속밀도등에 의해 일의적으로 결정되어 있고, 또한 그 주위에 펼쳐지는 ECR 플라즈마의 고밀도 영역도 전술한 요소에 따라 대략 결정된다. ECR 플라즈마의 확산은 웨이퍼에 의해서도 어느 정도 제한되지만, ECR 포지션과 웨이퍼의 거리가 떨어짐으로써 신장되는 부분은 주로 저밀도의 애프터글로영역이다. 따라서, ECR 플라즈마중에서는 웨이퍼가 ECR 포지션에 가까워질수록 고밀도의 래디컬이나 방향성이 갖추어진 이온에 의해 고속이방성가공이 가능해진다. 역으로, 웨이퍼가 ECR 포지션으로부터 멀어지면, 발산자계에 의해 산란되어 이온의 방향성은 저하된다. 또한, 이온에 비해 수명이 짧은 래디컬은 웨이퍼에 도달할 때까지 소실되기 쉬워지므로, 래디컬의 영향이 저감된다.

이상은 ECR 플라즈마의 일반적인 특성이지만, 본원 발명에서는 웨이퍼가 ECR 포지션으로부터 멀어졌을 경우의 래디컬의 영향을 더욱 효과적으로 저감시키기 위해, ECR 포지션의 하류측에 래디컬을 소비할 수 있는 Si계 재료층을 형성하였다. 또한, 상기 ECR 플라즈마장치에는 ECR 포지션과 웨이퍼와의 거리를 가변으로 할 수 있는 기구를 설치하였다.

상기 Si계 재료층은 바탕에 대한 선택성 저하의 원인으로 되는 래디컬을 포착하여 증기압이 높은 반응생성물을 생성하여, 이것을 에칭반응계 밖으로 제거할 수 있다. 예를 들면 F^*는 SiF_X, Cl^*는 SiCl_X, H^*는 SiH_X(어느 것이나 x는 1∼4의 정수를 나타냄)등의 형태로 각각 제거된다.

이러한 구성에 있어서, 본원 발명에서는 먼저 웨이퍼를 ECR 포지션에 근접시켜서, 고밀도의 래디컬과 방향성이 갖추어진 이온에 의해 피에칭재료층을 고속이며 이방적으로 에칭한다. 여기서, ECR 플라즈마의 하단은 웨이퍼위치에 의해 제한되므로, 웨이퍼가 충분히 ECR 포지션에 가깝게 유지되어 있으면, ECR 플라즈마는 처리챔버의 측벽부에 형성된 Si계 재료층과 거의 접촉되는 일이 없다. 따라서, 래디컬이 Si계 재료층에 의해 소비되는 비율은 적다.

한편, 오버에칭시에는 래디컬의 영향을 극력 저감시키기 위해, 웨이퍼를 ECR 포지션으로부터 멀리한다. 이로써, 수명이 짧은 래디컬의 웨이퍼에의 도달량을 감소시킬 수 있는 것은 물론이지만, ECR 플라즈마의 애프터글로영역애 웨이퍼측으로 신장됨으로써 이 ECR 플라즈마와 상기 실리콘계 재료층과의 접촉면적이 증대되고, 래디컬이 소비되는 비율이 증대된다. 따라서, 바탕에 대한 선택성을 향상시킬 수 있다.

다음에, 본원 발명의 구체적인 실시예에 대해 설명한다.

여기서, 실제의 에칭프로세스의 설명에 앞서 먼저 본원 발명을 실시함에 있어서 사용한 RF 바이어스인가형의 유자장마이크로파플라즈마에칭장치(이하, ECR 에칭장치라 함)의 일구성예 및 그 사용상의 연구에 대해 제1a도 및 1b도를 참조하면서 설명한다.

이 장치는 2.45GHz의 마이크로파를 발생하는 마그네트론(1), 마이크로파를 유도하는 4각형도파관(道波管)(2) 및 원형도파관(3), 상기 마이크로파를 이용하여 ECR 방전에 의해 내부에서 ECR 플라즈마 P를 생성시키기 위한 석영제벨쟈(bell jar)(4), 상기 원형도파관(3)과 상기 벨쟈(4)를 주회하도록 배설되어 875Gauss의 자속밀도를 달성할 수 있는 솔레노이드코일(5), 에칭가스를 화살표 B 방향으로부터 상기 벨쟈(4)에 공급하는 가스도입관(6), 웨이퍼(7)를 재치하는 웨이퍼재치전극(8), 이 웨이퍼재치전극(8)에 RF 바이어스를 인가하기 위한 RF전원(10) 등으로 구성되어 있다. 상기 벨쟈(4)의 내부는 도시되지 않은 진공계통에 의해 배기공(13)을 통해 고진공배기되어 있다.

이상이 ECR 에칭장치의 일반적인 구성요소이지만, 본원 발명에서 사용하는 장치에 있어서는 다음의 연구가 가해져 있다.

먼저, 상기 벨쟈(4)의 내벽부중 가스도입관(6)에서 하측부위에는 Si계 재료층 (12)이 형성되어 있다. 단, 이 Si계 재료층(12)의 배설부위는 ECR 포지션(11)의 최소한 하류측이면 도시된 예에 한정되는 것은 아니고, 경우에 따라서는 ECR 포지션(11)을 포함하고 있어도 된다. 또한, 상기 Si계 재료층(12)은 벨쟈(4)의 내벽부에 있어서 높이방향의 일부를 연속적으로 주회하고 있을 필요는 없고, 예를 들면 블록형이나 웨이퍼형의 고체를 내벽부에 붙인 구성을 가진 것이라도 본다. 상기 Si계 재료층(12)의 구체적인 배설방법으로서는 벨쟈(4)의 내벽부에 CVD 법등에 의해 아몰퍼스실리콘층이나 다결정실리콘층을 직접 성막(成膜)하는 것, 실리콘카바이드재를 적당한 형상으로 가공하여 붙이는 것, 단결정실리콘으로 이루어지는 더미웨이퍼를 붙이는 것 등이 고려된다. 후술하는 각 실시예에서는 단결정실리콘의 더미웨이퍼를 사용하였다.

또한, 상기 웨이퍼재치전극(8)은 도시되지 않은 승강수단에 접속되어, 도면중 화살표 D₁방향으로 상승 또는 화살표 D₂방향으로 하강하도록 되어 있다. 이 승강에 의해 ECR 플라즈마 P 중의 ECR 포지션(11)과 웨이퍼(7)와의 거리를 변화시킬 수 있다.

또한, 상기 웨이퍼재치전극(8)에는 저온에칭을 가능하게 하기 위해 냉각배관 (9)이 배설되어 있다. 이 냉각배관(9)에는 장치외부에 배설되는 도시되지 않은 칠러 (chiller)등의 냉각설비로부터 냉매가 도입되고, 도면중 화살표 C₁, C₂방향으로 순환되도록 되어 있다.

본원 발명에 있어서의 상기 ECR 에칭장치의 사용방법은 다음과 같다.

먼저, 피에칭재료층을 대략 그 층두께만큼 에칭하기(이하 저스트에칭이라 함)까지의 과정에서는 제1a도에 도시된 바와 같이 상기 웨이퍼재치전극(8)을 화살표 D₁방향으로 상승시켜 웨이퍼(7)를 ECR 포지션 (11)에 근접한 상태로 유지하고, 상기 가스도입관(6)으로부터 에칭가스를 상기 벨쟈(4)내에 공급하여 마이크로파방전을 행하게 한다. 이 때, ECR 포지션(11) 보다 하측의 ECR 플라즈마 P의 확산은 웨이퍼(7) 및 웨이퍼재치전극(8)에 의해 제한되므로, 웨이퍼(7)는 비교적 높은 밀도의 래디컬과 방향성이 갖추어진 이온에 조사(照射)된다. 따라서, 이방성에칭이 고속으로 진행된다.

한편, 오버에칭을 행할 때에는 제1b도에 도시된 바와 같이, 웨이퍼재치전극(8)을 화살표 D₂방향으로 하강시켜서 웨이퍼(7)를 ECR 포지션(11)으로부터 멀리 떨어진 상태로 유지한다. 이 때, ECR 포지션(11)의 공간위치는 불변이지만, ECR 플라즈마 P의 애프터글로영역은 하강한 웨이퍼(7)의 표면부근까지 뻗어온다. 그러나, 이 영역은 래디컬밀도가 낮고, 또한 발산자계의 작용에 의해 이온의 방향성도 저하되어 있다. 더욱이, 웨이퍼(7)가 하강한 상태에서는 ECR 플라즈마 P의 일부가 상기 Si계 재료층 (12)과 접촉하고, 래디컬의 일부는 Si에 포착되어 증기압이 높은 Si 화합물로 변화하여, 배기공(13)을 통해 에칭반응계외로 제거된다. 따라서, 과잉래디컬에 의한 바탕의 에칭이 방지된다.

다음에, 전술한 ECR 에칭장치를 사용한 실제의 프로세스예에 대해 설명한다.

[실시예 1]

본 실시예는 본원 발명을 게이트가공에 적용하고, S₂F₂를 에칭가스로서 공급하면서 다결정실리콘층의 에칭 및 오버에칭을 행한 예이다.

먼저, 단결정실리콘기판상에 SiO₂로 이루어지는 게이트절연막을 통해 n⁺형 불순물을 함유하는 다결정실리콘층이 형성되고, 다시 소정의 형상으로 패터닝된 레지스트마스크가 형성되어 이루어지는 웨이퍼(7)를 준비하였다. 이 웨이퍼(7)를 웨이퍼재치전극(8)상에 세트하고, 제1a도에 도시된 바와 같이 ECR 포지션(11)에 근접한 위치에 유지하였다. 또한, 냉각배관(9)에는 칠러로부터 에탄올냉매를 공급하고, 웨이퍼(7)의 온도를 0℃로 유지하였다.

이 상태에서 S₂F₂유량 5SCCM, 가스압 1.3Pa(10mTorr), 마이크로 파파워 850W, RF 바이어스파워 50W(2MHz)의 조건으로 다결정실리콘층의 에칭을 저스트에칭상태까지 행하였다.

여기서 사용된 S₂F₂는 본원 출원인이 먼저 일본국 특원평 2(1990)-198045호 명세서에 있어서 SiO₂계 재료층의 에칭가스로서 처음으로 제안한 4종류의 불화유황중 하나이다. S₂F₂로부터 방전해리에 의해 생성되는 F^*는 다결정실리콘층의 에칭에 기여하며, 마찬가지로 기상중에 생성되는 S는 패턴측벽부에 퇴적되어 측벽보호효과를 발휘하였다. 또한, S₂F₂로부터는 S⁺, SF_X ⁺, F⁺등의 이온도 생성하고, 이들이 ECR 포지션 (11)에 근접배치된 웨이퍼(7)에 대략 수직으로 입사(入射)되어 래디컬반응을 어시스트하고, 고속이방성에칭이 행해졌다. 이 결과, 이방성형상이 우수한 게이트전극이 대략 형성되었다.

다음에, 제1b도에 도시된 바와 같이 웨이퍼(7)를 하강시켜서 ECR 포지션(11)으로부터 멀리 떨어진 위치에 유지하였다. 이 상태로 RF 바이어스파워를 10W로 저하시킨 외에는 전술한 바와 같은 조건으로 오버에칭을 행하였다.

여기서는 S₂F₂의 공급조건을 특별히 변경하지 않았으며, 또한 다결정실리콘층의 피에칭면적이 감소되어 있으므로, F^*래디컬은 대과잉으로 되어 있다. 그러나, 웨이퍼 (7)측으로 향하여 뻗은 ECR 플라즈마 P의 애프터글로영역이 벨쟈(4)의 측벽부에 있어서 Si계 재료층(12)(여기서는 더미의 Si 웨이퍼)과 접촉하기 위해 F^*는 SiF_X의 형태로 에칭반응계외로 제거되었다. 이 결과, 에칭계내의 외관상의 F/S비가 감소되어 상대적으로 S의 퇴적이 일어나기 쉬운 조건이 갖추어지고, 게이트절연막에 대해 약 20의 선택비를 유지하면서, 다결정실리콘층을 오버에칭할 수 있었다.

또한, 전술한 바와 같이 웨이퍼(7)가 ECR 포지션(11)으로부터 떨어져 유지되어 있는 상태에서는 고에너지전자의 사이클로트론공명원 운동에 의해 반자성효과가 나타나고, 발산자계와의 상호작용에 의해 약자계방향으로 이온이 가속된다. 그러나, 여기서는 RF 바이어스파워가 10W로 저감되어 있으므로, 이온입사에너지는 웨이퍼(7)가 ECR 포지션(11)에 근접배치되어 있는 경우와 비하여 저감되었다. 이로써, 저대미지성도 달성되었다.

또한, 패턴측벽부에 퇴적된 S는 오버에칭종료후에 웨이퍼(7)를 약 90℃로 가열함으로써 용이하게 승화제거되어, 전혀 파티클오염을 야기시키는 일은 없었다.

그런데, 본 실시예에서는 에칭가스로서 S₂F₂를 사용하였으나, 그 외에 SF₂, SF4, S₂F₁₀등의 불화유황을 사용해도 되며, 또한 S₃Cl₂, S₂Cl₂, SCl₂등의 염화유황을 사용해도 된다. 또한, 에칭의 처음단계부터 래티컬생산량을 저감시키기 위해, 에칭가스에 F^*를 포착할 수 있는 H₂, H₂S, 실란계 가스등을 첨가해도 된다. 또한, 스패터링효과, 희석효과, 냉각효과등을 기대하는 의미에서 He, Ar 등의 희가스를 적당히 첨가해도 된다.

[실시예 2]

본 실시예는 본원 발명을 콘택트홀의 형성에 적용한 예이며, C₄F₈(옥타플루오로시클로부탄, 별명 플론 C318)을 에칭가스로서 공급하면서 SiO₂층간절연막의 에칭 및 오버에칭을 행한 예이다.

본 실시예에서 사용하는 ECR 에칭장치는 제1도에 도시된 것과 같다. 단, 도면중에 기입되어 있는 ECR 플라즈마 P중의 화학종중 S⁺, SF_X ⁺는 본 실시예에서는 생성되지 않고, 대신에 CF_X ⁺가 생성된다.

본 실시예에서 에칭샘플로서 사용한 웨이퍼(7)는 단결정실리콘기판상에 SiO₂로 이루어지는 층간절연막이 형성되어 이루어지는 것이다. 이 웨이퍼(7)를 웨이퍼재치전극(8)상에 세트하고, 제1a도에 도시된 바와 같이 ECR 포지션(11)에 근접된 위치에 유지하고, 냉각배관(9)에 에탄올냉매를 순환시킴으로써 이 웨이퍼(7)를 0℃로 유지하였다.

이 상태에서, C₄F₈유량 50SCCM, 가스압 1.3Pa(10mTorr), 마이크로파파워 850W, RF 바이어스파워 50W(2MHz)의 조건으로 층간절연막의 에칭을 저스트에칭상태까지 행하였다.

여기서 사용된 C₄F₈은 본원 출원인이 먼저 일본국 특원평 3(1991)-40996호 명세서에 있어서 제안한 포화환상플루오로카본계 가스의 하나이다. C₄F₈는 1분자 내지 2개이상의 CF_X ⁺를 생성하여 고속에칭에 기여하는 외에, 플라즈마중에 있어서의 탄소골격의 절단에 의해 중합에 유리한 화학종을 생성하므로 효율좋게 탄소계 폴리머를 퇴적시킬 수 있다. 이 탄소계 폴리머가 패턴측벽부에 퇴적되어 측벽보호막을 형성함으로써, 가스계에 퇴적성 카본계 가스가 첨가되어 있지 않음에도 불구하고, 양호한 이방성형상을 가진 콘택트홀이 대략 형성된다. 또한, 상기 탄소계 폴리머는 레지스트마스크의 표면에도 퇴적하여 대(對)레지스트선택비의 향상에도 기여하였다.

다음에, 제1b도에 도시한 바와 같이 웨이퍼(7)를 하강시켜 ECR 포지션(11)으로부터 멀리 떨어진 위치에 유지하고, 전술한 바와 같은 조건으로 오버에칭을 행하였다.

여기서는, ECR 플라즈마 P와 Si계 재료층(12)과의 접촉면적이 증대되고, 과잉 F^*는 SiF_X의 형태로 에칭반응계외로 제거되었다. 이 결과, 에칭계내의 외관상의 F/C비가 감소되어 상대적으로 탄소계 폴리머의 퇴적이 일어나기 쉬운 조건이 갖추어지고, 단결정실리콘기판에 대해 약 15의 선택비를 유지하면서, 층간절연막의 오버에칭을 행할 수 있었다.

그런데, 본 실시예에서는 에칭가스로서 환상화합물인 C₄F₈을 사용하였으나, 같은 조성식으로 표현되는 직쇄상(直鎖狀)의 옥타플루오로부텐을 사용해도 대략 같은 결과가 얻어진다. 또한, 본원 출원인이 이제까지 일련의 출원에 의해 제안하고 있는 바와 같이, 포화환상, 불포화환상, 포화쇄상, 불포화쇄상 등의 구조를 가진 각종 고차플루오로카본계 화합물을 사용해도 된다.

이상의 설명에서 명백한 바와 같이, 본원 발명에서는 ECR 플라즈마장치의 처리챔버내에 설치된 Si계 재료층과 ECR 플라즈마와의 접촉면적을 웨이퍼의 승강에 의해 변화시킨다는 교묘한 수법에 의해, 오버에칭시에 과잉이 되는 래디컬의 영향을 효과적으로 저감시킬 수 있다. 따라서, 매우 높은 바탕에 대한 선택성과 이방성이 달성된다. 더욱이, 본원 발명에서는 저스트에칭까지의 공정과 오버에칭공정과의 사이에서 에칭가스의 조성을 변경하지 않으므로, 안정된 마이크로파 방전을 계속시킨 채, 스루풋을 저하시키지 않고 재현성 높은 이방성 에칭을 행하는 것이 가능해진다.

본원 발명은 미세한 디자인룰에 따라 설계되어 고집적도 및 고성능을 가진 반도체장치의 제조에 있어서 특히 유효하다.

Claims (1)

1. ECR 포지션의 하류측에 있어서 처리챔버의 내벽부의 최소한 일부가 실리콘계 재료층에 의해 피복되어 이루어지고, 또한 이 ECR 포지션과 피에칭기판간의 거리를 가변으로 할 수 있는 ECR 플라즈마장치를 사용하고, 상기 ECR 포지션에 상대적으로 가까운 위치에 상기 피에칭기판을 유지하면서 피에칭재료층을 에칭한 후, 상기 ECR 포지션보다 상대적으로 먼 위치에 상기 피에칭기판을 유지하면서 오버에칭을 행하는 것을 특징으로 하는 드라이에칭방법.