TWI524391B - 改善p3i腔室中共形摻雜之方法 - Google Patents

改善p3i腔室中共形摻雜之方法 Download PDF

Info

Publication number
TWI524391B
TWI524391B TW098136950A TW98136950A TWI524391B TW I524391 B TWI524391 B TW I524391B TW 098136950 A TW098136950 A TW 098136950A TW 98136950 A TW98136950 A TW 98136950A TW I524391 B TWI524391 B TW I524391B
Authority
TW
Taiwan
Prior art keywords
substrate
plasma
gas
ions
etching
Prior art date
Application number
TW098136950A
Other languages
English (en)
Other versions
TW201025428A (en
Inventor
波薛夫彼得
史寇特尼凱瑟馬修D
福德馬吉德A
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201025428A publication Critical patent/TW201025428A/zh
Application granted granted Critical
Publication of TWI524391B publication Critical patent/TWI524391B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412Plasma immersion ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Physical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Description

改善P3I腔室中共形摻雜之方法
本發明之實施例大體上是關於半導體製造製程和裝置的領域,更具體地,是關於藉由電漿浸沒離子佈植製程將離子佈植到基板中的方法。
積體電路可包括超過一百萬個微電子場效電晶體(例如,互補金氧半導體(CMOS)場效電晶體),其形成在一基板(例如,半導體晶圓)上,並合作以執行電路內部的不同功能。一CMOS電晶體包括一閘極結構,其設置在形成於基板中的源極和汲極區域之間。閘極結構大體上包括一閘極電極和一閘極介電層。閘極電極設置在閘極介電層上方,以控制形成在汲極和源極區域之間並位於閘極介電層下方之通道區域中的電荷載體流。
一離子佈植製程典型用於佈植或摻雜離子至基板中,並在基板上形成具有所需輪廓(profile)和濃度的閘極與源極、汲極結構。在離子佈植製程期間,不同的製程氣體或氣體混合物可用於提供離子源物種(species)。當供應製程氣體至離子佈植製程腔室(例如,商業上可由加州聖克拉拉之應用材料公司購得的P3i腔室)中時,氣體經過製程作用以解離離子,而離子接著加速朝向基板表面並進入其中。由於加速至基板表面的離子典型為諸如一個方向之移動的線性移動,故離子大部分佈植到一形成在基板表面上之結構(例如,圖案或溝槽)的底表面中,而非佈植到結構的側壁。非共形(non-conformal)的離子摻雜可導致跨越基板表面之不足及/或不均勻的離子濃度、輪廓、尺寸和分佈,特別在形成於基板表面中的特徵結構定義(feature definition)中尤是,從而不利地影響電子元件的總效能。隨著關鍵尺寸(critical dimension)縮小,離子佈植的精確度變得愈為重要。
因此,需要一種改善的離子佈植製程,以在基板表面上與在特徵結構定義中提供更為共形的離子佈植。
本發明提供藉由一具有平衡的蝕刻-沉積製程之電漿浸沒離子佈植製程而將離子佈植到一基板中的方法。在一實施例中,一種佈植離子到一基板中的方法包含以下步驟:提供一基板至一製程腔室中,該基板包括具有一或多個形成在其中之特徵結構的基板表面,且每一特徵結構具有一或多個水平表面和一或多個垂直表面;從一含有一反應氣體的氣體混合物產生一電漿,該反應氣體適於產生離子;在該基板表面上與在該基板特徵結構之至少一水平表面上沉積一材料層;藉由一等向性製程而將來自該電漿的離子佈植到該基板中、到至少一水平表面中與到至少一垂直表面中;以及藉由一各向異性製程而蝕刻該基板表面上與該至少一水平表面上的該材料層。
在另一實施例中,一種佈植離子到一基板中的方法包含以下步驟:提供一基板至一製程腔室中,該基板包括具有一或多個形成在其中之特徵結構的基板表面,且每一特徵結構具有一或多個水平表面和一或多個垂直表面;從一含有一反應氣體的氣體混合物產生一電漿,該反應氣體適於產生離子;在該基板表面上與在該基板特徵結構之至少一水平表面上沉積一材料層;藉由一等向性製程而將來自該電漿的離子佈植到該基板中、到至少一水平表面中與到至少一垂直表面中;從至少一水平表面濺射一部分的該材料層、一部分的該些佈植離子或其組合至至少一垂直表面;以及藉由一等向性製程蝕刻該基板表面與該一或多個水平表面和一或多個垂直表面。
在另一實施例中,一種佈植離子到一基板中的方法包含以下步驟:提供一基板至一製程腔室中,該基板包括具有一或多個形成在其中之特徵結構的基板表面,且每一特徵結構具有一或多個水平表面和一或多個垂直表面;在該基板表面上與在該基板特徵結構之至少一個水平表面上沉積一材料層;從一含有一反應氣體的氣體混合物產生一電漿,該反應氣體適於產生離子;藉由一等向性製程而將來自該電漿的離子佈植到該基板中、到至少一水平表面中與到至少一垂直表面中;以及藉由一各向異性製程而蝕刻該基板表面上與該至少一水平表面上的該材料層。
本發明的實施例提供藉由一電漿浸沒離子佈植製程而佈植離子到一基板中的方法。本發明可用在閘極結構或源極/汲極區域的形成,其包括但不限於為多晶摻雜(poly doping)、反向多晶摻雜(counter-poly doping)、超淺接面與用於形成在一基板上之結構的共形摻雜等等。離子佈植製程可用在諸如DRAM、邏輯產品和快閃記憶體的不同應用中。在一實施例中,離子佈植製程藉由供應一含有反應氣體(舉例來說,含硼氣體)的氣體混合物來執行。電漿係產生以從氣體混合物解離離子,從而形成一離子源,而離子朝一電偏壓基板加速並佈植到其中及/或在基板表面上沉積為一材料層。佈植的離子亦可稱為摻質(dopant)。沉積材料可部分或完全地移除,以造成摻質材料設置在基板表面中。沉積與移除製程在設置於基板表面中之結構的底部和側壁內提供一共形的摻雜輪廓。或者,在蝕刻製程之前,沉積材料可濺射或以其他方式再沉積在基板表面上。在一進一步的替代實施例中,沉積材料可在離子佈植前以一分開的製程而沉積。
第1A圖繪示電漿製程腔室100,其可用於實行根據本發明之一實施例的離子佈植製程。一可實行製程之適當的反應器腔室為一P3iTM反應器腔室,其可購自加州聖克拉拉的應用材料公司。吾人預期此處所述的方法可在其他適當且適合的電漿反應器中實行,包括購自其他製造商的那些反應器。其他適當的反應器腔室包括2006年8月22日核發的美國專利第7,094,670號以及2002年12月17日核發的美國專利第6,494,986號中所述的腔室,特將其兩者併入此中以供參照至與此處詳述的專利申請範圍和敘述一致的範圍。
製程腔室100包括腔室主體102,其具有底部124、頂部126和圍繞製程區域104的側壁122。基板支撐組件128從腔室主體102的底部124支撐,並適於接收用於進行處理的基板106。氣體分配板130耦合至腔室主體102的頂部126,並面對基板支撐組件128。泵送埠132定義在腔室主體102中,並耦合至真空幫浦134。真空幫浦134透過節流閥136而耦合至泵送埠132。氣源152耦合至氣體分配板130,以供應在基板106上執行之製程的氣體前驅物化合物。
第1A圖所繪示的製程腔室100進一步包括電漿源190,其最佳顯示於第1B圖的透視圖中。電漿源190包括一對分開的外部重入導管(reentrant conduit)140、140’,其裝配在腔室主體102之頂部126的外側上,並配置為彼此相互橫越(或如第1B圖所繪示的示範實施例般而彼此相互正交)。第一外部重入導管140具有第一端140a,該第一端140a通過形成在頂部126中的開口198耦合至腔室主體102中之製程區域104之一第一側中。第二端140b具有耦合至製程區域104之一第二側中的開口196。第二外部重入導管140’具有第一端140a’,該第一端140a’具有耦合至製程區域104之一第三側中的開口194;第二外部重入導管140’亦具有第二端140b’,該第二端140b’具有進入製程區域104之一第四側中的開口192。在一實施例中,第一和第二外部重入導管140、140’是配置為彼此相互正交,從而提供每一外部重入導管140、140’的兩端140a、140a’、140b、140b’以約90度的間隔環繞腔室主體102之頂部126的周圍配置。外部重入導管140、140’的正交配置允許一電漿源在製程區域104各處均勻分佈。可預期第一和第二外部重入導管140、140’可具有其他配置,以用於控制製程區域104中的電漿分佈。
磁導性(magnetically permeable)環形磁芯142、142’圍繞對應的外部重入導管140、140’之一者的一部分。導電線圈144、144’透過個別的阻抗匹配電路或元件148、148’耦合至個別的射頻電漿源功率來源146、146’。每一外部重入導管140、140’為分別藉由絕緣環形圈150、150’中斷(interrupt)的中空導電管,絕緣環形圈150、150’中斷個別的外部重入導管140、140’之兩端140a、140b(和140a’、140b’)間之原本的連續電路徑。基板表面的離子能量受射頻電漿偏壓功率產生器154的控制,該射頻電漿偏壓功率產生器154透過阻抗匹配電路或元件156而耦合至基板支撐組件128。
回頭參照第1A圖,含有從製程氣源152供應之氣體化合物的製程氣體係通過在頂上的氣體分配板130而引入製程區域104。射頻電漿源功率來源146從功率施用器(亦即,磁芯142和線圈144)而耦合至在導管140中供應的氣體,而其沿一包括外部重入導管140和製程區域104的第一封閉環形路徑產生一循環電漿流(plasma current)。同樣地,射頻電漿源功率來源146’可從其他功率施用器(亦即,磁芯142’和線圈144’)耦合至第二導管140’中的氣體,其沿一橫越(例如,正交)第一環形路徑的第二封閉環形路徑產生一循環電漿流。第二環形路徑包括第二外部重入導管140’和製程區域104。在每一路徑中的電漿流以個別的射頻電漿源功率來源146、146’的頻率振盪(例如,反向),該頻率可相同或稍微彼此偏移。
在一實施例中,製程氣源152提供不同的製程氣體,而該些製程氣體可用於提供佈植到基板106的離子。製程氣體的適當範例包括B2H6、AsH3、PH3、PF3、BF3和其組合。每一電漿源功率來源146、146’的功率是如此操作,以便其結合的效應可有效解離從製程氣源152所供應的製程氣體,並在基板106的表面產生期望的離子通量(ion flux)。射頻電漿偏壓功率產生器154的功率控制在一選定的層級,而在此層級之下,從製程氣體解離所形成的離子可加速朝向基板表面,並以期望的離子劑量而佈植在基板106的頂表面下方之期望深度。受控的射頻電漿源功率和射頻電漿偏壓功率的結合係解離在製程腔室100中具有足夠動量和期望離子分佈之氣體混合物中的離子。離子經過偏壓並驅動其朝向基板表面,從而以期望的離子濃度、分佈和離基板表面的深度而佈植離子至基板中。
舉例來說,以諸如小於約200W之相對低的射頻偏壓功率,則可獲得相對低的電漿離子能量。具有低離子能量的解離離子可以佈植在距離基板表面約1~約100之間的淺深度。或者,從高射頻偏壓功率(例如,高於約1000W)提供並產生之具有高離子能量的解離離子可以佈植到基板中而至實質上距離基板表面超過100的深度。此外,受控的離子能量和來自所供應之製程氣體之不同類型的離子物種係允許離子佈植在基板106中,以形成期望的元件結構,諸如基板106上之閘極結構和源極/汲極區域。
吾人已觀察到此處在第2、3A至3D圖和第4、5A至5D圖中所述的製程提供優於先前製程之改善的共形性。共形性(conformality)為摻質在一特徵結構定義之所有表面中的佈植,並以共形性比率表示。共形性比率係定義為側壁的摻質劑量(亦即,劑量)對特徵結構之底表面及/或頂表面之摻質劑量的比率。舉例來說,如果結構頂表面之諸如硼的摻質劑量(佈植為垂直於晶圓表面之垂直方向)約為1016原子/cm2,且進入結構側壁的摻質劑量約為7x1015原子/cm2,則共形性比率將約為70%。藉由此處所述的佈植製程,共形性比率可為約20%~約90%。舉例來說,根據此處所述的製程,硼可佈植到約50%~約90%的共形性,且砷可佈植到約20%~約30%的共形性。
參照第2和3A至3D圖,茲敘述一藉由電漿浸沒離子佈植製程而佈植離子至基板中的方法。第2圖繪示一流程圖,其說明一根據本發明之一實施例之用於電漿浸沒離子佈植製程的方法。第3A至3D圖繪示一根據本發明之一實施例之用於電漿浸沒離子佈植製程之方法的概略側視圖。
該方法可在諸如此處之第1A至1B圖所述之製程腔室100的電漿浸沒離子佈植製程腔室或其他適當且適合的腔室中執行。
該方法始於在製程腔室100中提供一基板。在一實施例中,基板可為諸如氧化矽、碳化矽、結晶矽(例如,矽<100>或矽<111>)、應變矽、矽鍺、摻雜或無摻雜的多晶矽、摻雜或無摻雜的矽晶圓、摻雜矽、鍺、砷化鎵、氮化鎵、玻璃和藍寶石的材料。基板可具有不同尺寸,諸如200mm或300mm直徑之晶圓,且可為矩形或正方形的玻璃片(pane)。除非以其他方式提及,否則此處所述的實施例和範例皆在具有300mm直徑的基板上實施。在使用基板形成閘極結構的實施例中,一多晶矽層可設置在一位於基板上的閘極介電層之上。
特徵結構310可如第3A圖所示形成在基板300中。特徵結構可具有一或多個水平表面312和一或多個垂直表面314。基板300可含有欲摻雜的材料(舉例來說,用於p型摻雜的n型材料或用於n型摻雜的p型材料)。基板表面的上表面可含有材料316,該材料316可針對一期望結構而摻雜,或可以為無摻雜,以提供與額外特徵結構310的摻質隔離。
在步驟210中,將一氣體混合物供應至一製程腔室中(諸如第1A圖之製程腔室100),其可提供一用於沉積的材料及/或提供用於一佈植製程的離子物種。氣體混合物可如第1A圖所述般從製程氣源152供應至氣體分配板130或藉由其他適當的裝置供應。
在一實施例中,供應至製程腔室中的氣體混合物含有一反應氣體。反應氣體可提供一用於在基板表面上以及在特徵結構中沉積及/或佈植的摻質材料,其含有諸如來自習用的電漿增強化學氣相沉積製程的硼、鎵、砷、磷和其組合。在一實施例中,可用於沉積一材料層的反應氣體包括B2H6、AsH3、PH3、PF3、BF3、P2H5、GaN、AsF5和其組合。
所沉積之含摻質的材料層340可藉由一等向性(isotropic)或各向異性(anisotropic)製程來沉積。第3B圖說明藉由一各向異性製程的材料沉積,其中材料層340主要形成在基板和基板特徵結構310的水平表面312上。含摻質的材料層340可沉積達約5~約1000的厚度(例如,約50~約100)。含摻質的材料層340可在P3i腔室中藉由一電漿製程(例如,藉由一各向異性電漿環境)而從射頻放電沉積。
反應氣體亦可提供在步驟220欲佈植至基板中的期望離子。欲佈植的離子亦可稱為摻質或摻質物種。舉例來說,反應氣體可提供期望的摻質物種來源(例如,硼、鎵、砷、磷和其組合),其用於在電子元件中形成活性摻質,以產生基板之摻雜區域之所期望的電氣性能及/或物理性質。
在一實施例中,可用於提供一離子物種來源的反應氣體包括B2H6、AsH3、PH3、PF3、BF3、P2H5、GaN、AsF5和其組合。舉例來說,在反應氣體為B2H6氣體的實施例中,B2H6氣體可在佈植製程期間解離,以產生B2H5 +、BH2 +和H+離子形式的離子物種。第3C圖說明藉由一各向異性製程在基板特徵結構300之水平(底部)和垂直表面(側壁)312、314上之離子/摻質350的佈植深度。經佈植的摻質350可藉由一電漿製程(例如,各向異性電漿離子環境)從一P3i腔室的射頻放電而佈植。
含摻質之材料層340的沉積與摻質350的離子佈植可在相同製程中同時並行地執行,或藉由一或多個電漿沉積和電漿離子佈植製程來連續執行。在一諸如第3B至3C圖所示之離子佈植與沉積製程的實施例中,含摻質的材料層340在步驟210沉積,接著,為了下方基板表面的佈植製程,在步驟220以離子/摻質350轟擊該材料層。在另一諸如第3C圖所示之離子佈植與沉積製程的實施例中,在沒有第3B圖所示之製程步驟的情況下,含摻質的材料層340在步驟210沉積,且摻質350在步驟220於相同的製程步驟中同時並行地佈植。兩種製程可在一製程腔室內原位(in situ)執行,或可在不破壞真空的情況下於設置在相同製程工具上的腔室中原位執行,從而允許在基板的單一處理道次期間執行製程。
在本發明之一實施例中,沉積材料與佈植離子具有相同元素(例如,基板表面中的硼離子和其表面上的硼沉積層)。或者,離子、摻質物種,和沉積材料、沉積物種具有不同元素(例如,硼作為摻質物種,且矽烷作為沉積物種)。
在步驟220,執行一離子佈植製程,以將由氣體混合物產生的離子佈植至基板中。施加一射頻源功率,以從製程腔室中的氣體混合物產生電漿。在任何氣體混合物的流速變化期間,電漿會連續產生,以解離氣體混合物為離子物種並將之佈植到基板中。一射頻偏壓功率可與射頻源功率一起施加,以解離並驅動來自氣體混合物之解離的離子物種朝向並進入一離基板表面的期望深度中。施加至製程腔室的射頻源與偏壓功率可控制在一期望的能量層級,從而允許離子物種解離並以一期望劑量與深度而摻雜至基板中。在上述製程之一實施例中,離子(亦稱為摻質)以約5x1014原子/cm2至約5x1015原子/cm2之範圍中的劑量而佈植到小於100Å的深度。離子佈植製程可導致摻質材料的沉積。摻質的濃度是以原子/cm3表示,其可從摻質的劑量來計算。
在製程之一實施例中,離子佈植是如第3A和3C圖所示般以一受控沉積在一處理步驟中執行。對這一類沉積和佈植製程而言,源射頻功率可維持在約100瓦特和約5000瓦特之間。偏壓射頻功率可在約100伏特和約15000伏特間的射頻電壓下維持在約100瓦特和約10000瓦特之間。腔室壓力可維持在約1mTorr和約500mTorr之間。基板溫度可維持在約10℃和約500℃之間。
在另一實施例中,供應至製程腔室中的氣體混合物可含有一惰性氣體。適當之惰性氣體的範例包括氮、氬、氦、氙和氪等。製程腔室中的惰性氣體促進氣體混合物中的離子轟擊,從而有效地增加製程氣體碰撞的可能性,並導致減少的離子物種重組。惰性氣體可以約10sccm和約2000sccm之間(例如,約50sccm和約500sccm之間)的速度流入製程腔室中。
一並行之沉積與佈植製程的實施例包含以下步驟:以約10~約1000sccm(例如,約50sccm~約100sccm)的流速提供諸如二硼烷(B2H6)或三氫化砷(AsH3)的反應氣體至製程腔室中;以約200~約10000伏特(V)(例如,約500V~約1500V)的電壓施加一偏壓;維持約1mTorr~約100mTorr(例如,約7mTorr~約15mTorr)的腔室壓力;維持約15℃~約500℃(例如,約25℃~約45℃)的晶圓吸座(chuck)溫度,其中佈植製程係在約100W~約2000W(例如,約200W~約300W)之源功率而持續約1秒~約60秒(例如,約10秒~約30秒)。
這一類製程的一個範例包含以下步驟:以約50sccm的流速提供二硼烷(B2H6)至製程腔室中;以約1000V的電壓施加一偏壓;維持約15mTorr的腔室壓力;維持約25℃的晶圓吸座溫度,其中佈植製程之源功率為約200W並持續約20秒。針對該製程觀察到約70%的共形性比率。上述製程亦可用於沉積含摻質的材料層340和佈植該摻質350兩者。
吾人觀察到所沉積的材料層係各向異性地沉積至基板特徵結構之一水平部分中,而非至基板特徵結構的側壁中,且吾人觀察到從氣體混合物解離的離子係等向性地佈植到基板特徵結構之一水平部分中以及進入基板特徵結構的垂直部分(側壁),以提供改善的共形佈植。咸信以沉積材料層佈植的摻質係佈植到一更為受限的深度,從而允許以特徵結構側壁中之佈植的摻質來改善共形性。或者,含摻質的材料層340可等向性地沉積在特徵結構的表面上。
如第3D圖所示,在步驟230,一蝕刻製程可用於移除在基板特徵結構之水平部分上之部分或全部的含摻質之材料層340的沉積,或替代地移除某些佈植的摻質,同時保留住佈植在基板特徵結構之水平部分和垂直部分中的離子。蝕刻製程可為各向異性的蝕刻製程。不過,諸如當含摻質的材料層340沉積在特徵結構定義的垂直表面(側壁)314上時,可使用等向性蝕刻製程。蝕刻製程可在相同腔室中與此處所述的沉積及/或佈植製程一起原位執行,或在不破化真空的情況下於配置在相同製程工具上的腔室中原位執行,從而允許在基板的單一處理道次期間執行製程。
適當的蝕刻氣體包括含鹵素的化合物。蝕刻化合物的範例包括NF3和CF4。氫氣及/或惰性氣體可包含在蝕刻氣體中。或者,氫電漿製程可用於移除沉積的材料層。在另一替代的實施例中,一惰性氣體的濺射電漿可用於移除沉積的材料層。
一蝕刻製程的實施例包含以下步驟:以約25~約1000sccm(例如,約50~約100sccm)的流速提供一諸如三氟化氮(NF3)的蝕刻氣體至製程腔室中;以約10~約1000sccm(例如,約100~約200sccm)的流速提供諸如氬氣(Ar)的惰性氣體至製程腔室中;維持約7mTorr~約100mTorr(例如,約7mTorr~約15mTorr)的腔室壓力;維持約15℃~約90℃(例如,約25℃~約35℃)的晶圓吸座溫度;以及施加約100W~約2000W(例如,約200W~約250W)的源功率。
這一類蝕刻製程之一範例包含以下步驟:以約200sccm的流速提供氫(H2)至製程腔室中;維持約15mTorr的腔室壓力;維持約25℃的晶圓吸座溫度;以及施加約500W的源功率。
參照第2圖,在步驟240,操作210~230可以一或多個循序動作而重複或循環地執行,以提供期望的離子佈植結果。操作210和220可在一循環期間同時並行地執行。操作210至230可重複1至約20個循環(例如,約3至約5個循環)。
參照第4和5A至5D圖,茲敘述一藉由電漿浸沒離子佈植製程而佈植離子至基板中的方法。第4圖繪示一流程圖,其說明一根據本發明之另一實施例之用於電漿浸沒離子佈植製程的方法。第5A至5D圖繪示一根據本發明之另一實施例之用於電漿浸沒離子佈植製程之方法的概略側視圖。
該方法可在諸如第1A至1B圖所述之製程腔室100的電漿浸沒離子佈植製程腔室或其他適當且適合的腔室中執行。
該方法始於在製程腔室中提供一基板。在一實施例中,基板500可為諸如氧化矽、碳化矽、結晶矽(例如,矽<100>或矽<111>)、應變矽、矽鍺、摻雜或無摻雜的多晶矽、摻雜或無摻雜的矽晶圓、摻雜矽、鍺、砷化鎵、氮化鎵、玻璃和藍寶石的材料。基板可具有不同尺寸,諸如200mm或300mm直徑之晶圓,且可為矩形或正方形的玻璃片(pane)。除非以其他方式提及,否則此處所述的實施例和範例皆在具有300mm直徑的基板上實施。在使用基板形成閘極結構的實施例中,一多晶矽層可配置在一位於基板上的閘極介電層之上。
特徵結構定義510可如第5A圖所示般形成在基板500中。特徵結構可具有一或多個水平表面512和一或多個垂直表面514。基板500可含有欲摻雜的材料(舉例來說,用於p型摻雜的n型材料或用於n型摻雜的p型材料)。基板表面的上表面可含有材料516,其可針對一期望結構而摻雜,或可以為無摻雜,以提供與額外特徵結構510的摻質隔離。
在步驟410,供應一氣體混合至製程腔室中。氣體混合物可提供一用於沉積的材料及/或提供用於一佈植製程的離子物種。氣體混合物可如第1A圖所述般從製程氣源152供應至氣體分配板130或藉由其他適當的裝置供應。
在一實施例中,供應至製程腔室100中的氣體混合物含有一反應氣體。反應氣體可提供一用於在基板表面上沉積的材料,其包含諸如來自習用的電漿增強化學氣相沉積製程的硼、鎵、砷和其組合。在一實施例中,可用於沉積一材料層的反應氣體包含B2H6、AsH3、PH3、PF3、BF3、P2H5、GaN、AsF5和其組合。
所沉積的材料層540可藉由一等向性或各向異性製程來沉積。第5B圖說明藉由一各向異性製程的材料沉積,其中材料主要形成在基板和基板特徵結構定義510的水平表面512上。材料540可沉積達約5~約1000的厚度(例如,約50~約100)。所沉積的材料540可藉由一電漿製程(例如,一等向性電漿環境)從P3i腔室的射頻放電而沉積。
反應氣體亦可提供欲佈植到基板中所期望的摻質/離子。舉例來說,反應氣體可提供期望的離子物種來源(例如,硼、磷、鎵、砷等),其用於在電子元件中形成活性摻質,以產生基板之摻雜區域的期望電氣性能及/或物理性質。
在一實施例中,可用於提供一離子物種來源的反應氣體包含B2H6、AsH3、PH3、PF3、BF3、P2H5、GaN、AsF5和其組合。舉例來說,在反應氣體為B2H6氣體的實施例中,B2H6氣體可在佈植製程期間解離,以產生BH2+、BH2 +和H+離子形式的離子物種。
第5B圖說明一具有摻質550之佈植的實施例,其在水平表面512中具有沉積的含摻質材料540。或者,對含摻質材料540的沉積而言,摻質佈植可不發生。在一進一步的替代實施例中,摻質可佈植在特徵結構定義510的垂直表面(側壁)514中。第5C圖說明在此處所述的摻質再分配製程之後,離子/摻質550在基板500之水平和垂直表面512、514上的佈植深度。離子佈植製程可為等向性製程或各向異性製程,其中等向性對當前製程而言是較佳的。材料沉積製程可為等向性製程或各向異性製程,其中各向異性對當前製程而言是較佳的。
含摻質材料540的沉積與摻質550的離子佈植可在相同製程中同時執行,或藉由一或多個電漿沉積和電漿離子佈植製程來連續執行。
在一離子佈植與沉積製程的實施例中,結合第5B圖所示的操作410和420,而沉積含摻質材料540,並在相同製程中佈植摻質550,且在步驟430,含摻質材料540、摻質550和其組合如第5C圖所示般藉由諸如濺射而再分配,以再沉積含摻質材料,並在特徵結構定義的側壁中佈植摻質(或進一步地佈植摻質)。在這一類製程中,含摻質材料540和摻質550僅形成在特徵結構定義510的水平表面上。在離子佈植與沉積製程的另一實施例中,製程使用替代性操作420,其中,係沉積含摻質材料540,並接著在循序製程中佈植摻質550,且藉由諸如濺射而再分配材料層和摻質,以再沉積含摻質材料,並在特徵結構定義的側壁中佈植摻質(或進一步地佈植摻質)。
在離子佈植與沉積製程的另一實施例中,含摻質材料540在步驟410沉積,並且在步驟420進行佈植或不進行佈植,及材料層在步驟430諸如藉由濺射而再分配,以再分配含摻質材料,並在特徵結構定義的側壁中佈植摻質。含摻質材料與再分配之含摻質材料接著可從特徵結構定義移除。已觀察到這一類製程的共形性比率為約50%~約90%。
在無或有沿垂直及/或水平方向之最小佈植的情況下,含摻質材料540係等向性地沉積。在沉積製程期間,任何摻質佈植亦可在步驟430再分配。在本發明之一實施例中,沉積材料與佈植離子為相同元素(例如,基板表面中的硼離子和其表面上的硼沉積層)。
沉積與離子佈植兩種製程可在一製程腔室內原位執行,或可在不破壞真空的情況下於配置在相同製程工具上的腔室中原位執行,從而允許在基板的單一處理道次期間執行製程。
含摻質材料540的沉積以及任何在這一類製程中的佈植可藉由產生一氣體混合物的電漿來執行。施加一射頻源功率,以從製程腔室中的氣體混合物產生電漿。電漿在所供應之氣體混合物的比率變化期間連續產生,以解離氣體混合物來沉積一材料層,且亦可產生離子物種並將之佈植到基板中。一射頻偏壓功率可與射頻源功率一起施加,以解離並驅動來自氣體混合物之解離的摻質物種朝向並進入一離基板表面的期望深度中。施加至製程腔室的射頻源與偏壓功率可控制在一期望的能量層級,從而允許摻質物種解離,並以一期望的材料厚度沉積在基板上。在本發明之一實施例中,含摻質材料540可藉由諸如等向性電漿環境的電漿製程而從電漿腔室的射頻放電沉積達約5Å~約1000Å(例如,約50Å~約100Å)的厚度,且如果執行任何佈植,則摻質可採約5x1014原子/cm2至約5x1015原子/cm2之範圍內的劑量而佈植至小於100的深度。
在製程之一實施例中,離子佈植是如第5B圖所示般以一受控沉積在一處理步驟中執行。對這一類沉積和佈植製程而言,源射頻功率可維持在約100瓦特和約5000瓦特之間。偏壓射頻功率可在約100伏特和約15000伏特間的射頻電壓下維持在約100瓦特和約10000瓦特之間。腔室壓力可維持在約1mTorr和約500mTorr之間。基板溫度可維持在約10℃和約500℃之間。
在另一實施例中,供應至製程腔室中的氣體混合物可包含一惰性氣體。適當之惰性氣體的範例包括氮、氬、氦、氙和氪等。製程腔室中的惰性氣體促進氣體混合物中的離子轟擊,從而有效地增加製程氣體碰撞的可能性,並導致減少的離子物種重組。惰性氣體可以約10sccm和約2000sccm之間(例如,約50sccm和約500sccm之間)的速度流入製程腔室。
一沉積(與佈植)製程的實施例包含以下步驟:以約10~約1000sccm(例如,約50sccm~約100sccm)的流速提供諸如二硼烷(B2H6)或三氫化砷(AsH3)的反應氣體至製程腔室中;以約200~約10000伏特(V)(例如,約500V~約1500V)的電壓施加一偏壓;維持約1mTorr~約100mTorr(例如,約7mTorr~約25mTorr)的腔室壓力;維持約15℃~約500℃(例如,約25℃~約45℃)的晶圓吸座溫度;其中佈植製程係在約100W~約2000W(例如,約200W~約300W)之源功率而持續約1秒~約60秒(例如,約10秒~約30秒)。
這一類製程的一個範例包含以下步驟:以約100sccm的流速提供二硼烷(B2H6)至製程腔室中;以約1000V的電壓施加一偏壓;維持約15mTorr的腔室壓力;維持約25℃的腔室溫度;其中佈植製程係在約200W之源功率而持續約30秒。共形性比率可約為70%。
沉積的材料層和從氣體混合物解離的離子傾向於主要沉積以及佈植在基板特徵結構的水平部分中,而非進入基板特徵結構的側壁中。隨著解離離子在腔室中繼續增加,佈植到結構/溝槽底部中的離子可達到一飽和層級,而結構及/或溝槽的側壁仍可不具有期望的佈植離子量。連續供應更大量的離子至腔室中可導致不想要的沉積積聚在基板表面的底部上,而非增加佈植到結構/溝槽之側壁中的離子劑量,從而是離子濃度。
沉積材料與佈植離子540可從基板特徵結構的水平表面再分配至基板特徵結構的垂直表面。含摻質材料540和摻質550的再分配可藉由諸如再濺射製程、氬濺射製程或其組合來實現。再分配之含摻質的材料560可在基板特徵結構定義510的垂直表面上沉積達小於100(例如,1~50厚)的深度,且摻質和再分配的摻質可以約5x1014原子/cm2至約5x1015原子/cm2之範圍內的劑量而佈植至小於100的深度。在移除含摻質材料540和再分配之含摻質的材料560之後,從再分配開始,共形性比率可為約70%~約90%。
一再濺射製程的實施例包含以下步驟:以約10~約1000sccm(例如,約100sccm~約200sccm)的流速提供一濺射惰性氣體以及選擇性地提供氫氣至製程腔室中;以約200~約7,000伏特(V)(例如,約500V~約1,000V)的電壓施加一偏壓;維持約7mTorr~約100mTorr(例如,約10mTorr~約15mTorr)的腔室壓力;維持約15℃~約90℃(例如,約25℃~約45℃)的晶圓吸座溫度;約100W~約5,000W(例如,約200W~約300W)的源功率;約5秒~約50秒(例如,約10秒~約20秒)的步驟持續時間。再濺射或再沉積的材料可沉積或佈植達100Å的深度。共形性比率可為約70%~約90%。
這一類再濺射製程的一個範例包含以下步驟:以約200sccm的流速提供氫至製程腔室中;以約1000V的電壓施加一偏壓;維持約7mTorr的腔室壓力;維持約25℃的晶圓溫度、約200W的電源、約10秒的持續時間。再沉積的材料可沉積達100Å的深度。共形性比率可為約80%。
再分配製程可與沉積及/或佈植製程一起在一製程腔室(例如,P3i腔室)內原位執行,或可在不破壞真空的情況下於配置在相同製程工具上的腔室中原位執行,從而允許在基板的單一處理道次期間執行製程。
如第5D圖所示,在步驟440,於再分配製程之後,一蝕刻製程可用於移除基板特徵結構之水平部分上之部分或全部的含摻質材料540以及再分配的含摻質材料560,或替代地移除某些離子,同時保留住佈植在基板特徵結構之水平部分和垂直部分中的離子。蝕刻製程可為一等向性製程,以從水平表面移除比垂直表面更多的材料。蝕刻製程可在不破壞真空的情況下於配置在相同製程工具上的腔室中與此處所述之沉積及/或佈植及/或再分配製程一起原位執行,從而允許在基板的單一處理道次期間執行製程。
適當的蝕刻氣體包括含鹵素的化合物。蝕刻化合物的範例包括NF3、氟碳化合物(fluorocarbon)和其組合。氫氣及/或惰性氣體可包含在蝕刻氣體中。或者,一氫電漿製程可用於移除沉積的材料層。在另一替代的實施例中,一惰性氣體的濺射電漿可用於移除沉積的材料層。
一蝕刻製程的實施例包含以下步驟:以約25~約1000sccm(例如,約100~約200sccm)的流速提供一諸如三氟化氮(NF3)的蝕刻氣體至製程腔室中;或以約10~約1000sccm(例如,約100~約200sccm)的流速提供氬氣(Ar)至製程腔室中;維持約5mTorr~約200mTorr(例如,約10mTorr~約20mTorr)的腔室壓力;維持約15℃~約90℃(例如,約25℃~約35℃)的晶圓溫度;以及施加約100W~約2000W(例如,約200W~約300W)的源電漿。
一蝕刻製程的範例包含以下步驟:以約100sccm的流速提供氫氣至製程腔室中;維持約15mTorr的腔室壓力;維持約25℃的腔室溫度;以及施加約500W的源功率。
參照第4圖,操作410至440可以一或多個循序動作在步驟450重複或循環地執行,以提供期望的離子佈植結果。操作410和420可在一循環期間同時執行。操作410至440可重複1至約20個循環(例如,約3至約5個循環)。
因此,茲提供藉由一電漿浸沒離子佈植製程而佈植離子到一基板中的方法。該改善方法有利地佈植期望的摻質量,以在基板表面上形成期望的佈植輪廓,從而在基板各處提供均勻的摻雜離子劑量,並在基板上形成具有期望之電氣性能的電子元件。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧製程腔室
102‧‧‧腔室主體
104‧‧‧製程區域
106...基板
122...側壁
124...底部
126...頂部
128...基板支撐組件
130...氣體分配板
132...泵送埠
134...真空幫浦
136...節流閥
140'...外部重入導管
140...外部重入導管
140a'...第一端
140a...第一端
140b'...第二端
140b...第二端
142'...磁導性環形磁芯
142...磁導性環形磁芯
144'...線圈
144...線圈
146'...射頻電漿源功率來源
146...射頻電漿源功率來源
148'...元件
148...元件
150'...絕緣環形圈
150...絕緣環形圈
152...氣源
154...射頻電漿偏壓功率產生器
156...元件
190...電漿源
192...開口
194...開口
196...開口
198...開口
210...步驟/操作
220...步驟/操作
230...步驟/操作
240...步驟/操作
300...基板
310...特徵結構
312...水平表面
314...垂直表面/側壁
316...材料
340...含摻質的材料層
350...摻質
410...步驟/操作
420...步驟/操作
430...步驟/操作
440...步驟/操作
450...步驟/操作
500...基板
510...特徵結構(定義)
512...水平表面
514...垂直表面
516...材料
520...沉積的材料層
540...含摻質材料
550...摻質
560...再分配的含摻質材料
為讓本發明之上述特徵更明顯易懂,可配合參考實施例說明,其部分乃繪示如附圖式。須注意的是,雖然所附圖式揭露本發明特定實施例,但其並非用以限定本發明之精神與範圍,任何熟習此技藝者,當可作各種之更動與潤飾而得等效實施例。
第1A至1B圖繪示一適於實行本發明之電漿浸沒離子佈植工具之一實施例;第2圖繪示一流程圖,其說明一根據本發明之一實施例之用於電漿浸沒離子佈植製程的方法;第3A至3D圖繪示一根據本發明之一實施例之用於電漿浸沒離子佈植製程之方法的概略側視圖;第4圖繪示一流程圖,其說明一根據本發明之另一實施例之用於電漿浸沒離子佈植製程的方法;第5A至5D圖繪示一根據本發明之另一實施例之用於電漿浸沒離子佈植製程之方法的概略側視圖。
為便於了解,圖式中相同的元件符號表示相同的元件。可考量某一實施例採用的元件當不需特別詳述而可應用到其他實施例。
須注意的是,雖然所附圖式揭露本發明特定實施例,但其並非用以限定本發明之精神與範圍,任何熟習此技藝者,當可作各種之更動與潤飾而得等效實施例。
210...步驟/操作
220...步驟/操作
230...步驟/操作
240...步驟/操作

Claims (18)

  1. 一種藉由一電漿浸沒離子佈植製程而佈植離子到一基板中的方法,該方法包含以下步驟:提供一基板至一製程腔室中,該基板包括具有一或多個形成在其中之特徵結構(feature)的一基板表面,且每一特徵結構具有一或多個水平表面和一或多個垂直表面;從一包含一反應氣體的氣體混合物產生一電漿;藉由一等向性(isotropic)製程而將來自一電漿的離子佈植到該基板中、到至少一水平表面中與到至少一垂直表面中;以及然後藉由一各向異性(anisotropic)製程而蝕刻該基板表面與該至少一水平表面,其中該方法更包含以下步驟:在該基板表面上與該基板表面的該一或多個特徵結構的至少一水平表面上沉積一材料層。
  2. 如申請專利範圍第1項所述之方法,其中該反應氣體包含一選自由下列所構成之群組的氣體:一含硼氣體、一含砷氣體、一含磷氣體或其任何組合。
  3. 如申請專利範圍第2項所述之方法,其中該反應氣體包含一選自由下列所構成之群組的氣體:B2H6、AsH3、PH3與其組合。
  4. 如申請專利範圍第1項所述之方法,其中該蝕刻該基板表面之步驟包含:提供一選自一含鹵素氣體的蝕刻氣體;以及從該含鹵素氣體產生一電漿。
  5. 如申請專利範圍第4項所述之方法,其中該蝕刻氣體更包含一惰性氣體或氫氣。
  6. 如申請專利範圍第1項所述之方法,其中該將來自該電漿的離子佈植之步驟以及該蝕刻該基板表面之步驟係在一或多個循環中循序執行。
  7. 如申請專利範圍第1項所述之方法,更包含以下步驟:在該基板表面上以及在該基板表面之該一或多個特徵結構的至少一水平表面上沉積一材料層。
  8. 如申請專利範圍第1項所述之方法,其中該些離子係佈植達一小於100Å的深度。
  9. 一種藉由一電漿浸沒離子佈植製程而佈植離子到一基板中的方法,該方法包含以下步驟:提供一基板至一製程腔室中,該基板包括一具有一或多個形成在其中之特徵結構的基板表面,且每一特徵 結構具有一或多個水平表面和一或多個垂直表面;從一包含適於產生離子之一反應氣體的氣體混合物產生一電漿;在該基板表面上以及在至少一基板特徵結構的至少一水平表面上而從該電漿沉積一材料層;藉由一等向性製程而將來自該電漿的離子佈植至該至少一基板特徵結構的至少一水平表面與至少一垂直表面中;從至少一水平表面濺射一部分的該材料層、一部分的該些佈植離子或其組合至至少一垂直表面;以及藉由一等向性製程而蝕刻該基板表面與該一或多個水平表面和該一或多個垂直表面。
  10. 如申請專利範圍第9項所述之方法,其中該濺射該佈植離子之步驟包含暴露該基板表面至一惰性氣體電漿。
  11. 如申請專利範圍第9項所述之方法,其中該反應氣體包含一選自由下列所構成之群組的氣體:一含硼氣體、一含砷氣體、一含磷氣體與其組合。
  12. 如申請專利範圍第11項所述之方法,其中該反應氣體包含一選自由下列所構成之群組的氣體:B2H6、AsH3、PH3與其組合。
  13. 一種藉由一電漿浸沒離子佈植製程而佈植離子到一基板中的方法,該方法包含以下步驟:提供一基板至一製程腔室中,該基板包括具有一或多個形成在其中之特徵結構(feature)的一基板表面,且每一特徵結構具有一或多個水平表面和一或多個垂直表面;藉由一等向性(isotropic)製程而將來自一電漿的離子佈植到該基板中、到至少一水平表面中與到至少一垂直表面中;以及然後藉由一各向異性(anisotropic)製程而蝕刻該基板表面與該至少一水平表面,其中該蝕刻該至少一水平表面之步驟包含:提供一選自一含鹵素氣體的蝕刻氣體;以及從該含鹵素氣體產生一電漿。
  14. 如申請專利範圍第13項所述之方法,其中該蝕刻氣體更包含一惰性氣體或氫氣。
  15. 如申請專利範圍第9項所述之方法,其中該將來自該電漿的離子佈植之步驟、該濺射該些佈植離子之步驟以及該蝕刻該至少一水平表面之步驟係在一或多個循環中循序執行。
  16. 如申請專利範圍第9項所述之方法,其中該在該基板表面上從該氣體混合物沉積一材料之步驟以及該藉由一等向性製程而將來自該電漿的離子佈植至該基板中之步驟係並行地(concurrently)執行。
  17. 如申請專利範圍第9項所述之方法,其中該些離子係佈植達一小於100Å的深度。
  18. 一種藉由一電漿浸沒離子佈植製程而佈植離子到一基板中的方法,該方法包含以下步驟:提供一基板至一製程腔室中,該基板包括具有一或多個形成在其中之特徵結構的一基板表面,且每一特徵結構具有一或多個水平表面和一或多個垂直表面;在該基板表面上以及在該基板特徵結構的至少一水平表面上沉積一材料層;從一包含一適於產生離子之反應氣體的氣體混合物產生一電漿;藉由一等向性製程而將來自該電漿的離子佈植到該基板中以及到至少一水平表面中與到至少一垂直表面中;以及然後藉由一各向異性製程而蝕刻在該基板表面與該至少一水平表面上的該材料層。
TW098136950A 2008-10-31 2009-10-30 改善p3i腔室中共形摻雜之方法 TWI524391B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11047508P 2008-10-31 2008-10-31
US12/606,877 US8129261B2 (en) 2008-10-31 2009-10-27 Conformal doping in P3I chamber

Publications (2)

Publication Number Publication Date
TW201025428A TW201025428A (en) 2010-07-01
TWI524391B true TWI524391B (zh) 2016-03-01

Family

ID=42129525

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098136950A TWI524391B (zh) 2008-10-31 2009-10-30 改善p3i腔室中共形摻雜之方法

Country Status (6)

Country Link
US (1) US8129261B2 (zh)
JP (1) JP5558480B2 (zh)
KR (1) KR101626565B1 (zh)
CN (1) CN102203912B (zh)
TW (1) TWI524391B (zh)
WO (1) WO2010051266A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395132B2 (en) 2007-06-25 2013-03-12 International Rectifier Corporation Ion implanting while growing a III-nitride layer
US9218991B2 (en) 2007-06-25 2015-12-22 Infineon Technologies Americas Corp. Ion implantation at high temperature surface equilibrium conditions
CN103377888A (zh) * 2012-04-13 2013-10-30 南亚科技股份有限公司 掺杂区的制作方法
US20130288469A1 (en) * 2012-04-27 2013-10-31 Applied Materials, Inc. Methods and apparatus for implanting a dopant material
EP2765596B1 (en) * 2013-02-12 2018-07-11 Infineon Technologies Americas Corp. Ion implantation at high temperature surface equilibrium conditions
WO2016003602A1 (en) * 2014-07-03 2016-01-07 Applied Materials, Inc. Method and apparatus for selective deposition
WO2017106089A1 (en) * 2015-12-18 2017-06-22 Applied Materials, Inc. Cleaning method
US11761080B2 (en) 2021-01-05 2023-09-19 Applied Materials, Inc. Method for processing a substrate by oscillating a boundary layer of the flow of one or more process gases over a surface of a substrate and systems for processing a substrate using the method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US759521A (en) * 1903-06-01 1904-05-10 Archie G Hohenstein Steam-boiler.
JPS62198124A (ja) * 1986-02-26 1987-09-01 Mitsubishi Electric Corp 半導体装置の製造方法
US4728617A (en) * 1986-11-04 1988-03-01 Intel Corporation Method of fabricating a MOSFET with graded source and drain regions
JPS63200528A (ja) * 1987-02-17 1988-08-18 Toshiba Corp 半導体装置の製造方法
JPS6430224A (en) * 1987-07-27 1989-02-01 Matsushita Electric Ind Co Ltd Plasma processing method
JPH01143254A (ja) * 1987-11-28 1989-06-05 Mitsubishi Electric Corp 半導体記憶装置
JPH01303718A (ja) * 1988-06-01 1989-12-07 Hitachi Ltd 半導体への不純物導入方法
JPH02159028A (ja) * 1988-12-13 1990-06-19 Matsushita Electric Ind Co Ltd プラズマによる固体表面付着物の除去方法
IT1225636B (it) * 1988-12-15 1990-11-22 Sgs Thomson Microelectronics Metodo di scavo con profilo di fondo arrotondato per strutture di isolamento incassate nel silicio
US5801082A (en) * 1997-08-18 1998-09-01 Vanguard International Semiconductor Corporation Method for making improved shallow trench isolation with dielectric studs for semiconductor integrated circuits
JP2001267326A (ja) * 2000-03-14 2001-09-28 Nec Yamagata Ltd 半導体装置及びその製造方法
US6312999B1 (en) * 2001-03-29 2001-11-06 Chartered Semiconductor Manufacturing Ltd. Method for forming PLDD structure with minimized lateral dopant diffusion
JP2005260071A (ja) * 2004-03-12 2005-09-22 Sharp Corp 半導体記憶装置の製造方法
US20050287307A1 (en) * 2004-06-23 2005-12-29 Varian Semiconductor Equipment Associates, Inc. Etch and deposition control for plasma implantation
US7144673B2 (en) * 2004-10-21 2006-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Effective photoresist stripping process for high dosage and high energy ion implantation
US7314804B2 (en) * 2005-01-04 2008-01-01 Intel Corporation Plasma implantation of impurities in junction region recesses
KR100761829B1 (ko) * 2005-12-15 2007-09-28 삼성전자주식회사 반도체 소자, 시모스 이미지 센서, 반도체 소자의 제조방법및 시모스 이미지 센서의 제조방법
KR100683867B1 (ko) * 2006-02-09 2007-02-15 삼성전자주식회사 반도체 소자 및 그 형성 방법
US7732309B2 (en) * 2006-12-08 2010-06-08 Applied Materials, Inc. Plasma immersed ion implantation process
KR100890256B1 (ko) * 2007-05-29 2009-03-24 삼성전자주식회사 리세스 채널 영역을 갖는 트랜지스터를 채택하는 반도체소자 및 그 제조 방법

Also Published As

Publication number Publication date
US8129261B2 (en) 2012-03-06
TW201025428A (en) 2010-07-01
CN102203912A (zh) 2011-09-28
US20100112793A1 (en) 2010-05-06
WO2010051266A2 (en) 2010-05-06
CN102203912B (zh) 2013-11-13
JP2012507866A (ja) 2012-03-29
KR20110091722A (ko) 2011-08-12
JP5558480B2 (ja) 2014-07-23
KR101626565B1 (ko) 2016-06-01
WO2010051266A3 (en) 2010-07-29

Similar Documents

Publication Publication Date Title
JP6629312B2 (ja) 選択的堆積のための方法及び装置
TWI524391B (zh) 改善p3i腔室中共形摻雜之方法
US9911594B2 (en) Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3D structure semiconductor applications
US8501605B2 (en) Methods and apparatus for conformal doping
US8273624B2 (en) Plasma immersed ion implantation process using balanced etch-deposition process
US7989329B2 (en) Removal of surface dopants from a substrate
TWI665735B (zh) 針對半導體元件應用之先進3d特徵的製造所用之轉換製程
US8288257B2 (en) Doping profile modification in P3I process
US20120302048A1 (en) Pre or post-implant plasma treatment for plasma immersed ion implantation process

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees