JPS62198124A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62198124A
JPS62198124A JP4128486A JP4128486A JPS62198124A JP S62198124 A JPS62198124 A JP S62198124A JP 4128486 A JP4128486 A JP 4128486A JP 4128486 A JP4128486 A JP 4128486A JP S62198124 A JPS62198124 A JP S62198124A
Authority
JP
Japan
Prior art keywords
impurity
groove
layer
inert gas
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4128486A
Other languages
English (en)
Inventor
Ikuo Ogawa
育夫 小河
Natsuo Ajika
夏夫 味香
Masato Fujinaga
藤永 正人
Kunihiro Hosono
邦博 細野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4128486A priority Critical patent/JPS62198124A/ja
Publication of JPS62198124A publication Critical patent/JPS62198124A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明け、半導体装置の製造方法に関し、特に大規模
集積回路(VLSI )装置における溝堀り構造のキャ
パシタの形峻方法に関するものである。
〔従来の技術〕
第3閏に、従来知られている溝堀り構造のキャパシタを
有した半導体装置の断面図を示す。閏において、(1)
はシリコン基板からなる半導体層、(6)は絶縁膜、(
41は不純物拡散層、(7)はシリコン基板filの主
面に投けられた溝である。
次に第4喝を用いて、予来の溝堀り構造のキャパシタを
有した半導体装置の形散方法について説明する。
マず、シリコン基板(1)上にエツチング時のマスクと
なるや化膜(またFiQ化膜)(21を彩成し〔傷4 
Q (al l 、写真製版・エツチング技術を用いて
溝(7)となる部分の酸化膜(または窒化膜)(2)を
除去する〔第4図(b)〕。次に溝となる部分のシリコ
ン基板(1)ヲ反応性イオンエツチングにより除去し〔
箸4図(a)〕、その後、不純物拡散層(41の形成を
必要とする部分の酸化膜(または窒化膜)(2)を除去
し〔第4図(d) 〕、ffi相拡散法全拡散て不純物
拡散層(4)を形成する〔第41′ζ(e]〕、最後に
酸化膜(または窒化膜)(2)によるマスクを除去し〔
第4図(f)〕、絶縁層(5)を形成しl[4−(g)
 1 、その後、金属′成極(6)を形成する〔第4図
(h)〕。
〔発明が解決しようとする問題点〕
従来の半導体装置の製造方法は以上のようであり、溝(
7)側面への不純物拡散層+41の形故においては、気
相拡散法(またけ固相拡散法)を用いて行なわれていた
ので、不純物拡散@(41の濃度制御が喋しく、再現性
のよい不純物拡散層(41の形成が困難であるという問
題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、溝側面部へ制御性のよい不純物拡散層を開校
することを目的とする。
C間精点を解決するための手段〕 この発明に係る半導体装置の製造方法は、半導体層の一
主面に選択的に溝を形成した後、この溝の底部に不純物
堆積層を形成し、この不純物堆積層を不活性ガスのイオ
ンを衝突させて不純物堆積層を構成する粒子を溝の側面
に付着させ、しかる後、熱処理を施して半導体層の溝の
側面及び底面に不純物堆81祠内の不純物を拡散して不
純物拡散領域を形成するようにしたものである。
〔作用〕
この発明における半導体装置の製造方法は、不純物拡散
層の不純物濃度が溝底部に一端形成される不純物堆積層
中の不純物濃度及び不純物堆積層の量と、不活性ガスの
イオンの衝突の力の制御とによって容易に制御すること
ができる。また、溝底部の上記不純物堆積層に不活性ガ
スのイオンを衝突させて溝の側面に不純物堆積層を付着
する方法、すなわちスパッタリングは、スパッタ堆積現
象と上部からのスパッタ作用により溝側面部では均一性
の高い堆積層が形成できる。
〔実施例〕
第1閏はこの発明をVLS Iのキャパシタに適用した
場合Kbける製造方法を製造工程順に示したものである
。以下、この発明の一実権例を図について説明する。
まず、@1図(、りに示すように、シリコン基板からな
る半導体Hfnの一主面上にエツチング時のマスクとな
る酸化膜またはシリコン窃化膜(2)を形成し、写真製
版・エツチング技術(R,1,1,)を用いて、溝(7
)となる部分の酸化膜(または窒化膜)(21を除去す
る〔第1図(b) ] o次に第1)’l(→に示すよ
うに溝部(7)のシリコン基板1)+を反応性イオンエ
ツチングした後、第1図(d)に示すように不純物拡散
FPJ+31形暇に必要なリン・ボロ7などの不純物を
含むシリコンガラス、またはボリン、リコンからなる不
純物堆W! 1413+をCl)法によって溝(7)の
底部に推量させる。その後、第1図(s)に示すように
不活性ガスのイオンを溝(7)の底部に形成された不純
物堆RM (3)に衝突させる、いわゆるスパッタリン
グをし、溝(7)側面部へ不純物を含む不純物堆積層(
3)を付着させる。最後に第1)ffl (f)に示す
ように熱処理によって不純物堆l’t 層(3+内の不
純物を拡散させ、溝(7)の底部と側面部へ不純物拡散
層(4)を形成する。
以上の製造方法によりば、不純物拡散層(41の不純物
濃度が、溝(7)の底部に一端形成される不純物堆1!
 腸1B+中の不純物75度及び不純物堆積層(3★の
量と、スパッタ収率とによって容易に制御でき、また、
例えば固相拡散を用いた不純物拡散形成においては、不
純物元素を含む不純物堆81層(31を形成した場合に
は第2図(cl 、 @ 2図(blに示すような形状
の不純物堆81層(31が形成されるが、本発明におけ
るスパッタ法を用いれば、スパッタ堆積現象と上部から
のスパッタ作用により溝(7)側面部では均一性の高い
不純物堆積層(3)を形成することができる。
なか、上記実施例でi VLSIのキャパシタを形成す
る場合について説明したが、この製造方法は三次元構造
の半導体装置における傾斜面及び垂直面へ拡散層を形成
する場合にも利用でき、上記実施例と同様の効果を奏す
る。
〔発明の効果〕
以上説明したように、この発明によれば、半導体層の一
主面に選択的に溝を形成した後、この溝の底部に不純物
堆積−を形成し、この不純物堆積層に不活性ガスのイオ
ンを衝突させて溝の側面に上記不純物堆積層を付着させ
、しかる後、熱処理して半導体層の溝の側面に上記不純
物堆積層内の不純物を拡散させて不純物拡散領域を形成
するようにしたので、不純物拡散層の不純物濃度の制御
が容易にでき、かつ均一性に富んだ不純物拡散層が得ら
れるという効果がある。
物元素を含む堆積−の形状を示す図、第3図は溝す図で
ある。
南において、il+は半導体層、(31け不純物堆積層
、(4)に不純物拡散時、(7)け凹溝である。
なお、各南中同一符号は同一また汀相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. (1)半導体層の一主面に選択的に溝を形成する工程、
    この溝の底部に不純物堆積層を形成する工程、この不純
    物堆積層に不活性ガスのイオンを衝突させて不純物堆積
    層を構成する粒子を上記溝の側面に付着する工程、しか
    る後に熱処理を施して上記構の底部及び側面の不純物堆
    積層から上記半導体層に不純物を拡散し不純物拡散領域
    を形成する工程を備えたことを特徴とする半導体装置の
    製造方法。
  2. (2)不純物堆積層は不純物を含んだシリコンガラスま
    たはポリシリコンであることを特徴とする特許請求の範
    囲第1項記載の半導体装置の製造方法。
  3. (3)凹溝の側面は半導体基板の主面に対しほぼ垂直で
    あることを特徴とする特許請求の範囲第1項または第2
    項記載の半導体装置の製造方法。
JP4128486A 1986-02-26 1986-02-26 半導体装置の製造方法 Pending JPS62198124A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4128486A JPS62198124A (ja) 1986-02-26 1986-02-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4128486A JPS62198124A (ja) 1986-02-26 1986-02-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62198124A true JPS62198124A (ja) 1987-09-01

Family

ID=12604143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4128486A Pending JPS62198124A (ja) 1986-02-26 1986-02-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62198124A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012507866A (ja) * 2008-10-31 2012-03-29 アプライド マテリアルズ インコーポレイテッド P3iチャンバにおける共形ドープの改善

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012507866A (ja) * 2008-10-31 2012-03-29 アプライド マテリアルズ インコーポレイテッド P3iチャンバにおける共形ドープの改善

Similar Documents

Publication Publication Date Title
KR910006093B1 (ko) 반도체 장치의 제조방법
JPS62198124A (ja) 半導体装置の製造方法
JPS62179113A (ja) 半導体装置の製造方法および製造装置
US3592707A (en) Precision masking using silicon nitride and silicon oxide
JPS5898942A (ja) 超微細パタ−ンの形成法
JPS61137370A (ja) Mos半導体装置の製造方法
JPH07135247A (ja) 半導体装置の製造方法
JPH0316223A (ja) 半導体装置の製造方法
KR100214840B1 (ko) 반도체 소자의 폴리실리콘막 형성 방법
JPS61256626A (ja) 絶縁膜表面での薄膜選択成長方法
JPS61222010A (ja) 平坦化方法
JPS6177343A (ja) 半導体装置の製造方法
JPH05152276A (ja) 半導体装置の製造方法
JPH0547784A (ja) ゲ−ト電極の形成方法
JPS62122124A (ja) 半導体装置の製造方法
JPH04218911A (ja) 結晶の形成方法
JPS6252934A (ja) 選択マスク形成法
JPS61194828A (ja) 開管法によるZn拡散法
JPH06167802A (ja) 位相シフトマスクの製造方法
JPH0982681A (ja) 半導体装置、薄膜トランジスタおよびそれらの製法
JPH04188771A (ja) 半導体装置の製造法
JPS61214430A (ja) 半導体装置の製法
JPS61263138A (ja) 半導体装置の製造方法
JPH03108318A (ja) Soi薄膜の形成方法
JPH0334322A (ja) 半導体装置の製造方法