JPS62179113A - 半導体装置の製造方法および製造装置 - Google Patents

半導体装置の製造方法および製造装置

Info

Publication number
JPS62179113A
JPS62179113A JP2028386A JP2028386A JPS62179113A JP S62179113 A JPS62179113 A JP S62179113A JP 2028386 A JP2028386 A JP 2028386A JP 2028386 A JP2028386 A JP 2028386A JP S62179113 A JPS62179113 A JP S62179113A
Authority
JP
Japan
Prior art keywords
gas
layer
substrate
gecl4
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2028386A
Other languages
English (en)
Other versions
JPH0666264B2 (ja
Inventor
Hitoshi Ishii
仁 石井
Tsuneo Takahashi
庸夫 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2028386A priority Critical patent/JPH0666264B2/ja
Publication of JPS62179113A publication Critical patent/JPS62179113A/ja
Publication of JPH0666264B2 publication Critical patent/JPH0666264B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法、特に半導体または金属
層表面上に選択的にGの(ゲールマニウム)層を形成す
る方法およびそのための装置に関する。
〔従来の技術〕
従来半導体装置の電極・配線の形成には、第6図に示す
ように下層の電極・配線層1上に開口(スルーホール)
2を有する絶縁層3を形成し、次にスパッタ法または真
空蒸着法により例えばAt等の金属層4を形成する方法
が用いられてきた。
しかし、半導体装置の微細化に伴いスルーホール2が微
小になるにつれ、同図に示すようにスルーホール2の側
壁部に金属が堆積されず、下層電極・配線層1との接続
が十分にとれない欠点があった。
これを改善する方法として、発明者らは先に、GeH4
ガスを用いて絶縁′・鳶に囲まれた半導体または金属か
らなる下地基板の表面上に下地基板との反応がほとんど
ないGe層を形成する方法を提案した(方弁、高校、室
田:第32回応用物理学関係連合講演会予稿集p467
 、29a −C−3(1985) )。
〔発明が解決しようとする問題点〕
しかし、この方法では、要求される膜厚が厚かったシ、
あるいは基板処理枚数が多く、何回も連続して処理を行
なうなどのためにGe層の堆積処理時間が長時間に及ぶ
場合に、そのメカニズムは必ずしも明らかではないが、
高選択性が得られず、第7図に示したように、下地基板
5の絶縁層6から露出した表面上のみならず、絶縁層6
の上にもGe層7が堆積する問題があった。
〔問題点を解決するだめの手段〕
本発明の製造方法は、Ge層を形成する場合に、はじめ
にGeおよびHから構成されるガスで処理することによ
り第1のGe層を形成し、しかる後にGeおよびハロゲ
ンから構成されるガスとH2ガスとで処理することによ
り第1のGe層上に第2のGe層を形成するものである
また本発明の製造装置は、反応炉と、少なくともGeと
Hとから構成されるガス、少なくともGeとハロゲンと
から構成されるガスおよびH2ガスの各供給源と、これ
らのガスを反応炉に導入する手段とを備えたものである
〔作用〕
少なくともGeとHとから構成されるガスによシ、被処
理基板表面に形成される酸化膜を除去しながら第1のG
e層が形成され、少なくともGeとハロゲンとから構成
されるガスおよびH2ガスによシ第1のGe層上に第2
のGe層が、長時間にわたって高選択性を維持しながら
形成される。
〔実施例〕
第1図は本発明の一実施例を示す工程断面図である。
G@とHとから構成されるガス、例えばGeH4ガスに
よる処理では、Ge層形成時の選択性を長時間にわたっ
て保持できないことは先に述べた通りであるが、Geと
ハロゲンとから構成されるガス、例えばGeC1,ガス
で処理することにより、上記選択性を長時間にわたって
保持できることが確認された。
ところが、GeC14ガス雰囲気では、低真空下では、
あるいはフッ酸洗浄程度の簡単な基板洗浄工程を経るの
みでは、例えば81 (シリコン)からなる基板表面に
Ge層を形成できない。そこで、本実施例では、フッ酸
洗浄程度の簡単な基板洗浄のみで、あるいは低真空下で
Ge層を選択的に形成可能なG @ H4ガスによる処
理で薄い第1のGe層を形成した後に、GeCItガス
およびH2ガスを用いて処理して第1のGe層上に第2
のGe層を形成した。
第1図において、(100)面を出したSt基板11上
に酸化膜12を500Xの厚さに形成し、その一部をフ
ォトリソグラフィおよびエツチングによシ除去し、Si
基板表面を露出させる(同図(a))。
なお、酸化膜12の代りに窒化膜を用いてもよい。
この基板を、後述するよりなG e H4ガス、G@C
I4ガス、GeC1aガスおよびH2ガスの導入が可能
なCVD反応炉に入れ、450℃以下の基板温度で、G
eH4ガス雰囲気中で処理し、第1の00層13を81
基板11の露出した表面上にのみ形成した(同図(b)
)。このGe層13の膜厚は任意である。
ただ、あまυ厚くなると先に述べたように選択性の低下
が生ずるため、適当にとどめる。薄い方には特に限定は
ない。本実施例ではとの膜厚を200又とした。また、
G@H4ガス雰囲気の処理条件は、G@H4ガス分圧が
3.8 X 10−2T orr s tたキャリーガ
スとしてH2ガスを用い、全圧を3.0 T errと
した。H2ガスの代りに、Heガスを用いてもよい。
引続き、GeCl4ガスとH2ガス雰囲気で処理するこ
とにより、第1の001130表面上に第2のGI層1
4を形成した。膜厚は第1のGe層13と合せて200
0Xとしたが、その間、高い選択性が保持され、第1の
Ge層13の露出表面上にのみ形成できた。処理条件は
、GeCl4ガス分圧1.0×10=Torr、 H2
ガス分圧6゜45 Torr 、基板温度540℃であ
る。
第2図に、本実施例におけるGeCl4ガスとH2ガス
雰囲気下での処理による、第1のGeJB13上へのG
eの堆積速度のGeC14ガ1示す。(イ)〜に)は基
板温度をそれぞれ490℃、515℃、540℃、56
5℃とした場合の結果を示すが、同図から明らかなよう
に、G@C14ガス分圧PG@c14が低い場合にGe
が堆積するが、PCeC14が高い場合にはエツチング
となる。なお、このエツチングの場合も高選択性を有し
、例えば下地のSi基板11を侵すことなく00層13
のみを除去できる。
このGeCl4ガスとH2ガスによる処理で形成される
Ge層14はエピタキシャルであり、その堆積機構はG
eCl4ガスに由来するGe化学種の吸着とH2ガスの
解離吸着を経てGepAが形成されるラングミュア−ヒ
ンジエルウッド機構である。
一方、第3図にエツチング速度とH2ガス分圧PH2と
の関係を示すが、図示のようにエツチング速度にPH2
依存性がないことから、GeC14ガスの水素還元によ
るHe lはエツチングに寄与していないことがわかる
。さらに、エツチング速度がGeC14ガス分圧pce
ct4に比例することから、エツチング反応は Ge−1−GeC14 −+ 2GeC12なる均等化
反応であることがわかる。
以上の堆積機構とエツチング機構とを併せて、堆積速度
RGect4を定式化すると、A=1.46X10”5
ip(−0.544eV/kT)(人yritr −2
Torr−2)B =2.75X 10” @rpc 
O.100 eV/kT) (Torr−1)C=2.
84X10”@Xp(−1.01eV/kT)(λmー
1’p□rrー〇と表わせる。kはボルツマン定数、T
は基板の絶対温度である。
このように、GeH4ガスを用いることによシ、簡単な
基板洗浄で、また低真空下でGe層を形成でき、またそ
の上に、GeC14ガスを用いることによシ高い選択性
を保持してGe層を形成できる理由は、次のように推測
される。
まず、フッ酸洗浄程度の簡単な基板洗浄工程を経るのみ
では、基板を反応炉に導入する以前に、基板表面に自然
酸化膜が形成されるが、Ge)I4がこの自然酸化膜を
除去できるのは、 S io 2 + 2G@H4 →S i + 2Ge
O1+4H2↑なる還元反応によるものと考えられる。
そして、このようなきれいなSl上にGeH4によって
いったんGe層が形成されると、この06層は炉内に残
留する少量の酸素と反応しても、基板を400℃程度に
加熱しておけば 2Ge +0 2 →2G@ O↑ なる反応で蒸発してしまうため、常にきれいなGe面が
露出していることになる。
そこで、次にこの表面上にGeC14とH2とを導入す
ることにより、 GeC1 4 + 2H2 −+ Ge + 4HC1
なる反応で引続いてGe層7を形成することが可能にな
シ、またGeH4ガスに比較してGeCl4ガスが気相
分解しにくいために、長時間にわたって高い選択性を確
保できるものと考えられる。
なお、超高真空下で基板を800℃以上に加熱するなど
の複雑な工程をとり、自然酸化膜を除去して清浄表面を
露出すれば、直接GeC14とH2とによってGe層を
形成することも可能であると考えられるが、超高真空下
での処理のための特別な装置が必要となシ、また基板を
800℃以上に加熱しなければならないことは、基板、
ひいては作製される半導体装置の特性を損わ々いように
する観点からも望ましくない。
これに対し、上述した実施例によれば、このような超高
真空・高温の処理が不要で、しかもGeH4ガスによっ
て形成するGe層はきわめて薄くてよいために、基板処
理枚数が多く、あるいは所望膜厚が厚い場合でも、CV
D反応炉を洗浄する等の特別の工程を経ることなく、G
嗜C14ガスおよびH2ガスで処理することによって、
高選択性を確保しつつGe層を形成することができた。
上述した実施例において、CVD反応炉は、第4図に示
すようにCVD反応炉21にGeH4ガス源22、G*
C14ガス源23お上232ガス源24から各ガスを、
3系統に分けてそれぞれ導入系25.26 。
27により導入する構成をとっている。これは、GeC
l4ガスの蒸気圧が低いため、その導入系26を反応炉
の手前でH2ガス導入系27につないだ場合、H2ガス
がGeCl4ガス源23側へ流入してG1IC14ガス
をCVD反応炉21に導入できなくなるのを防ぐためで
ある。
また、28,29.3(1,マスフローコントローラで
あるが、GeCl4ガスは上述のように蒸気圧が低く、
通常のマスフローコントローラでの流量調整は不可能で
あるため、マスフローコントローラ29は#、量計とし
てのみ使い、流量調節は、マスフローコントローラ29
とCVD反応炉21との間に微量流量調節バルブ31を
挿入して行なった。
iた、このような構造に限らず、G@H4ガス、GeC
l4ガスおよびH2ガス等のキャリアーガスをCVD反
応炉21に導入することが可能な構造であればよく、例
えば第5図に示すようか構成としてもよい。同図におい
て、32はH2ガス源24から送られるH2ガヌとGe
Cl4ガスとを周知の混合機構によシ混合して送り出せ
るようにしたGeCl4ガス源である。
以上G @ H4ガスとG e C14ガスとを用いた
例について説明したが、それぞれ少なくともGeとHと
を含むガスおよび少なくともGeとハロゲンとを含むガ
スを用いることによp1同様の効果が得られる〇 また、Si基板上に形成する場合について説明したが、
金属層上にも同様にしてGe層を形成できる。
〔発明の効果〕
以上説明したように、本発明によれば、GeとHとから
構成されるガスで処理した後、Geとハロゲンとから構
成されるガスおよびH2ガスで処理することにより、半
導体または金属表面に、長時間にわたって高選択性を確
保してGe層が形成できる。したがって、膜厚が厚い場
合でも、また基板処理枚数が多い場合でも、選択性を再
生させるために反応炉内を洗浄するなどの特別な工程を
経ることなく、連続してGe層の選択的堆積ができる利
点がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す工程断面図、第2図は
成膜速度のGeCl4ガス分圧依存性を示す図、第3図
はエツチング速度のH2ガス分圧依存性を示す図、第4
図および第5図はそれぞれCVD反応炉の構成例を示す
図、第6図および第7図は従来例の欠点を説明するため
の断面図である。 11・・・・81基板、12・・−・酸化膜(マスク層
)、13・・・・第1のGe層、14・・・・第2のG
e層、21・・・・CVD反応炉、2211・・・G@
H4ガス源、23.32−・−・GeCl4ガス源、2
4−***H2ガス源、25〜27・・・・ガス導入系

Claims (2)

    【特許請求の範囲】
  1. (1)少なくとも表面部が半導体または金属からなる基
    板の表面上に所定パターンのマスク層を形成し、このマ
    スク層から露出した基板の表面上にのみGe層を選択的
    に形成する工程を含む半導体装置の製造方法において、
    Ge層の形成工程は、少なくともGeおよびHから構成
    されるガスで処理することにより露出した基板の表面上
    に第1のGe層を形成する工程と、少なくともGeおよ
    びハロゲンから構成されるガスとH_2ガスとで処理す
    ることにより第1のGe層の表面上に第2のGe層を形
    成する工程とを含むことを特徴とする半導体装置の製造
    方法。
  2. (2)被処理基板を収容する反応炉と、少なくともGe
    およびHから構成されるガスを供給する第1のガス供給
    源と、少なくともGeおよびハロゲンから構成されるガ
    スを供給する第2のガス供給源と、H_2ガスを供給す
    る第3のガス供給源と、これら各供給源のガスを上記反
    応炉にそれぞれ導入する手段とを備えたことを特徴とす
    る半導体装置の製造装置。
JP2028386A 1986-02-03 1986-02-03 半導体装置の製造方法および製造装置 Expired - Lifetime JPH0666264B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2028386A JPH0666264B2 (ja) 1986-02-03 1986-02-03 半導体装置の製造方法および製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2028386A JPH0666264B2 (ja) 1986-02-03 1986-02-03 半導体装置の製造方法および製造装置

Publications (2)

Publication Number Publication Date
JPS62179113A true JPS62179113A (ja) 1987-08-06
JPH0666264B2 JPH0666264B2 (ja) 1994-08-24

Family

ID=12022840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2028386A Expired - Lifetime JPH0666264B2 (ja) 1986-02-03 1986-02-03 半導体装置の製造方法および製造装置

Country Status (1)

Country Link
JP (1) JPH0666264B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258217A (ja) * 1988-08-24 1990-02-27 Nippon Telegr & Teleph Corp <Ntt> 金属膜の形成方法
US5225366A (en) * 1990-06-22 1993-07-06 The United States Of America As Represented By The Secretary Of The Navy Apparatus for and a method of growing thin films of elemental semiconductors
US5259918A (en) * 1991-06-12 1993-11-09 International Business Machines Corporation Heteroepitaxial growth of germanium on silicon by UHV/CVD
US5286334A (en) * 1991-10-21 1994-02-15 International Business Machines Corporation Nonselective germanium deposition by UHV/CVD
US5583062A (en) * 1995-06-07 1996-12-10 Lsi Logic Corporation Self-aligned twin well process having a SiO2 -polysilicon-SiO2 barrier mask
US5670393A (en) * 1995-07-12 1997-09-23 Lsi Logic Corporation Method of making combined metal oxide semiconductor and junction field effect transistor device
US5770492A (en) * 1995-06-07 1998-06-23 Lsi Logic Corporation Self-aligned twin well process
JP2008544556A (ja) * 2005-06-22 2008-12-04 サンディスク スリーディー,エルエルシー ゲルマニウム膜を堆積させる方法
JP2014515877A (ja) * 2011-03-31 2014-07-03 アイメック 単結晶スズ含有半導体材料を成長させる方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258217A (ja) * 1988-08-24 1990-02-27 Nippon Telegr & Teleph Corp <Ntt> 金属膜の形成方法
US5225366A (en) * 1990-06-22 1993-07-06 The United States Of America As Represented By The Secretary Of The Navy Apparatus for and a method of growing thin films of elemental semiconductors
US5259918A (en) * 1991-06-12 1993-11-09 International Business Machines Corporation Heteroepitaxial growth of germanium on silicon by UHV/CVD
US5286334A (en) * 1991-10-21 1994-02-15 International Business Machines Corporation Nonselective germanium deposition by UHV/CVD
US5583062A (en) * 1995-06-07 1996-12-10 Lsi Logic Corporation Self-aligned twin well process having a SiO2 -polysilicon-SiO2 barrier mask
US5770492A (en) * 1995-06-07 1998-06-23 Lsi Logic Corporation Self-aligned twin well process
US5670393A (en) * 1995-07-12 1997-09-23 Lsi Logic Corporation Method of making combined metal oxide semiconductor and junction field effect transistor device
JP2008544556A (ja) * 2005-06-22 2008-12-04 サンディスク スリーディー,エルエルシー ゲルマニウム膜を堆積させる方法
JP2014515877A (ja) * 2011-03-31 2014-07-03 アイメック 単結晶スズ含有半導体材料を成長させる方法

Also Published As

Publication number Publication date
JPH0666264B2 (ja) 1994-08-24

Similar Documents

Publication Publication Date Title
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
KR100236668B1 (ko) 저항 및 결함밀도가 낮은 텅스텐 접점을 실리콘 반도체 웨이퍼에 형성하기위한 방법
JPH0697111A (ja) バリアメタルの形成方法
TW201729283A (zh) 氧化矽的自對準遮蔽
JPS63275114A (ja) 基板上に低応力耐火金属層を形成する方法
TW202142732A (zh) 用於均勻且共形之混成氧化鈦薄膜的沉積方法
JPS62179113A (ja) 半導体装置の製造方法および製造装置
JP2001110747A (ja) 半導体装置の製造方法
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
JP2021522685A (ja) 選択的エッチングプロセスの選択性を高める方法
JPH06349791A (ja) 薄膜形成方法
JPH06224194A (ja) 半導体装置の製造方法
JP4066881B2 (ja) 表面処理方法、シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JPH0279446A (ja) スルーホールへの金属穴埋め方法
US6777347B1 (en) Method to produce porous oxide including forming a precoating oxide and a thermal oxide
JP3287042B2 (ja) 半導体装置の製造方法
JPS5837977B2 (ja) 開管式アルミニウム拡散法
JPS61139026A (ja) 半導体装置の製造方法
JPS6211227A (ja) 半導体装置の製造方法
JPH0467655A (ja) 半導体装置およびその製造方法
JPH06275624A (ja) 導電層の形成方法
JPH1116859A (ja) 選択cvd方法
KR940010412B1 (ko) 박막형성방법
JPH02111867A (ja) シリコン基体への金属の堆積方法
JPH04192424A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term