TW201729283A - 氧化矽的自對準遮蔽 - Google Patents

氧化矽的自對準遮蔽 Download PDF

Info

Publication number
TW201729283A
TW201729283A TW105136349A TW105136349A TW201729283A TW 201729283 A TW201729283 A TW 201729283A TW 105136349 A TW105136349 A TW 105136349A TW 105136349 A TW105136349 A TW 105136349A TW 201729283 A TW201729283 A TW 201729283A
Authority
TW
Taiwan
Prior art keywords
exposed
tantalum nitride
self
patterned substrate
assembled monolayer
Prior art date
Application number
TW105136349A
Other languages
English (en)
Inventor
非 王
米克海爾 柯羅立克
尼汀Ｋ 英格爾
王安川
羅伯特詹 維瑟爾
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201729283A publication Critical patent/TW201729283A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本文描述蝕刻氮化矽比蝕刻矽或氧化矽快的方法。亦描述將額外材料選擇性沉積至氮化矽上的方法。氮化矽與氧化矽的暴露部分可皆存在於圖案化基材上。自組裝單層（SAM）選擇性地沉積覆於氧化矽上但不在暴露的氮化矽上。自組裝單層的分子包括頭部基團與尾部基團，該頭部基團在該暴露的氧化矽部分上以OH基形成鍵結，而該尾部基團延伸遠離該圖案化基材。之後可使用後續對蝕刻劑或沉積前驅物的暴露，以選擇性移除氮化矽或於氮化矽上選擇性沉積額外材料。

Description

氧化矽的自對準遮蔽
本申請案為2016年8月11日提出申請之美國專利申請案第15/235,048號之部分接續案，而主張2015年11月20日提出申請之美國臨時專利申請案第62/258,122號之權益。基於所有目的，15/235,048及62/258,122之揭露內容以其全文透過參考方式併入本文。
本文描述之實施例關於，選擇性遮蔽氧化矽以隔絕蝕刻及沉積。
積體電路是藉由在基材表面上生產錯綜複雜的圖案化材料層而實現。在基材上生產圖案化材料需要受控的移除暴露材料的方法。化學蝕刻用於各種目的，這些目的包括將光阻中之圖案移送至下面的層中、使層變薄、或使已存在於表面上之特徵的尺寸變薄。經常期望有移除一種材料比移除另一種快的蝕刻製程，以助於例如圖案轉移製程的進行。此類蝕刻製程稱為對第一材料有選擇性。材料、電路、與製程多樣化的結果，蝕刻製程已以朝向各式各樣材料的選擇性進行開發。然而，缺乏選擇性移除氮化矽移除得比矽或氧化矽快的選項。
乾蝕刻製程經常是備受期望用於從半導體基材移除材料。該期望的能力是源自以極微的物理性干擾從細微的結構溫和地移除材料的能力。乾蝕刻製程亦容許得以藉由移除氣相反應試劑而使蝕刻速率突然停止。某些乾蝕刻製程涉及將基材暴露至遠端電漿副產物，這些遠端電漿副產物是由一或多種前驅物形成。舉例而言，氨與三氟化氮的遠端電漿激發使得當電漿流出物流進基材處理區域時從圖案化基材上選擇性移除氧化矽。亦已開發遠端電漿蝕刻製程以移除氮化矽，然而，這些蝕刻製程的（相對於矽或氧化矽的）氮化矽選擇性還有待進一步改善。
需要一些方法改善用於乾蝕刻製程的相對於矽或氧化矽的氮化矽蝕刻之選擇性。
本文描述蝕刻氮化矽比蝕刻氧化矽快的方法。亦描述將額外材料選擇性沉積至氮化矽上的方法。氮化矽與氧化矽的暴露部分可皆存在於圖案化基材上。自組裝單層（SAM）選擇性地沉積覆於氧化矽上但不在暴露的氮化矽上。自組裝單層的分子包括頭部基團與尾部基團，該頭部基團在該暴露的氧化矽部分上以OH基形成鍵結，而該尾部基團延伸遠離該圖案化基材。之後，可將使用無水氣相HF的後續氣相蝕刻用於使選擇性移除氮化矽移除得遠比移除氧化矽快，這是因為已發現該SAM延遲該蝕刻且減少蝕刻速率。可類似地使用後續的沉積，以於氮化矽上選擇性沉積額外材料遠比在氧化矽上快，這是由於存在SAM所致。
在此描述多個方法，該等方法包括從圖案化基材移除氮化矽。該等方法包括：（i）選擇性形成部分層，該部分層覆於該圖案化基材之多個氧化矽部分上但不覆於該圖案化基材的多個氮化矽部分上。不施加任何形式的微影術而使該部分層在形成後經圖案化。該等方法進一步包括（ii）從該等氮化矽部分選擇性蝕刻該氮化矽蝕刻得比從該氧化矽部分蝕刻氧化矽快。
可不施加任何居中的微影術或蝕刻操作而使該圖案化層在形成後經圖案化。操作（i）可發生在操作（ii）之前。可重複操作（i）與操作（ii）達整數次。操作（i）與操作（ii）可同步（concurrently）發生。
在此描述多個方法，該等方法包括從圖案化基材蝕刻氮化矽。該等方法包括提供圖案化基材，該圖案化基材具有暴露的氮化矽部分與暴露的氧化矽部分。該等方法進一步包括將該圖案化基材暴露至烷基矽烷前驅物。該等方法進一步包括於該暴露的氧化矽部分上形成自組裝單層但不在該暴露的氮化矽部分上形成該自組裝單層。該等方法進一步包括將該圖案化基材暴露至含鹵素前驅物。該等方法進一步包括以氮化矽蝕刻速率從該暴露的氮化矽部分蝕刻該氮化矽，同時以氧化矽蝕刻速率從該暴露的氧化矽部分移除氧化矽，該氧化矽蝕刻速率小於該氮化矽蝕刻速率的1百分比。
該等方法可進一步包括在形成該厚度的該圖案化層之後移除該自組裝單層，而重新暴露該暴露的氧化矽部分。形成該自組裝單層可在蝕刻該氮化矽前發生。將該圖案化基材暴露至該烷基矽烷前驅物可與將該圖案化基材暴露至該含鹵素前驅物同步發生。形成該自組裝單層與蝕刻該氮化矽可皆發生在該圖案化基材處於無電漿的基材處理區域時。該含鹵素前驅物可包括氟。該含鹵素前驅物可包括無水HF。該含鹵素前驅物可以是氣相前驅物。該自組裝單層的每一分子可包括頭部基團與尾部基團。該頭部基團可與該暴露的氧化矽部分形成鍵結，且該尾部基團可延伸遠離該圖案化基材。該自組裝單層可相對於該暴露的氮化矽部分之蝕刻速率減少該暴露的氧化矽部分之後續蝕刻速率。
在此描述多個方法，該等方法包括將額外層選擇性沉積至圖案化基材上。該等方法包括提供圖案化基材，該圖案化基材具有暴露的氮化矽部分與暴露的氧化矽部分。該等方法進一步包括選擇性地於該暴露的氧化矽部分上形成自組裝單層但不在該暴露的氮化矽部分上形成該自組裝單層。該等方法進一步包括將該圖案化基材暴露至沉積前驅物。該等方法進一步包括將額外材料沉積至該暴露的氮化矽部分上沉積得比至該氧化矽部分上還要快至少一百倍。
使該沉積前驅物流進該基材處理區域可於選擇性形成該自組裝單層之後發生。選擇性形成該自組裝 單層及將額外材料沉積至該暴露的氮化矽部分上各別可發生在該圖案化基材處於無電漿的基材處理區域中時。
為了更佳了解本發明之本質與優點，應參考下文的敘述與隨附的圖式。然而應了解，該等圖式的每一者是僅用於說明之目的，且不希望這些圖式之每一者界定本發明之範疇的界限。
本文描述蝕刻氮化矽比蝕刻矽或氧化矽快的方法。亦描述將額外材料選擇性沉積至氮化矽上的方法。氮化矽與氧化矽的暴露部分可皆存在於圖案化基材上。自組裝單層（SAM）選擇性地沉積覆於氧化矽上但不在暴露的氮化矽上。自組裝單層的分子包括頭部基團與尾部基團，該頭部基團在該暴露的氧化矽部分上以OH基形成鍵結，而該尾部基團延伸遠離該圖案化基材。之後，可將使用無水氣相HF的後續氣相蝕刻用於使選擇性移除氮化矽移除得遠比移除氧化矽快，這是因為已發現該SAM延遲該蝕刻且減少蝕刻速率。可類似地使用後續的沉積，以於氮化矽上選擇性沉積額外材料遠比在氧化矽上快，這是由於存在SAM所致。
選擇性遠端氣相蝕刻製程已使用激烈的氧化前驅物組合遠端激發的含氟前驅物以達成氮化矽相對於矽的蝕刻選擇性。激烈的氧化前驅物用於使矽之薄層氧化，以防止進一步的蝕刻。在此提出的該等方法除去氧化的需求，且可（或可不）移除能夠進一步增強有效蝕刻選擇性的遠端電漿成分。對於減少的特徵尺寸而言，這些優點變得逐漸受到期望。多個實施例中，描述多個方法，該等方法於暴露的氧化矽部分上優先形成自組裝單層（SAM）而不在暴露的氮化矽部分上形成自組裝單層，上述暴露的氮化矽部分亦存在於圖案化基材上。隨後將蝕刻劑引入有該基材的基材處理區域中，以選擇性移除氮化矽。
為了更佳了解及認識實施例，現在請參考第1圖，第1圖是根據多個實施例的氮化矽選擇性蝕刻製程101的流程圖。第一操作之前，於圖案化基材中形成結構（操作110）。該結構擁有氮化矽及氧化矽之多個暴露部分。該圖案化基材隨後可傳送至基材處理區域中。隨後可使烷基矽烷透過噴頭流進基材處理區域。於操作120中，自組裝單層（SAM）選擇性形成覆於該暴露的氧化矽部分上但不覆於暴露的氮化矽部分上。
於操作130中，啟動無水氟化氫流而使該無水氟化氫流進入基材處理區域，該基材處理區域容納該基材。氣相的HF（例如，無水HF）可透過噴頭流進該基材處理區域，以均勻地與該圖案化基材反應。該噴頭可包括貫穿孔洞（through-hole），該等貫穿孔洞通往（open into）基材處理區域而於基材表面附近更為均勻地分配該HF（及/或先前的烷基矽烷）。多個實施例中，沒有電漿在基材處理區域中點燃或是位在基材處理區域之上游點燃。於在此所述之任何或所有操作期間，該基材處理區域可稱為無電漿基材處理區域。多個實施例中，該無水氟化氫在進入該基材處理區域之前可不通過任何遠端電漿。或替代方案為，根據多個實施例，可使用遠端電漿以激發含氟前驅物/含氫前驅物之組合，以形成HF或無水HF。
選擇性蝕刻圖案化基材（操作140），使得暴露的氮化矽是以比暴露的氧化矽更高的速率選擇性移除。暴露的氧化矽部分於本文可稱為「暴露的」氧化矽，儘管有SAM薄層位於該氧化矽之表面上。根據多個實施例，該暴露的氧化矽可包括矽與氧或由矽與氧組成。僅覆於氧化矽上的SAM的存在可相對於暴露的氧化矽實質上增加對暴露的氮化矽的蝕刻選擇性。於操作150，從基材處理區域移除製程流出物與未反應的反應物，且之後可移除任何殘餘的自組裝單層部分。一些實施例中，可在氮化矽被選擇性移除時移除自組裝單層，所以操作150可為視情況任選的。根據多個實施例，於操作150，在移除殘餘的自組裝單層部分之前或之後，可從基材處理區域移除基材。
本文所述的所有蝕刻製程使用選擇性沉積至暴露的氧化矽部分上的自組裝單層（SAM），以增加暴露的氮化矽部分的蝕刻選擇性。暴露的氮化矽部分的蝕刻是激烈的蝕刻，該激烈的蝕刻能降解（degrade）覆於該暴露的氧化矽部分上的自組裝單層的一體性（integrity）。該SAM隨著時間逐漸降解且移除。本文所述的所有製程可展現用於許多半導體製程的令人滿意的氮化矽蝕刻選擇性，多個實施例中，該半導體製程中該蝕刻持續達0.5分至4分，或介於1分至3分之間。替代方案為，該SAM可在重複該蝕刻製程之前重新施加，如第1圖中虛線所指。多個實施例中，可重複操作120至140整數次，以透過方法101相對於單一行程（pass）移除更多材料，同時亦維持更高的氮化矽選擇性。在多個實施例中，可重複操作120至150整數次，該等實施例受惠於在重新施加新的自組裝單層覆於暴露的氧化矽部分之前清除殘餘的SAM。可處理該氧化矽部分以例如透過暴露至氫氧化鉀而以OH基再度封端（reterminate）該表面。
大體而言，含氟前驅物（或於遠端電漿中形成的電漿流出物，該遠端電漿是來自由含氟前驅物形成的電漿流出物）可流進基材處理區域而蝕刻基材。根據多個實施例，該含氟前驅物可包括F2 、NF3 、或FCl3 之一或多者。多個實施例中，該含氟前驅物可缺乏氫，然而該含氟前驅物可為HF。多個實施例中，該等電漿流出物可由含氟前驅物與含氫前驅物之組合形成。根據多個實施例，該等電漿流出物可包括HF或無水HF，或者由HF或無水HF所組成。使用遠端電漿以形成包括HF的電漿流出物可以是用於生成HF或無水HF的原位（in-situ）方法。多個實施例中，該含氫前驅物可包括H2 或H2 O之一或多者。根據多個實施例，該含氟前驅物可包括HF，或者由HF所組成。多個實施例中，該含氟前驅物可藉由使載氣通過液態氫氟溶液起泡而形成。根據多個實施例，該液態氫氟溶液可以是49%的HF溶液或是70%的HF吡啶溶液。
多個實施例中，HF可在烷基矽烷流進基材處理區域之後流進基材處理區域中。然而，根據多個實施例，可與該烷基矽烷前驅物流進基材處理區域中之步驟同步地使該HF流進該基材處理區域中。當蝕刻製程101進行時，同步的暴露可在暴露的氧化矽上再生成SAM層，而可提供減少處理時間的優點。多個實施例中，選擇性蝕刻圖案化基材可與自組裝單層的形成同時發生，或在自組裝單層形成之後發生。根據多個實施例，在開始與選擇性蝕刻該圖案化基材同步再生成該自組裝單層之前，可於一開始形成該自組裝單層。多個實施例中，一開始於該暴露的氧化矽部分上形成該自組裝單層確保該暴露的氧化矽部分受到保護（至少暫時受到保護）以隔絕激烈的蝕刻劑（例如HF）。大體而言，根據多個實施例，形成該自組裝單層與選擇性蝕刻該圖案化基材可在分開的基材處理腔室中執行而因此在分開的基材處理區域中執行。
氮化矽選擇性蝕刻製程101亦可用於移除氮化矽移除得比矽快。已發現，不氧化暴露的矽以防止蝕刻，本文所述的蝕刻劑所產生的反應物主要蝕刻氮化矽且基本上僅留下矽。於是，基本上不消耗矽以產生保護性氧化矽層而達成高蝕刻選擇性。就此而言，多個實施例中，暴露的矽部分亦可存在於圖案化基材上，且可包括矽或由矽組成。多個實施例中，蝕刻製程101的選擇性（暴露的氮化矽：暴露的氧化矽或暴露的矽）可大於100:1、大於120:1、或大於140:1。
已發現本文所介紹的蝕刻製程提供不僅只對高密度氧化矽膜的氮化矽蝕刻選擇性，亦提供對低密度氧化矽膜的氮化矽蝕刻選擇性。所達成的氮化矽選擇性使氣相蝕刻得以用在更大範圍的製程序列。造成低密度氧化矽的示範性沉積技術包括使用二氯矽烷作為沉積前驅物的化學氣相沉積、旋塗式玻璃（SOG）、或電漿增強化學氣相沉積。根據多個實施例，可將高密度氧化矽沉積作為熱氧化物（於高溫將矽暴露至例如O2 ）、乙矽烷前驅物熱爐氧化、或高密度電漿化學氣相沉積。多個實施例中，蝕刻製程101的選擇性（暴露的氮化矽：暴露的高品質氧化矽）可大於100:1、大於120:1、或大於140:1。根據多個實施例，蝕刻製程101的選擇性（暴露的氮化矽：暴露的低品質氧化矽）可大於100:1、大於120:1、或大於140:1。
無水氟化氫可進一步包括一或多種相對惰性的氣體（例如He、N2 、Ar）。可使用不同氣體的流率及比例，以控制蝕刻速率與蝕刻選擇性。一實施例中，該無水氟化氫可以一流率流進基材處理區域中，多個實施例中，該流率介於約10sccm（標準狀態下每分鐘立方公分）至1000sccm之間。氬（Ar）及/或氦（He）可與任一前驅物（或與該兩個前驅物分別地）以介於0sccm至3000sccm之間的流率流動。發明所屬技術領域中具有通常知識者會知道，可使用其他氣體及/或流率，這取決於數個因子，該等因子包括：處理腔室組裝方式、基材尺寸、受蝕刻的特徵的幾何形狀（geometry）及佈局（layout）。這些製程參數應用至本文所述的所有範例。在第2圖的範例期間與之後將會給定額外的製程參數。
現在請參考第2圖，第2圖是根據多個實施例的於氮化矽上選擇性形成膜的方法的流程圖。第一操作前，在圖案化基材中形成結構（操作210）。該結構擁有氮化矽與氧化矽的多個暴露部分。該圖案化基材隨後可傳送到基材處理區域中。
可將烷基矽烷透過噴頭流進基材處理區域中。自組裝單層選擇性形成在暴露的氧化矽部分上，但不在暴露的氮化矽部分上（操作220）。在操作230，沉積前驅物透過噴頭流進基材處理區域。該噴頭可包括貫穿孔洞，該貫穿孔洞通往基材處理區域，以在基材表面附近更均勻地分配任一前驅物。
選擇性沉積額外層（操作240），使得額外層以比在暴露的氧化矽上的任何沉積速率更高的沉積速率沉積在氮化矽上。至暴露的氮化矽上的額外層的沉積速率可小於至暴露的氧化矽上的沉積速率，這是因為存在SAM層所致。額外層已圖案化（在多個實施例中，於沉積期間或是沉積後立刻圖案化）且該額外層可不涉及圖案化或蝕刻而變得已圖案化。多個實施例中，基材處理區域在選擇性膜形成製程201之所有操作期間或是在操作210至240期間可為無電漿。根據多個實施例，暴露的氧化矽部分可包括矽與氧或由矽與氧組成。暴露的氧化矽部分上SAM的存在可實質上抑制或消除額外層至暴露的氧化矽上的沉積速率，但容許沉積得以進行至暴露的氮化矽上。如之前所述，本文將暴露的氧化矽描述成「暴露」，無論是否吸附薄的SAM層。可從基材處理區域移除製程流出物及/或未反應的反應物，且之後可從處理區域移除基材。
如在先前的範例中，可視情況任選地移除SAM層（操作250），以從暴露的氧化矽部分移除SAM層。根據多個實施例，選擇性沉積方法201將額外層的額外材料僅沉積至暴露的氮化矽部分上而不用微影式圖案化。微影式圖案化可包括沉積光阻、執行光微影術、及蝕刻暴露的氮化矽部分，可不執行上述三者而額外層仍會如本文所述般圖案化。多個實施例中，操作210之後（亦包括了操作250）並無執行微影術。換言之，形成後該額外層可圖案化，而不用施加任何居中的微影操作。多個實施例中，暴露的氮化矽部分上的額外層的沉積厚度可大於5nm、大於10nm、大於20nm、或大於30nm。同時，暴露的氮化矽部分上額外層的沉積厚度可小至以最敏感的手段亦難以量測。根據多個實施例，額外層的沉積厚度可小於0.3nm、小於0.2nm、或小於0.1nm。
可將本文所述的蝕刻與沉積製程施加至具高深寬比特徵的圖案化基材，該高深寬比特徵的形式為溝槽或介層窗。多個實施例中，接近高深寬比特徵之底部的蝕刻速率或沉積速率可在接近該高深寬比特徵的開口處的蝕刻速率或沉積速率的12%以內、7%以內、5%以內、或3%以內。根據多個實施例，介層窗或溝槽（高深寬比特徵）的深度可大於0.5µm、大於1.0µm、或大於2.0µm。多個實施例中，介層窗或溝槽的寬度（較窄的尺寸）可小於30nm、小於20nm、或小於10nm。根據多個實施例，深度對寬度的深寬比可大於10、大於50、或大於100。
暴露的氮化矽部分的蝕刻速率或是至該暴露的氮化矽部分的沉積速率可不受SAM影響，因為SAM僅選擇性沉積於暴露的氧化矽部分上而不在暴露的氮化矽部分或任何暴露的矽部分上。暴露的氮化矽部分的蝕刻速率可大於暴露的氧化矽部分的蝕刻速率的100倍、150倍、或200倍。類似地，額外層的額外材料至暴露的氮化矽部分上的沉積速率可大於至暴露的氧化矽部分上的沉積速率的100倍、150倍、或200倍。
多個實施例中，可透過在用於蝕刻的相同基材處理區域中（如範例所示）或在不同的基材處理區域中將圖案化基材的暴露的氧化矽部分暴露至烷基矽烷，而使SAM沉積至基材上。大體而言，根據多個實施例，SAM前驅物可用於沉積SAM且該SAM前驅物可包括矽、氧、碳、與氫，或者由矽、氧、碳、與氫所組成。多個實施例中，該SAM前驅物可包括矽、氧、碳、氯與氫，或者由矽、氧、碳、氯與氫所組成。根據多個實施例，該SAM前驅物可包括矽、氧、碳、氮與氫，或者由矽、氧、碳、氮與氫所組成。多個實施例中，該SAM前驅物可包括前述三組的元素之任一者及氟，或者是由前述三組的元素之任一者及氟所組成。
SAM前驅物可包括頭部基團與尾部基團，或者由頭部基團與尾部基團所組成。多個實施例中，該頭部基團可具有與三個甲氧基共價鍵結的矽，且該尾部基團可以是與頭部基團之矽原子的剩餘鍵結共價鍵結的烷基鏈。頭部基團的矽原子可喪失甲氧基，且該矽原子可隨後鍵結至暴露的氧化矽部分，條件是化學封端已正確地形成。認為表面上的羥基促進SAM前驅物與暴露的氧化矽部分之間的化學反應。烷基矽烷可進一步包括鹵素。根據多個實施例，該烷基矽烷可以是C8-甲氧基矽烷、C7-甲氧基矽烷、C6-甲氧基矽烷、C5-甲氧基矽烷、C4-甲氧基矽烷、C3-甲氧基矽烷、C5-氯矽烷、C4-氯矽烷、或C3-氯矽烷之其中一者。該尾部基團可作用為防止或阻卻蝕刻氧化矽或至氧化矽上的沉積。多個實施例中，SAM分子（烷基矽烷）的尾部基團可包括烷基，該烷基具有超過2個碳原子、超過3個碳原子、超過4個碳原子、超過5個碳原子、或超過6個碳原子、超過8個碳原子、超過12個碳原子、超過14個碳原子、或超過16個碳原子，上述碳原子共價鍵結成鏈。部分取決於尾部基團的長度，SAM前驅物可呈氣體、液體、或固體形式，可用各種適當技術將上述SAM前驅物提供至圖案化基材。多個實施例中，可汽化液體及固體，且使用相對惰性的載氣攜帶至化學氣相沉積腔室。將會簡略地描述用於使用液體前驅物沉積自組裝單層的示範性硬體。
特別是當正在描述尾部基團（TM）與頭部基團（HM）及前驅物與圖案化基材之間細微的交互作用時，用於沉積本文之自組裝單層的SAM前驅物可描述為SAM分子。大體而言，多個實施例中，尾部基團可以是線性或分枝的烷基鏈，或者可以是環狀碳氫化合物。根據多個實施例，尾部基團可包括碳與氫，或由碳與氫組成。多個實施例中，無論形狀為何，該尾部基團可為氟化的碳氫化合物且可包括碳、氫、與氟或是由碳、氫、與氟所組成。該頭部基團可以是甲氧基矽烷（例如二甲氧基矽烷或三甲氧基矽烷）、乙氧基矽烷（例如二乙氧基矽烷或三乙氧基矽烷）、胺矽烷（amine silane）、氨基矽烷、矽氮烷（silazane）、或氯矽烷。多個實施例中，SAM前驅物可具有尾部，該尾部是氟化烷基矽烷。根據多個實施例，該SAM分子可以是n-丙基三甲氧基矽烷、n-辛基三甲氧基矽烷、或三甲氧基（十八烷基）矽烷之一或更多者。多個實施例中，SAM前驅物可具有尾部，該尾部是苯基，且該SAM前驅物可以是苯基烷基矽烷。
多個實施例中，暴露的矽（若存在的話）與暴露的氮化矽不會被影響氧化矽的相同的化學備製所化學修飾，因此可能不會發展羥基封端，且可能不會後續與SAM前驅物反應。SAM是由SAM前驅物形成，這是透過下述方式形成：從氣相或是液相，頭部基團化學吸附至基材上，接著在氧化矽鍵結位址的遠端的尾部基團大體上對齊排列。根據多個實施例，該尾部基團不會化學鍵結至矽、氧化矽、或氮化矽之任一者。一旦在暴露的氧化矽部分上的所有氧化矽鍵結位址被SAM分子佔據，則鍵結程序可能中止，變成自限制程序。
根據多個實施例，在選擇性蝕刻暴露的氮化矽或選擇性沉積額外材料至暴露的氮化矽上之操作期間，基材處理區域中的壓力可大於0.5托，大於5托，大於10托，大於15托，或大於25托。多個實施例中，基材處理區域中的壓力可小於1000托，小於750托，小於500托，小於250托，或小於100托。所有參數的上限可與相同參數的下限組合，而形成額外的實施例。根據多個實施例，本文所述的選擇性蝕刻及選擇性沉積操作期間在基材處理區域中的壓力可介於0.5托至1000托之間。較佳的實施例中，選擇性蝕刻或選擇性沉積之操作期間的基材處理區域中的壓力介於20托至110托之間。
多個實施例中，選擇性蝕刻操作期間，圖案化基材的溫度可介於-20°C至300°C之間或介於0°C至250°C之間。根據多個實施例，在選擇性沉積額外材料之操作期間，圖案化基材之溫度可介於-20°C至500°C之間或介於0°C至450°C之間。較佳實施例中，選擇性蝕刻暴露的氮化矽或將額外材料選擇性沉積於暴露的氮化矽上之操作期間，圖案化基材之溫度可介於40°C至200°C或介於50°C至150°C之間。涉及無水氟化氫的習知製程已透過使基材溫度低於較佳實施例所提供之範圍，而蝕刻氧化矽蝕刻得比氮化矽快。相對於氧化矽的氮化矽之蝕刻選擇性可在介於55°C至75°C之間的針對圖案化基材溫度的最高範圍內。多個實施例中，該圖案化基材溫度可介於55°C至75°C之間。根據多個實施例，在操作240、220、140、及/或120期間，該圖案化基材之溫度可在所有這些範圍內。
自組裝單層可為熱穩定，且能夠耐受在相對高溫的熱處理，所述相對高溫最高達400°C，最高達450°C、或甚至最高達500°C。根據多個實施例，在形成自組裝單層與蝕刻暴露的氮化矽部分之各操作期間，圖案化基材之溫度低於400°C、低於450°C、或低於500°C。類似地，根據多個實施例，在形成自組裝單層與將額外材料選擇性沉積至暴露的氮化矽部分上之各操作期間，圖案化基材之溫度低於400°C、低於450°C、或低於500°C。
在本文所述之所有蝕刻製程中，在選擇性蝕刻暴露的氮化矽之操作期間，基材處理區域可缺乏氮。例如，在氮化矽蝕刻期間，該基材處理區域可缺乏氨（或大體上，Nx Hy ）。經常將氨源添加至涉及無水氟化氫的習知製程，以增強氧化矽之蝕刻速率，但在本文所述之多個實施例中，此類情況是不受期望的。此類反應會減少暴露的氮化矽部分相較於暴露的氧化矽部分的選擇性。
選擇性沉積製程期間與本文所述的所有沉積與蝕刻製程期間，基材處理區域可稱為「無電漿」。維持無電漿的基材處理區域與運用本文所述的前驅物能達成氮化矽相對於矽與氧化矽的高蝕刻速率選擇性。類似地，維持無電漿的基材處理區域增進暴露表面之間沉積速率有所差異。使用替代的界定，根據多個實施例，在本文所述的任一或所有操作期間於基材處理區域內，電子溫度可低於0.5eV、低於0.45eV、低於0.4eV、或低於0.35eV。本文所述的製程的優點包括電漿損傷的減少，這是透過使用主要為中性的物種執行選擇性氮化矽蝕刻與沉積製程而達成。習知的本端（local）電漿製程可包括濺射與轟擊成分。本文所述之製程的另一優點包括，相較於傳統溼蝕刻製程，圖案化基材上精細特徵上的應力減少，該傳統溼蝕刻製程可引發小特徵的彎折與剝離，這是由於液體蝕刻劑的表面張力所致。
多個實施例中，SAM前驅物可沉積在圖案化層的兩個或更多個化學上有區別的部分上，但可能在該兩個部分的僅只一個部分上形成共價鍵。其餘的部分上，前驅物可透過物理性吸附而結合，這意味在前驅物與第二暴露表面部分之間沒有共價鍵結。在此情境中，可容易移除物理性吸附的前驅物，同時容許化學性吸附（共價鍵結）的前驅物留下。這是用於本文所述之所有製程的生產選擇性沉積SAM層的替代方法。
第3A圖與第3B圖是根據多個實施例的選擇性蝕刻期間及之後的圖案化基材的側視圖。第3C圖與第3D圖是根據多個實施例的選擇性沉積期間與之後的圖案化基材的側視圖。在第3C圖與第3D圖中，自組裝單層310生長，選擇性沉積在圖案化基材301的暴露的氧化矽部分305上，但自組裝單層310不沉積在暴露的氮化矽部分315上。第3B圖指出，蝕刻劑（例如無水HF）移除暴露的氮化矽部分315但在圖案化基材301上留下暴露的氧化矽305。類似地，第3D圖指出，沉積前驅物添加材料（額外層320）至暴露的氮化矽部分315上但不添加材料至圖案化基材301之暴露的氧化矽部分305上。多個實施例中，該額外的沉積可僅在無SAM塗層的區域上進行。對於選擇性蝕刻與選擇性沉積而言，本文所述的方法相較於已仰賴微影圖案化的傳統方法可節省成本及增加套疊正確性。SAM選擇性沉積之後，後續沉積額外材料層320亦可稱為選擇性沉積，但其為選擇性沉積的SAM層的反向影像。後續沉積的膜在完整的積體電路之效用上或是進一步的處理上可具有較大可利用性（相較於SAM）。
現在將描述示範性的硬體。第4A圖顯示示範性基材處理腔室1001之剖面視圖，且基材處理腔室1001內有分隔區域。膜蝕刻期間，處理氣體可流過氣體入口組件1005且進入遠端區域1015。圖中顯示冷卻板1003、面板1017、離子抑制件1023、噴頭1025與基材支撐件1065（亦已知為基座，上面配置有基材1055），且根據多個實施例，上述之每一者可被納入。基座1065可具有熱交換通道，熱交換流體流動透過該熱交換通道，以控制基材之溫度。此組裝方式可使基材1055之溫度得以被冷卻或加熱，以維持相對低的溫度，諸如介於-40°C至500°C之間。基座1065可透過使用嵌入式加熱器構件電阻式加熱到相對高的溫度，諸如介於100°C至1100°C之間。
示範性組裝方式可包括使氣體入口組件1005通往氣體供應區域1058，該氣體供應區域1058是藉由面板1017與遠端區域1015分隔，使得氣體/物種流過面板1017中的孔洞而進入遠端區域1015。前驅物（例如無水HF）可透過本文所述之噴頭的實施例流進基材處理區域1033。源自遠端區域1015中之處理氣體的受激發物種可包括HF且行進穿過噴頭1025中的孔隙（aperture），且視情況任選地與第二前驅物組合，該第二前驅物是從噴頭的分開的部分流進基材處理區域1033，該噴頭可因此稱為雙通道噴頭。視情況任選的第二前驅物（諸如矽烷或水蒸氣）當以此方式與HF組合時可進一步增加氮化矽的蝕刻速率或減少矽或氧化矽的蝕刻速率。
第4B圖顯示影響穿過面板1017的處理氣體分配的特徵的詳細視圖。諸如噴頭1025的用於處理腔室區段1001的氣體分配組件可稱為雙通道噴頭（DCSH）且另外詳述於本文第4A圖以及第4C圖所述之實施例中。雙通道噴頭可提供用於蝕刻製程，容許基材處理區域1033外側的蝕刻劑分開，以使得在蝕刻劑遞送進入基材處理區域1033之前，蝕刻劑與腔室部件及蝕刻劑彼此之間的交互作用受限。
噴頭1025可包括上板1014與下板1016。該等板可彼此耦接，以在這些板之間界定空間1018。板的耦合可使得提供第一流體通道1019與第二流體通道1021，第一流體通道1019透過上板與下板，第二流體通道1021透過下板1016。所形成的通道可組裝成提供從空間1018透過下板1016單獨經由第二流體通道1021的流體進出，且第一流體通道1019可與該等板及第二流體通道1021之間的空間1018在流通性上隔絕。在流通性上可透過氣體分配組件1025之側進出空間1018。雖然第4A圖至第4C圖的示範性系統包括雙通道噴頭，但應瞭解可利用替代性的分配組件，以維持第一前驅物與第二前驅物在基材處理區域1033之前於流通性上隔絕。例如，可利用板下方的穿孔板與管，儘管其他的組裝方式可以減少的效能操作或不提供如所述之雙通道噴頭般均勻的處理。
處理氣體可流進遠端區域1015，然後穿過噴頭1025的第一流體通道1019。該處理氣體可包括用於蝕刻的HF或是用於沉積的烷基矽烷。在本文提出的任一或所有的操作期間，於基材處理區域1033中可不生成電漿且可不存在電漿。在本文提出的任一或所有的操作期間，於遠端區域1015中可不生成電漿且可不存在電漿。多個實施例中，該兩個區域可稱為無電漿基材處理區域1033與無電漿遠端區域1015。特別是當使用液體前驅物源時，該處理氣體可包括載氣，諸如氦、氬、氮（N2 ）等。該噴頭可稱為雙通道噴頭，這是起因於進入基材處理區域的兩個有區別的通路。氟化氫可流過噴頭中的貫穿孔洞，且第二前驅物可通過雙通道噴頭中的分開的通道。該等分開的通道可通往基材處理區域但不通往遠端區域，如前文所述。進入基材處理區域的前驅物的組合流率可佔總氣體混合物之體積的0.05%至約20%；而其餘為載氣。
第4C圖是多個實施例中與處理腔室一併使用的噴頭1025的底視圖。噴頭1025對應第4A圖中所示的噴頭。穿透孔洞1031顯示第一流體通道1019的視角，該等穿透孔洞1031可具有複數種形狀與組裝方式，以控制及影響穿過噴頭1025的前驅物的流動。小孔洞1027顯示第二流體通道1021的視角，該等小孔洞1027可於整個噴頭表面上（甚至是在穿透孔洞1031之間）實質均勻地分佈，而可在該等前驅物離開噴頭時助於提供相較其他組裝方式更為均勻的前驅物之混合。
第5A圖與第5B圖是根據多個實施例的基材處理設備的示意圖。第5A圖顯示用於將基材1105暴露至槽1101中的液體SAM前驅物溶液1115-1的硬體。可使用機器人將基材1105降下到溶液1115-1中，且在處理期間該基材1105可由基材支撐件1110支撐。第5B圖顯示替代性的硬體，該替代性硬體旋轉基材1105同時將液體SAM前驅物溶液1115-2從配發器1120傾倒遍及基材之頂表面。
本文所述的系統的實施例可併入更大的製造系統，以生產積體電路晶片。第6圖顯示多個實施例中的沉積、蝕刻、烘烤、與固化腔室的一種此類處理系統（主框架）2101。圖中，一對前開式晶圓匣（裝載閘腔室2102）供應各種尺寸的基材，在該等基材被放進基材處理腔室2108a-f之一者前，該等基材是由機械手臂2104接收並放置到低壓固持區域2106。第二機械手臂2110可用於從固持區域2106傳輸基材至基材處理腔室2108a-f並且往回傳輸。每一基材處理腔室2108a-f可被裝備成執行多個基材處理操作，該等操作除了循環層沉積（CLD）、原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、蝕刻、預清潔、脫氣、定向及其他基材製程之外，還包括在此所述的乾式蝕刻製程。
全文中所用之術語「間隙」（gap）非暗指經蝕刻之幾何形狀具有大的水平尺度比（horizontal aspect ratio）。由表面上方來看，間隙可顯現圓形、橢圓形、多邊形、矩形或各種其他形狀。「溝槽」是長的間隙。溝槽可以呈現材料島狀物周圍的壕溝形狀，而該溝槽之長寬比是壕溝的長度或外周除以壕溝寬度。術語「介層窗」（via）用於指可或可不被金屬填充而形成垂直的電連接的低深寬比溝槽（由上方觀看）。如在此所用，正形蝕刻製程是指以與表面相同的形狀大體上均勻地移除表面上的材料，即經蝕刻之層的表面與蝕刻前的表面大體上平行。發明所屬技術領域中具有通常知識者將瞭解經蝕刻之介面可能不會100%正形，因此術語「大體上」容許可接受的容忍度。
在此所使用的「基材」可為具有（或不具有）形成在上面的多個層的支撐基材。該圖案化基材可為有各種摻雜濃度及摻雜分佈曲線（doping profile）的絕緣體或半導體，且例如可為用在積體電路製造上的類型的半導體基材。圖案化基材的暴露的「氧化矽」主要是SiO2 但可包括其他元素組份（諸如氮、氫、與碳）之濃度。在一些實施例中，本文描述的氧化矽部分由矽與氧組成或基本上由矽與氧組成。圖案化基材的暴露的「氮化矽」或「SiN」主要是Si3 N4 但可包括其他元素組份（諸如氮、氫、與碳）之濃度。在一些實施例中，使用在此揭露的方法所蝕刻的氮化矽部分由矽與氮組成或基本上由矽與氮組成。
術語「前驅物」是用於指任何參與反應從表面移除材料或沉積材料在表面上的處理氣體。詞彙「惰性氣體」是指在蝕刻或被併入膜中時不形成化學鍵結的任何氣體。示範性的惰氣包括稀有氣體，但可包括其他氣體，只要當（一般而言）在膜中補捉到痕量的該氣體時不形成化學鍵結即可。
已在此揭露數個實施例，發明所屬技術領域中具有通常知識者應知可使用各種修飾例、替代架構與等效例而不背離所揭露之實施例的精神。此外，為了避免不必要地混淆本案之實施例，未描述多種習知的製程及構件。因此，上述說明不應被視為限制申請專利範圍之範疇。
在提供一範圍之值時，除非本文另有明確指定，否則應理解亦特定地揭露該範圍之上限與下限之間的每一中間值，精確度為至下限單位的十分之一。亦涵蓋在陳述範圍中之任一陳述值（或中間值）與在彼陳述範圍中之任一其他陳述值（或中間值）之間的每一較小範圍。該等較小範圍的上限值與下限值可獨立包含或排除於該範圍中，且其中在該較小範圍內包含任一個極限值、不含極限值或包含兩個極限值的各範圍皆涵蓋在申請專利範圍內，除非在該陳述的範圍中有任何特別排除之極限。在所陳述之範圍包括極限值的一者或兩者之處，該範圍亦包括該些排除其中任一者或兩者被包括的極限值的範圍。
在本文與如後附申請專利範圍中所使用之單數形式「一」（a、an）與「該」（the）亦包括複數個參考對象，除非本文中另外清楚指明。因此，舉例而言，所參考的「一種製程」（a process）包括複數個此類製程，而參考的「該介電材料」（the dielectric material）包括一或多種介電材料以及該領域中具有通常知識者所熟知的該等材料之等效例等。
又，在此說明書與下述申請專利範圍中所用的「包含」與「包括」等用語欲專指存在所陳述之特徵、整體、部件或步驟，但該等用語不排除存在或增加一或多種其他特徵、整體、部件、步驟、動作或群組。
101‧‧‧製程
110-150‧‧‧操作
201‧‧‧製程
210-250‧‧‧操作
301‧‧‧基材
305‧‧‧氧化矽
310‧‧‧自組裝單層（SAM）
315‧‧‧氮化矽
320‧‧‧額外層
1001‧‧‧基材處理腔室
1003‧‧‧冷卻板
1005‧‧‧氣體入口組件
1010‧‧‧流體供應系統
1014‧‧‧上板
1015‧‧‧遠端區域
1016‧‧‧下板
1017‧‧‧面板
1018‧‧‧空間
1019‧‧‧第一流體通道
1020‧‧‧絕緣環
1021‧‧‧第二流體通道
1023‧‧‧離子抑制件
1025‧‧‧噴頭
1031‧‧‧穿透孔洞
1033‧‧‧基材處理區域
1040‧‧‧電源供應器
1055‧‧‧基材
1058‧‧‧氣體供應區域
1065‧‧‧基座
1101‧‧‧槽
1105‧‧‧基材
1110‧‧‧基材支撐件
1115‧‧‧稀釋磷酸液體溶液
1120‧‧‧配發器
2101‧‧‧主框架
2102‧‧‧裝載閘腔室
2104、2110‧‧‧機械手臂
2106‧‧‧低壓固持區域
2108a-f‧‧‧基材處理腔室
可透過參考說明書之其餘部分及圖式，而實現對所揭露之技術的本質與優點的進一步的了解。
第1圖顯示根據多個實施例的選擇性蝕刻氮化矽的方法。
第2圖顯示根據多個實施例的於氮化矽上選擇性形成膜的方法。
第3A圖與第3B圖是根據多個實施例的選擇性蝕刻期間及之後的圖案化基材的側視圖。
第3C圖與第3D圖是根據多個實施例的選擇性沉積期間及之後的圖案化基材的側視圖。
第4A圖顯示根據多個實施例的基材處理腔室的示意剖面視圖。
第4B圖顯示根據多個實施例的基材處理腔室的一部分的示意剖面視圖。
第4C圖顯示根據多個實施例的噴頭的底視圖。
第5A圖與第5B圖是根據多個實施例的基材處理設備的示意圖。
第6圖是根據多個實施例的示範性基材處理系統的頂視圖。
在所附圖示中，相似的部件及/或特徵可具有相同的元件符號。另外，相同類型的各種部件可藉由以下方式區別：將虛線和第二符號接在該元件符號之後，該第二符號用於區別該等類似的部件。若說明書中僅使用第一元件符號，則該說明適用於具有相同第一元件符號之相似部件的任一者，無關第二元件符號為何。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
101‧‧‧製程
110-150‧‧‧操作

Claims (17)

  1. 一種從圖案化基材移除氮化矽之方法，該方法包括： （i）選擇性形成一部分層而覆於該圖案化基材之多個氧化矽部分上，但不覆於該圖案化基材之多個氮化矽部分上，其中不施加任何形式的微影術而使該部分層在形成後圖案化；以及（ii）從該等氮化矽部分選擇性蝕刻該氮化矽蝕刻得比從該等氧化矽部分蝕刻氧化矽快。
  2. 如請求項1所述之方法，其中不施加微影術即發生選擇性蝕刻該氮化矽。
  3. 如請求項1所述之方法，其中操作（i）發生在操作（ii）之前。
  4. 如請求項3所述之方法，其中重複操作（i）與（ii）達整數次。
  5. 如請求項1所述之方法，其中操作（i）與操作（ii）同步（concurrently）發生。
  6. 一種從圖案化基材蝕刻氮化矽之方法，該方法包括： 提供一圖案化基材，該圖案化基材具有一暴露的氮化矽部分與一暴露的氧化矽部分；將該圖案化基材暴露至一烷基矽烷前驅物；於該暴露的氧化矽部分上形成一自組裝單層但不在該暴露的氮化矽部分上形成該自組裝單層；將該圖案化基材暴露至一含鹵素前驅物；以一氮化矽蝕刻速率從該暴露的氮化矽部分蝕刻該氮化矽，同時以一氧化矽蝕刻速率從該暴露的氧化矽部分移除該氧化矽，該氧化矽蝕刻速率小於該氮化矽蝕刻速率的1百分比。
  7. 如請求項6所述之方法，進一步包括：在蝕刻該氮化矽之後移除該自組裝單層。
  8. 如請求項6所述之方法，其中形成該自組裝單層是在蝕刻該氮化矽前發生。
  9. 如請求項6所述之方法，其中將該圖案化基材暴露至該烷基矽烷前驅物是與將該圖案化基材暴露至該含鹵素前驅物同步發生。
  10. 如請求項6所述之方法，其中形成該自組裝單層與蝕刻該氮化矽皆發生在該圖案化基材處於一無電漿的基材處理區域時。
  11. 如請求項6所述之方法，其中該含鹵素前驅物包括氟。
  12. 如請求項6所述之方法，其中該含鹵素前驅物包括無水HF。
  13. 如請求項6所述之方法，其中該含鹵素前驅物是一氣相前驅物。
  14. 如請求項6所述之方法，其中該自組裝單層的每一分子可包括一頭部基團與一尾部基團，該頭部基團與該暴露的氧化矽部分形成一共價鍵結，且該尾部基團延伸遠離該圖案化基材。
  15. 一種將額外層選擇性沉積至圖案化基材上之方法，該方法包括： 提供一圖案化基材，該圖案化基材具有一暴露的氮化矽部分與一暴露的氧化矽部分；於該暴露的氧化矽部分上形成一自組裝單層但不在該暴露的氮化矽部分上形成該自組裝單層；將該圖案化基材暴露至一沉積前驅物；將額外材料沉積至該暴露的氮化矽部分上沉積得比至該氧化矽部分上還要快至少一百倍。
  16. 如請求項15所述之方法，其中沉積該額外材料是於選擇性形成該自組裝單層之後發生。
  17. 如請求項15所述之方法，其中選擇性形成該自組裝單層及將額外材料沉積至該暴露的氮化矽部分上各別發生在該圖案化基材位於一無電漿的基材處理區域中時。
TW105136349A 2015-11-20 2016-11-09 氧化矽的自對準遮蔽 TW201729283A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562258122P 2015-11-20 2015-11-20
US15/235,048 US9875907B2 (en) 2015-11-20 2016-08-11 Self-aligned shielding of silicon oxide

Publications (1)

Publication Number Publication Date
TW201729283A true TW201729283A (zh) 2017-08-16

Family

ID=58717648

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105136349A TW201729283A (zh) 2015-11-20 2016-11-09 氧化矽的自對準遮蔽

Country Status (5)

Country Link
US (1) US9875907B2 (zh)
KR (1) KR20180072838A (zh)
CN (1) CN108352303A (zh)
TW (1) TW201729283A (zh)
WO (1) WO2017087138A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335565B2 (en) 2018-02-28 2022-05-17 Applied Materials, Inc. Systems and methods to form airgaps

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9875907B2 (en) 2015-11-20 2018-01-23 Applied Materials, Inc. Self-aligned shielding of silicon oxide
US9859128B2 (en) 2015-11-20 2018-01-02 Applied Materials, Inc. Self-aligned shielding of silicon oxide
CN110622284B (zh) 2017-09-12 2023-07-28 应用材料公司 通过化学蚀刻去除选择性沉积缺陷
WO2019143608A1 (en) 2018-01-16 2019-07-25 Lam Research Corporation Selective processing with etch residue-based inhibitors
JP7503547B2 (ja) * 2018-11-13 2024-06-20 アプライド マテリアルズ インコーポレイテッド 金属シリサイドの選択的堆積及び酸化物の選択的除去
KR20220034785A (ko) 2019-07-18 2022-03-18 도쿄엘렉트론가부시키가이샤 영역 선택적 증착에서 측면 필름 성장의 완화 방법
WO2021044882A1 (ja) * 2019-09-05 2021-03-11 東京エレクトロン株式会社 成膜方法
WO2021076746A1 (en) * 2019-10-18 2021-04-22 Lam Research Corporation Selective attachment to enhance sio2:sinx etch selectivity
CN110993499B (zh) 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
US11903328B2 (en) * 2020-02-07 2024-02-13 International Business Machines Corporation Self assembled monolayer formed on a quantum device
JP2023531617A (ja) * 2020-06-23 2023-07-25 ラム リサーチ コーポレーション 阻害剤としてグラフェンを使用する選択的堆積

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6146767A (en) 1996-10-17 2000-11-14 The Trustees Of Princeton University Self-assembled organic monolayers
US6328814B1 (en) 1999-03-26 2001-12-11 Applied Materials, Inc. Apparatus for cleaning and drying substrates
US20050186339A1 (en) 2004-02-20 2005-08-25 Applied Materials, Inc., A Delaware Corporation Methods and apparatuses promoting adhesion of dielectric barrier film to copper
US20080146011A1 (en) 2006-12-14 2008-06-19 Konkuk University Industrial Cooperation Corp. Method of forming self-assembled monolayer on ito film
KR100841170B1 (ko) 2007-04-26 2008-06-24 삼성전자주식회사 저저항 금속 배선 형성방법, 금속 배선 구조 및 이를이용하는 표시장치
US8283258B2 (en) 2007-08-16 2012-10-09 Micron Technology, Inc. Selective wet etching of hafnium aluminum oxide films
KR101096031B1 (ko) 2009-03-31 2011-12-19 한양대학교 산학협력단 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법
US8286517B2 (en) 2009-06-02 2012-10-16 The United States of America as represented by the Administrator of the U.S. Environments Protection Agency Aerosol particle deposition on surfaces
EP2264460A1 (en) 2009-06-18 2010-12-22 Nxp B.V. Device having self-assembled-monolayer
AU2010310750B2 (en) 2009-10-23 2015-02-26 President And Fellows Of Harvard College Self-aligned barrier and capping layers for interconnects
FR2971369B1 (fr) 2011-02-04 2013-03-08 Commissariat Energie Atomique Procede de fabrication d'une monocouche autoassemblee d'injection
JP5611884B2 (ja) * 2011-04-14 2014-10-22 東京エレクトロン株式会社 エッチング方法、エッチング装置および記憶媒体
JP5490071B2 (ja) * 2011-09-12 2014-05-14 株式会社東芝 エッチング方法
TW201509245A (zh) 2013-03-15 2015-03-01 Omg Electronic Chemicals Llc 用於在金屬表面上形成自組裝單層的方法及包含自組裝單層的印刷電路板
US9515166B2 (en) 2014-04-10 2016-12-06 Applied Materials, Inc. Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3D structure semiconductor applications
US9331094B2 (en) 2014-04-30 2016-05-03 Sandisk Technologies Inc. Method of selective filling of memory openings
US9859128B2 (en) 2015-11-20 2018-01-02 Applied Materials, Inc. Self-aligned shielding of silicon oxide
US9875907B2 (en) 2015-11-20 2018-01-23 Applied Materials, Inc. Self-aligned shielding of silicon oxide

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335565B2 (en) 2018-02-28 2022-05-17 Applied Materials, Inc. Systems and methods to form airgaps
TWI766433B (zh) * 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法

Also Published As

Publication number Publication date
CN108352303A (zh) 2018-07-31
US9875907B2 (en) 2018-01-23
KR20180072838A (ko) 2018-06-29
WO2017087138A1 (en) 2017-05-26
US20170148640A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
TW201729283A (zh) 氧化矽的自對準遮蔽
US9859128B2 (en) Self-aligned shielding of silicon oxide
US9576815B2 (en) Gas-phase silicon nitride selective etch
US10186420B2 (en) Formation of silicon-containing thin films
TWI674628B (zh) 氮化鈦移除
TWI726034B (zh) 基板處理方法
JP6929279B2 (ja) ＳｉＯおよびＳｉＮを含む流動性膜を堆積させる方法
US9659791B2 (en) Metal removal with reduced surface roughness
US9564341B1 (en) Gas-phase silicon oxide selective etch
TWI662617B (zh) 無鹵素之氣相矽蝕刻
US9449843B1 (en) Selectively etching metals and metal nitrides conformally
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
TWI520212B (zh) 選擇性氮化鈦蝕刻
CN102956473B (zh) 在升起特征上沉积高度共形无定形碳膜的方法
TW201823504A (zh) 用於熱ale及ald之方法與系統
CN109417048A (zh) 用于间隙填充应用的可流动非晶硅膜
CN105900214A (zh) 通过使用远程等离子体pecvd的fcvd硬件形成的可流动碳膜
US20180301347A1 (en) Method of processing target object
TWI699828B (zh) 可調的遠端分解
US11335565B2 (en) Systems and methods to form airgaps
TWI785783B (zh) 用於選擇性金屬化合物移除之系統及方法
US9646818B2 (en) Method of forming planar carbon layer by applying plasma power to a combination of hydrocarbon precursor and hydrogen-containing precursor
US20160068969A1 (en) Integrated processing for microcontamination prevention
TW202334478A (zh) 氧化矽之拓撲選擇性膜形成之方法
JP2004186210A (ja) 窒素含有ケイ素化合物膜の形成方法