CN102203912B - 改善p3i腔室中共形掺杂的方法 - Google Patents
改善p3i腔室中共形掺杂的方法 Download PDFInfo
- Publication number
- CN102203912B CN102203912B CN2009801434414A CN200980143441A CN102203912B CN 102203912 B CN102203912 B CN 102203912B CN 2009801434414 A CN2009801434414 A CN 2009801434414A CN 200980143441 A CN200980143441 A CN 200980143441A CN 102203912 B CN102203912 B CN 102203912B
- Authority
- CN
- China
- Prior art keywords
- substrate
- plasma
- approximately
- gas
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims abstract description 176
- 239000000463 material Substances 0.000 claims abstract description 103
- 238000000034 method Methods 0.000 claims abstract description 102
- 230000008569 process Effects 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 30
- 238000007654 immersion Methods 0.000 claims abstract description 21
- 239000007789 gas Substances 0.000 claims description 106
- 239000002019 doping agent Substances 0.000 claims description 37
- 238000002513 implantation Methods 0.000 claims description 33
- 239000011261 inert gas Substances 0.000 claims description 16
- 229910052796 boron Inorganic materials 0.000 claims description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 11
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 230000004087 circulation Effects 0.000 claims description 6
- 229910052736 halogen Inorganic materials 0.000 claims description 4
- 150000002367 halogens Chemical class 0.000 claims description 3
- 230000003472 neutralizing effect Effects 0.000 claims 2
- 125000005843 halogen group Chemical group 0.000 claims 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract description 94
- 238000000151 deposition Methods 0.000 abstract description 56
- 239000000203 mixture Substances 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 description 50
- 238000002347 injection Methods 0.000 description 27
- 239000007924 injection Substances 0.000 description 27
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000009826 distribution Methods 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011469 building brick Substances 0.000 description 4
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- -1 boron ion Chemical class 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
- H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32412—Plasma immersion ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Analytical Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Physical Vapour Deposition (AREA)
- Plasma Technology (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
Abstract
本发明提供通过等离子体浸没离子注入处理而注入离子到基板中的方法。在一实施例中,一种注入离子到基板中的方法包含:提供基板至处理腔室中,所述基板包括基板表面,基板表面中形成有一或多个特征结构,且每一特征结构具有一或多个水平表面和一或多个垂直表面;从含有适于产生离子的反应气体的气体混合物产生等离子体;在所述基板表面上和在基板特征结构的至少一水平表面上沉积材料层;通过各向同性工序而将来自所述等离子体的离子注入到所述基板中、到至少一水平表面中和到至少一垂直表面中;以及通过各向异性工序而蚀刻所述基板表面上和所述至少一个水平表面上的所述材料层。
Description
技术领域
本发明的实施例大体上是关于半导体制造工艺和装置的领域,更具体地,是关于通过等离子体浸没离子注入工艺将离子注入到基板中的方法。
背景技术
集成电路可包括超过一百万个微电子场效晶体管(例如,互补金氧半导体(CMOS)场效晶体管),所述电子场效晶体管形成在基板(例如,半导体晶片)上,并合作以执行电路内部的不同功能。CMOS晶体管包括栅极结构,所述栅极结构设置在形成于基板中的源极和漏极区域之间。栅极结构大体上包括栅极电极和栅极介电层。栅极电极设置在栅极介电层上方,以控制形成在漏极和源极区域之间并位于栅极介电层下方的信道区域中的电荷载体流。
离子注入工序典型用于注入或掺杂离子至基板中,并在基板上形成具有所需轮廓(profile)和浓度的栅极和源极、漏极结构。在离子注入工序期间,不同的处理气体或气体混合物可用于提供离子源种(species)。当供应处理气体至离子注入处理腔室(例如,商业上可由加州圣克拉拉的应用材料公司购得的P3i腔室)中时,气体经过处理作用以解离离子,而离子接着加速朝向基板表面并进入基板表面中。由于加速至基板表面的离子典型为诸如一个方向的移动的线性移动,故离子大部分注入到形成在基板表面上的结构(例如,图案或沟槽)的底表面中,而非注入到结构的侧壁。非共形(non-conformal)的离子掺杂可导致跨越基板表面上的不足及/或不均匀的离子浓度、轮廓、尺寸和分布,特别是在形成于基板表面中的特征结构定义(feature definition)中尤其如此,从而不利地影响电子组件的总效能。随着关键尺寸(critical dimension)缩小,离子注入的精确度变得愈为重要。
因此,需要一种改善的离子注入工序,以在基板表面上和在特征结构定义中提供更为共形的离子注入。
发明内容
本发明提供通过具有平衡的蚀刻-沉积工序的等离子体浸没离子注入处理而将离子注入到基板中的方法。在一实施例中,一种注入离子到基板中的方法包含以下步骤:提供基板至处理腔室中,所述基板包括基板表面,所述基板表面中形成有一或多个特征结构,且每一特征结构具有一或多个水平表面和一或多个垂直表面;从含有反应气体的气体混合物产生等离子体,所述反应气体适于产生离子;在所述基板表面上和在所述基板特征结构的至少一水平表面上沉积材料层;通过各向同性的工序而将来自所述等离子体的离子注入到所述基板中,且将来自所述等离子体的离子注入到至少一水平表面中和至少一垂直表面中;以及通过各向异性工序而蚀刻所述基板表面上和所述至少一水平表面上的所述材料层。
在另一实施例中,一种注入离子到基板中的方法包含以下步骤:提供基板至处理腔室中,所述基板包括基板表面,所述基板表面中形成有一或多个特征结构,且每一特征结构具有一或多个水平表面和一或多个垂直表面;从含有反应气体的气体混合物产生等离子体,所述反应气体适于产生离子;在所述基板表面上和在所述基板特征结构的至少一水平表面上沉积材料层;通过各向同性工序而将来自所述等离子体的离子注入到所述基板中、且将来自所述等离子体的离子注入到至少一水平表面中和至少一垂直表面中;从至少一水平表面到溅射一部分的所述材料层、一部分的所述注入离子或其组合到至少一垂直表面;以及通过各向同性工序蚀刻所述基板表面与所述一或多个水平表面和一或多个垂直表面。
在另一实施例中,一种注入离子到基板中的方法包含以下步骤:提供基板至处理腔室中,所述基板包括基板表面,所述基板表面中形成有一或多个特征结构,且每一特征结构具有一或多个水平表面和一或多个垂直表面;在所述基板表面上和在所述基板特征结构的至少一个水平表面上沉积材料层;从含有反应气体的气体混合物产生等离子体,所述反应气体适于产生离子;通过各向同性工序而将来自所述等离子体的离子注入到所述基板中、且将来自所述等离子体的离子注入到至少一水平表面中和至少一垂直表面中;以及通过各向异性工序而蚀刻所述基板表面上和所述至少一水平表面上的所述材料层。
附图说明
为让本发明的上述特征更明显易懂,可配合参考实施例对上面简要描述的本发明进行详细说明,部分实施例已表示如附图。须注意的是,虽然附图揭露本发明典型实施例,但附图并非用以限定本发明的范围,因为本发明可作其他等效实施例。
图1A至图1B表示适于实行本发明的等离子体浸没离子注入工具的一实施例;
图2表示流程图,其说明根据本发明的一实施例的用于等离子体浸没离子注入处理的方法;
图3A至图3D表示根据本发明的一实施例的用于等离子体浸没离子注入处理的方法的概略侧视图;
图4表示流程图,其说明根据本发明的另一实施例的用于等离子体浸没离子注入处理的方法;
图5A至图5D表示根据本发明的另一实施例的用于等离子体浸没离子注入处理的方法的概略侧视图。
为便于理解,图中相同的组件符号尽可能地表示相同的组件。应理解一实施例采用的组件当不需特别详述而可有利地应用到其它实施例。
然而,须注意的是,虽然附图揭露本发明特定实施例,但其并非用以限定本发明的范围,因为本发明可作各种等效实施例。
具体实施方式
本发明的实施例提供通过等离子体浸没离子注入处理而注入离子到基板中的方法。本发明可用在栅极结构或源极/漏极区域的形成,所述形成包括但不限于多晶掺杂(poly doping)、反向多晶掺杂(counter-poly doping)、超浅接面(junction)和用于形成在基板上的结构的共形掺杂等等。离子注入工序可用在诸如DRAM、逻辑产品和闪存的不同应用中。在一实施例中,离子注入工序通过供应含有反应气体(举例来说,含硼气体)的气体混合物来执行。产生等离子体以从气体混合物解离离子,从而形成离子源,而离子朝电偏压基板加速并注入到电偏压基板中及/或在基板表面上沉积为材料层。注入的离子也可称为掺质(dopant)。沉积材料可部分或完全地移除,以造成掺质材料设置在基板表面中。沉积和移除工序在设置于基板表面中的结构的底部和侧壁内提供共形的掺杂轮廓。或者,在蚀刻工序之前,沉积材料可溅射或再沉积在基板表面上。在进一步的替代实施例中,沉积材料可在离子注入前以分开的工序而沉积。
图1A表示等离子体处理腔室100,其可用于实行根据本发明的一实施例的离子注入工序。一可实行所述工序的适当的反应器腔室为P3iTM反应器腔室,所述腔室可购自加州圣克拉拉的应用材料公司。应理解本文所述的方法可在其它适当且适合的等离子体反应器中实行,包括购自其它制造商的那些反应器。其它适当的反应器腔室包括2006年8月22日核发的美国专利第7,094,670号以及2002年12月17日核发的美国专利第6,494,986号中所述的腔室,特将上述两专利并入本文中以供参照至与本文详述的权利要求和叙述一致的范围。
处理腔室100包括:腔室主体102,所述腔室主体具有底部124、顶部126和围绕处理区域104的侧壁122。基板支撑组件128从腔室主体102的底部124支撑,并适于接收用于进行处理的基板106。气体分配板130耦合至腔室主体102的顶部126,并面对基板支撑组件128。泵接口132限定在腔室主体102中,并耦合至真空泵134。真空泵134通过节流阀136而耦合至泵接口132。气源152耦合至气体分配板130,以供应在基板106上执行的处理的气体前驱物化合物。
图1A所表示的处理腔室100进一步包括等离子体源190,所述等离子体源190最佳显示于图1B的透视图中。等离子体源190包括一对分开的外部重入导管(reentrant conduit)140、140’,所述重入导管装配在腔室主体102的顶部126的外侧上,并配置为彼此相互横越(或如图1B所表示的示范实施例那样而彼此相互正交)。第一外部重入导管140具有第一端140a,所述第一端140a通过形成在顶部126中的开口198耦合至腔室主体102中的处理区域104的第一侧中。第二端140b具有耦合至处理区域104的第二侧中的开口196。第二外部重入导管140’具有第一端140a’,所述第一端140a’具有耦合至处理区域104的第三侧中的开口194;第二外部重入导管140’还具有第二端140b’,所述第二端140b’具有进入处理区域104的第四侧中的开口192。在一实施例中,第一和第二外部重入导管140、140’是配置为彼此相互正交,从而提供每一外部重入导管140、140’的两端140a、140a’、140b、140b’以约90度的间隔环绕腔室主体102的顶部126的周围配置。外部重入导管140、140’的正交配置允许等离子体源在处理区域104各处均匀分布。应理解第一和第二外部重入导管140、140’可具有其它配置,以用于控制处理区域104中的等离子体分布。
磁导性(magnetically permeable)环形磁芯142、142’围绕对应的一个外部重入导管140、140’的一部分。导电线圈144、144’通过各自的阻抗匹配电路或组件148、148’耦合至各射频(RF)等离子体源功率来源146、146’。每一外部重入导管140、140’为分别通过绝缘环形圈150、150’中断(interrupt)的中空导电管,绝缘环形圈150、150’分别中断外部重入导管140、140’的两端140a、140b(和140a’、140b’)间的原本连续的电路径。基板表面的离子能量受射频等离子体偏压功率产生器154的控制,所述射频等离子体偏压功率产生器154通过阻抗匹配电路或组件156而耦合至基板支撑组件128。
回头参照图1A,含有从处理气源152供应的气体化合物的处理气体通过在顶上的气体分配板130而引入处理区域104。射频等离子体源功率来源146从功率施用器(也即,磁芯142和线圈144)而耦合至在导管140中供应的气体,而导管140沿包括外部重入导管140和处理区域104的第一封闭环形路径产生循环等离子体流(plasma current)。而且,射频等离子体源功率来源146’可从其它功率施用器(也即,磁芯142’和线圈144’)耦合至第二导管140’中的气体,第二导管140沿横越(例如,正交)第一环形路径的第二封闭环形路径产生循环等离子体流。第二环形路径包括第二外部重入导管140’和处理区域104。在每一路径中的等离子体流以各自的射频等离子体源功率来源146、146’的频率振荡(例如,反向),所述频率可相同或稍微彼此偏移。
在一实施例中,处理气源152提供不同的处理气体,而所述处理气体可用于提供注入到基板106的离子。处理气体的适当范例包括B2H6、AsH3、PH3、PF3、BF3和其组合。每一等离子体源功率来源146、146’的功率经操作以使得其组合的效应可有效解离从处理气源152所供应的处理气体,并在基板106的表面产生期望的离子通量(ion flux)。射频等离子体偏压功率产生器154的功率控制在选定的水平,而在此水平处,从处理气体解离所形成的离子可加速朝向基板表面,并以期望的离子剂量而注入在基板106的顶表面下方的期望深度。受控的射频等离子体源功率和射频等离子体偏压功率的结合解离在处理腔室100中具有足够动量和期望离子分布的气体混合物中的离子。离子经过偏压并被朝向基板表面驱动,从而以期望的离子浓度、分布和离基板表面的深度而注入离子至基板中。
举例来说,以诸如小于约200W的相对低的射频偏压功率,则可获得相对低的等离子体离子能量。具有低离子能量的解离离子可以注入在距离基板表面约约之间的浅深度。或者,从高射频偏压功率(例如,高于约1000W)提供并产生的具有高离子能量的解离离子可以注入到基板中而至实质上距离基板表面超过的深度。此外,受控的离子能量和来自所供应的处理气体的不同类型的离子物种允许离子注入在基板106中,以形成期望的组件结构,诸如基板106上的栅极结构和源极/漏极区域。
已观察到本文在图2、图3A至图3D和图4、图5A至图5D中所述的处理提供优于先前处理的改善的共形性。共形性(conformality)是掺质在特征结构定义的所有表面中的注入,并以共形性比率表示。共形性比率定义为侧壁的掺质剂量(即,剂量)对特征结构的底表面及/或顶表面的掺质剂量的比率。举例来说,如果结构顶表面的诸如硼的掺质剂量(注入为垂直于晶片表面的垂直方向)约为1016原子/cm2,且进入结构侧壁的掺质剂量约为7×1015原子/cm2,则共形性比率将约为70%。通过本文所述的注入工序,共形性比率可为约20%~约90%。举例来说,根据本文所述的过程,硼可注入到约50%~约90%的共形性,且砷可注入到约20%~约30%的共形性。
参照图2和图3A至图3D,描述通过等离子体浸没离子注入处理而注入离子至基板中的方法。图2表示流程图,其说明根据本发明的一实施例的用于等离子体浸没离子注入处理的方法。图3A至图3D表示根据本发明的一实施例的用于等离子体浸没离子注入处理的方法的概略侧视图。
所述方法可在诸如本文的图1A至图1B所述的处理腔室100的等离子体浸没离子注入处理腔室或其它经适当适配的腔室中执行。
所述方法开始是在处理腔室100中提供一基板。在一实施例中,基板可为诸如氧化硅、碳化硅、结晶硅(例如,硅<100>或硅<111>)、应变硅、硅锗、掺杂或无掺杂的多晶硅、掺杂或无掺杂的硅晶片、掺杂硅、锗、砷化镓、氮化镓、玻璃和蓝宝石的材料。基板可具有不同尺寸,诸如200mm或300mm直径的晶片,且可为矩形或正方形的片(pane)。除非另外提及,否则本文所述的实施例和范例都在具有300mm直径的基板上实施。在使用基板形成栅极结构的实施例中,多晶硅层可设置在位于基板上的栅极介电层之上。
特征结构310可如图3A所示形成在基板300中。特征结构可具有一或多个水平表面312和一或多个垂直表面314。基板300可含有欲掺杂的材料(举例来说,用于p型掺杂的n型材料或用于n型掺杂的p型材料)。基板表面的上表面可含有材料316,所述材料316可针对期望结构而掺杂,或可以不掺杂,以提供与额外特征结构310的掺质隔离。
在步骤210中,将气体混合物供应至处理腔室中(诸如图1A的处理腔室100),所述处理腔室可提供用于沉积的材料及/或提供用于注入工序的离子物种。气体混合物可如图1A所述那样从处理气源152供应至气体分配板130或通过其它适当的装置供应。
在一实施例中,供应至处理腔室中的气体混合物含有反应气体。反应气体可提供用于在基板表面上以及在特征结构中沉积及/或注入的掺质材料,所述特征结构含有诸如来自常用的等离子体增强化学气相沉积处理的硼、镓、砷、磷和其组合。在一实施例中,可用于沉积材料层的反应气体包括B2H6、AsH3、PH3、PF3、BF3、P2H5、GaN、AsF5和其组合。
所沉积的含掺质的材料层340可通过各向同性(isotropic)或各向异性(anisotropic)工序来沉积。图3B说明通过各向异性工序的材料沉积,其中材料层340主要形成在基板和基板特征结构310的水平表面312上。含掺质的材料层340可沉积达约约的厚度(例如,约约)。含掺质的材料层340可在P3i腔室中通过等离子体处理(例如,通过各向异性等离子体环境)而从射频放电沉积。
反应气体也可提供在步骤220中欲注入至基板中的期望离子。欲注入的离子也可称为掺质或掺质物种。举例来说,反应气体可提供期望的掺质物种来源(例如,硼、镓、砷、磷和其组合),所述掺质物种用于在电子组件中形成活性掺质,以产生基板的掺杂区域的所期望的电气性能及/或物理性质。
在一实施例中,可用于提供一离子物种来源的反应气体包括B2H6、AsH3、PH3、PF3、BF3、P2H5、GaN、AsF5和其组合。举例来说,在反应气体为B2H6气体的实施例中,B2H6气体可在注入处理期间解离,以产生B2H5 +、BH2 +和H+离子形式的离子物种。图3C说明通过各向同性工序在基板特征结构300的水平(底部)和垂直表面(侧壁)312、314上的离子/掺质350的注入深度。经注入的掺质350可通过等离子体处理(例如,各向同性等离子体离子环境)从P3i腔室的射频放电而注入。
含掺质的材料层340的沉积和掺质350的离子注入可在相同工序中同时并行地执行,或通过一或多个等离子体沉积和等离子体离子注入工序来连续执行。在诸如图3B至3C所示的离子注入和沉积工序的实施例中,含掺质的材料层340在步骤210沉积,接着,为了下方基板表面的注入工序,在步骤220以离子、掺质350轰击所述材料层。在另一诸如图3C所示的离子注入和沉积工序的实施例中,在没有图3B所示的处理步骤的情况下,含掺质的材料层340在步骤210沉积,且掺质350在步骤220于相同的处理步骤中同时并行地注入。两种工序可在处理腔室内原位(in situ)执行,或可在不破坏真空的情况下于设置在相同处理工具上的腔室中原位执行,从而允许在基板的单一处理道次期间执行工序。
在本发明的一实施例中,沉积材料和注入离子具有相同元素(例如,基板表面中的硼离子和其表面上的硼沉积层)。或者,离子、掺质物种,和沉积材料、沉积物种具有不同元素(例如,硼作为掺质物种,且硅烷作为沉积物种)。
在步骤220,执行离子注入工序,以将由气体混合物产生的离子注入至基板中。施加射频源功率,以从处理腔室中的气体混合物产生等离子体。在任何气体混合物的流速变化期间,等离子体会连续产生,以解离气体混合物为离子物种并将其注入到基板中。射频偏压功率可和射频源功率一起施加,以解离并驱动来自气体混合物的解离的离子物种朝向并进入离基板表面的期望深度中。施加至处理腔室的射频源和偏压功率可控制在期望的能量水平,从而允许离子物种解离并以期望剂量和深度而掺杂至基板中。在上述工序的一实施例中,离子(也称为掺质)以约5×1014原子/cm2至约5×1015原子/cm2的范围中的剂量而注入到小于的深度。离子注入工序可导致掺质材料的沉积。掺质的浓度是以原子/cm3表示,所述掺质的浓度可从掺质的剂量来计算。
在工序的一实施例中,离子注入是如图3A和3C所示采用受控沉积在一处理步骤中执行。对这一类沉积和注入工序而言,源射频功率可维持在约100瓦特和约5000瓦特之间。偏压射频功率可在约100伏特和约15000伏特间的射频电压下维持在约100瓦特和约10000瓦特之间。腔室压力可维持在约1mTorr和约500mTorr之间。基板温度可维持在约10℃和约500℃之间。
在另一实施例中,供应至处理腔室中的气体混合物可含有惰性气体。适当的惰性气体的范例包括氮、氩、氦、氙和氪等。处理腔室中的惰性气体促进气体混合物中的离子轰击,从而有效地增加处理气体碰撞的可能性,并导致减少的离子物种重组。惰性气体可以约10sccm和约2000sccm之间(例如,约50sccm和约500sccm之间)的速度流入处理腔室中。
一并行的沉积和注入工序的实施例包含以下步骤:以约10~约1000sccm(例如,约50sccm~约100sccm)的流速提供诸如二硼烷(B2H6)或三氢化砷(AsH3)的反应气体至处理腔室中;以约200~约10000伏特(V)(例如,约500V~约1500V)的电压施加偏压;维持约1mTorr~约100mTorr(例如,约7mTorr~约15mTorr)的腔室压力;维持约15℃~约500℃(例如,约25℃~约45℃)的晶片夹盘(chuck)温度,其中注入工序在约100W~约2000W(例如,约200W~约300W)的源功率而持续约1秒~约60秒(例如,约10秒~约30秒)。
这一类工序的范例包含以下步骤:以约50sccm的流速提供二硼烷(B2H6)至处理腔室中;以约1000V的电压施加偏压;维持约15mTorr的腔室压力;维持约25℃的晶片夹盘温度,其中注入工序的源功率为约200W并持续约20秒。针对所述工序观察到约70%的共形性比率。上述工序也可用于沉积含掺质的材料层340和注入所述掺质350两者。
申请人观察到所沉积的材料层是各向异性地沉积至基板特征结构的水平部分中,而非至基板特征结构的侧壁中,且申请人观察到从气体混合物解离的离子是各向同性地注入到基板特征结构的水平部分中以及进入基板特征结构的垂直部分(侧壁),以提供改善的共形注入。相信以沉积材料层注入的掺质是注入到更为受限的深度,从而允许以特征结构侧壁中的注入的掺质来改善共形性。或者,含掺质的材料层340可各向同性地沉积在特征结构的表面上。
如图3D所示,在步骤230,蚀刻工序可用于移除在基板特征结构的水平部分上的部分或全部的含掺质的材料层340的沉积,或替代地移除一些注入的掺质,同时保留住注入在基板特征结构的水平部分和垂直部分中的离子。蚀刻工序可为各向异性的蚀刻工序。不过,诸如当含掺质的材料层340沉积在特征结构定义的垂直表面(侧壁)314上时,可使用各向同性蚀刻工序。蚀刻工序可在相同腔室中与本文所述的沉积及/或注入工序一起原位执行,或在不破坏真空的情况下于配置在相同处理工具上的腔室中原位执行,从而允许在基板的单一处理道次期间执行工序。
适当的蚀刻气体包括含卤素的化合物。蚀刻化合物的范例包括NF3和CF4。氢气及/或惰性气体可包含在蚀刻气体中。或者,氢等离子体工序可用于移除沉积的材料层。在另一替代的实施例中,惰性气体的溅射等离子体可用于移除沉积的材料层。
蚀刻工序的一实施例包含以下步骤:以约25~约1000sccm(例如,约50~约100sccm)的流速提供诸如三氟化氮(NF3)的蚀刻气体至处理腔室中;以约10~约1000sccm(例如,约100~约200sccm)的流速提供诸如氩气(Ar)的惰性气体至处理腔室中;维持约7mTorr~约100mTorr(例如,约7mTorr~约15mTorr)的腔室压力;维持约15℃~约90℃(例如,约25℃~约35℃)的晶片夹盘温度;以及施加约100W~约2000W(例如,约200W~约250W)的源功率。
这一类蚀刻工序的范例包含以下步骤:以约200sccm的流速提供氢(H2)至处理腔室中;维持约15mTorr的腔室压力;维持约25℃的晶片夹盘温度;以及施加约500W的源功率。
参照图2,在步骤240,操作210~230可以一或多个顺序动作而重复或循环地执行,以提供期望的离子注入结果。操作210和220可在循环期间同时并行地执行。操作210至230可重复1至约20个循环(例如,约3至约5个循环)。
参照图4和图5A至图5D,描述通过等离子体浸没离子注入处理而注入离子至基板中的方法。图4表示流程图,其说明根据本发明的另一实施例的用于等离子体浸没离子注入处理的方法。图5A至图5D表示根据本发明的另一实施例的用于等离子体浸没离子注入处理的方法的概略侧视图。
所述方法可在诸如图1A至图1B所述的处理腔室100的等离子体浸没离子注入处理腔室或其它经适当适配的腔室中执行。
所述方法开始是在处理腔室中提供基板。在一实施例中,基板500可为诸如氧化硅、碳化硅、结晶硅(例如,硅<100>或硅<111>)、应变硅、硅锗、掺杂或无掺杂的多晶硅、掺杂或无掺杂的硅晶片、掺杂硅、锗、砷化镓、氮化镓、玻璃和蓝宝石的材料。基板可具有不同尺寸,诸如200mm或300mm直径的晶片,且可为矩形或正方形的片(pane)。除非另外提及,否则本文所述的实施例和范例都在具有300mm直径的基板上实施。在使用基板形成栅极结构的实施例中,多晶硅层可配置在位于基板上的栅极介电层之上。
特征结构定义510可如图5A所示形成在基板500中。特征结构可具有一或多个水平表面512和一或多个垂直表面514。基板500可含有欲掺杂的材料(举例来说,用于p型掺杂的n型材料或用于n型掺杂的p型材料)。基板表面的上表面可含有材料516,所述材料516可针对期望结构而掺杂,或可以不掺杂,以提供与额外特征结构510的掺质隔离。
在步骤410,供应气体混合物至处理腔室中。气体混合物可提供用于沉积的材料及/或提供用于注入工序的离子物种。气体混合物可如图1A所述从处理气源152供应至气体分配板130或通过其它适当的装置供应。
在一实施例中,供应至处理腔室100中的气体混合物含有反应气体。反应气体可提供用于在基板表面上沉积的材料,材料包含诸如来自常用的等离子体增强化学气相沉积处理的硼、镓、砷和其组合。在一实施例中,可用于沉积材料层的反应气体包含B2H6、AsH3、PH3、PF3、BF3、P2H5、GaN、AsF5和其组合。
所沉积的材料层540可通过各向同性或各向异性工序来沉积。图5B说明通过各向异性工序的材料沉积,其中材料主要形成在基板和基板特征结构定义510的水平表面512上。材料540可沉积达约约的厚度(例如,约约)。所沉积的材料540可通过等离子体处理(例如,各向同性等离子体环境)从P3i腔室的射频放电而沉积。
反应气体也可提供欲注入到基板中所期望的掺质/离子。举例来说,反应气体可提供期望的离子物种来源(例如,硼、磷、镓、砷等),所述离子物种来源用于在电子组件中形成活性掺质,以产生基板的掺杂区域的期望电气性能及/或物理性质。
在一实施例中,可用于提供离子物种来源的反应气体包含B2H6、AsH3、PH3、PF3、BF3、P2H5、GaN、AsF5和其组合。举例来说,在反应气体为B2H6气体的实施例中,B2H6气体可在注入工序期间解离,以产生BH2+、BH2 +和H+离子形式的离子物种。
图5B说明具有掺质550的注入的实施例,在水平表面512中具有沉积的含掺质材料540。或者,对含掺质材料540的沉积而言,可不发生掺质注入。在进一步的替代实施例中,掺质可注入在特征结构定义510的垂直表面(侧壁)514中。图5C说明在本文所述的掺质再分配工序之后,离子/掺质550在基板500的水平和垂直表面512、514上的注入深度。离子注入工序可为各向同性工序或各向异性工序,其中各向同性对当前工序而言是较佳的。材料沉积工序可为各向同性工序或各向异性工序,其中各向异性对当前工序而言是较佳的。
含掺质材料540的沉积和掺质550的离子注入可在相同工序中同时执行,或通过一或多个等离子体沉积和等离子体离子注入工序来连续执行。
在离子注入和沉积工序的一实施例中,结合图5B所示的操作410和420,而沉积含掺质材料540,并在相同工序中注入掺质550,且在步骤430,含掺质材料540、掺质550和其组合如图5C所示通过诸如溅射而再分配,以再沉积含掺质材料,并在特征结构定义的侧壁中注入掺质(或进一步地注入掺质)。在这一类工序中,含掺质材料540和掺质550仅形成在特征结构定义510的水平表面上。在离子注入和沉积工序的另一实施例中,工序使用替代性操作420,其中,沉积含掺质材料540,并接着在顺序工序中注入掺质550,且通过诸如溅射而再分配材料层和掺质,以再沉积含掺质材料,并在特征结构定义(featuredefinition)的侧壁中注入掺质(或进一步地注入掺质)。
在离子注入和沉积工序的另一实施例中,含掺质材料540在步骤410沉积,并且在步骤420进行注入或不进行注入,及材料层在步骤430诸如通过溅射而再分配,以再分配含掺质材料,并在特征结构定义的侧壁中注入掺质。含掺质材料和再分配的含掺质材料接着可从特征结构定义移除。已观察到这一工序的共形性比率为约50%~约90%。
含掺质材料540是各向同性地沉积,其中无或有沿垂直及/或水平方向的最小注入。在沉积工序期间,任何掺质注入也可在步骤430再分配。在本发明的一实施例中,沉积材料和注入离子为相同元素(例如,基板表面中的硼离子和基板表面上的硼沉积层)。
沉积和离子注入两种工序可在一处理腔室内原位执行,或可在不破坏真空的情况下于配置在相同处理工具上的腔室中原位执行,从而允许在基板的单一处理道次期间执行工序。
含掺质材料540的沉积以及任何在这一工序中的注入可通过产生气体混合物的等离子体来执行。施加射频源功率,以从处理腔室中的气体混合物产生等离子体。等离子体在所供应的气体混合物的比率变化期间连续产生,以解离气体混合物来沉积一材料层,且也可产生离子物种并将其注入到基板中。射频偏压功率可与射频源功率一起施加,以解离并驱动来自气体混合物的解离的掺质物种朝向并进入离基板表面的期望深度中。施加至处理腔室的射频源和偏压功率可控制在期望的能量水平,从而允许掺质物种解离,并以期望的材料厚度沉积在基板上。在本发明的一实施例中,含掺质材料540可通过诸如各向同性等离子体环境的等离子体处理而从等离子体腔室的射频放电沉积达约约(例如,约约)的厚度,且如果执行任何注入,则掺质可采约5×1014原子/cm2至约5×1015原子/cm2的范围内的剂量而注入至小于的深度。
在工序的一实施例中,离子注入是如图5B所示用受控沉积在一处理步骤中执行。对这一沉积和注入工序而言,源射频功率可维持在约100瓦特和约5000瓦特之间。偏压射频功率可在约100伏特和约15000伏特间的射频电压下维持在约100瓦特和约10000瓦特之间。腔室压力可维持在约1mTorr和约500mTorr之间。基板温度可维持在约10℃和约500℃之间。
在另一实施例中,供应至处理腔室中的气体混合物可包含惰性气体。适当的惰性气体的范例包括氮、氩、氦、氙和氪等。处理腔室中的惰性气体促进气体混合物中的离子轰击,从而有效地增加处理气体碰撞的可能性,并导致减少的离子物种重组。惰性气体可以约10sccm和约2000sccm之间(例如,约50sccm和约500sccm之间)的速度流入处理腔室。
沉积(和注入)工序的一实施例包含以下步骤:以约10~约1000sccm(例如,约50sccm~约100sccm)的流速提供诸如二硼烷(B2H6)或三氢化砷(AsH3)的反应气体至处理腔室中;以约200~约10000伏特(V)(例如,约500V~约1500V)的电压施加偏压;维持约1mTorr~约100mTorr(例如,约7mTorr~约25mTorr)的腔室压力;维持约15℃~约500℃(例如,约25℃~约45℃)的晶片夹盘温度;其中注入工序在约100W~约2000W(例如,约200W~约300W)的源功率而持续约1秒~约60秒(例如,约10秒~约30秒)。
这一工序的一个范例包含以下步骤:以约100sccm的流速提供二硼烷(B2H6)至处理腔室中;以约1000V的电压施加偏压;维持约15mTorr的腔室压力;维持约25℃的腔室温度;其中注入工序在约200W的源功率而持续约30秒。共形性比率可约为70%。
沉积的材料层和从气体混合物解离的离子倾向于主要沉积以及注入在基板特征结构的水平部分中,而非进入基板特征结构的侧壁中。随着解离离子在腔室中继续增加,注入到结构/沟槽底部中的离子可达到饱和水平,而结构及/或沟槽的侧壁仍可能不具有期望的注入离子量。连续供应更大量的离子至腔室中可导致不想要的沉积积聚在基板表面的底部上,而非增加注入到结构/沟槽的侧壁中的离子剂量(从而不增加离子浓度)。
沉积材料和注入离子540可从基板特征结构的水平表面再分配至基板特征结构的垂直表面。含掺质材料540和掺质550的再分配可通过诸如再溅射工序、氩溅射工序或其组合来实现。再分配的含掺质的材料560可在基板特征结构定义510的垂直表面上沉积达小于(例如,厚)的深度,且掺质和再分配的掺质可以约5×1014原子/cm2至约5×1015原子/cm2的范围内的剂量而注入至小于的深度。从再分配开始,在移除含掺质材料540和再分配的含掺质的材料560之后,共形性比率可为约70%~约90%。
再溅射工序的实施例包含以下步骤:以约10~约1000sccm(例如,约100sccm~约200sccm)的流速提供溅射惰性气体以及选择性地提供氢气至处理腔室中;以约200~约7,000伏特(V)(例如,约500V~约1,000V)的电压施加偏压;维持约7mTorr~约100mTorr(例如,约10mTorr~约15mTorr)的腔室压力;维持约15℃~约90℃(例如,约25℃~约45℃)的晶片夹盘温度,约100W~约5,000W(例如,约200W~约300W)的源功率,约5秒~约50秒(例如,约10秒~约20秒)的步骤持续时间。再溅射或再沉积的材料可沉积或注入达 的深度。共形性比率可为约70%~约90%。
这一再溅射工序的一个范例包含以下步骤:以约200sccm的流速提供氩至处理腔室中;以约1000V的电压施加偏压;维持约7mTorr的腔室压力;维持约25℃的晶片温度、约200W的电源、约10秒的持续时间。再沉积的材料可沉积达的深度。共形性比率可为约80%。
再分配工序可和沉积及/或注入工序一起在处理腔室(例如,P3i腔室)内原位执行,或可在不破坏真空的情况下在配置在相同处理工具上的腔室中原位执行,从而允许在基板的单一处理道次期间执行工序。
如图5D所示,在步骤440,在再分配工序之后,蚀刻工序可用于移除基板特征结构的水平部分上的部分或全部的含掺质材料540以及再分配的含掺质材料560,或替代地移除一些离子,同时保留住注入在基板特征结构的水平部分和垂直部分中的离子。蚀刻工序可为各向同性工序,以从水平表面移除比垂直表面更多的材料。蚀刻工序可在不破坏真空的情况下在配置在相同工序工具上的腔室中与本文所述的沉积及/或注入及/或再分配工序一起原位执行,从而允许在基板的单一处理道次期间执行工序。
适当的蚀刻气体包括含卤素的化合物。蚀刻化合物的范例包括NF3、氟碳化合物(fluorocarbon)和其组合。氢气及/或惰性气体可包含在蚀刻气体中。或者,氢等离子体处理可用于移除沉积的材料层。在另一替代的实施例中,惰性气体的溅射等离子体可用于移除沉积的材料层。
蚀刻工序的一实施例包含以下步骤:以约25~约1000sccm(例如,约100~约200sccm)的流速提供诸如三氟化氮(NF3)的蚀刻气体至处理腔室中,或以约10~约1000sccm(例如,约100~约200sccm)的流速提供氩气(Ar)至处理腔室中;维持约5mTorr~约200mTorr(例如,约10mTorr~约20mTorr)的腔室压力;维持约15℃~约90℃(例如,约25℃~约35℃)的晶片温度;以及施加约100W~约2000W(例如,约200W~约300W)的源功率。
蚀刻工序的范例包含以下步骤:以约100sccm的流速提供氢气至处理腔室中;维持约15mTorr的腔室压力;维持约25℃的腔室温度;以及施加约500W的源功率。
参照图4,操作410至440可以一或多个顺序动作在步骤450重复或循环地执行,以提供期望的离子注入结果。操作410和420可在循环期间同时执行。操作410至440可重复1至约20个循环(例如,约3至约5个循环)。
因此,本文提供通过等离子体浸没离子注入处理而注入离子到基板中的方法。所述改善的方法有利地注入期望的掺质量,以在基板表面上形成期望的注入轮廓,从而在基板各处提供均匀的掺杂离子剂量,并在基板上形成具有期望的电气性能的电子组件。
虽然本发明已以较佳实施例揭露如上,然而在不脱离本发明的基本范围的情况下,可以想出本发明的进一步实施例,因此本发明的保护范围当以后附的权利要求书所界定者为准。
Claims (15)
1.一种通过等离子体浸没离子注入处理而注入离子到基板中的方法,所述方法包含:
提供基板至处理腔室中,所述基板包括基板表面,所述基板表面中形成有一或多个特征结构,且每一特征结构具有一或多个水平表面和一或多个垂直表面;
在所述基板表面上以及在所述特征结构的所述一或多个水平表面上从等离子体来沉积含掺质的材料层;
将来自所述等离子体的离子注入到至少一个所述水平表面中和到至少一个所述垂直表面中;以及接着
通过各向异性工序而蚀刻所述基板表面和所述一或多个水平表面。
2.如权利要求1所述的方法,其中所述将来自所述等离子体的离子注入的步骤以及所述蚀刻所述一或多个水平表面的步骤是在一或多个循环中顺序执行。
3.一种通过等离子体浸没离子注入处理而注入离子到基板中的方法,所述方法包含:
提供基板至处理腔室中,所述基板包括基板表面,所述基板表面中形成有一或多个特征结构,且每一特征结构具有一或多个水平表面和一或多个垂直表面;
从包含适于产生离子的反应气体的气体混合物产生等离子体;
在所述基板表面上以及在至少一个所述水平表面上从所述等离子体来沉积材料层;
通过各向同性工序而将来自所述等离子体的离子注入至所述基板中,并将来自所述等离子体的离子注入至至少一个所述水平表面和至少一个所述垂直表面中;
从至少一个所述水平表面溅射一部分的所述材料层、一部分的注入离子或其组合至至少一个所述垂直表面;以及
通过各向同性工序而蚀刻所述基板表面与所述一或多个水平表面和所述一或多个垂直表面。
4.如权利要求3所述的方法,其中所述反应气体包含选自由下列所构成的群组的气体:含硼气体、含砷气体、含磷气体和其组合。
5.如权利要求4所述的方法,其中所述反应气体包含选自由下列所构成的群组的气体:B2H6、AsH3、PH3和其组合。
6.如权利要求1或3所述的方法,其中所述蚀刻所述一或多个水平表面的步骤包含:
提供选自含卤素气体的蚀刻气体;以及
从所述含卤素气体产生等离子体。
7.如权利要求6所述的方法,其中所述蚀刻气体还包含惰性气体或氢气。
8.如权利要求3所述的方法,其中所述将来自所述等离子体的离子注入的步骤、所述溅射所述注入离子的步骤以及所述蚀刻所述一或多个水平表面的步骤是在一或多个循环中顺序执行。
9.如权利要求3所述的方法,其中所述在所述基板表面上从所述等离子体沉积材料层的步骤以及所述通过各向同性工序而将来自所述等离子体的离子注入至所述基板中的步骤是同时执行。
11.一种通过等离子体浸没离子注入处理而注入离子到基板中的方法,所述方法包含:
提供基板至处理腔室中,所述基板包括基板表面,所述基板表面中形成有一或多个特征结构,且每一特征结构具有一或多个水平表面和一或多个垂直表面;
在所述基板表面上以及在所述基板特征结构的至少一个所述水平表面上沉积材料层;
从包含适于产生离子的反应气体的气体混合物产生等离子体;
通过各向同性工序而将来自所述等离子体的离子注入到所述基板中,以及将来自所述等离子体的离子注入到至少一个所述水平表面中和至少一个所述垂直表面中;以及
从至少一个所述水平表面溅射一部分的所述材料层、一部分的注入离子或其组合至至少一个所述垂直表面。
12.如权利要求11所述的方法,其中沉积所述材料层的步骤以及将来自所述等离子体的离子注入的步骤是同时执行。
13.如权利要求3或11所述的方法,其中溅射所述注入离子的步骤包括将所述基板表面暴露给惰性气体等离子体。
14.如权利要求11所述的方法,其中沉积所述材料层的步骤以及将来自所述等离子体的离子注入的步骤是在相同工序中执行。
15.如权利要求11所述的方法,其中沉积所述材料层的步骤、将来自所述等离子体的离子注入的步骤、以及溅射步骤是在相同腔室中执行。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11047508P | 2008-10-31 | 2008-10-31 | |
US61/110,475 | 2008-10-31 | ||
PCT/US2009/062172 WO2010051266A2 (en) | 2008-10-31 | 2009-10-27 | Improving the conformal doping in p3i chamber |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102203912A CN102203912A (zh) | 2011-09-28 |
CN102203912B true CN102203912B (zh) | 2013-11-13 |
Family
ID=42129525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009801434414A Expired - Fee Related CN102203912B (zh) | 2008-10-31 | 2009-10-27 | 改善p3i腔室中共形掺杂的方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8129261B2 (zh) |
JP (1) | JP5558480B2 (zh) |
KR (1) | KR101626565B1 (zh) |
CN (1) | CN102203912B (zh) |
TW (1) | TWI524391B (zh) |
WO (1) | WO2010051266A2 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8395132B2 (en) | 2007-06-25 | 2013-03-12 | International Rectifier Corporation | Ion implanting while growing a III-nitride layer |
US9218991B2 (en) | 2007-06-25 | 2015-12-22 | Infineon Technologies Americas Corp. | Ion implantation at high temperature surface equilibrium conditions |
CN103377888A (zh) * | 2012-04-13 | 2013-10-30 | 南亚科技股份有限公司 | 掺杂区的制作方法 |
US20130288469A1 (en) * | 2012-04-27 | 2013-10-31 | Applied Materials, Inc. | Methods and apparatus for implanting a dopant material |
EP2765596B1 (en) * | 2013-02-12 | 2018-07-11 | Infineon Technologies Americas Corp. | Ion implantation at high temperature surface equilibrium conditions |
KR102342328B1 (ko) * | 2014-07-03 | 2021-12-21 | 어플라이드 머티어리얼스, 인코포레이티드 | 선택적인 증착을 위한 방법 및 장치 |
KR20180085807A (ko) * | 2015-12-18 | 2018-07-27 | 어플라이드 머티어리얼스, 인코포레이티드 | 세정 방법 |
US11761080B2 (en) | 2021-01-05 | 2023-09-19 | Applied Materials, Inc. | Method for processing a substrate by oscillating a boundary layer of the flow of one or more process gases over a surface of a substrate and systems for processing a substrate using the method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN87107677A (zh) * | 1986-11-04 | 1988-06-22 | 英特尔公司 | 源漏掺杂技术 |
US5801082A (en) * | 1997-08-18 | 1998-09-01 | Vanguard International Semiconductor Corporation | Method for making improved shallow trench isolation with dielectric studs for semiconductor integrated circuits |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US759521A (en) * | 1903-06-01 | 1904-05-10 | Archie G Hohenstein | Steam-boiler. |
JPS62198124A (ja) * | 1986-02-26 | 1987-09-01 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS63200528A (ja) * | 1987-02-17 | 1988-08-18 | Toshiba Corp | 半導体装置の製造方法 |
JPS6430224A (en) * | 1987-07-27 | 1989-02-01 | Matsushita Electric Ind Co Ltd | Plasma processing method |
JPH01143254A (ja) * | 1987-11-28 | 1989-06-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH01303718A (ja) * | 1988-06-01 | 1989-12-07 | Hitachi Ltd | 半導体への不純物導入方法 |
JPH02159028A (ja) * | 1988-12-13 | 1990-06-19 | Matsushita Electric Ind Co Ltd | プラズマによる固体表面付着物の除去方法 |
IT1225636B (it) * | 1988-12-15 | 1990-11-22 | Sgs Thomson Microelectronics | Metodo di scavo con profilo di fondo arrotondato per strutture di isolamento incassate nel silicio |
JP2001267326A (ja) * | 2000-03-14 | 2001-09-28 | Nec Yamagata Ltd | 半導体装置及びその製造方法 |
US6312999B1 (en) * | 2001-03-29 | 2001-11-06 | Chartered Semiconductor Manufacturing Ltd. | Method for forming PLDD structure with minimized lateral dopant diffusion |
JP2005260071A (ja) * | 2004-03-12 | 2005-09-22 | Sharp Corp | 半導体記憶装置の製造方法 |
US20050287307A1 (en) * | 2004-06-23 | 2005-12-29 | Varian Semiconductor Equipment Associates, Inc. | Etch and deposition control for plasma implantation |
US7144673B2 (en) * | 2004-10-21 | 2006-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Effective photoresist stripping process for high dosage and high energy ion implantation |
US7314804B2 (en) * | 2005-01-04 | 2008-01-01 | Intel Corporation | Plasma implantation of impurities in junction region recesses |
KR100761829B1 (ko) * | 2005-12-15 | 2007-09-28 | 삼성전자주식회사 | 반도체 소자, 시모스 이미지 센서, 반도체 소자의 제조방법및 시모스 이미지 센서의 제조방법 |
KR100683867B1 (ko) * | 2006-02-09 | 2007-02-15 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
US7732309B2 (en) * | 2006-12-08 | 2010-06-08 | Applied Materials, Inc. | Plasma immersed ion implantation process |
KR100890256B1 (ko) * | 2007-05-29 | 2009-03-24 | 삼성전자주식회사 | 리세스 채널 영역을 갖는 트랜지스터를 채택하는 반도체소자 및 그 제조 방법 |
-
2009
- 2009-10-27 CN CN2009801434414A patent/CN102203912B/zh not_active Expired - Fee Related
- 2009-10-27 KR KR1020117012444A patent/KR101626565B1/ko active IP Right Grant
- 2009-10-27 JP JP2011534673A patent/JP5558480B2/ja active Active
- 2009-10-27 WO PCT/US2009/062172 patent/WO2010051266A2/en active Application Filing
- 2009-10-27 US US12/606,877 patent/US8129261B2/en not_active Expired - Fee Related
- 2009-10-30 TW TW098136950A patent/TWI524391B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN87107677A (zh) * | 1986-11-04 | 1988-06-22 | 英特尔公司 | 源漏掺杂技术 |
US5801082A (en) * | 1997-08-18 | 1998-09-01 | Vanguard International Semiconductor Corporation | Method for making improved shallow trench isolation with dielectric studs for semiconductor integrated circuits |
Also Published As
Publication number | Publication date |
---|---|
US8129261B2 (en) | 2012-03-06 |
KR20110091722A (ko) | 2011-08-12 |
KR101626565B1 (ko) | 2016-06-01 |
TWI524391B (zh) | 2016-03-01 |
TW201025428A (en) | 2010-07-01 |
WO2010051266A2 (en) | 2010-05-06 |
US20100112793A1 (en) | 2010-05-06 |
JP2012507866A (ja) | 2012-03-29 |
JP5558480B2 (ja) | 2014-07-23 |
WO2010051266A3 (en) | 2010-07-29 |
CN102203912A (zh) | 2011-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102203912B (zh) | 改善p3i腔室中共形掺杂的方法 | |
JP6629312B2 (ja) | 選択的堆積のための方法及び装置 | |
US9911594B2 (en) | Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3D structure semiconductor applications | |
US8273624B2 (en) | Plasma immersed ion implantation process using balanced etch-deposition process | |
US9553174B2 (en) | Conversion process utilized for manufacturing advanced 3D features for semiconductor device applications | |
KR20140012727A (ko) | 컨포멀한 도핑을 위한 방법들 및 장치 | |
US20150380526A1 (en) | Methods for forming fin structures with desired dimensions for 3d structure semiconductor applications | |
US8288257B2 (en) | Doping profile modification in P3I process | |
CN106328707A (zh) | 晶体管及其制作方法 | |
CN101989576A (zh) | 半导体器件的制作方法 | |
US20120302048A1 (en) | Pre or post-implant plasma treatment for plasma immersed ion implantation process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent of invention or patent application | ||
CB02 | Change of applicant information |
Address after: American California Applicant after: Applied Materials Inc. Address before: American California Applicant before: Applied Materials Inc. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131113 Termination date: 20161027 |