JP4371360B2 - フラッシュメモリ素子のフローティングゲート形成方法 - Google Patents

フラッシュメモリ素子のフローティングゲート形成方法 Download PDF

Info

Publication number
JP4371360B2
JP4371360B2 JP2003386204A JP2003386204A JP4371360B2 JP 4371360 B2 JP4371360 B2 JP 4371360B2 JP 2003386204 A JP2003386204 A JP 2003386204A JP 2003386204 A JP2003386204 A JP 2003386204A JP 4371360 B2 JP4371360 B2 JP 4371360B2
Authority
JP
Japan
Prior art keywords
polysilicon film
gas
film
oxide film
floating gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003386204A
Other languages
English (en)
Other versions
JP2004193583A (ja
Inventor
承 撤 李
相 ▼ウク▲ 朴
廷 一 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2004193583A publication Critical patent/JP2004193583A/ja
Application granted granted Critical
Publication of JP4371360B2 publication Critical patent/JP4371360B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、フラッシュメモリ素子のフローティングゲート形成方法に係り、特に、第１ポリシリコン膜を形成した後、ＳｉＨ４ガスを流入させて自然酸化膜を分解(decomposition)させ、Ｎ２アニール工程によって、分解されたＨ２ガス及びＯ２ガスがＮ２ガスと反応してアウトガス（ガス抜け）されるようにし、ＳｉＨ４ガス及びＰＨ３ガスを流入させて第２ポリシリコン膜を形成することにより、第１ポリシリコン膜と第２ポリシリコン膜との界面内の自然酸化膜を除去してデータフラッシュメモリ素子の特性を向上させることが可能なフラッシュメモリ素子のフローティングゲート形成方法に関する。
０.１１５μｍデータフラッシュメモリ素子のフローティングゲートは第１及び第２ポリシリコン膜の二重ポリシリコン膜から構成されているが、これはプログラム、消去などのメカニズムによって電子が移動する重要な役割をする。
しかしながら、第１及び第２ポリシリコン膜がエクスシチュー(ex-situ)工程で形成されるため、第１ポリシリコン膜と第２ポリシリコン膜との界面に自然酸化膜が発生する。
以下、現在開発中の０.１１５μｍデータフラッシュメモリ素子のフローティングゲート形成方法を図１の（ａ）及び（ｂ）に基づいて説明する。
図１の（ａ）を参照すると、半導体基板１１上にトンネル酸化膜１２及び第１ポリシリコン膜１３を形成した後、その上部に窒化膜１４を形成する。素子分離マスクを用いたリソグラフィ工程及びエッチング工程で窒化膜１４をパターニングする。パターニングされた窒化膜１４をマスクとして第１ポリシリコン膜１３及びトンネル酸化膜１２をエッチングした後、露出した半導体基板１１を所定の深さだけエッチングしてトレンチを形成する。トレンチが埋め込まれるように、全体構造上に酸化膜１５を形成する。
図１（ｂ）を参照すると、酸化膜１５を研磨した後、第１ポリシリコン膜１３上の窒化膜１４をエッチングして素子分離膜を形成する。その後、全体構造上に第２ポリシリコン膜１６を形成した後、第２ポリシリコン膜１６及び第１ポリシリコン膜１３をパターニングしてフローティングゲートを形成する。ところで、第１ポリシリコン膜１３と第２ポリシリコン膜１６が連続工程で形成されるのではないので、これらの間の界面に自然酸化膜１７が存在する。
このような工程でフローティングゲートを形成することにより、第１ポシリコオン膜と第２ポリシリコン膜との界面に自然酸化膜が存在するが、これにより、素子動作の際に電子が自然酸化膜にトラップされる問題が発生し、自然酸化膜にトラップされた電子によりセルのしきい値電圧が低下するビットフェイル(bit fail)が発生する。さらに、自然酸化膜が寄生キャパシタとして作用して初期印加された電圧が降下する現象が発生する。これは、フラッシュメモリ素子の重要な特性であるセルのしきい値電圧分布において、全体的な均一性を低下させて素子の特性を悪化させる。
ところで、第１ポリシリコン膜の表面をクリーニングした後、第２ポリシリコン膜を形成するまで工程時間が遅延する場合、自然酸化膜の厚さがさらに増加し、第１ポリシリコン膜の表面をクリーニングするにも拘わらず自然酸化膜が成長する。その理由は、クリーニング工程を行っても、化学物質によるケミカル酸化膜が少量存在して完全に除去することが難しいためである。
図２は消去動作の際にセルのしきい値電圧とセル数との関係を示すグラフであって、Ａで表示された部分のセルは全般的にセルのしきい値電圧が低下したセルであり、これをビットフェイルテール(bit fail tail)という。
図３は第１ポリシリコン膜の表面のクリーニング有無によるリンのドーピングプロファイルを確認するためにＳＩＭＳプロファイルを観察した結果を示すグラフである。Ａはサーマルバジェットを与えていないアモルファスシリコン膜を蒸着したウェーハを示すものである。第２ポリシリコン膜のバルク内のリン濃度は約３.２Ｅ２０ａｔｏｍｓ／ｃｃを示し、第１ポリシリコン膜内へのリン拡散は未だ発生していない状態を示す。Ｂは第１ポリシリコン膜の表面をクリーニングした状態であって、第１ポリシリコン膜と第２ポリシリコン膜との界面の自然酸化膜が１８Å程度の厚さに成長した場合、第１ポリシリコン膜内のリン濃度と第２ポリシリコン膜内のリン濃度とがほぼ同等の水準を示している。Ｃは第１ポリシリコン膜の表面をクリーニングしていない状態であって、第１ポリシリコン膜と第２ポリシリコン膜との界面に３０Å以上の自然酸化膜が成長し、第１ポリシリコン膜内のリン濃度は約５.６Ｅ１９ａｔｏｍｓ／ｃｃであり、第２ポリシリコン膜内のリン濃度はわずかその半分水準である約１.１Ｅ２０ａｔｏｍｓ／ｃｃである。上述したように第１ポリシリコン膜と第２ポリシリコン膜との界面に自然酸化膜の厚さが増加するにつれて、リンのドーピングプロファイルに大きい差が生ずる。
本発明の目的は、第１ポリシリコン膜と第２ポリシリコン膜との間に成長する自然酸化膜を完全に除去することができて素子の動作信頼性を向上させることが可能なフラッシュメモリ素子のフローティングゲート形成方法を提供することにある。
本発明の他の目的は、第１ポリシリコン膜を形成した後、ＳｉＨ４ガスを流入させて自然酸化膜を分解させ、Ｎ２アニール工程によって、分解された自然酸化膜のＨ２ガス及びＯ２ガスがＮ２ガスと反応してアウトガスされるようにした後、第２ポリシリコン膜を形成することにより、第１ポリシリコン膜と第２ポリシリコン膜との界面内の自然酸化膜を完全に除去することが可能なフラッシュメモリ素子のフローティングゲート形成方法を提供することにある。
上記目的を達成するために、本発明は、半導体基板上にトンネル酸化膜及び第１ポリシリコン膜を形成する段階と、前記第１ポリシリコン膜及び前記トンネル酸化膜の所定の領域をエッチングした後、露出した前記半導体基板を所定の深さにエッチングしてトレンチを形成する段階と、前記トレンチが埋め込まれるように全体構造上に酸化膜を形成した後、前記酸化膜を研磨して素子分離膜を形成する段階と、前記第１ポリシリコン膜上に成長する自然酸化膜を分解させ、アニール工程によって、分解された物質をアウトガスさせた後、第２ポリシリコン膜を形成する段階と、前記第２ポリシリコン膜及び第１ポリシリコン膜とをパターニングしてフローティングゲートを形成する段階とを含み、前記自然酸化膜の分解は反応炉の温度及び圧力をそれぞれ５１０〜５９０℃及び２００〜６００ｍＴｏｒｒ程度に保った状態でＳｉＨ ４ ガスを０.１〜１.９ＳＬＭ程度流入させ、５分〜２０分間反応させてＳｉＨ ４ とＳｉＯ ２ をそれぞれＳｉとＨ ２ 、ＳｉとＯ ２ に分解し、前記アニール工程は、前記反応炉の温度及び圧力をそれぞれ７５０〜９５０℃及び１００〜３００ｍＴｏｒｒ程度に保った状態でＮ ２ ガスを０.１〜１.９ＳＬＭ程度流入させ、５分〜２０分間反応させてＨ ２ ガスとＯ ２ ガスがＮ ２ ガスと反応させてアウトガスされるようにすることを特徴とするフラッシュメモリ素子のフローティングゲート形成方法を提供する。
本発明によれば、第１ポリシリコン膜を形成した後ＳｉＨ４ガスを流入させ、ＳｉＨ４とＳｉＯ２をそれぞれＳｉとＨ２、ＳｉとＯ２に分解させ、Ｎ２アニール工程によって、分解されたＨ２ガス及びＯ２ガスがＮ２ガスと反応してアウトガスされるようにし、ＳｉＨ４ガス及びＰＨ３ガスを流入させて第２ポリシリコン膜を形成することにより、第１ポリシリコン膜と第２ポリシリコン膜との界面内の自然酸化膜を除去してデータフラッシュメモリ素子の特性を向上させることができる。
以下、添付図面を参照して本発明の実施例をより詳細に説明する。本発明は、下記の実施例に限定されるものではなく、様々な変形実現が可能である。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明の範疇を知らせるために提供されるものである。一方、図面上において、同一の符号は同一の要素を示す。
図４の（ａ）ないし（ｃ）は本発明に係るフラッシュメモリ素子のフローティングゲート形成方法を説明するために順次示した素子の断面図である。図５は第２ポリシリコン膜を形成するための工程レシピである。次に、図４及び図５を参照して本発明に係るフラッシュメモリ素子のフローティングゲート形成方法を説明する。
図４の（ａ）を参照すると、半導体基板２１上にトンネル酸化膜２２及び第１ポリシリコン膜２３を形成した後、その上部に窒化膜２４を形成する。この際、第１ポリシリコン膜２３は３００〜７００Å程度の厚さに形成する。素子分離マスクを用いたリソグラフィ工程及びエッチング工程で窒化膜２４をパターニングする。パターニングされた窒化膜２４をマスクとして第１ポリシリコン膜２３及びトンネル酸化膜２２をエッチングした後、露出した半導体基板２１を所定の深さにエッチングしてトレンチを形成する。トレンチが埋め込まれるように全体構造上に酸化膜２５を形成する。
図４の（ｂ）を参照すると、酸化膜２５を研磨した後、第１ポリシリコン膜２３上の窒化膜２４をエッチングして素子分離膜を形成する。その後、クリーニング工程を行い、第１ポリシリコン膜２３の表面に成長する自然酸化膜を最小化する。この際、クリーニング工程によっても自然酸化膜が完全に除去されず、ケミカル酸化膜が存在し、ＨＦ溶液、希釈したＨＦ溶液又はＲＣＡを用いてクリーニング工程を行う。一方、ＨＦ溶液を用いてクリーニング工程を行うと、ケミカル酸化膜の成長を最小化しながら疎水性の表面を形成することができ、ＲＣＡを用いてクリーニング工程を行うと、欠陥及びパーティクルの生成を最小化することができる。
図４（ｃ）及び図５を参照すると、図５に示した工程レシピによって反応炉の温度及び圧力をそれぞれ５１０〜５９０℃及び２００〜６００ｍＴｏｒｒ程度に保った状態で、ＳｉＨ４ガスを０.１〜１.９ＳＬＭ程度流入させ、５分〜２０分間反応させて化学式１によってＳｉＨ４及びＳｉＯ２を分解させる。
そして、反応炉の温度及び圧力をそれぞれ７５０〜９５０℃及び１００〜３００ｍＴｏｒｒ程度に保った状態で、Ｎ２ガスを０.１〜１.９ＳＬＭ程度流入させ、５分〜２０分程度反応させて化学式２によってＨ２ガスとＯ２ガスがＮ２ガスと反応してアウトガスされるようにする。
また、反応炉の温度及び圧力をそれぞれ５１０〜５９０℃及び２００〜６００ｍＴｏｒｒ程度に保った状態で、ＳｉＨ４ガスとＰＨ３ガスとの混合ガスを０.５〜２.０ＳＬＭ程度流入させ、２０分〜４０分間反応させて第２ポリシリコン膜２６を形成する。
前記ＳｉＨ４ガスを用いた分解及びＮ２アニールを用いたアウトガスによって第１ポリシリコン膜２３上にシリコン膜が１０〜３０Å程度の厚さに再成長し、ＳｉＨ４ガスとＰＨ３ガスとの混合ガスによって第２ポリシリコン膜２６の全厚が６００〜２００００Å程度となるようにする。
そして、第２ポリシリコン膜２６及び第１ポリシリコン膜２３をパターニングしてフローティングゲートを形成する。
(化１)
ＳｉＨ４ → Ｓｉ＊＋２Ｈ２
ＳｉＯ２ → Ｓｉ＊＋Ｏ
(化２)
Ｎ２ → Ｎ＊＋Ｎ＊
Ｎ＊＋２Ｈ２ → ＮＨ３(outgassing)
Ｎ＊＋Ｏ → ＮＯ(outgassing)
上述したように、本発明によれば、第１ポリシリコン膜を形成した後ＳｉＨ４ガスを流入させ、ＳｉＨ４とＳｉＯ２をそれぞれＳｉとＨ２、ＳｉとＯ２に分解させ、Ｎ２アニール工程によって、分解されたＨ２ガス及びＯ２ガスがＮ２ガスと反応してアウトガスされるようにし、ＳｉＨ４ガス及びＰＨ３ガスを流入させて第２ポリシリコン膜を形成することにより、第１ポリシリコン膜と第２ポリシリコン膜との界面内の自然酸化膜を除去してデータフラッシュメモリ素子の特性を向上させることができる。
本発明は、フラッシュメモリ素子のフローティングゲートを形成する場合に利用することができる。
（ａ）及び（ｂ）は従来のデータフラッシュメモリ素子のフローティングゲート形成方法を説明するために順次示した素子の断面図である。 消去動作時のセルのしきい値電圧とセル数との関係を示すグラフである。 第１ポリシイコン膜の表面のクリーニング有無によるリンのドーピングプロファイルを示すグラフである。 （ａ）ないし（ｃ）は本発明に係るフラッシュメモリ素子のフローティングゲート形成方法を説明するために順次示した素子の断面図である。 本発明に係る第２ポリシリコン膜を形成するための工程レシピである。
符号の説明
１１、２１ 半導体基板
１２、２２ トンネル酸化膜
１３、２３ 第１ポリシリコン膜
１４、２４ 窒化膜
１５、２５ 酸化膜
１６、２６ 第２ポリシリコン膜
１７ 自然酸化膜

Claims (3)

  1. 半導体基板上にトンネル酸化膜及び第１ポリシリコン膜を形成する段階と、
    前記第１ポリシリコン膜及び前記トンネル酸化膜の所定の領域をエッチングした後、露出した前記半導体基板を所定の深さにエッチングしてトレンチを形成する段階と、
    前記トレンチが埋め込まれるように全体構造上に酸化膜を形成した後、前記酸化膜を研磨して素子分離膜を形成する段階と、
    前記第１ポリシリコン膜上に成長する自然酸化膜を分解させ、アニール工程によって、分解された物質をアウトガスさせた後、第２ポリシリコン膜を形成する段階と、
    前記第２ポリシリコン膜及び第１ポリシリコン膜とをパターニングしてフローティングゲートを形成する段階とを含み、
    前記自然酸化膜の分解は反応炉の温度及び圧力をそれぞれ５１０〜５９０℃及び２００〜６００ｍＴｏｒｒ程度に保った状態でＳｉＨ ４ ガスを０.１〜１.９ＳＬＭ程度流入させ、５分〜２０分間反応させてＳｉＨ ４ とＳｉＯ ２ をそれぞれＳｉとＨ ２ 、ＳｉとＯ ２ に分解し、
    前記アニール工程は、前記反応炉の温度及び圧力をそれぞれ７５０〜９５０℃及び１００〜３００ｍＴｏｒｒ程度に保った状態でＮ ２ ガスを０.１〜１.９ＳＬＭ程度流入させ、５分〜２０分間反応させてＨ ２ ガスとＯ ２ ガスがＮ ２ ガスと反応させてアウトガスされるようにする
    ことを特徴とするフラッシュメモリ素子のフローティングゲート形成方法。
  2. 前記素子分離膜を形成した後、ＨＦ溶液、希釈したＨＦ溶液又はＲＣＡを用いて前記第１ポリシリコン膜の表面をクリーニングする段階をさらに含むことを特徴とする請求項１記載のフラッシュメモリ素子のフローティングゲート形成方法。
  3. 前記第２ポリシリコン膜は、前記反応炉の温度及び圧力をそれぞれ５１０〜５９０℃及び２００〜６００ｍＴｏｒｒ程度に保った状態でＳｉＨ４ガスとＰＨ３ガスとの混合ガスを０.５〜２.０ＳＬＭ程度流入させ、２０分〜４０分間反応させて形成することを特徴とする請求項１記載のフラッシュメモリ素子のフローティングゲート形成方法。
JP2003386204A 2002-12-12 2003-11-17 フラッシュメモリ素子のフローティングゲート形成方法 Expired - Fee Related JP4371360B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0079204A KR100482765B1 (ko) 2002-12-12 2002-12-12 플래쉬 메모리 소자의 플로팅 게이트 형성 방법

Publications (2)

Publication Number Publication Date
JP2004193583A JP2004193583A (ja) 2004-07-08
JP4371360B2 true JP4371360B2 (ja) 2009-11-25

Family

ID=32501383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003386204A Expired - Fee Related JP4371360B2 (ja) 2002-12-12 2003-11-17 フラッシュメモリ素子のフローティングゲート形成方法

Country Status (4)

Country Link
US (1) US6780743B2 (ja)
JP (1) JP4371360B2 (ja)
KR (1) KR100482765B1 (ja)
TW (1) TWI282149B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4671775B2 (ja) * 2004-06-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7183161B2 (en) * 2004-09-17 2007-02-27 Freescale Semiconductor, Inc. Programming and erasing structure for a floating gate memory cell and method of making
US20080150028A1 (en) * 2006-12-21 2008-06-26 Advanced Micro Devices, Inc. Zero interface polysilicon to polysilicon gate for semiconductor device
CN102623319A (zh) * 2012-03-22 2012-08-01 上海华力微电子有限公司 一种制备浮栅的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010028A (en) * 1989-12-29 1991-04-23 Texas Instruments Incorporated Method of making hot electron programmable, tunnel electron erasable contactless EEPROM
JPH05343698A (ja) * 1992-06-09 1993-12-24 Seiko Epson Corp 半導体装置の製造方法
US5493140A (en) * 1993-07-05 1996-02-20 Sharp Kabushiki Kaisha Nonvolatile memory cell and method of producing the same
US5604141A (en) * 1994-03-15 1997-02-18 National Semiconductor Corporation Method for forming virtual-ground flash EPROM array with reduced cell pitch in the X direction
JP4131896B2 (ja) * 2000-03-31 2008-08-13 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR20010065186A (ko) * 1999-12-29 2001-07-11 박종섭 플래쉬 메모리 소자의 제조방법
KR100753401B1 (ko) * 2001-06-15 2007-08-30 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100426485B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법

Also Published As

Publication number Publication date
KR100482765B1 (ko) 2005-04-14
KR20040051301A (ko) 2004-06-18
TW200414451A (en) 2004-08-01
TWI282149B (en) 2007-06-01
US20040115885A1 (en) 2004-06-17
US6780743B2 (en) 2004-08-24
JP2004193583A (ja) 2004-07-08

Similar Documents

Publication Publication Date Title
TWI255012B (en) Method of manufacturing a flash memory cell
US20020072197A1 (en) Method for self-aligned shallow trench isolation and method of manufacturing non-volatile memory device using the same
US7037785B2 (en) Method of manufacturing flash memory device
JP2006310845A (ja) Ｕ字状浮遊ゲートを有するフラッシュメモリの製造方法
CN106206596B (zh) 分栅式闪存器件制造方法
KR100537277B1 (ko) 반도체 소자의 제조 방법
WO2005122281A2 (en) Gate stack of nanocrystal memory and method for forming same
TWI325163B (en) Method for manufacturing flash memory device and flash memory device
CN106206598A (zh) 分栅式闪存器件制造方法
KR100753134B1 (ko) 반도체 소자의 제조방법
JP2006108605A (ja) フラッシュメモリ素子のウォール酸化膜形成方法及び素子分離膜形成方法
CN100468659C (zh) 制造闪存器件的电介质膜的方法
JP4371360B2 (ja) フラッシュメモリ素子のフローティングゲート形成方法
JP2006086486A (ja) 不揮発性メモリ素子のゲート電極形成方法
JP4843205B2 (ja) 半導体素子の製造方法
JP4992012B2 (ja) フラッシュメモリ素子の製造方法
KR100537276B1 (ko) 반도체 소자의 제조 방법
JP2004200660A (ja) フラッシュメモリ素子の製造方法
US8865582B2 (en) Method for producing a floating gate memory structure
KR100523918B1 (ko) 플래시 소자의 제조 방법
KR20070036521A (ko) 플래시 메모리 소자의 제조방법
KR100482760B1 (ko) 플래시 메모리 소자의 제조 방법
JP2009238903A (ja) 半導体装置及びその製造方法
KR20060005177A (ko) 비휘발성 메모리 소자의 게이트 전극 및 그 형성방법
KR20020007862A (ko) 플래쉬 메모리 셀의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees