CN107579068A - 三维计算机闪存设备的栅极氧化层的制作方法及栅极结构 - Google Patents
三维计算机闪存设备的栅极氧化层的制作方法及栅极结构 Download PDFInfo
- Publication number
- CN107579068A CN107579068A CN201710772502.XA CN201710772502A CN107579068A CN 107579068 A CN107579068 A CN 107579068A CN 201710772502 A CN201710772502 A CN 201710772502A CN 107579068 A CN107579068 A CN 107579068A
- Authority
- CN
- China
- Prior art keywords
- silicon
- dioxide layer
- silicon dioxide
- column
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明公开了一种三维计算机闪存设备的栅极氧化层的制作方法以及栅极结构,该制作方法包括:提供硅衬底;在硅衬底的表面氮化硅过渡层;在氮化硅过渡层的表面形成第一二氧化硅层;形成贯穿第一二氧化硅层以及氮化硅过渡层的窗口,窗口露出硅衬底;在窗口内形成单晶硅立柱,单晶硅立柱的一端与硅衬底接触,另一端超出第一二氧化硅层;在单晶硅立柱背离第一二氧化硅层的一端形成第二二氧化硅层;第二二氧化硅层与第一二氧化硅层之间具有预设高度间隙;通过热处理,形成栅极氧化层,栅极包括位于单晶硅立柱侧面的第三二氧化硅层以及位于硅衬底表面的第四二氧化硅层。本发明技术方案可以制备厚度均匀的栅极氧化层,提高了耐压性,提高了3D NAND的可靠性。
Description
技术领域
本发明涉及存储装置技术领域,更具体的说,涉及一种三维计算机闪存设备的栅极氧化层的制作方法以及栅极结构。
背景技术
现有的三维计算机闪存设备(3D NAND)的栅极氧化层的制作方法如图1和图2所示,图1-图2为现有3D NAND的栅极氧化层的制作方法的流程示意图。
首先,通过半导体制程工艺形成如图1所示结构,此时,硅衬底11上具有凹槽,凹槽内沉积有N型掺杂的硅层12,N型掺杂的硅层两侧表面均覆盖有二氧化硅层13,两侧的二氧化硅层均具有开口,开口内形成有单晶硅立柱14,单晶硅立柱14上端均形成有二氧化硅层15,二氧化硅层13与二氧化硅层15具有预设高度间隙。然后,在氧气条件下进行预处理,氧化单晶硅立柱14以及硅衬底11的上表面,形成如图2所示的栅极氧化层16。
在现有的3D NAND的栅极氧化层的制作方法中,由于硅衬底11的表面以及预先形成了二氧化硅层13,故在后续热处理过程中,单晶硅立柱11侧面的耗氧量与硅衬底11表面的耗氧量不同,会导致单晶硅立柱14侧面的二氧化硅层与硅衬底11表面的二氧化硅层厚度不同,特别的,在单晶硅立柱11与硅衬底11交接的区域17形成的二氧化硅层具有较大的厚度变化幅度,也就是说,现有制作方法中,会导致最终形成的栅极氧化层的厚度不均匀,耐压性能较差,影响3D NAND的可靠性。
发明内容
为了解决上述问题,本发明实施例提供了一种三维计算机闪存设备的栅极氧化层的制作方法以及栅极结构,可以制备厚度均匀的栅极氧化层,提高了耐压性,提高了3DNAND的可靠性。
为了实现上述目的,本发明实施例提供如下技术方案:
一种三维计算机闪存设备的栅极氧化层的制作方法,所述制作方法包括:
提供硅衬底;
在所述硅衬底的表面氮化硅过渡层;
在所述氮化硅过渡层的表面形成第一二氧化硅层;
形成贯穿所述第一二氧化硅层以及所述氮化硅过渡层的窗口,所述窗口露出所述硅衬底;
在所述窗口内形成单晶硅立柱,所述单晶硅立柱的一端与所述硅衬底接触,另一端超出所述第一二氧化硅层;
在所述单晶硅立柱背离所述第一二氧化硅层的一端形成第二二氧化硅层;所述第二二氧化硅层与所述第一二氧化硅层之间具有预设高度间隙;
通过热处理,形成栅极氧化层,所述栅极包括位于所述单晶硅立柱侧面的第三二氧化硅层以及位于所述硅衬底表面的第四二氧化硅层;所述第三二氧化硅层与所述第四二氧化硅层的厚度差小于预设阈值。
优选的,在上述制作方法中,所述在所述硅衬底的表面氮化硅过渡层包括:
将所述硅衬底在NH3气体环境中进行热处理,在所述硅衬底表面形成所述氮化硅过渡层。
优选的,在上述制作方法中,所述形成贯穿所述第一二氧化硅层以及所述氮化硅过渡层的窗口包括:
在所述第一二氧化硅表面形成预设厚度的阻挡层,所述阻挡层对应所述窗口的位置具有通孔;
基于所述阻挡层对所述第一二氧化硅以及所述氮化硅过渡层进行刻蚀,在所述通孔的位置形成所述窗口,露出所述硅衬底。
优选的,在上述制作方法中,所述在所述窗口内形成单晶硅立柱包括:
在所述通孔内生长单晶硅,形成所述单晶硅立柱,所述单晶硅立柱背离所述硅衬底的一端表面露出所述通孔。
优选的,在上述制作方法中,所述在所述单晶硅立柱背离所述第一二氧化硅层的一端形成第二二氧化硅层包括:
在所述阻挡层表面形成所述单晶硅立柱的第二二氧化硅层。
优选的,在上述制作方法中,所述通过热处理,形成栅极氧化层包括:
去除所述阻挡层;
在设定的温度、压强以及氧气环境下,对所述单晶硅立柱的侧面以及所述硅衬底覆盖所述氮化硅过渡层的表面进行氧化,形成所述栅极氧化层;
其中,通过热处理所述单晶硅的侧面获取所述第三二氧化硅层;通过热处理所述硅衬底表面、所述氮化硅过渡层以及所述第一热氧化硅层,形成覆盖所述硅衬底表面的第四二氧化硅层。
优选的,在上述制作方法中,所述预设阈值小于2nm。
优选的,在上述制作方法中,所述栅极氧化层的耐压值大于20V。
本发明还提供给了一种三维计算机闪存设备的栅极结构,所述栅极结构包括:
硅衬底;
位于所述硅衬底上的单晶硅立柱;
第二二氧化硅层,所述第二二氧化硅层位于所述单晶硅立柱背离所述硅衬底的一端;
栅极氧化层,所述栅极氧化层包括覆盖所述单晶硅立柱侧面的第三二氧化硅层以及覆盖所述硅衬底表面的第四二氧化硅层;
其中,所述第三二氧化硅层与所述第四二氧化硅层的厚度差小于预设阈值。
通过上述描述可知,本发明技术方案提供的三维计算机闪存设备的栅极氧化层的制作方法以及栅极结构中,在硅衬底表面形成第一二氧化硅层之前,现在硅衬底表面形成以层氮化硅过渡层,在进行热处理时,该氮化硅过渡层能够与氧气反应生成氮气和二氧化硅,氮气在排除过程中能够降低氧气的进入,避免进一步与贵衬底的别过多的氧化为二氧化硅,降低了硅衬底对氧气的消耗,可以使得更多的氧气与单晶硅立柱的侧面发生,进而使得最终形成的的器件结构中,单晶硅立柱侧面与硅衬底表面的二氧化硅层的厚度差值缩小甚至厚度相同,即使得栅极氧化层的厚度均匀,提高了耐压性,提高了3D NAND的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1-图2为现有3D NAND的栅极氧化层的制作方法的流程示意图;
图3-图11是本发明实施例提供的一种三维计算机闪存设备的栅极氧化层的制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图3-图11,图3-图11是本发明实施例提供的一种三维计算机闪存设备的栅极氧化层的制作方法的流程示意图,所述制作方法包括:
步骤S11:如图3所示,提供硅衬底21。
步骤S12:如图4所示,在所述硅衬底21的表面氮化硅过渡层20。
步骤S13:如图5所示,在所述氮化硅20过渡层的表面形成第一二氧化硅层23。
该步骤中,所述在所述氮化硅过渡层20过渡层的表面形成第一二氧化硅层23包括:将所述硅衬底21在NH3气体环境中进行热处理,在所述硅衬底21表面形成所述氮化硅过渡层23。该次热处理在预设温度以及压强下进行,具体的温度参数以及压强值在此不做具体限定。
步骤S14:如图6和图7所示,形成贯穿所述第一二氧化硅层23以及所述氮化硅过渡层20的窗口K1,所述窗口K1露出所述硅衬底21。
该步骤中,所述形成贯穿所述第一二氧化硅层23以及所述氮化硅过渡层20的窗口K1,所述窗口K1露出所述硅衬底21包括:
首先,如图6所示,在所述第一二氧化硅表面23形成预设厚度的阻挡层30,所述阻挡层30对应所述窗口K1的位置具有通孔K2;
然后如图7所示,基于所述阻挡层30对所述第一二氧化硅23以及所述氮化硅过渡层20进行刻蚀,在所述通孔K2的位置形成所述窗口K1,露出所述硅衬底21。
为了保证刻蚀充分,完全露出硅衬底21,使得后续过程在该窗口K1内形成的单晶硅立柱与硅衬底21接触,需要进行过刻蚀,即刻蚀深度大于第一二氧化硅层23以及氮化硅过渡层20的厚度之和,以刻蚀掉一部分硅衬底21,以保证将氮化硅过渡层20完全刻蚀。
步骤S15:如图8所示,在所述窗口内形成单晶硅立柱24,所述单晶硅立柱24的一端与所述硅衬底21接触,另一端超出所述第一二氧化硅层。
在该步骤中,所述在所述窗口内形成单晶硅立柱24包括:
在所述通孔内生长单晶硅,形成所述单晶硅立柱24,所述单晶硅立柱背离所述硅衬底的一端表面露出所述通孔。最终形成的单晶硅立柱24露出所述阻挡层呢个30,以便于后续工艺中在单晶硅立柱的上端形成二氧化硅层。
步骤S16:如图9所示,在所述单晶硅立柱24背离所述第一二氧化硅层23的一端形成第二二氧化硅层25。
所述第二二氧化硅层25与所述第一二氧化硅层23之间具有预设高度间隙。
该步骤中,所述在所述单晶硅立柱24背离所述第一二氧化硅层23的一端形成第二二氧化硅层25包括:在所述阻挡层表面形成所述单晶硅立柱的第二二氧化硅层。可以通过直接氧化所述单晶硅立柱24背离所述第一二氧化硅层23的一端形成所述第二二氧化硅层25。
步骤S17:如图10和图11所示,通过热处理,形成栅极氧化层26,所述栅极26包括位于所述单晶硅立柱24侧面的第三二氧化硅层261以及位于所述硅衬底21表面的第四二氧化硅层262。
所述第三二氧化硅层261与所述第四二氧化硅层262的厚度差小于预设阈值。该氮化硅过渡层20能够与氧气反应生成氮气和二氧化硅,氮气在排除过程中能够降低氧气的进入,避免进一步与贵衬底的别过多的氧化为二氧化硅,降低了硅衬底21对氧气的消耗,可以使得更多的氧气与单晶硅立柱24的侧面发生,进而使得最终形成的的器件结构中,单晶硅立柱24侧面与硅衬底21表面的二氧化硅层的厚度差值缩小甚至厚度相同,即使得栅极氧化层26的厚度均匀。
该步骤中,所述通过热处理,形成栅极氧化层26包括:
首先,如图10所示,去除所述阻挡层30。本发明实施例中,所述阻挡层可以为光刻胶,以便于设置预设的掩膜图形对第一二氧化硅层23以及所述氮化硅过渡层20进行刻蚀,形成所示窗口K1,同时,便于在该步骤中被分离去除。
然后,如图11所示,在设定的温度、压强以及氧气环境下,对所述单晶硅立柱24的侧面以及所述硅衬底21覆盖所述氮化硅过渡层20的表面进行氧化,形成所述栅极氧化层26。本发明实施例中,对所述温度参数、压强大小以及氧气浓度参数不做具体限定,可以根据生产需要设定。
其中,通过热处理所述单晶硅24的侧面获取所述第三二氧化硅层261;通过热处理所述硅衬底21表面、所述氮化硅过渡层20以及所述第一热氧化硅层23,形成覆盖所述硅衬底21表面的第四二氧化硅层262。
本发明实施例所述制作方法中,可以使得所述设定阈值等于xxnm,大大缩小所述栅极氧化层的竖直部分与水平部分的厚度差值,使得其厚度均匀性后,提高耐压性,进而提高3D NAND的可靠性。采用本发明实施例所述制作方法制作的3D NAND中,栅极氧化层的耐压值可以大于xxV,相对于现有技术中制备的3D NAND,大大提高了耐压性。
如图11所示,第三二氧化硅层261与第四二氧化硅层262通过平滑弧面连接,使得栅极氧化层26出处厚度均匀性好,消除了凸出尖角,提高了耐压值。
为了说明本发明实施例所述制作方法中,通过NH3热处理可以阻挡硅衬底21对氧气消耗,以保证栅极氧化层26具有较好的厚度均匀性,本发明实施例提供了三个对比实验例,如下表1所示。
表1
晶片的处理条件 | 实验例2 | 实验例1 | 实验例3 |
NH3热处理 | 是 | 否 | 是 |
沉积12nm的SiO2 | 否 | 否 | 是 |
14nm的氧化深度 | 是 | 是 | 是 |
厚度测量 | 8nm | 14nm | 15nm |
实验例2中,硅晶片表面经过NH3热处理形成氮化硅过渡层,氮化硅过渡层表面不沉积二氧化硅直接在氧气条件下进行预计14nm的氧化深度的热处理,最终在晶片表面形成8nm的二氧化硅层。实验例1中,硅晶片表面不经过NH3热处理,不不沉积二氧化硅直接在氧气条件下进行预计14nm的氧化深度的热处理,最终在晶片表面形成14nm的二氧化硅层。实验例3中,硅晶片表面经过NH3热处理形成氮化硅过渡层,氮化硅过渡层表面沉积12nm的二氧化硅后,在氧气条件下进行预计14nm的氧化深度的热处理,最终在晶片表面形成15nm的二氧化硅层。通过三个实验例对比结果可知,氮化硅过渡层能够较好的降低硅晶片表面的氧化厚度,也就是说在执行本发明实施例所述制作方法中,可以降低硅衬底表面对氧气的消耗,使得更多的氧气与单晶硅立柱的侧面反应,进而使得栅极氧化层的竖直部分与水平部分的厚度更加均匀。
在本发明实施例中,由于氮化硅过渡层就较好的降低硅衬底表面的氧化深度效果,为了避免由此导致的最终形成的栅极氧化层中水平部分的厚度小于竖直部分的厚度,可以适当相对于现有技术增大第一二氧化硅层的厚度。
通过上述描述可知,本发明实施例所述制作方法中,在硅衬底表面形成第一二氧化硅层之前,现在硅衬底表面形成以层氮化硅过渡层,在进行热处理时,该氮化硅过渡层能够与氧气反应生成氮气和二氧化硅,氮气在排除过程中能够降低氧气的进入,避免进一步与贵衬底的别过多的氧化为二氧化硅,降低了硅衬底对氧气的消耗,可以使得更多的氧气与单晶硅立柱的侧面发生,进而使得最终形成的的器件结构中,单晶硅立柱侧面与硅衬底表面的二氧化硅层的厚度差值缩小甚至厚度相同,即使得栅极氧化层的厚度均匀,提高了耐压性,提高了3D NAND的可靠性。
基于上述实施例,本发明另一实施例还挺提供了一种三维计算机闪存设备的栅极结构,所述栅极结构如图11所示,所述栅极结构包括:硅衬底21;位于所述硅衬底21上的单晶硅立柱24;第二二氧化硅层30,所述第二二氧化硅层30位于所述单晶硅立柱23背离所述硅衬底21的一端;栅极氧化层26,所述栅极氧化层26包括覆盖所述单晶硅立柱24侧面的第三二氧化硅层261以及覆盖所述硅衬底21表面的第四二氧化硅层262。其中,所述第三二氧化硅层261与所述第四二氧化硅层262的厚度差小于预设阈值。
本发明实施例所述三维计算机闪存设备的栅极结构采用上述制作方法制备,能够形成厚度均匀性较好的栅极氧化层26,提高耐压性以及3D NAND的可靠性。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的栅极结构而言,由于其与实施例公开的制作方法相对应,所以描述的比较简单,相关之处参见制作方法相应部分说明即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种三维计算机闪存设备的栅极氧化层的制作方法,其特征在于,所述制作方法包括:
提供硅衬底;
在所述硅衬底的表面氮化硅过渡层;
在所述氮化硅过渡层的表面形成第一二氧化硅层;
形成贯穿所述第一二氧化硅层以及所述氮化硅过渡层的窗口,所述窗口露出所述硅衬底;
在所述窗口内形成单晶硅立柱,所述单晶硅立柱的一端与所述硅衬底接触,另一端超出所述第一二氧化硅层;
在所述单晶硅立柱背离所述第一二氧化硅层的一端形成第二二氧化硅层;所述第二二氧化硅层与所述第一二氧化硅层之间具有预设高度间隙;
通过热处理,形成栅极氧化层,所述栅极包括位于所述单晶硅立柱侧面的第三二氧化硅层以及位于所述硅衬底表面的第四二氧化硅层;所述第三二氧化硅层与所述第四二氧化硅层的厚度差小于预设阈值。
2.根据权利要求1所述的制作方法,其特征在于,所述在所述硅衬底的表面氮化硅过渡层包括:
将所述硅衬底在NH3气体环境中进行热处理,在所述硅衬底表面形成所述氮化硅过渡层。
3.根据权利要求1所述的制作方法,其特征在于,所述形成贯穿所述第一二氧化硅层以及所述氮化硅过渡层的窗口包括:
在所述第一二氧化硅表面形成预设厚度的阻挡层,所述阻挡层对应所述窗口的位置具有通孔;
基于所述阻挡层对所述第一二氧化硅以及所述氮化硅过渡层进行刻蚀,在所述通孔的位置形成所述窗口,露出所述硅衬底。
4.根据权利要求3所述的制作方法,其特征在于,所述在所述窗口内形成单晶硅立柱包括:
在所述通孔内生长单晶硅,形成所述单晶硅立柱,所述单晶硅立柱背离所述硅衬底的一端表面露出所述通孔。
5.根据权利要求4所述的制作方法,其特征在于,所述在所述单晶硅立柱背离所述第一二氧化硅层的一端形成第二二氧化硅层包括:
在所述阻挡层表面形成所述单晶硅立柱的第二二氧化硅层。
6.根据权利要求5所述的制作方法,其特征在于,所述通过热处理,形成栅极氧化层包括:
去除所述阻挡层;
在设定的温度、压强以及氧气环境下,对所述单晶硅立柱的侧面以及所述硅衬底覆盖所述氮化硅过渡层的表面进行氧化,形成所述栅极氧化层;
其中,通过热处理所述单晶硅的侧面获取所述第三二氧化硅层;通过热处理所述硅衬底表面、所述氮化硅过渡层以及所述第一热氧化硅层,形成覆盖所述硅衬底表面的第四二氧化硅层。
7.根据权利要求1所述的制作方法,其特征在于,所述预设阈值小于2nm。
8.根据权利要求1所述的制作方法,其特征在于,所述栅极氧化层的耐压值大于20V。
9.一种三维计算机闪存设备的栅极结构,其特征在于,所述栅极结构包括:
硅衬底;
位于所述硅衬底上的单晶硅立柱;
第二二氧化硅层,所述第二二氧化硅层位于所述单晶硅立柱背离所述硅衬底的一端;
栅极氧化层,所述栅极氧化层包括覆盖所述单晶硅立柱侧面的第三二氧化硅层以及覆盖所述硅衬底表面的第四二氧化硅层;
其中,所述第三二氧化硅层与所述第四二氧化硅层的厚度差小于预设阈值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710772502.XA CN107579068B (zh) | 2017-08-31 | 2017-08-31 | 三维计算机闪存设备的栅极氧化层的制作方法及栅极结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710772502.XA CN107579068B (zh) | 2017-08-31 | 2017-08-31 | 三维计算机闪存设备的栅极氧化层的制作方法及栅极结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107579068A true CN107579068A (zh) | 2018-01-12 |
CN107579068B CN107579068B (zh) | 2019-01-25 |
Family
ID=61031055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710772502.XA Active CN107579068B (zh) | 2017-08-31 | 2017-08-31 | 三维计算机闪存设备的栅极氧化层的制作方法及栅极结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107579068B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI707461B (zh) * | 2019-09-20 | 2020-10-11 | 大陸商長江存儲科技有限責任公司 | 三維記憶裝置及其製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101651144A (zh) * | 2008-06-11 | 2010-02-17 | 三星电子株式会社 | 包括竖直立柱的存储器件及制造和操作该存储器件的方法 |
CN104766865A (zh) * | 2014-01-03 | 2015-07-08 | 三星电子株式会社 | 垂直型非易失性存储器件和垂直沟道非易失性存储器件 |
CN106129008A (zh) * | 2016-08-11 | 2016-11-16 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的形成方法 |
CN106206597A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 避免多晶硅刻蚀残留的方法及分栅快闪存储器制造方法 |
CN106206596A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
-
2017
- 2017-08-31 CN CN201710772502.XA patent/CN107579068B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101651144A (zh) * | 2008-06-11 | 2010-02-17 | 三星电子株式会社 | 包括竖直立柱的存储器件及制造和操作该存储器件的方法 |
CN104766865A (zh) * | 2014-01-03 | 2015-07-08 | 三星电子株式会社 | 垂直型非易失性存储器件和垂直沟道非易失性存储器件 |
CN106206597A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 避免多晶硅刻蚀残留的方法及分栅快闪存储器制造方法 |
CN106206596A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
CN106129008A (zh) * | 2016-08-11 | 2016-11-16 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的形成方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI707461B (zh) * | 2019-09-20 | 2020-10-11 | 大陸商長江存儲科技有限責任公司 | 三維記憶裝置及其製造方法 |
US11751389B2 (en) | 2019-09-20 | 2023-09-05 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device with reduced memory unit interference and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN107579068B (zh) | 2019-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101812440B1 (ko) | 스플릿 게이트 출력소자의 제조방법 | |
CN107579068A (zh) | 三维计算机闪存设备的栅极氧化层的制作方法及栅极结构 | |
CN103035506B (zh) | Rfldmos隔离介质层深沟槽的刻蚀方法 | |
CN106098549A (zh) | 使用表面掩膜结构进行硅刻蚀的方法 | |
CN108735795B (zh) | (0001)面外延的六方相SiC晶圆、UMOSFET器件及其制作方法 | |
CN105702709A (zh) | 沟槽型超级结的制造方法 | |
CN112133627A (zh) | 屏蔽栅沟槽型器件的工艺方法 | |
CN103700643A (zh) | 一种基于tsv工艺的转接板深槽电容及其制造方法 | |
CN107768375B (zh) | 一种分裂栅的栅极形成方法 | |
KR0171733B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
CN101556967B (zh) | 功率半导体器件及其制造方法 | |
CN107248494A (zh) | 一种适用于宽尺寸沟槽的多晶硅填充方法 | |
CN106887465B (zh) | 沟槽型双层栅mosfet的制作方法 | |
CN101800172B (zh) | 一种自对准多晶硅浮栅的制作方法 | |
CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
CN204424260U (zh) | 防漏电的功率器件 | |
TWI489171B (zh) | 畫素陣列基板、顯示面板、接觸窗結構及其製造方法 | |
CN103854964A (zh) | 改善沟槽栅分立功率器件晶圆内应力的方法 | |
CN104779162B (zh) | 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法 | |
CN103824804B (zh) | 半导体沟槽结构的形成方法 | |
CN104241356A (zh) | 一种dmos器件及其制作方法 | |
CN107346729A (zh) | 半导体器件的基底及其制作方法和半导体器件 | |
JPH04181755A (ja) | 誘電体分離基板及びその製造方法 | |
CN107068652A (zh) | 晶圆级芯片封装结构及封装方法 | |
JPH0198245A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |