CN108269854B - 薄膜晶体管基板及其制造方法和显示装置 - Google Patents

薄膜晶体管基板及其制造方法和显示装置 Download PDF

Info

Publication number
CN108269854B
CN108269854B CN201711401682.7A CN201711401682A CN108269854B CN 108269854 B CN108269854 B CN 108269854B CN 201711401682 A CN201711401682 A CN 201711401682A CN 108269854 B CN108269854 B CN 108269854B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
semiconductor layer
protective film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711401682.7A
Other languages
English (en)
Other versions
CN108269854A (zh
Inventor
朴镇成
玉敬喆
韩基林
裵鐘旭
李胜敏
白朱爀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry University Cooperation Foundation IUCF HYU
Original Assignee
Industry University Cooperation Foundation IUCF HYU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry University Cooperation Foundation IUCF HYU filed Critical Industry University Cooperation Foundation IUCF HYU
Publication of CN108269854A publication Critical patent/CN108269854A/zh
Application granted granted Critical
Publication of CN108269854B publication Critical patent/CN108269854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

公开了一种薄膜晶体管基板及其制造方法和显示装置。所述薄膜晶体管基板可包括：基础基板；设置在所述基础基板上的第一保护膜；设置在所述第一保护膜上的氧化物半导体层；栅极电极，所述栅极电极与所述氧化物半导体层绝缘并且与所述氧化物半导体层的至少一部分部分地交叠；与所述氧化物半导体层连接的源极电极；和漏极电极，所述漏极电极设置在距所述源极电极预定间隔处并且与所述氧化物半导体层连接，其中所述氧化物半导体层具有2.4at％(原子百分比)～2.6at％的氢含量。

Description

薄膜晶体管基板及其制造方法和显示装置
相关申请的交叉引用
本申请要求于2016年12月30提交的韩国专利申请No.10-2016-0184512的权益，通过引用将该专利申请结合在此，如同在此完全阐述一样。
技术领域
本发明的实施方式涉及一种包括氧化物半导体层的薄膜晶体管基板及其制造方法和显示装置。
背景技术
晶体管广泛用作电学领域中的开关器件或驱动器件。尤其是，薄膜晶体管可易于制备在玻璃基板或塑料基板上，由此薄膜晶体管可用作诸如液晶显示装置或有机发光装置之类的显示装置中的开关器件。
根据有源层的材料，薄膜晶体管可大致分为使用非晶硅有源层的非晶硅薄膜晶体管、使用多晶硅有源层的多晶硅薄膜晶体管和使用氧化物半导体有源层的氧化物半导体薄膜晶体管。
在非晶硅薄膜晶体管(a-Si TFT)的情形中，可通过在短时间内沉积非晶硅形成有源层，由此制造时间相对较短且制造成本降低。同时，有源层中的载流子迁移率较低，使得电流驱动能力不佳。此外，由于阈值电压的变化，非晶硅薄膜晶体管不能用于有源矩阵有机发光装置(AMOLED)。
在多晶硅薄膜晶体管(poly-Si TFT)的情形中，沉积非晶硅，然后将其结晶。制造多晶硅薄膜晶体管的工艺需要非晶硅的结晶，使得制造成本增加。此外，由于在高温执行结晶，所以难以将多晶硅薄膜晶体管应用于大尺寸装置。此外，在多晶硅薄膜晶体管中难以确保多晶特性的均匀性。
同时，在氧化物半导体薄膜晶体管的情形中，在低温形成用于有源层的氧化物层，有源层中的载流子具有较高迁移率，并且氧化物的电阻根据氧含量而发生很大变化，由此易于实现期望的特性。此外，由于氧化物的特性，氧化物半导体是透明的，使得可易于获得透明显示装置。由于这个原因，氧化物半导体薄膜晶体管的应用引起了很大关注。这种氧化物半导体可由氧化锌(ZnO)、氧化铟锌(InZnO)或氧化铟镓锌(InGaZnO4)形成。
[现有技术文献]
[专利文献]
[用于改变薄膜的特性的方法]韩国专利申请No.P10-2013-0005931
[薄膜晶体管、其制造方法以及包括薄膜晶体管的电子装置]韩国专利申请No.P10-2014-0074742
发明内容
因此，本发明的实施方式旨在提供一种基本上克服了由于相关技术的限制和缺点而导致的一个或多个问题的薄膜晶体管基板及其制造方法和包括薄膜晶体管基板的显示装置。
本发明实施方式的一个方面旨在提供一种通过调整对应于有源层的氧化物半导体层中的氢含量而具有优良电特性的薄膜晶体管基板及其制造方法和包括薄膜晶体管基板的显示装置。
在下面的描述中将部分列出本发明实施方式的附加优点和特征，这些优点和特征的一部分根据下面的解释对于所属领域普通技术人员将变得显而易见或者可通过本发明实施方式的实施领会到。通过说明书、权利要求书以及附图中具体指出的结构可实现和获得本发明实施方式的这些目的和其它优点。
为了实现这些和其它优点并根据本发明实施方式的意图，如在此具体化和概括描述的，提供了一种薄膜晶体管基板，可包括：基础基板；设置在所述基础基板上的第一保护膜；设置在所述第一保护膜上的氧化物半导体层；栅极电极，所述栅极电极与所述氧化物半导体层绝缘并且与所述氧化物半导体层的至少一部分部分地交叠；与所述氧化物半导体层连接的源极电极；和漏极电极，所述漏极电极设置在距所述源极电极预定间隔处并且与所述氧化物半导体层连接，其中所述氧化物半导体层具有2.4at％(原子百分比)～2.6at％的氢含量。
在本发明实施方式的另一个方面中，提供了一种制造薄膜晶体管基板的方法，可包括：在基础基板上形成第一保护膜；在所述第一保护膜上形成氧化物半导体层；形成源极电极和漏极电极，所述源极电极和所述漏极电极彼此以预定间隔设置并且与所述氧化物半导体层连接；和形成栅极电极，所述栅极电极与所述氧化物半导体层绝缘并且与所述氧化物半导体层的至少一部分部分地交叠，其中所述氧化物半导体层具有2.4at％(原子百分比)～2.6at％的氢含量。
在本发明实施方式的又一个方面中，提供了一种显示装置，可包括：基板；设置在所述基板上的第一保护膜；设置在所述第一保护膜上的薄膜晶体管；和设置在所述薄膜晶体管上的光量调节层，其中所述薄膜晶体管包括：设置在所述第一保护膜上的氧化物半导体层；栅极电极，所述栅极电极与所述氧化物半导体层绝缘并且与所述氧化物半导体层的至少一部分交叠；与所述氧化物半导体层连接的源极电极；和漏极电极，所述漏极电极设置在距所述源极电极预定间隔处并且与所述氧化物半导体层连接，其中所述氧化物半导体层具有2.4at％～2.6at％的氢含量。
应当理解，本发明实施方式前面的大体性描述和下面的详细描述都是例示性的和解释性的，旨在对要求保护的本发明提供进一步的解释。
附图说明
被包括用来给本发明实施方式提供进一步理解并且并入本申请构成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明实施方式的原理。在附图中：
图1到5是图解根据本发明实施方式的薄膜晶体管基板的剖面图；
图6A到6E图解了根据本发明实施方式的薄膜晶体管基板的制造方法；
图7图解了注入氢的工艺；
图8和9是图解根据本发明一个实施方式的显示装置的剖面图；
图10A到10D是显示薄膜晶体管的电特性的图表；
图11A到11D是薄膜晶体管的X射线光电子能谱图表；
图12是氧含量的图表；
图13A和13B是卢瑟福背散射能谱(RBS)分析图表；以及
图14A和14B是飞行时间弹性反冲检测(Time-of-Flight Elastic RecoilDetection，TOF-ERD)分析图表。
具体实施方式
现在将详细参考本发明的示例性实施方式进行描述，附图中图解了这些实施方式的一些例子。尽可能地将在整个附图中使用相同的参考标记表示相同或相似的部分。将通过参照附图描述的下列实施方式阐明本发明的优点和特征以及其实现方法。然而，本发明可以以不同的形式实施，不应解释为限于在此列出的实施方式。而是，提供这些实施方式是为了使本发明的公开内容全面和完整，并将本发明的范围充分地传递给所属领域技术人员。此外，本发明仅由权利要求书的范围限定。
为了描述本发明的实施方式而在附图中公开的形状、尺寸、比例、角度和数量仅仅是示例，因而本发明不限于图示的细节。相似的参考标记通篇表示相似的要素。在下面的描述中，当确定对相关已知功能或构造的详细描述会不必要地使本发明的重点模糊不清时，将省略该详细描述。
在本申请中使用“包括”、“具有”和“包含”进行描述的情况下，可添加其它部分，除非使用了“仅”。
在解释一要素时，尽管没有明确说明，但该要素应解释为包含误差范围。
在描述位置关系时，例如，当位置关系被描述为“在……上”、“在……上方”、“在……下方”和“在……之后”时，可包括不接触的情形，除非使用了“正好”或“直接”。
在描述时间关系时，例如当时间顺序被描述为“在……之后”、“随后”、“接下来”和“在……之前”时，可包括不连续的情况，除非使用了“正好”或“直接”。
将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种要素，但这些要素不应被这些术语限制。这些术语仅仅是用来彼此区分要素。例如，在不背离本发明的范围的情况下，第一要素可能被称为第二要素，类似地，第二要素可能被称为第一要素。
此外，应当理解，术语“至少一个”包括与任意一项有关的所有组合。例如，“第一要素、第二要素和第三要素中的至少一个”可包括选自第一要素、第二要素和第三要素中的两个或更多个要素的所有组合以及第一要素、第二要素和第三要素中的每一个。此外，当提到第一元件位于第二元件“上或上方”时，应当理解，第一元件和第二元件可彼此接触，或者可在第一元件与第二元件之间插入第三元件。
所属领域技术人员能够充分理解到，本发明各实施方式的特征可彼此部分或整体地结合或组合，且可在技术上彼此进行各种互操作和驱动。本发明的实施方式可彼此独立实施，或者以相互依赖的关系共同实施。
下文中，将参照附图描述根据本发明的薄膜晶体管基板及其制造方法和包括薄膜晶体管基板的显示装置。
图1是图解根据本发明一个实施方式的薄膜晶体管基板的剖面图。
参照图1，根据本发明一个实施方式的薄膜晶体管基板100可包括基础基板(basesubstrate)110、位于基础基板110上的第一保护膜120、位于第一保护膜120上的氧化物半导体层130、与氧化物半导体层130绝缘并且与氧化物半导体层130部分交叠的栅极电极140、与氧化物半导体层130连接的源极电极150、以及漏极电极160，漏极电极160设置在距源极电极150预定间隔处并且与氧化物半导体层130连接。在此，氧化物半导体层130具有2.4at％(原子百分比)～2.6at％的氢含量。
基础基板110可由玻璃或塑料形成，其中塑料可以是具有柔性的透明塑料，例如聚酰亚胺。
当基础基板110由聚酰亚胺形成时，在基础基板110上执行高温沉积工艺。由于这个原因，基础基板110优选由耐热聚酰亚胺形成。为了形成薄膜晶体管，可在聚酰亚胺基板设置在强耐久性材料例如玻璃的载体基板上的情况下执行沉积和蚀刻工艺。
第一保护膜120设置在基础基板110上。第一保护膜120可形成为单层结构或通过沉积不同材料层获得的多层结构。设置在基础基板110上的第一保护膜120可称为缓冲层。
根据本发明的一个实施方式，第一保护膜120可具有0.7at％～0.8at％的氢含量。当第一保护膜120的氢含量小于0.7at％时，难以将氢从第一保护膜120平稳提供至氧化物半导体层130，使得难以在氧化物半导体层130中提供半导体特性。同时，当第一保护膜120的氢含量超过0.8at％时，氢过度地提供至氧化物半导体层130，由此氧化物半导体层130表现出导体特性，就是说，难以在氧化物半导体层130中提供半导体特性。
根据本发明的一个实施方式，第一保护膜120可包括硅氧化物。在这种情形中，硅氧化物可表示为“SiOy”，其中“y”可具有1和2之间的值，但不限于这种结构。硅氧化物具有优良的绝缘特性、优良的湿气和氧阻挡特性以及稳定的氢供给特性。因而，硅氧化物适合于与氧化物半导体层130接触的第一保护膜120。
根据本发明的一个实施方式，第一保护膜120可包括硅氮化物。在这种情形中，硅氮化物可表示为“SiNx”，其中“x”可具有0.5和1.5之间的值，但不限于这种结构。硅氮化物具有优良的绝缘特性、优良的湿气和氧阻挡特性以及稳定的氢供给特性。因而，硅氮化物适合于第一保护膜120。
根据本发明一个实施方式的第一保护膜120可形成为通过交替沉积至少一个硅氧化物层和至少一个硅氮化物层而获得的结构。在此，硅氧化物层表示由硅氧化物形成的层，硅氮化物层表示由硅氮化物形成的层。为了调整向氧化物半导体层130的氢供给，硅氮化物层可具有100nm～200nm的厚度。
根据本发明一个实施方式的氧化物半导体层130设置在第一保护膜120上，并且氧化物半导体层130与栅极电极140交叠。
根据本发明一个实施方式的氧化物半导体层130可包括铟(In)、锌(Zn)、锡(Sn)和镓(Ga)中至少之一。上述铟(In)、锌(Zn)、锡(Sn)和镓(Ga)是基于4s轨道的金属，其中与氧键合的基于4s轨道的金属可表现出半导体特性。
更详细地说，氧化物半导体层130可由氧化锌、氧化锡、氧化GaInZn、氧化InZn和氧化InSn中的任意一种形成，或者可由掺杂有Al，Ni，Cu，Ta，Mo，Hf或Ti的氧化锌、氧化锡、氧化GaInZn、氧化InZn和氧化InSn中的任意一种形成，但不限于这些材料。
根据本发明一个实施方式的氧化物半导体层130具有2.4at％～2.6at％的氢含量。当氧化物半导体层130的氢含量小于2.4at％时，难以在氧化物半导体层130中提供半导体特性。同时，当氧化物半导体层130的氢含量超过2.6at％时，氧化物半导体层130表现出导体特性。因而，氧化物半导体层130的氢含量被调整为处于2.4at％和2.6at％之间的范围。
源极电极150与氧化物半导体层130连接，漏极电极160设置在距源极电极150预定间隔处并且与氧化物半导体层130连接。参照图1，源极电极150和漏极电极160设置在第一保护膜120上，并且源极电极150和漏极电极160的每一个与氧化物半导体层130的至少一部分部分地交叠。
源极电极150和漏极电极160可包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和其合金的至少之一。源极电极150和漏极电极160的每一个可形成为上述金属材料中的任意一种的单层结构或上述金属材料中的至少两种的多层结构。
第二保护膜170设置在氧化物半导体层130、源极电极150和漏极电极160上。第二保护膜170插入在氧化物半导体层130与栅极电极140之间，由此第二保护膜170充当绝缘膜。第二保护膜170可称为栅极绝缘膜。以与第一保护膜120相同的方式，第二保护膜170对氧化物半导体层130的氢含量有影响。因而，为了调整氧化物半导体层130的氢含量，需要调整第二保护膜170的氢含量。
根据本发明一个实施方式的第二保护膜170具有3.0at％～3.1at％的氢含量。第二保护膜170可给氧化物半导体层130提供氢。当第二保护膜170的氢含量小于3.0at％时，从第二保护膜170到氧化物半导体层130的氢供给不充足，使得难以在氧化物半导体层130中提供半导体特性。同时，当第二保护膜170的氢含量超过3.1at％时，氢过度地提供至氧化物半导体层130，由此氧化物半导体层130表现出导体特性，就是说，难以在氧化物半导体层130中提供半导体特性。
第二保护膜170可包括铝氧化物、硅氧化物和硅氮化物中至少之一。例如，铝氧化物(Al2O3)的层，即，铝氧化物层有利于氧化物半导体层130中氢含量的稳定保持，由此铝氧化物层适合于第二保护膜170，但不限于这种材料。例如，第二保护膜170可由硅氧化物层或硅氮化物层形成。
第二保护膜170可形成为单层结构或多层结构。就是说，第二保护膜170可形成为铝氧化物层、硅氧化物层或硅氮化物层的单层结构，或者可形成为通过沉积铝氧化物层、硅氧化物层和硅氮化物层中的至少两种而获得的多层结构。
栅极电极140设置在第二保护膜170上。栅极电极140与氧化物半导体层130绝缘，并且栅极电极140与氧化物半导体层130的至少一部分部分地交叠。
栅极电极140可由下述材料中的任意一种形成：基于铝的金属，比如铝(Al)或铝合金；基于银的金属，比如银(Ag)或银合金；基于铜的金属，比如铜(Cu)或铜合金；基于钼的金属，比如钼(Mo)或钼合金；铬(Cr)；钽(Ta)；钕(Nd)和钛(Ti)。栅极电极140可形成为包括具有不同物理特性的至少两种材料层的多层结构。
此外，源极电极连接部151和漏极电极连接部161设置在第二保护膜170上，其中设置源极电极连接部151用来将源极电极150与其它线或器件连接，设置漏极电极连接部161用来将漏极电极160与其它线或器件连接。源极电极连接部151可经由设置在第二保护膜170中的接触孔与源极电极150连接，并且漏极电极连接部161可经由设置在第二保护膜170中的接触孔与漏极电极160连接。
根据本发明的实施方式，栅极电极140设置在氧化物半导体层130上方，这称为顶栅结构。此外，氧化物半导体层130、栅极电极140、源极电极150和漏极电极160构成薄膜晶体管101。
图2是图解根据本发明另一个实施方式的薄膜晶体管基板的剖面图。为了避免不必要的重复，将省略对相同部分的详细描述。
参照图2，根据本发明另一个实施方式的薄膜晶体管基板200可包括基础基板210、位于基础基板210上的第一保护膜220、氧化物半导体层230、源极电极250、漏极电极260、第二保护膜(第二绝缘膜)270和栅极电极240。此外，源极电极连接部251和漏极电极连接部261设置在第二保护膜270上，其中设置源极电极连接部251用来将源极电极250与其它线或器件连接，设置漏极电极连接部261用来将漏极电极260与其它线或器件连接。在这种情形中，氧化物半导体层230、栅极电极240、源极电极250和漏极电极260构成薄膜晶体管201。
第一保护膜220设置在基础基板210上，其中第一保护膜220包括三层。例如，第一保护膜220可包括第一硅氧化物层221、硅氮化物层222和第二硅氧化物层223。
第一保护膜220可形成为通过交替沉积至少一个硅氧化物层221和223以及至少一个硅氮化物层222而获得的多层结构，其具有优良的绝缘特性、优良的湿气和氧阻挡特性和优良的平坦化特性。因而，第一保护膜220可用作基础基板210与氧化物半导体层230之间的缓冲层。
第一硅氧化物层221和第二硅氧化物层223的每一个可具有100n～300nm的厚度。例如，第一硅氧化物层221具有100nm的厚度，第二硅氧化物层223具有300nm的厚度，但不限于这种结构。第一硅氧化物层221可具有300nm的厚度，第二硅氧化物层223可具有100nm的厚度。第一硅氧化物层221和第二硅氧化物层223的每一个的厚度可基于绝缘特性、湿气和氧阻挡特性、以及氢含量进行变化。
硅氮化物层222可具有100nm～200nm的厚度。硅氮化物层222的厚度可基于绝缘特性、湿气和氧阻挡特性、以及氢含量进行变化。
硅氮化物层222中的氢含量大体上相对大于硅氧化物层221和223的每一个中的氢含量。因而，为了防止氢从硅氮化物层222过度地扩散至氧化物半导体层230，第二硅氧化物层223设置在硅氮化物层222与氧化物半导体层230之间。
与氧化物半导体层230接触的第二硅氧化物层223可具有100nm～500nm的厚度。更详细地说，第二硅氧化物层223可具有300nm～500nm的厚度。第二硅氧化物层223能够控制从硅氮化物层222扩散至氧化物半导体层230的氢的量。
为此，第一保护膜220可具有0.7at％～0.8at％的氢含量。氧化物半导体层230包括铟(In)、锌(Zn)、锡(Sn)和镓(Ga)中至少之一。氧化物半导体层230可具有2.4at％～2.6at％的氢含量。第二保护膜270包括铝氧化物、硅氧化物和硅氮化物中至少之一。第二保护膜270可具有3.0at％～3.1at％的氢含量。
图3是图解根据本发明另一个实施方式的薄膜晶体管基板的剖面图。
参照图3，根据本发明另一个实施方式的薄膜晶体管基板300可包括基础基板310、第一保护膜320、氧化物半导体层330、源极电极350、漏极电极360、第二保护膜(第二绝缘膜)370和栅极电极340。此外，源极电极连接部351和漏极电极连接部361设置在第二保护膜370上，其中设置源极电极连接部351用来将源极电极350与其它线或器件连接，设置漏极电极连接部361用来将漏极电极360与其它线或器件连接。在这种情形中，氧化物半导体层330、栅极电极340、源极电极350和漏极电极360构成薄膜晶体管301。
第一保护膜320可包括铝氧化物、硅氧化物和硅氮化物中至少之一。第一保护膜320可具有0.7at％～0.8at％的氢含量。在这种情形中，氧化物半导体层330可包括铟(In)、锌(Zn)、锡(Sn)和镓(Ga)中至少之一，并且氧化物半导体层330可具有2.4at％～2.6at％的氢含量。
第二保护膜370可形成为包括三层的多层结构。例如，第二保护膜370可包括第一硅氧化物层371、硅氮化物层372和第二硅氧化物层373。
第一硅氧化物层371和第二硅氧化物层373的每一个可具有100n～300nm的厚度。例如，第一硅氧化物层371具有300nm的厚度，第二硅氧化物层373具有100nm的厚度，但不限于这种结构。第一硅氧化物层371可具有100nm的厚度，第二硅氧化物层373可具有300nm的厚度。
此外，硅氮化物层372可具有100nm～200nm的厚度。硅氮化物层372的厚度可基于绝缘特性、湿气和氧阻挡特性、以及氢含量进行变化。
第二保护膜370可具有3.0at％～3.1at％的氢含量。
图4是图解根据本发明另一个实施方式的薄膜晶体管基板的剖面图。
参照图4，根据本发明另一个实施方式的薄膜晶体管基板400可包括基础基板410、位于基础基板410上的第一保护膜420、位于第一保护膜420上的氧化物半导体层430、位于氧化物半导体层430上的第二保护膜470、位于第二保护膜470上的栅极电极440、位于栅极电极440上的钝化膜480、以及位于钝化膜480上的源极电极450和漏极电极460。在这种情形中，源极电极450和漏极电极460彼此以预定间隔设置，并且源极电极450和漏极电极460经由贯穿第二保护膜470和钝化膜480的接触孔与氧化物半导体层430连接。
氧化物半导体层430、栅极电极440、源极电极450和漏极电极460构成薄膜晶体管401。
氧化物半导体层430可具有2.4at％～2.6at％的氢含量。
为了提供具有2.4at％～2.6at％氢含量的氧化物半导体层430，第一保护膜420和第二保护膜470中的任意一个可具有0.7at％～0.8at％的氢含量，第一保护膜420和第二保护膜470中的另一个可具有3.0at％～3.1at％的氢含量。例如，第一保护膜420可具有0.7at％～0.8at％的氢含量，第二保护膜470可具有3.0at％～3.1at％的氢含量，但不限于这种结构。第一保护膜420可具有3.0at％～3.1at％的氢含量，第二保护膜470可具有0.7at％～0.8at％的氢含量。
第一保护膜420可形成为硅氧化物层或硅氮化物层的单层结构。此外，第一保护膜420可形成为通过交替沉积至少一个硅氧化物层和至少一个硅氮化物层而获得的多层结构。
第二保护膜470可包括铝氧化物、硅氧化物和硅氮化物中至少之一。
更详细地说，第二保护膜470可形成为硅氧化物层或硅氮化物层的单层结构。此外，第二保护膜470可形成为通过交替沉积至少一个硅氧化物层和至少一个硅氮化物层而获得的多层结构。
钝化膜480是绝缘膜。钝化膜480可与第一保护膜420和第二保护膜470中的任意一个相同或不同。
图5是图解根据本发明另一个实施方式的薄膜晶体管基板的剖面图。
参照图5，根据本发明另一个实施方式的薄膜晶体管基板500可包括基础基板510、位于基础基板510上的栅极电极540、位于栅极电极540上的第一保护膜520、位于第一保护膜520上的氧化物半导体层530、彼此以预定间隔设置并且与氧化物半导体层530连接的源极电极550和漏极电极560、以及位于源极电极550和漏极电极560上的第二保护膜570。
钝化膜580设置在基础基板510上。可省略钝化膜580。
栅极电极540设置在钝化膜580上，第一保护膜520设置在栅极电极540上。
第一保护膜520设置在栅极电极540与氧化物半导体层530之间，其中第一保护膜520将栅极电极540和氧化物半导体层530彼此绝缘。因而，第一保护膜520可称为栅极绝缘膜。
氧化物半导体层530设置在第一保护膜520上，并且源极电极550和漏极电极560设置在第一保护膜520上。氧化物半导体层530可具有2.4at％～2.6at％的氢含量。
第二保护膜570设置在氧化物半导体层530、源极电极550和漏极电极560上。此外，第二保护膜570保护暴露在源极电极550与漏极电极560之间的氧化物半导体层530的沟道区域。
此外，第一保护膜520具有0.7at％～0.8at％的氢含量，第二保护膜570具有3.0at％～3.1at％的氢含量，但不限于这种结构。第一保护膜520可具有3.0at％～3.1at％的氢含量，第二保护膜570可具有0.7at％～0.8at％的氢含量。第一保护膜520和第二保护膜570的每一个中的氢含量可在能够在氧化物半导体层530中保持2.4at％～2.6at％氢含量的范围内进行变化。
第一保护膜520可包括铝氧化物、硅氧化物和硅氮化物中至少之一。详细地说，第一保护膜520可形成为硅氧化物层或硅氮化物层的单层结构。此外，第一保护膜520可形成为通过交替沉积至少一个硅氧化物层和至少一个硅氮化物层而获得的多层结构。
例如，第一保护膜520可形成为通过按顺序沉积一硅氧化物层、硅氮化物层和另一硅氧化物层而获得的三层结构。在这种情形中，与氧化物半导体层530接触的硅氧化物层可具有100nm～500nm的厚度。
第二保护膜570可包括铝氧化物、硅氧化物和硅氮化物中至少之一。详细地说，第二保护膜570可形成为硅氧化物层或硅氮化物层的单层结构。此外，第二保护膜570可形成为通过交替沉积至少一个硅氧化物层和至少一个硅氮化物层而获得的多层结构。
例如，第二保护膜570可形成为通过按顺序沉积一硅氧化物层、硅氮化物层和另一硅氧化物层而获得的三层结构。在这种情形中，与氧化物半导体层530接触的硅氧化物层可具有100nm～500nm的厚度。
根据本发明的实施方式，栅极电极540设置在氧化物半导体层530下方，这称为底栅结构。此外，氧化物半导体层530、栅极电极540、源极电极550和漏极电极560构成薄膜晶体管501。
图6A到6E图解了根据本发明一个实施方式的薄膜晶体管基板的制造方法。
下文中，将参照图6A到6E描述图1中所示的薄膜晶体管基板的制造方法。
首先，如图6A中所示，在基础基板110上形成第一保护膜120。
基础基板110可由玻璃形成，或者可由能够弯折或弯曲的透明塑料形成。例如，塑料基板的一个示例可以是聚酰亚胺基板。当塑料基板用作基础基板110时，可在基础基板110设置在强耐久性材料的载体基板上的情况下执行各工艺。
第一保护膜120可形成为单层结构或通过沉积不同材料层获得的多层结构。第一保护膜120可称为缓冲层。
第一保护膜120可形成为硅氧化物层或硅氮化物层的单层结构，或者形成为通过交替沉积至少一个硅氧化物层和至少一个硅氮化物层而获得的多层结构。更详细地说，第一保护膜120可形成为包括一硅氧化物层、硅氮化物层和另一硅氧化物层的三层结构。在这种情形中，最上部的硅氧化物层可具有100nm～500nm的厚度。
详细地说，形成第一保护膜120的工艺可包括形成硅氧化物层的步骤和形成硅氮化物层的步骤的至少之一。形成硅氧化物层的步骤和形成硅氮化物层的步骤可交替执行至少一次。第一保护膜120可具有0.7at％～0.8at％的氢含量。
如图6B中所示，在第一保护膜120上形成源极电极150和漏极电极160。源极电极150和漏极电极160彼此以预定间隔设置。
如图6C中所示，在第一保护膜120上形成氧化物半导体层130。
由于氧化物半导体层130的至少一部分与源极电极150和漏极电极160交叠，氧化物半导体层130可与源极电极150和漏极电极160连接。
氧化物半导体层130可由氧化锌、氧化锡、氧化GaInZn、氧化InZn和氧化InSn中的任意一种形成，或者可由掺杂有Al，Ni，Cu，Ta，Mo，Hf或Ti的氧化锌、氧化锡、氧化GaInZn、氧化InZn和氧化InSn中的任意一种形成。
如图6D中所示，在氧化物半导体层130、源极电极150和漏极电极160上形成第二保护膜170。第二保护膜170可称为栅极绝缘膜。
第二保护膜170可具有3.0at％～3.1at％的氢含量。
第二保护膜170可包括铝氧化物、硅氧化物和硅氮化物中至少之一。第二保护膜170可形成为单层结构或多层结构。例如，第二保护膜170可形成为硅氧化物层或硅氮化物层的单层结构，或者可形成为通过沉积硅氧化物层和硅氮化物层而获得的多层结构。
此外，可在第二保护膜170中形成接触孔CH。通过接触孔CH，源极电极连接部151和漏极电极连接部161可分别与源极电极150和漏极电极160连接，如图6E中所示。
如图6E中所示，在第二保护膜170上形成栅极电极140。栅极电极140与氧化物半导体层130的至少一部分部分地交叠。
此外，在第二保护膜170上形成源极电极连接部151和漏极电极连接部161，其中设置源极电极连接部151用来将源极电极150与其它线或器件连接，设置漏极电极连接部161用来将漏极电极160与其它线或器件连接。源极电极连接部151可经由设置在第二保护膜170中的接触孔与源极电极150连接，并且漏极电极连接部161可经由设置在第二保护膜170中的接触孔与漏极电极160连接。源极电极连接部151和漏极电极连接部161可由与栅极电极140相同的材料形成。
可通过上述制造工艺制造图1的薄膜晶体管基板100。制成的薄膜晶体管基板100的氧化物半导体层130可具有2.4at％～2.6at％的氢含量。
此外，在形成第二保护膜170之后执行热处理。可在形成栅极电极140之后或在形成栅极电极140之前执行热处理。可基于薄膜晶体管的材料和种类改变热处理的温度。例如，可在250℃～350℃的温度执行热处理。通过热处理，第一保护膜120和第二保护膜170的氢可迁移或扩散至氧化物半导体层130。
图7图解了注入氢(H)的工艺。
根据本发明的实施方式，可通过从第一保护膜120和第二保护膜170迁移至氧化物半导体层130的氢(H)来调整氧化物半导体层130的氢含量。然而，为了调整氢含量，可在氧化物半导体层130中直接掺杂或注入氢(H)。如图7中所示，在氧化物半导体层130中直接掺杂或注入氢(H)，使得可调整氧化物半导体层130的氢含量。
图8是图解根据本发明一个实施方式的包括图4中所示的薄膜晶体管基板的显示装置的剖面图。
参照图8，根据本发明一个实施方式的显示装置600可包括基板10、薄膜晶体管401和位于薄膜晶体管401上的光量调节层。
此外，根据本发明一个实施方式的显示装置600可使用有机发光器件70作为光量调节层。也可使用液晶层作为光量调节层。显示装置600是使用有机发光器件70的有机发光显示装置。有机发光器件70可包括第一电极71、位于第一电极71上的有机层72、以及位于有机层72上的第二电极73。有机层72可包括至少一个发光层。
详细地说，根据本发明一个实施方式的显示装置600可包括基板10、薄膜晶体管401、平坦化层30、第一电极71、堤层50、有机层72和第二电极73。
基板10可由玻璃或塑料形成，其中塑料可以是具有柔性的透明塑料，例如聚酰亚胺，但不限于这种材料。
薄膜晶体管401设置在基板10上。
第一保护膜420设置在基板10上，氧化物半导体层430设置在第一保护膜420上，第二保护膜470设置在氧化物半导体层430上，栅极电极440设置在第二保护膜470上，钝化膜480设置在栅极电极440上，并且源极电极450和漏极电极460设置在钝化膜480上。
源极电极450和漏极电极460彼此以预定间隔设置，并且源极电极450和漏极电极460经由贯穿第二保护膜470和钝化膜480的接触孔与氧化物半导体层430连接。
图8显示了栅极电极440设置在氧化物半导体层430上的顶栅结构的薄膜晶体管401，但不限于这种结构。可提供栅极电极440设置在氧化物半导体层430下方的底栅结构的薄膜晶体管。在此，氧化物半导体层430具有2.4at％～2.6at％的氢含量。具有氧化物半导体层430的显示装置600具有优良的驱动特性。
平坦化层30设置在薄膜晶体管401上，由此将基板10的上表面平坦化。平坦化层30可由有机绝缘材料，例如具有光敏性的丙烯酸树脂形成，但不限于这种材料。
第一电极71设置在平坦化层30上。第一电极71经由设置在平坦化层30中的接触孔与薄膜晶体管401的漏极电极460连接。
堤层50设置在第一电极71和平坦化层30上，由此限定像素区域或发光区域。例如，堤层50设置为位于每个像素之间的边界中的矩阵构造，由此可通过堤层50限定像素区域。
有机层72设置在第一电极71上。有机层72可设置在堤层50上。就是说，相邻像素的有机层72可彼此连接而不是按照每个像素彼此分开。有机层72包括至少一个发光层。有机层72可包括以垂直结构按顺序沉积的两个或更多个发光层。有机层72可发射红色光、绿色光或蓝色光，或者可发射白色光。
第二电极73设置在有机层72上。
可通过沉积第一电极71、有机层72和第二电极73形成有机发光器件70。有机发光器件70充当显示装置600中的光量调节层。
选择性地，当有机层72发射白色光时，每个像素可包括用于按照每个波长过滤从每个像素的有机层72发射的白色光的滤色器。滤色器形成在光传播路径上。在从有机层72发射的光朝向位于其下方的基板10传播的底部发光型的情形中，滤色器设置在有机层72下方。另一方面，在从有机层72发射的光朝向位于其上方的第二电极73传播的顶部发光型的情形中，滤色器设置在有机层72上方。
图9是图解根据本发明另一个实施方式的包括图5中所示的薄膜晶体管501的显示装置的剖面图。就是说，图9的显示装置对应于使用液晶层82的液晶显示装置。
详细地说，根据本发明另一个实施方式的显示装置600可包括背光单元40、基板11、薄膜晶体管501、平坦化层30、第一电极81、液晶层82、第二电极83、阻挡层23、滤色器24、遮光部25和对向基板21。
基板11可由玻璃或塑料形成。
薄膜晶体管501设置在基板11上。
钝化膜580设置在基板11上，栅极电极540设置在钝化膜580上，第一保护膜520设置在栅极电极540上，氧化物半导体层530设置在第一保护膜520上，源极电极550和漏极电极560设置在氧化物半导体层530上，并且第二保护膜570设置在源极电极550和漏极电极560上。
图9显示了栅极电极540设置在氧化物半导体层530下方的底栅结构的薄膜晶体管501，但不限于这种结构。可提供栅极电极540设置在氧化物半导体层530上方的顶栅结构的薄膜晶体管。
平坦化层30设置在薄膜晶体管501上，由此将基板11的上表面平坦化。平坦化层30可由有机绝缘材料，例如具有光敏性的丙烯酸树脂形成，但不限于这种材料。
第一电极81设置在平坦化层30上，并且第一电极81经由设置在第二保护膜570和平坦化层30中的接触孔CH与薄膜晶体管501的漏极电极560连接。
对向基板21设置成与基板11相对。
遮光部25设置在对向基板21上。遮光部25包括多个开口。设置多个开口以用于第一电极81，第一电极81对应于像素电极。遮光部25阻挡除开口之外的其余区域中的光。遮光部25不是必要的部分，就是说，可省略遮光部25。
滤色器24设置在对向基板21上。滤色器24选择性地阻挡从背光单元40提供的入射光的波长。详细地说，滤色器24可设置在由遮光部25限定的多个开口中。
滤色器24可表现红色、绿色和蓝色中任意之一。除红色、绿色和蓝色以外，滤色器24还可表现其它颜色。
阻挡层23设置在滤色器24和遮光部25上。可省略阻挡层23。
第二电极83设置在阻挡层23上。例如，第二电极83可设置在对向基板21的上表面上。第二电极83可由诸如ITO或IZO之类的透明导电材料形成。
第一电极81和第二电极83彼此相对，并且液晶层82插入在彼此相对的第一电极81与第二电极83之间。第二电极83与第一电极81一起给液晶层82施加电场。
基板11和对向基板21的相对表面定义为上表面，上表面的相反表面定义为下表面。在这种情形中，偏振片设置在基板11和对向基板21的下表面上。
下文中，将参照附随的样品测试描述本发明的效果。
[第一预备样品]
首先，制备具有图1的结构的第一预备样品。
详细地说，在玻璃的基础基板110上设置由SiO2形成的具有300nm厚度的第一保护膜120。然后，在第一保护膜120上形成源极电极150和漏极电极160，其中源极电极150和漏极电极160由ITO形成，并且源极电极150和漏极电极160的每一个具有100nm的厚度。由IGZO形成具有30nm厚度的氧化物半导体层130。在氧化物半导体层130中，铟(In)、镓(Ga)和锌(Zn)的比例为1:1:1:，并且通过使用5％的氧气掺杂氧。然后，在氧化物半导体层130上形成由Al2O3形成的具有10nm厚度的内部保护层(PL)。在源极电极150、漏极电极160和氧化物半导体层130上形成由Al2O3形成的具有100nm厚度的第二保护膜170。在第二保护膜170上形成由ITO形成的具有100nm厚度的栅极电极140。制成了第一预备样品。
[样品1]
利用250℃的热处理对第一预备样品进行处理，由此制成具有图1的结构的薄膜晶体管。此薄膜晶体管称为样品1。
[样品2]
利用350℃的热处理对第一预备样品进行处理，由此制成具有图1的结构的薄膜晶体管。此薄膜晶体管称为样品2。
[第二预备样品]
首先，制备具有图2的结构的第二预备样品。
详细地说，在玻璃基础基板210上形成具有三层结构的第一保护膜220。详细地说，在基础基板210上形成具有100nm厚度的第一硅氧化物层(SiO2)221，并且在第一硅氧化物层221上按顺序沉积具有100nm厚度的硅氮化物层222和具有300nm厚度的第二硅氧化物层(SiO2)223，由此形成第一保护膜220。
然后，在第一保护膜220上形成源极电极250和漏极电极260，其中源极电极250和漏极电极260由ITO形成，并且源极电极250和漏极电极260的每一个具有100nm的厚度。由IGZO形成具有30nm厚度的氧化物半导体层230。在氧化物半导体层230中，铟(In)、镓(Ga)和锌(Zn)的比例为1:1:1:，并且通过使用5％的氧气(O2)掺杂氧。然后，在氧化物半导体层230上形成由Al2O3形成的具有10nm厚度的内部保护层(PL)。在源极电极250、漏极电极260和氧化物半导体层230上形成由Al2O3形成的具有100nm厚度的第二保护膜270。在第二保护膜270上形成由ITO形成的具有100nm厚度的栅极电极240。制成了第二预备样品。
[样品3]
利用250℃的热处理对第二预备样品进行处理，由此制成具有图2的结构的薄膜晶体管。此薄膜晶体管称为样品3。
[样品4]
利用350℃的热处理对第二预备样品进行处理，由此制成具有图2的结构的薄膜晶体管。此薄膜晶体管称为样品4。
[电特性]
测量样品1、2、3和4的电压和电流特性，从而检查阈值电压(Vth)、电荷饱和迁移率、亚阈值摆幅(S.S)、开关(on-off)电流比(ION/IOFF)和迟滞(hysteresis)。结果显示在图10A(样品1)、图10B(样品2)、图10C(样品3)、图10D(样品4)和下面的表1中。
图10A到10D是显示薄膜晶体管的电特性的图表。详细地说，图10A、10B、10C和10D显示了在VGS(栅极-源极电压)＝15.5V的情形中漏极电流(ID)根据栅极电压的变化(A1)，并且还显示了在VGS＝0.5V的情形中电荷迁移率(A3)以及漏极电流(ID)根据栅极电压的变化(A2)。此外，下面的表1中显示了阈值电压(Vth)、饱和迁移率、亚阈值摆幅(S.S)、开关电流比(ION/IOFF)和迟滞的测量值。
[表1]
Figure BDA0001518800950000201
参照上面的表1可知热处理提供的氢改变了由IGZO形成的氧化物半导体的特性。
参照样品1和2，样品1和2包括具有300nm厚度和3.0at％氢含量的SiO2的第一保护膜120，热处理的温度从250℃增加至350℃，使得氢适当地扩散至氧化物半导体层130。结果，样品2的饱和迁移率和迟滞可得到改善。
参照样品3和4，样品3和4包括通过按顺序沉积100nm的SiO2层221、100nm的硅氮化物层222和300nm的SiO2层223而获得的沉积结构的第一保护膜220，执行350℃的热处理，使得氢过度地扩散至氧化物半导体层230，结果，氧化物半导体层230变为导体(见图10D)。
[X射线光电子能谱测试]
对样品1、2、3和4执行X射线光电子能谱测试，测试结果显示在图11A、11B、11C和11D中。
图11A、11B、11C和11D分别显示了对样品1、2、3和4的X射线光电子能谱测试的结果，其中示出了结合能量(binding energy)与光强度的对应关系。
详细地说，在图11A、11B、11C和11D中，“B1”表示金属-氧键合，“B2”表示氧缺失(oxygen deficiency)，“B3”表示氧和氢的键合，即-OH键合。
图12是氧含量的图表。在图12中，“S1”表示样品1，“S2”表示样品2，“S3”表示样品3，“S4”表示样品4。
在每个样品的氧化物半导体层中，金属-氧键合、氧缺失、以及氧和氢的键合率(-OH键合)显示在图12和表2中。
[表2]
Figure BDA0001518800950000211
参照图11A、11B和12以及上面的表2，在以300nm的厚度包括SiO2的第一保护膜120的样品1和2的情形中，即使热处理的温度从250℃(样品1)增加至350℃(样品2)，金属和氧的键合率以及氧缺失率仍没有大的变化。
同时，在包括通过按顺序沉积100nm的SiO2层221、100nm的硅氮化物层222和300nm的SiO2层223而获得的沉积结构的第一保护膜220的样品3和4的情形中，当热处理的温度从250℃(样品3，见图11C)增加至350℃(样品4，见图11D)时，金属-氧键合减少，并且氧缺失增加。这是因为氢从具有较高氢密度的硅氮化物层222扩散至氧化物半导体层230。扩散至氧化物半导体层230的氢阻碍金属和氧的键合(金属-氧键合)，从而导致不稳定的氧的键合，并且还增加了氧和氢的键合(-OH键合)。
[氢含量分析]
基于卢瑟福背散射能谱(RBS)分析来分析第一预备样品、第二预备样品以及样品1、2、3和4。详细地说，根据沟道分析(channeling analysis)，基于卢瑟福背散射能谱(RBS)分析来分析氧化物半导体层130和230。图13A和13B是卢瑟福背散射能谱(RBS)分析图表，其中示出了沟道与氢计数(hydrogen counts)的对应关系。
此外，下面的表3中显示了通过卢瑟福背散射能谱(RBS)分析获得的每个成分的化学计量。就是说，下面的表3中显示了铟(In)、镓(Ga)和锌(Zn)的总含量中的铟含量比(In/(In+Ga+Zn))；铟(In)、镓(Ga)和锌(Zn)的总含量中的镓含量比(Ga/(In+Ga+Zn))；以及铟(In)、镓(Ga)和锌(Zn)的总含量中的锌含量比(Zn/(In+Ga+Zn))，并且下面的表3中还显示了相对于化学计量含量(stoichiometry content)的虚拟氧含量比(氧/(化学计量))
[表3]
Figure BDA0001518800950000221
参照上面的表3，按照热处理的温度，铟(In)、镓(Ga)和锌(Zn)的组分没有大的变化。然而，氧(O)的含量根据热处理的温度的增加而减小。尤其是，当利用350℃(样品4)的热处理来处理包括具有通过按顺序沉积100nm的SiO2层221、100nm的硅氮化物层222和300nm的SiO2层223而获得的沉积结构的第一保护膜220的第二预备样品时，氧(O)的含量大大减小。此结果支持X射线光电子能谱测试的结果。
图14A和14B是飞行时间弹性反冲检测(TOF-ERD)分析图表，其中示出了沟道与氢计数的对应关系。
详细地说，测量飞行时间弹性反冲检测(TOF-ERD)，从而检查薄膜晶体管的氢含量，测量结果显示在图14A和14B中，由此分析每个层中的氢含量。结果显示在下面的表4中。
[表4]
Figure BDA0001518800950000231
参照图14A和上面的表4，在包括由SiO2的单层形成的第一保护膜120的薄膜晶体管(第一预备样品以及样品1和2)的情形中，在热处理之前第一预备样品的氧化物半导体层中包含的氢含量为2.27at％，然而在350℃的热处理之后样品2的氧化物半导体层中包含的氢含量为2.48at％。其中，氢含量在算术上增加了0.21at％，基于体积密度其增加了0.13×1021/cm3。这意味着0.13×1021/cm3的氢从第一保护膜120扩散至氧化物半导体层。
参照图10A和10B中所示的电特性的测试结果，样品2对应于本发明的实施方式，根据本发明实施方式的薄膜晶体管基板的氧化物半导体层具有2.4at％或超过2.4at％的氢含量。
参照图14B和上面的表4，在包括通过按顺序沉积100nm的SiO2层221、100nm的硅氮化物层222和300nm的SiO2层223而获得的沉积结构的第一保护膜220的薄膜晶体管(第二预备样品以及样品3和4)的情形中，在热处理之前第二预备样品的氧化物半导体层中包含的氢含量为2.28at％，然而在350℃的热处理之后样品4的氧化物半导体层中包含的氢含量为2.81at％。其中，第二预备样品与样品4之间的氢含量在算术上增加了0.53at％，基于体积密度其增加了0.39×1021/cm3。
与在包括由SiO2的单层形成的第一保护膜120的薄膜晶体管中第一预备样品的氧化物半导体层与样品2的氧化物半导体层之间的氢含量差，即0.21at％相比，第二预备样品的氧化物半导体层与样品4的氧化物半导体层之间的氢含量差相对较大。就是说，通过350℃的热处理，大量的氢从第一保护膜220扩散至氧化物半导体层230。
参照图10C和10D中所示的电特性的测试结果，具有优良电特性的样品3对应于本发明的实施方式，根据本发明实施方式的薄膜晶体管基板的氧化物半导体层230中的氢含量不超过2.6at％。
根据本发明，通过调整对应于有源层的氧化物半导体层中的氢含量，薄膜晶体管基板具有优良的电特性。此外，包括根据本发明的氧化物半导体层的显示装置具有优良的驱动特性。
在不背离本发明的精神或范围的情况下，能够在本发明中进行各种修改和变化，这对于所属领域技术人员来说将是显而易见的。因而，本发明旨在覆盖落入所附权利要求书范围及其等同范围内的对本发明的修改和变化。

Claims (5)

1.一种制造薄膜晶体管基板的方法，包括：
在基础基板上形成第一保护膜；
在所述第一保护膜上形成氧化物半导体层，其中所述第一保护膜包括按顺序沉积的第一硅氧化物层、硅氮化物层及第二硅氧化物层；
形成源极电极和漏极电极，所述源极电极和所述漏极电极彼此以预定间隔设置并且与所述氧化物半导体层连接；
形成栅极电极，所述栅极电极与所述氧化物半导体层绝缘并且与所述氧化物半导体层的至少一部分部分地交叠；以及
在小于350℃的温度执行热处理，
其中，所述第一硅氧化物层的厚度小于所述第二硅氧化物层的厚度，
所述氧化物半导体层具有2.4at％(原子百分比)～2.6at％的氢含量。
2.根据权利要求1所述的方法，还包括在所述氧化物半导体层中注入氢。
3.根据权利要求1所述的方法，还包括在所述氧化物半导体层上形成第二保护膜。
4.根据权利要求3所述的方法，其中所述第一保护膜和所述第二保护膜中的任意一个具有0.7at％～0.8at％的氢含量，并且所述第一保护膜和所述第二保护膜中的另一个具有3.0at％～3.1at％的氢含量。
5.根据权利要求3所述的方法，还包括在形成所述第二保护膜之后执行热处理。
CN201711401682.7A 2016-12-30 2017-12-21 薄膜晶体管基板及其制造方法和显示装置 Active CN108269854B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0184512 2016-12-30
KR1020160184512A KR102627305B1 (ko) 2016-12-30 2016-12-30 박막 트랜지스터 기판 및 표시 장치

Publications (2)

Publication Number Publication Date
CN108269854A CN108269854A (zh) 2018-07-10
CN108269854B true CN108269854B (zh) 2021-06-29

Family

ID=62711249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711401682.7A Active CN108269854B (zh) 2016-12-30 2017-12-21 薄膜晶体管基板及其制造方法和显示装置

Country Status (4)

Country Link
US (1) US10461198B2 (zh)
JP (1) JP6654770B2 (zh)
KR (1) KR102627305B1 (zh)
CN (1) CN108269854B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170050729A (ko) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치
CN109993243A (zh) * 2019-03-05 2019-07-09 浙江大学 一种基于透明薄膜rfid芯片的商品防伪追溯系统
KR20200115061A (ko) * 2019-03-27 2020-10-07 고려대학교 세종산학협력단 박막 트랜지스터 및 박막 트랜지스터의 제조방법
CN112436058A (zh) * 2020-10-29 2021-03-02 深圳技术大学 柔性InGaZnO薄膜晶体管及制备方法
WO2024004128A1 (ja) * 2022-06-30 2024-01-04 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576229A (en) * 1994-08-30 1996-11-19 Sharp Kabushiki Kaisha Method of fabricating a thin-film transistor and liquid-crystal display apparatus
JP2007194594A (ja) * 2005-12-19 2007-08-02 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
CN101401213A (zh) * 2006-03-17 2009-04-01 佳能株式会社 使用氧化物膜用于沟道的场效应晶体管及其制造方法
CN102187467A (zh) * 2008-10-23 2011-09-14 出光兴产株式会社 薄膜晶体管及其制造方法
JP2014030332A (ja) * 2012-06-29 2014-02-13 Aisin Aw Co Ltd 線状導体の製造方法及び回転電機の製造方法
CN104603919A (zh) * 2012-08-31 2015-05-06 株式会社神户制钢所 薄膜晶体管及显示装置
JP2016111092A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ
CN106019729A (zh) * 2015-03-26 2016-10-12 株式会社半导体能源研究所 显示装置、包括该显示装置的显示模块以及包括该显示装置或该显示模块的电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170024130A (ko) * 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011145484A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101259000B1 (ko) 2011-07-08 2013-04-29 단국대학교 산학협력단 박막의 물성을 변화시키는 방법
JP5740270B2 (ja) * 2011-09-27 2015-06-24 株式会社東芝 薄膜トランジスタ、その製造方法、および表示装置
KR101980196B1 (ko) 2012-12-10 2019-05-21 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP6326270B2 (ja) * 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
KR20150054040A (ko) * 2013-11-08 2015-05-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576229A (en) * 1994-08-30 1996-11-19 Sharp Kabushiki Kaisha Method of fabricating a thin-film transistor and liquid-crystal display apparatus
JP2007194594A (ja) * 2005-12-19 2007-08-02 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
CN101401213A (zh) * 2006-03-17 2009-04-01 佳能株式会社 使用氧化物膜用于沟道的场效应晶体管及其制造方法
CN102187467A (zh) * 2008-10-23 2011-09-14 出光兴产株式会社 薄膜晶体管及其制造方法
JP2014030332A (ja) * 2012-06-29 2014-02-13 Aisin Aw Co Ltd 線状導体の製造方法及び回転電機の製造方法
CN104603919A (zh) * 2012-08-31 2015-05-06 株式会社神户制钢所 薄膜晶体管及显示装置
JP2016111092A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ
CN106019729A (zh) * 2015-03-26 2016-10-12 株式会社半导体能源研究所 显示装置、包括该显示装置的显示模块以及包括该显示装置或该显示模块的电子设备

Also Published As

Publication number Publication date
US10461198B2 (en) 2019-10-29
JP2018110226A (ja) 2018-07-12
CN108269854A (zh) 2018-07-10
KR20180079114A (ko) 2018-07-10
JP6654770B2 (ja) 2020-02-26
US20180190822A1 (en) 2018-07-05
KR102627305B1 (ko) 2024-01-18

Similar Documents

Publication Publication Date Title
CN108269854B (zh) 薄膜晶体管基板及其制造方法和显示装置
KR102547131B1 (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR102518392B1 (ko) 박막트랜지스터 어레이 기판
US20080272370A1 (en) Field-effect transistor and method for manufacturing the same
US9991319B2 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor
CN106537567A (zh) 晶体管、显示装置和电子设备
TW201120947A (en) Method for manufacturing semiconductor device
CN102738145A (zh) 显示装置和电子设备
CN104756253A (zh) 半导体设备、显示单元以及电子装置
US10680117B2 (en) Thin film transistor, method for manufacturing the same and display device comprising the same
KR102530003B1 (ko) 트랜지스터 표시판 및 이를 포함하는 표시 장치
KR102623624B1 (ko) 트랜지스터 표시판 및 그 제조 방법
KR20220131885A (ko) 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US20200357924A1 (en) Oxide semiconductor thin film
KR102434908B1 (ko) 산화물 반도체층을 포함하는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102586429B1 (ko) 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102278505B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법
KR20150094828A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20200128324A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20150011596A (ko) 산화물 반도체 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201110

Address after: Han Guoshouershi

Applicant after: Hanyang University Industry-University Cooperation Group

Address before: Seoul, Korea

Applicant before: LG Display Co.,Ltd.

Applicant before: Hanyang University Industry-University Cooperation Group

GR01 Patent grant
GR01 Patent grant