JPH09139470A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 抵抗とコンデンサをチップに形成する場合に
コンデンサの電極と抵抗とを同一のポリシリコン層から
形成して同一チップ内に形成されるＣＲ回路におけるＣ
Ｒ積のバラツキを小さくし製造工程を簡素化する。 【解決手段】 半導体基板にはポリシリコン層からなる
抵抗１３と、第１の電極３及び第２の電極５とこれらの
間の絶縁膜４とを備えたコンデンサとを有する。第１の
電極及び第２の電極のいづれか一方は抵抗が形成される
ポリシリコン層と同じものから形成される。例えば、コ
ンデンサの酸化膜の形成工程において、コンデンサの酸
化膜厚がポリシリコン層の状態及び酸化工程での温度等
により大きくなった場合（容量が下がる）、同一の工程
で形成する抵抗の膜厚は逆に小さくなっていき（抵抗値
が上がる）、その結果ＣＲ積の変動が相殺される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ポリシリコンを抵
抗及びコンデンサの電極に用いる半導体集積回路が形成
された半導体装置及び半導体装置の製造方法に関するも
のである。

【０００２】

【従来の技術】従来の半導体集積回路は、抵抗とコンデ
ンサを併せて用いその材料にポリシリコンを用いること
が多い。図１７は、従来の抵抗とコンデンサが形成され
た半導体基板の断面図である。半導体集積回路が形成さ
れたシリコン半導体基板１は、熱酸化などによって形成
されたＳｉＯ₂ などの第１の絶縁膜２によって被覆され
ている。半導体基板のコンデンサが形成されている領域
（コンデンサ部）において、第１の絶縁膜２の上には第
１の電極３が配置形成されている。第１の電極３の上に
はコンデンサの誘電体となるＳｉＯ₂ などの第２の絶縁
膜４が形成されている。第１の電極３は、第１層のポリ
シリコン層から構成されている。第２の絶縁膜４の上に
は第２の電極５が形成されている。第２の電極５は、第
２層のポリシリコン層から構成されている。第１の電極
３、誘電体４及び第２の電極５は、コンデンサを構成
し、このコンデンサは、ＳｉＯ₂ などの絶縁膜８で被覆
されている。絶縁膜８は、開口されて第１の電極３の表
面が一部露出されており、この開口部にアルミニウムな
どの第１の引き出し電極６が形成されている。また、絶
縁膜８には第２の電極５の表面の一部が露出する開口部
が形成され、この開口部にはアルミニウムなどの第２の
引出電極７が形成されている。

【０００３】一方、半導体基板の抵抗が形成されている
領域（抵抗部）において、第１の絶縁膜２の上に第３層
のポリシリコン層からなる抵抗９が配置形成されてい
る。抵抗９は、絶縁膜８で被覆されている。絶縁膜８
は、２か所開口されて抵抗９の表面の一部が露出されて
おり、この開口部にはアルミニウムなどの第１の引出電
極１０及び第２の引出電極１１が形成されている。この
ように、コンデンサの第１及び第２の電極及び抵抗は、
それぞれ異なるポリシリコン層をパターニングして形成
される。次に、図１８及び図１９を参照して従来の抵抗
とコンデンサとが形成された半導体装置の他の例の製造
工程を説明する。この半導体装置のコンデンサの電極の
１つは半導体基板の表面領域に形成された拡散領域を用
いる。ｐ型シリコン半導体基板１にリン（Ｐ）や砒素
（Ａｓ）などの不純物を例えばイオン注入法などにより
注入拡散してｎ型不純物拡散領域１２を形成する。この
不純物拡散領域１２は、コンデンサの第１の電極１２と
して用いられる。この半導体基板１の表面には熱酸化な
どにより絶縁膜（ＳｉＯ₂ ）２を形成する。

【０００４】この絶縁膜２の上に減圧ＣＶＤ(Chemical
Vapour Deposition)によりポリシリコン層５０を堆積さ
せる。このポリシリコン層５０の上にパターニングされ
たフォトレジスト１００を配置する。そして、このフォ
トレジスト１００をマスクにしてポリシリコン層５０を
エッチングし（図１８（ａ））、コンデンサの第２の電
極５を形成する（図１８（ｂ））。このエッチングに
は、例えば、ＲＩＥ(Reactiv Ion Etching) 法を用い
る。次に、図１８（ｂ）に示すように絶縁膜２やコンデ
ンサの第２の電極５を含めて、半導体基板１上にポリシ
リコン層９０を堆積させる。このポリシリコン層９０の
上にパターニングされたフォトレジスト１０１を配置す
る。そして、このフォトレジスト１０１をマスクにして
ポリシリコン層９０をＲＩＥなどによりエッチングを行
い、絶縁膜２の上に抵抗９を形成する（図１９
（ａ））。ポリシリコンの抵抗９にはリンなどの不純物
をドープして抵抗値を調整する。次に、図１９（ａ）に
示すようにＣＶＤ法などにより半導体基板１の上にＳｉ
Ｏ₂ などの絶縁膜８を堆積させる。次に、この絶縁膜８
を開口してコンデンサの第１の電極１２に接する開口部
にアルミニウムなどの第１の引出電極６を取り付け、第
２の電極５に接する開口部に第２の引出電極７を取り付
け、さらに、抵抗９に接する開口部に引出電極１１を取
り付ける。

【０００５】図１９（ｂ）は、抵抗とコンデンサ電極と
の半導体基板上の配置を模式的に表した平面図であり、
抵抗１８は素子領域にコンデンサの第２の電極５に近接
して配置されている。このように従来の半導体基板にＣ
Ｒ回路を形成するには、コンデンサに用いられる電極と
抵抗とはポリシリコンを用いるにしてもそれぞれ別のポ
リシリコン層から形成していた。

【０００６】

【発明が解決しようとする課題】図１７に示す従来技術
において、コンデンサの容量を決定する第１及び第２の
電極間の誘電体である酸化膜厚は、その下側の第１の電
極３である第１層のポリシリコン層を酸化する工程にお
いて決定している。すなわちこの酸化膜はこのポリシリ
コン層の表面を酸化することにより得られている。酸化
における主なパラメータは、前記ポリシリコン層の不純
物を含めた状態及び酸化時の温度や雰囲気等のバラツキ
である。一方抵抗における抵抗値のバラツキは、抵抗９
である第３層のポリシリコン層の加工精度、膜厚／膜質
及び不純物のプロファイルなどにより決定される。した
がってそれぞれ異なるポリシリコン層を用いることにな
るのでコンデンサと抵抗のバラツキは相関を持たない。
従って、抵抗及びコンデンサの両素子を用いてＣＲ回路
を形成する場合に各々別のパラメータによりバラツクの
でフィルターの精度等に影響を与えるＣＲ積のバラツキ
が大きくなるという欠点があった。又、３層のポリシリ
コン層が必要となるためその製造コストも大きくなって
しまうという問題があった。

【０００７】また、図１８及び図１９に示す従来技術に
おいても抵抗の抵抗値とコンデンサ（ＭＯＳ型コンデン
サ）の容量値のバラツキの要因となるポリシリコンのパ
ターニングを別々で行っていた。このため抵抗値（Ｒ）
と容量値（Ｃ）のバラツキは独立して増減するのでＣＲ
積のバラツキが大きくなる可能性があった。本発明は、
このような問題を解決するためになされたものであり、
同一チップ内に形成されるＣＲ回路におけるＣＲ積のバ
ラツキを小さくし、且つその製造工程を簡素化すること
によりコストを削減した半導体装置及びその製造方法を
提供する。

【０００８】

【課題を解決するための手段】本発明は、抵抗とコンデ
ンサを半導体基板に形成する場合にコンデンサの電極と
抵抗とを同一のポリシリコン層から形成することに特徴
がある。すなわち、請求項１の発明は、半導体装置にお
いて半導体集積回路が形成された半導体基板と、ポリシ
リコン層から形成された前記半導体基板上の抵抗と、前
記半導体基板に形成され第１の電極及び第２の電極とこ
れら電極に上下から挟まれた絶縁膜とを有するコンデン
サとを備え、前記第１の電極及び第２の電極のいづれか
一方は、前記抵抗が形成される前記ポリシリコン層と同
一のポリシリコン層から形成されることを特徴とする。
請求項２の発明は、半導体装置において半導体集積回路
が形成された半導体基板と、前記半導体基板上に絶縁膜
を介して形成されたポリシリコン層から形成された抵抗
と、記半導体基板の表面領域に形成された高濃度不純物
拡散領域からなる第１の電極と前記絶縁膜の上に形成さ
れ、前記抵抗を形成する前記ポリシリコン層と同一のポ
リシリコン層から形成された第２の電極とを有するコン
デンサとを備えていることを特徴とする。

【０００９】請求項３の発明は、半導体装置において半
導体集積回路が形成された半導体基板と、前記半導体基
板に第１の絶縁膜を介して形成された第１層のポリシリ
コン層からなるコンデンサの第１の電極と、前記第１の
電極を含む前記半導体基板上に形成された第２の絶縁膜
と、前記第２の絶縁膜の上に形成された第２層のポリシ
リコン層から形成された前記コンデンサの第２の電極
と、前記第２層のポリシリコン層から形成された抵抗と
を備えていることを特徴とする。請求項４の発明は、半
導体装置において半導体集積回路が形成された半導体基
板と、前記半導体基板上に第１の絶縁膜を介して形成さ
れた第１層のポリシリコン層から形成された抵抗と、前
記半導体基板上に前記第１の絶縁膜を介して形成された
前記第１層のポリシリコン層から形成されたコンデンサ
の第１の電極と、前記抵抗の上に第２の絶縁膜を介して
形成された第２層のポリシリコン層から形成されたダミ
ー抵抗と、前記第１の電極の上に前記第２の絶縁膜を介
して形成された前記第２層のポリシリコン層から形成さ
れた前記コンデンサの第２の電極とを備えていることを
特徴とする。

【００１０】請求項５の発明は、半導体装置において半
導体集積回路が形成された半導体基板と、前記半導体基
板上に第１の絶縁膜を介して形成された第１層のポリシ
リコン層から形成されたダミー抵抗と、前記半導体基板
上に前記第１の絶縁膜を介して形成された前記第１層の
ポリシリコン層から形成されたコンデンサの第１の電極
と、前記抵抗の上に第２の絶縁膜を介して形成された第
２層のポリシリコン層から形成された抵抗と、前記第１
の電極の上に前記第２の絶縁膜を介して形成された前記
第２層のポリシリコン層から形成された前記コンデンサ
の第２の電極とを備えていることを特徴とする。請求項
６の発明は、半導体装置の製造方法において半導体基板
にコンデンサの第１の電極を形成する工程と、前記第１
の電極を含む前記半導体基板上に前記第１の電極を被覆
するように絶縁膜を形成する工程と、前記絶縁膜上にポ
リシリコン層を形成する工程と、前記ポリシリコン層を
パターニングして前記絶縁膜を介して第１の電極の上に
前記コンデンサの第２の電極を形成すると共に、この絶
縁膜のこの第２の電極が形成されていない領域に抵抗を
形成する工程とを備えていることを特徴とする。

【００１１】請求項７の発明は、半導体装置の製造方法
において半導体基板上に第１の絶縁膜を介して第１層の
ポリシリコン層を形成する工程と、前記第１層のポリシ
リコン層の上に第２の絶縁膜を形成する工程と、前記第
２の絶縁膜を含む半導体基板上に第２層のポリシリコン
層を形成する工程と、前記第２層のポリシリコン層の上
に第３の絶縁膜を形成する工程と、積層された前記第１
層のポリシリコン層、前記第２の絶縁膜、前記第２層の
ポリシリコン層及び前記第３の絶縁膜をパターニングし
て抵抗を形成すると共にコンデンサの第１の電極を形成
する工程と、積層された前記第２の絶縁膜、前記第２層
のポリシリコン層及び前記第３の絶縁膜をパターニング
して前記抵抗の上に前記第２の絶縁膜を介してダミー抵
抗を形成すると共に、前記第１の電極の上に前記第２の
絶縁膜を介してコンデンサの第２の電極を形成する工程
とを備えていることを特徴とする。請求項８の発明は、
半導体装置の製造方法において前記第２の絶縁膜は熱酸
化により形成されることを特徴とする。

【００１２】コンデンサの酸化膜の形成工程において、
コンデンサの酸化膜厚がポリシリコン層の状態及び酸化
工程での温度等により大きくなった場合（容量が下が
る）、同一の工程で形成する抵抗の膜厚は逆に小さくな
っていき（抵抗値が上がる）、その結果としてその積で
あるＣＲ積の変動が相殺される。また、ポリシリコン層
をパターニングする工程において、コンデンサの電極と
抵抗を同じポリシリコン層をパターニングして形成する
ので、例えば、抵抗の抵抗幅が大きくなる（抵抗値が下
がる）とコンデンサの電極のポリシリコン幅も大きくな
り（容量が上がる）、また逆に抵抗の抵抗幅が小さくな
る（抵抗値が上がる）とコンデンサの電極のポリシリコ
ン幅も小さくなる（容量が下がる）。このように抵抗値
と容量値のバラツキを互いに正しく相殺する結果として
ＣＲ積のバラツキを小さくできる。

【００１３】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。まず、図１乃至図９を参照して第
１の発明の実施の形態を説明する。図１は、抵抗とコン
デンサが形成された半導体基板の断面図である。半導体
集積回路が形成されたシリコン半導体基板１は、熱酸化
などによって形成されたＳｉＯ₂ などの第１の絶縁膜２
によって被覆されている。半導体基板のコンデンサが形
成されている領域（コンデンサ部）において、第１の絶
縁膜２の上には第１の電極３が配置形成されている。第
１の電極３の上にはコンデンサの誘電体となるＳｉＯ₂
などの第２の絶縁膜４が形成されている。第１の電極３
は、第１層のポリシリコン層から構成されている。第２
の絶縁膜４の上には第２の電極５が形成されている。第
２の電極５は、第２層のポリシリコン層から構成されて
いる。第１の電極３、第２の絶縁膜４及び第２の電極５
は、コンデンサを構成し、このコンデンサは、ＳｉＯ₂
などの絶縁膜８で被覆されている。この絶縁膜８は、開
口されて第１の電極３の表面が一部露出されており、こ
こにアルミニウムなどの第１の引き出し電極６が形成さ
れている。また、絶縁膜８には第２の電極５の表面の一
部が露出する開口部が形成され、この開口部にはアルミ
ニウムなどの第２の引出電極７が形成されている。

【００１４】一方、半導体基板の抵抗が形成されている
領域（抵抗部）において第１の絶縁膜２の上に第１層の
ポリシリコン層からなる抵抗１３が配置形成されてい
る。抵抗１３の上にはＳｉＯ₂ などの第２の絶縁膜４が
形成されている。第２の絶縁膜４の上には、第２層のポ
リシリコン層から構成されているダミー抵抗１４が形成
されている。ダミー抵抗１４は抵抗１３とは電気的に接
続されておらず抵抗素子としての作用を奏することはな
い。抵抗１３及びダミー抵抗１４は、絶縁膜８により被
覆されている。絶縁膜８は、２か所開口されて抵抗１３
の表面の一部が露出されており、この開口部にはアルミ
ニウムなどの第１の引出電極１０及び第２の引出電極１
１がそれぞれ形成されている。このようにＣＲ回路は、
コンデンサの第１の電極と抵抗とが第１層のポリシリコ
ン層から形成され、コンデンサの第２の電極及びダミー
抵抗とが第２層のポリシリコン層から形成される。

【００１５】コンデンサ部のコンデンサ及び抵抗部の抵
抗はともに第１層のポリシリコン層と第２層のポリシリ
コン層とに挟まれた酸化膜を有しており、酸化膜が同じ
特性を備えている。したがってコンデンサの酸化膜の形
成工程において、コンデンサの酸化膜厚がポリシリコン
層の状態及び酸化工程での温度等により所望の膜厚より
厚くなった場合、形成されるコンデンサの容量は小さく
なる。逆に同一の工程で形成する抵抗の膜厚は所望の膜
厚より薄くなっていき、形成される抵抗の抵抗値は大き
くなる。したがってＣＲ積の変動が相殺され、所望の値
に近づく。また、コンデンサの酸化膜厚がポリシリコン
層の状態及び酸化工程での温度等により所望の膜厚より
薄くなった場合、形成されるコンデンサの容量は大きく
なる。逆に同一の工程で形成する抵抗の膜厚は所望の膜
厚より厚くなっていき、形成される抵抗の抵抗値は小さ
くなる。したがってＣＲ積の変動が相殺され、所望の値
に近づく。第２の絶縁膜４には、Ｓｉ₃ Ｎ₄ 膜を用いる
ことができる。この場合は、第１の発明の実施の形態の
ように第１層のポリシリコン層３の表面を熱酸化するの
ではなくＣＶＤなどにより第１層のポリシリコン層３上
に堆積させる。この絶縁膜は、耐熱的に安定しているの
で、後工程の熱処理に対して安定している。

【００１６】次に、図２乃至図９を参照してこの発明の
実施の形態の半導体装置の製造方法を説明する。図は、
半導体装置の製造工程断面図である。シリコン半導体基
板１は、熱酸化されてＳｉＯ₂ などの第１の絶縁膜２に
被覆される。この絶縁膜２上に減圧ＣＶＤなどにより第
１層のポリシリコン層３０を形成する。この後第１層の
ポリシリコン層３０へリンなどの不純物を拡散してその
抵抗値を調整する。拡散方法としては、イオン注入でも
気相拡散／固相拡散のいずれでも良い。その後、コンデ
ンサの誘電体（絶縁膜）を形成するため、第１層のポリ
シリコン層３０の上面を酸化するが、このときの酸化工
程で抵抗部のポリシリコン層の上面も当然同じ量だけ酸
化される。この酸化工程により第１層のポリシリコン層
３０の上に第２の絶縁膜が形成される酸化膜（Ｓｉ
Ｏ₂ ）４０が形成される。その後、第２層のポリシリコ
ン層５０を酸化膜４０の上に減圧ＣＶＤなどにより堆積
させる。この第２層のポリシリコン層５０にも不純物を
注入する。

【００１７】第２層のポリシリコン層５０の形成後はそ
の後の工程で熱酸化等があってもコンデンサの容量を決
定している部分及び抵抗上に配置されたポリシリコン層
により酸素の拡散が阻止されるため、第１層のポリシリ
コン層４０の酸化は進まず、従って抵抗値を決定するパ
ラメータの一つである抵抗の断面積は変動しない。次
に、第２層のポリシリコン層５０の上にＳｉＯ₂ などの
絶縁膜６０を減圧ＣＶＤなどで形成する（図２）。この
絶縁膜６０の表面にフォトレジスト１０２を塗布しパタ
ーニングする。パターニングされたフォトレジスト１０
２をマスクにして半導体基板１の上の積層体をＲＩＥな
どによりエッチングする（図３）。エッチング後フォト
レジスト１０２は除去する。このエッチングにより第１
の絶縁膜２は部分的に露出し、積層体は抵抗部とコンデ
ンサ部に分離される。コンデンサ部には第１の絶縁膜２
の上に第１の電極３、第２の絶縁膜４、第２の電極５及
び絶縁膜６０が形成され、抵抗部には第１の絶縁膜２の
上に抵抗１３、第２の絶縁膜４、ダミー抵抗１４及び絶
縁膜６０が形成される（図４）。

【００１８】次に、絶縁膜６０の表面にフォトレジスト
１０３を塗布しパターニングする。パターニングされた
フォトレジスト１０３をマスクにして積層体をＲＩＥな
どにより第２の絶縁膜４までエッチングする（図５）。
このエッチングのあとフォトレジスト１０３は除去す
る。このエッチングにより第１の電極３及び抵抗１３は
部分的に露出する（図６）。次に、半導体基板１の全面
を減圧ＣＶＤなどによりＳｉＯ₂ などの絶縁膜８で被覆
する。この後絶縁膜８の上にフォトレジスト１０４を塗
布しパターニングする。パターニングされたフォトレジ
スト１０４をマスクにして絶縁膜８をエッチングし第１
の電極３に達する開口部１５及び抵抗１３まで達する開
口部１６、１７を形成する（図８）。このエッチングの
あとフォトレジスト１０４は除去される。開口部１５に
は、第１の電極３の引出電極６を形成し、開口部１６、
１７には、抵抗の１３の引出電極１１、１０を形成する
（図９、図１参照）。図１７に示す従来のプロセスがポ
リシリコン層のパターニングを３回行わなければならな
いのにこの発明の実施の形態では２回でよい。

【００１９】次に、図１０乃至図１４を参照して第２発
明の実施の形態を説明する。図１０乃至図１２は、半導
体装置の製造工程断面図、図１３は、その半導体装置の
断面図、図１４は、その概略平面図である。この半導体
装置のコンデンサの電極の１つは半導体基板の表面領域
に形成された拡散領域を用いる。ｐ型シリコン半導体基
板１にリン（Ｐ）や砒素（Ａｓ）などの不純物を例えば
イオン注入法などにより注入拡散してｎ型不純物拡散領
域１２を形成する。この不純物拡散領域１２は、コンデ
ンサの第１の電極１２として用いられる。この半導体基
板１の表面には熱酸化などにより絶縁膜（ＳｉＯ₂ ）２
を形成する。この絶縁膜２の上に減圧ＣＶＤによりポリ
シリコン層３０を堆積させる。このポリシリコン層３０
の上にフォトレジスト１０５を塗布し、パターニングす
る。そして、このパターニングされたフォトレジスト１
０５をマスクにしてポリシリコン層３０をエッチングし
（図１０）、コンデンサの第２の電極５及び抵抗１８を
形成する（図１１）。このエッチングには、例えば、Ｒ
ＩＥを用いる。次に、図１１に示すように抵抗１８部分
を開口するようにパターニングしたフォトレジスト１０
６を用いて抵抗１８にリンなどの不純物をドープしてそ
の抵抗値を調整する。

【００２０】次に、フォトレジスト１０６を除去してか
ら絶縁膜２、コンデンサの第２の電極５や抵抗１８を含
めて半導体基板１上に減圧ＣＶＤなどによりＳｉＯ₂ な
どの絶縁膜８を堆積させる（図１２）。次に、この絶縁
膜８を開口してコンデンサの第１の電極１２に接する開
口部にアルミニウムなどの第１の引出電極６を取り付
け、第２の電極５に接する開口部に第２の引出電極７を
取り付け、さらに、抵抗１８に接する開口部に引出電極
１１を取り付ける（図１３）。図１４は、半導体装置の
抵抗とコンデンサの配置を概略的に示した模式平面図で
ある。抵抗は１８は、素子領域にコンデンサの第２の電
極５と近接して配置されている。コンデンサの上部電極
（第２の電極）５の電極幅と抵抗１８の抵抗幅とは同じ
にする必要はない。しかし、コンデンサ上部電極幅とポ
リシリコン抵抗幅の差は±１０％未満にするのが適当で
ある。この両者の幅を近似させると容量値と抵抗値のば
らつきをより正しく相殺させることができる。ポリシリ
コン層をパターニングする工程において、コンデンサの
電極と抵抗とを同一のポリシリコン層をパターニングし
て形成するので、例えば、抵抗の抵抗幅が所望の値より
大きくなるとコンデンサの電極の電極幅も同じ様に所望
の値より大きくなり、また逆に抵抗の抵抗幅が所望の値
より小さくなるとコンデンサの電極の電極幅も同じ様に
所望の値より小さくなる。このように抵抗値と容量値の
バラツキを互いに正しく相殺する結果ＣＲ積のバラツキ
を小さくできる。

【００２１】次に、図１５を参照して第３の発明の実施
の形態を説明する。図は、抵抗とコンデンサが形成され
た半導体基板の断面図である。この発明の実施の形態で
はコンデンサの第１の電極がポリシリコン層から形成さ
れている点で半導体基板の拡散領域を電極とする第２の
発明の実施の形態とは異なる。抵抗とコンデンサは半導
体基板１上に形成され、ＳｉＯ₂ などの絶縁膜８に被覆
されている。コンデンサは、第１の絶縁膜２の上の第１
層のポリシリコン層から形成された第１の電極１９と、
第１の電極１９の上に形成されたＳｉＯ₂ などからなる
第２の絶縁膜４と、第２の絶縁膜４の上に形成された第
２層のポリシリコン層から形成された第２の電極５から
構成されている。この絶縁膜８を開口してコンデンサの
第１の電極１９に接する開口部にアルミニウムなどの第
１の引出電極６を取り付け、第２の電極５に接する開口
部に第２の引出電極７を取り付け、さらに、抵抗２０に
接する開口部に引出電極１１を取り付ける。ポリシリコ
ン層をパターニングする工程において、コンデンサの電
極と抵抗とを同一のポリシリコン層をパターニングして
形成するので、例えば、抵抗の抵抗幅が大きくなるとコ
ンデンサの電極の電極幅も同じ様に大きくなり、また逆
に抵抗の抵抗幅が小さくなるとコンデンサの電極の電極
幅も同じ様に小さくなる。このように抵抗値と容量値の
バラツキを互いに正しく相殺する結果としてＣＲ積のバ
ラツキを小さくできる。

【００２２】次に、図１６を参照して第４の発明の実施
の形態を説明する。図は、抵抗とコンデンサが形成され
た半導体基板の断面図である。この発明の実施の形態で
は、図１の抵抗が第１層のポリシリコン層から形成され
るのに対して、これより上層の第２層のポリシリコン層
から形成されていることに特徴がある。半導体基板１の
ＳｉＯ₂ などからなる第１の絶縁膜２上に抵抗及びコン
デンサが形成されている。コンデンサが形成される領域
において、第１の絶縁膜２の上には第１の電極３が配置
形成されている。第１の電極３の上にはコンデンサの誘
電体となるＳｉＯ₂ などの第２の絶縁膜４が形成されて
いる。第１の電極３は、第１層のポリシリコン層から構
成されている。第２の絶縁膜４の上には第２の電極５が
形成されている。第２の電極５は、第２層のポリシリコ
ン層から構成されている。第１の電極３、第２の絶縁膜
４及び第２の電極５は、コンデンサを構成し、このコン
デンサは、ＳｉＯ₂ などの絶縁膜８で被覆されている。
この絶縁膜８は、開口されて第１の電極３の表面が一部
露出されており、ここにアルミニウムなどの第１の引き
出し電極６が形成されている。また、絶縁膜８には第２
の電極５の表面の一部が露出する開口部が形成され、こ
の開口部にはアルミニウムなどの第２の引出電極７が形
成されている。

【００２３】一方、半導体基板の抵抗が形成されている
領域において、第１の絶縁膜２の上に第１層のポリシリ
コン層からなるダミー抵抗２１が配置形成されている。
ダミー抵抗２１の上には第２の絶縁膜４が形成されてい
る。第２の絶縁膜４の上には、第２層のポリシリコン層
から構成されている抵抗２２が形成されている。ダミー
抵抗２１は抵抗２２とは電気的に接続されておらず抵抗
素子としての作用を奏することはない。抵抗２２及びダ
ミー抵抗２１は、絶縁膜８により被覆されている。絶縁
膜８は、２か所開口されて抵抗２２の表面の一部が露出
されており、この開口部にはアルミニウムなどの第１の
引出電極１０及び第２の引出電極１１がそれぞれ形成さ
れている。このようにＣＲ回路は、コンデンサの第２の
電極と抵抗とが第２層のポリシリコン層から形成され、
コンデンサの第１の電極及びダミー抵抗とが第１層のポ
リシリコン層から形成される。コンデンサ及び抵抗は、
ともに第１層のポリシリコン層と第２層のポリシリコン
層とに挟まれた酸化膜を有しておりこれら酸化膜は同じ
特性を備えている。

【００２４】本発明では、例えば、コンデンサの酸化膜
厚が第１層のポリシリコン層の状態及び酸化工程での温
度等により所望の膜厚より厚くなった場合、同一の工程
で形成している第１層のポリシリコン層の抵抗の膜厚は
逆に所望の値より薄くなっていく。逆に、コンデンサの
酸化膜厚が第１層のポリシリコン層の状態及び酸化工程
での温度等により所望の膜厚より薄くなった場合、同一
の工程で形成している第１層のポリシリコン層の抵抗の
膜厚は逆に所望の値より厚くなっていき、結果としてそ
の積であるＣＲ積の変動は相殺され抑えられる。また、
上層の第２層のポリシリコン層の形成後に他の素子形成
のために酸化工程が存在しても、抵抗上には第２層のポ
リシリコン層が配置されているため半導体基板上部から
の酸素の拡散が抑えられ、第１層のポリシリコン層の酸
化は進まない。結果として抵抗のバラツキを抑えること
ができる。さらに、従来例におけるようにポリシリコン
層を３層用いるものに対して、ポリシリコン層を２層で
コンデンサ及び抵抗を形成するので製造コストを小さく
することができる。

【００２５】また、図１３に示すようなコンデンサでは
容量Ｃは次式で示される。 Ｃ＝ε0 εs ×（Ｗ1 ＋ΔＷ1 ）×Ｌ1 ／Ｔ ・・・（１） ここで、ε0 は真空の誘電率、εs は比誘電率、Ｗ1 は
ポリシリコン幅（上部電極幅、設計値）、ΔＷ1 は設計
値に対するバラツキ幅、Ｌ１はポリシリコン長（上部電
極長）、Ｔは酸化膜厚である。一方、抵抗値Ｒは次式で
示される。 Ｒ＝ρ×Ｌ2 ／（（Ｗ2 ＋ΔＷ2 ）×Ｈ） ・・・（２） ここでρは抵抗率、Ｗ2 はポリシリコン幅（抵抗幅、設
計値）、ΔＷ2 は抵抗幅の設計値に対するバラツキ幅、
Ｌ2 はポリシリコン長（抵抗長）、Ｔは酸化膜厚であ
る。Ｈはポリシリコン膜厚である。（１）、（２）式よ
り、容量値ＣはＷ1 ＋ΔＷ1 に比例して増減し、抵抗値
ＲはＷ2 ＋ΔＷ2 に反比例して増減する。ポリシリコン
を同時にパターニングすれば（１）、（２）式のＷ1 ＋
ΔＷ1 と、Ｗ2 ＋ΔＷ2 とは同じ様に増減するため、Ｃ
Ｒ積ではポリシリコン幅のバラツキによる影響を小さく
抑えることができる。例えば、ポリシリコン抵抗幅が仕
上がり設計期待値２μｍ、コンデンサ上部電極幅が仕上
がり設計期待値２．２μｍとする。パターニングの際に
片側０．１μｍ細くなった場合、ＭＯＳ型コンデンサの
容量値Ｃは（１）式より設計期待値に対して１．１倍と
なる。逆にポリシリコン抵抗値Ｒは（２）式より設計期
待値に対して０．９倍となる。ここでＣＲ積は設計期待
値に対して１．０１倍となる。このようにポリシリコン
幅のバラツキによるＣＲ積のバラツキを小さく抑えるこ
とができる。

【００２６】

【発明の効果】以上の通り、本発明は、コンデンサの電
極と抵抗とを同一のポリシリコン層から構成しているの
で抵抗値及び容量値のばらつきが同じであり、その結果
それぞれのばらつきを互いに相殺した結果としてのＣＲ
積のばらつきを小さくすることができる。

【図面の簡単な説明】

【図１】本発明の第１の発明の実施の形態の半導体装置
の断面図。

【図２】図１の半導体装置の製造工程断面図。

【図３】図１の半導体装置の製造工程断面図。

【図４】図１の半導体装置の製造工程断面図。

【図５】図１の半導体装置の製造工程断面図。

【図６】図１の半導体装置の製造工程断面図。

【図７】図１の半導体装置の製造工程断面図。

【図８】図１の半導体装置の製造工程断面図。

【図９】図１の半導体装置の製造工程断面図。

【図１０】第２の発明の実施の形態の半導体装置の製造
工程断面図。

【図１１】第２の発明の実施の形態の半導体装置の製造
工程断面図。

【図１２】第２の発明の実施の形態の半導体装置の製造
工程断面図。

【図１３】第２の発明の実施の形態の半導体装置の断面
図。

【図１４】第２の発明の実施の形態の半導体装置の概略
平面図。

【図１５】第３の発明の実施の形態の半導体装置の断面
図。

【図１６】第４の発明の実施の形態の半導体装置の断面
図。

【図１７】従来の半導体装置の断面図。

【図１８】従来の半導体装置の製造工程断面図。

【図１９】従来の半導体装置の断面図及び平面図。

【符号の説明】

１・・・半導体基板、 ２、４、８、４０、６０・・
・絶縁膜、３、１９・・・第１の電極、 ５・・・第
２の電極、６、７・・・コンデンサの引出電極、９、１
３、１８、２０、２２・・・抵抗、１０、１１・・・抵
抗の引出電極、 １２・・・不純物拡散領域、１４、
２１・・・ダミー抵抗、 １５、１６、１７・・・開
口部、３０・・・第１層のポリシリコン層、５０・・・
第２層のポリシリコン層、１００、１０１、１０２、１
０３、１０４、１０５、１０６・・・フォトレジスト。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体集積回路が形成された半導体基板
   と、 ポリシリコン層から形成された前記半導体基板上の抵抗
   と、 前記半導体基板に形成され第１の電極及び第２の電極と
   これら電極に上下から挟まれた絶縁膜とを有するコンデ
   ンサとを備え、 前記第１の電極及び第２の電極のいづれか一方は、前記
   抵抗が形成される前記ポリシリコン層と同一のポリシリ
   コン層から形成されることを特徴とする半導体装置。
2. 【請求項２】 半導体集積回路が形成された半導体基板
   と、 前記半導体基板上に絶縁膜を介して形成されたポリシリ
   コン層から形成された抵抗と、 前記半導体基板の表面領域に形成された高濃度不純物拡
   散領域からなる第１の電極と前記絶縁膜の上に形成さ
   れ、前記抵抗を形成する前記ポリシリコン層と同一のポ
   リシリコン層から形成された第２の電極とを有するコン
   デンサとを備えていることを特徴とする半導体装置。
3. 【請求項３】 半導体集積回路が形成された半導体基板
   と、 前記半導体基板に第１の絶縁膜を介して形成された第１
   層のポリシリコン層からなるコンデンサの第１の電極
   と、 前記第１の電極を含む前記半導体基板上に形成された第
   ２の絶縁膜と、 前記第２の絶縁膜の上に形成された第２層のポリシリコ
   ン層から形成された前記コンデンサの第２の電極と、 前記第２層のポリシリコン層から形成された抵抗とを備
   えていることを特徴とする半導体装置。
4. 【請求項４】 半導体集積回路が形成された半導体基板
   と、 前記半導体基板上に第１の絶縁膜を介して形成された第
   １層のポリシリコン層から形成された抵抗と、 前記半導体基板上に前記第１の絶縁膜を介して形成され
   た前記第１層のポリシリコン層から形成されたコンデン
   サの第１の電極と、 前記抵抗の上に第２の絶縁膜を介して形成された第２層
   のポリシリコン層から形成されたダミー抵抗と、 前記第１の電極の上に前記第２の絶縁膜を介して形成さ
   れた前記第２層のポリシリコン層から形成された前記コ
   ンデンサの第２の電極とを備えていることを特徴とする
   半導体装置。
5. 【請求項５】 半導体集積回路が形成された半導体基板
   と、 前記半導体基板上に第１の絶縁膜を介して形成された第
   １層のポリシリコン層から形成されたダミー抵抗と、 前記半導体基板上に前記第１の絶縁膜を介して形成され
   た前記第１層のポリシリコン層から形成されたコンデン
   サの第１の電極と、 前記抵抗の上に第２の絶縁膜を介して形成された第２層
   のポリシリコン層から形成された抵抗と、 前記第１の電極の上に前記第２の絶縁膜を介して形成さ
   れた前記第２層のポリシリコン層から形成された前記コ
   ンデンサの第２の電極とを備えていることを特徴とする
   半導体装置。
6. 【請求項６】 半導体基板にコンデンサの第１の電極を
   形成する工程と、 前記第１の電極を含む前記半導体基板上に前記第１の電
   極を被覆するように絶縁膜を形成する工程と、 前記絶縁膜上にポリシリコン層を形成する工程と、 前記ポリシリコン層をパターニングして前記絶縁膜を介
   して第１の電極の上に前記コンデンサの第２の電極を形
   成すると共に、この絶縁膜のこの第２の電極が形成され
   ていない領域に抵抗を形成する工程とを備えていること
   を特徴とする半導体装置の製造方法。
7. 【請求項７】 半導体基板上に第１の絶縁膜を介して第
   １層のポリシリコン層を形成する工程と、 前記第１層のポリシリコン層の上に第２の絶縁膜を形成
   する工程と、 前記第２の絶縁膜を含む半導体基板上に第２層のポリシ
   リコン層を形成する工程と、 前記第２層のポリシリコン層の上に第３の絶縁膜を形成
   する工程と、 積層された前記第１層のポリシリコン層、前記第２の絶
   縁膜、前記第２層のポリシリコン層及び前記第３の絶縁
   膜をパターニングして抵抗を形成すると共にコンデンサ
   の第１の電極を形成する工程と、 積層された前記第２の絶縁膜、前記第２層のポリシリコ
   ン層及び前記第３の絶縁膜をパターニングして前記抵抗
   の上に前記第２の絶縁膜を介してダミー抵抗を形成する
   と共に、前記第１の電極の上に前記第２の絶縁膜を介し
   てコンデンサの第２の電極を形成する工程とを備えてい
   ることを特徴とする半導体装置の製造方法。
8. 【請求項８】 前記第２の絶縁膜を形成する工程におい
   て、この第２の絶縁膜は熱酸化により形成されることを
   特徴とする請求項７に記載の半導体装置の製造方法。