JP2010220454A - Ｄｃ−ｄｃコンバータおよび制御用半導体集積回路 - Google Patents

Abstract

【課題】リモートセンス方式のＤＣ−ＤＣコンバータにおいて、負荷が急激に変化した場合に誤差アンプＡＭＰの位相補償回路によって低電圧状態や過電圧状態の検出が遅らされることがないようにする。
【解決手段】インダクタに電流を流す駆動素子を制御する制御回路に、一対のセンス線によって負荷の近傍から取り出された電圧に基づいて出力電圧に対応した電圧を生成する出力電圧検出回路と、該出力電圧検出回路により生成された電圧を監視して出力の低電圧状態または過電圧状態を検出する出力状態検出回路と、出力電圧検出回路により生成された電圧に応じた電圧と所定の基準電圧との電位差を増幅する誤差増幅回路と、該誤差増幅回路の出力に応じて駆動素子の駆動信号を生成する制御駆動回路とを設け、出力電圧検出回路により生成された電圧を、抵抗素子を含む２端子回路を介して誤差増幅回路の一方の入力端子に供給するようにした。
【選択図】図１

Description

本発明は、低電圧検出機能または過電圧検出機能を備えたＤＣ−ＤＣコンバータに関し、特に出力電圧をリモートセンス方式で検出して出力電圧制御を行うＤＣ−ＤＣコンバータおよびこれを構成する制御用半導体集積回路に利用して有効な技術に関する。

直流電源装置としてスイッチングレギュレータ方式のＤＣ−ＤＣコンバータがある。かかるＤＣ−ＤＣコンバータにおいては、出力電圧に比例した電圧を制御回路へフィードバックし、制御回路がフィードバック電圧に応じてコイルに電流を流すスイッチング素子のオン時間を制御して出力電圧が所望の電位になるようにする制御が行なわれている。また、ＤＣ−ＤＣコンバータには、負荷の短絡等により出力電圧が異常に低い状態になったことを検出する低電圧検出回路や出力電圧が異常に高い状態になったことを検出する過電圧検出回路が設けられることがある。

さらに、低電圧検出回路や過電圧検出回路を備えたＤＣ−ＤＣコンバータにあっては、出力のフィードバック制御を行なう制御回路と低電圧検出回路や過電圧検出回路が共に出力電圧を監視することになる。そこで、素子数やＩＣの端子数の増加を防止するため、図５に示すように、出力電圧Ｖoutを分圧する抵抗Ｒｆ１，Ｒｆ２を設けて、分圧された電圧をフィードバック電圧ＶFBとして誤差アンプＡＭＰと低電圧検出回路や過電圧検出回路を構成するコンパレータＣＭＰへ共通に供給することが行われている。また、誤差アンプＡＭＰの入出力端子間には、フィードバック制御系の発振を防止するため位相補償回路（Ｒ０，Ｃ０，Ｃ１）が設けられる。

なお、降圧型コンバータでは、出力電圧Ｖoutを分圧せずにそのまま制御回路と過電圧検出回路に供給する方式もある。かかる制御方式のＤＣ−ＤＣコンバータに関する発明としては例えば特許文献１に記載されているようなものがある。

特開２００６−６０７０号公報 特開２００３−２７４６５５号公報

図５のＤＣ−ＤＣコンバータにおいては、誤差アンプＡＭＰはフィードバック電圧ＶFBと基準電圧Ｖrefとの電位差を増幅してＰＷＭコンパレータ等を有する制御回路に供給し、コンパレータＣＭＰは電圧ＶFBと参照電圧Ｖref_uvp（またはＶref_ovp）とを比較している。図５の回路は、負荷電流ＩLが安定していて出力電圧が大きく変動しない定常状態では、フィードバック電圧ＶFBは出力電圧Ｖoutに比例した電圧となり問題はない。

しかしながら、図２（Ａ）のように、負荷電流ＩLが急激に増加したような場合には、出力電圧Ｖoutが下がり始めても分圧抵抗Ｒｆ１，Ｒｆ２が接続されているＦＢ端子の電圧ＶFBはあまり変化しない期間が存在する。これは、誤差アンプＡＭＰの出力端子からその反転入力端子すなわちＦＢ端子に、位相補償回路を介してフィードバックがかかっているためである。

この状態は、誤差アンプＡＭＰの出力電圧が電源電圧に到達するまで継続し、誤差アンプＡＭＰの出力電圧が電源電圧に到達すると誤差アンプＡＭＰの出力端子からＦＢ端子に、位相補償回路を介してフィードバックがかからなくなって、ここで初めてＦＢ端子の電圧の変化が始まる。低電圧検出回路や過電圧検出回路を構成するコンパレータＣＭＰは、この電圧と参照電圧とを比較して検出を行なうため、検出が遅れてしまうという課題があることが分かった。

また、同様な課題は、図４に示すようなリモートセンス方式のＤＣ−ＤＣコンバータにおいても起こり得る。リモートセンスとは、ＤＣ−ＤＣコンバータの出力端子と負荷までの距離が離れていて給電線の長さが長い場合や、負荷電流が大きい場合など配線抵抗による電圧降下が無視できないような場合にこれを防止するため、負荷の近傍に検出線を接続して電圧を検出し、実際に負荷に印加される電圧が降下しないようにする技術である。

図４に示すＤＣ−ＤＣコンバータにおいては、負荷ＬＤの近傍から配線Ｌ１，Ｌ２により引き出された電圧を出力検出用のアンプＡＭＰｓに入力し、このアンプＡＭＰｓの出力ＶＳoutが出力電圧Ｖoutと一致するように抵抗Ｒｓ１１，Ｒｓ１２，Ｒｓ２１，Ｒｓ２２の抵抗比を設定し、その電圧を図５の回路と同様な分圧抵抗Ｒｆ１，Ｒｆ２で分圧してフィードバック端子ＦＢに印加して、出力のフィードバック制御と低電圧検出または過電圧検出を行なうように構成されている。

図４の回路においては、Ｒｓ１１，Ｒｓ２１とＲｓ１２，Ｒｓ２２の抵抗比は１：１に設定することで、ＶＳout＝Ｖoutとすることができる。また、分圧抵抗Ｒｆ１，Ｒｆ２の抵抗値をｒｆ１，ｒｆ２とおくと、フィードバック端子ＦＢの電圧ＶFBは、次式
ＶFB＝Ｖout×ｒｆ２／（ｒｆ１＋ｒｆ２）
で表わされる。目標とする出力電圧値の時にこのＶFBが誤差アンプＡＭＰの基準電圧Ｖrefと等しくなる、つまりＶFB＝Ｖrefとなるように、分圧抵抗Ｒｆ１，Ｒｆ２の抵抗値ｒｆ１，ｒｆ２が決定される。これにより、リモートセンス方式のＤＣ−ＤＣコンバータにおいて、出力のフィードバック制御と低電圧検出、過電圧検出を行なうことができる。

しかしながら、この回路においても、誤差アンプＡＭＰの出力端子からＦＢ端子に、位相補償回路を介してフィードバックがかかっているため、負荷電流ＩLが急激に変化した場合に、出力の低電圧状態や過電圧状態の検出が遅れてしまうという課題がある。なお、リモートセンス方式の電源装置に関する発明としては例えば特許文献２に記載されているようなものがある。

この発明は上記のような課題に着目してなされたものでその目的とするところは、リモートセンス方式のＤＣ−ＤＣコンバータにおいて、出力電圧に応じた駆動素子の制御が行なえるとともに、低電圧状態または過電圧状態の正確な検出を行なうことができるようにすることにある。また、負荷が急激に変化した場合に誤差アンプの位相補償回路によって低電圧状態や過電圧状態の検出が遅れるのを防止して速やかな検出が行えるようにする。

上記目的を達成するため本出願に係る発明は、直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに電流を流す駆動素子と、前記負荷の両端の電圧を一対のセンス線によって取り出してその電圧に応じて前記駆動素子を制御する信号を生成し出力する制御回路とを備えたリモートセンス方式のＤＣ−ＤＣコンバータにおいて、
前記制御回路は、前記一対のセンス線によって取り出された電圧に基づいて前記負荷に供給される電圧に対応した電圧を生成する出力電圧検出回路と、該出力電圧検出回路により生成された電圧を監視して出力の低電圧状態または過電圧状態を検出する出力状態検出回路と、前記出力電圧検出回路により生成された電圧に応じた電圧と所定の基準電圧との電位差を増幅する誤差増幅回路と、該誤差増幅回路の出力に応じて前記駆動素子の駆動信号を生成する制御駆動回路と、前記誤差増幅回路の一方の入力端子と出力端子との間に接続された位相補償回路とを備え、
前記出力電圧検出回路は、出力電圧が所定の電圧のときにその出力が前記基準電圧と一致するように増幅率もしくは減衰率が設定され、該出力電圧検出回路により生成された電圧は、２つの端子と該２つの端子間に接続された少なくとも１つの抵抗素子を有する２端子回路を介して前記誤差増幅回路の一方の入力端子に供給されるように構成した。

上記した構成によれば、センス線によって取り出された電圧に基づいて前記負荷に供給される電圧に対応した電圧を生成する出力電圧検出回路を設けているため、出力電圧に応じた駆動素子の制御が行なえるとともに、低電圧状態または過電圧状態の正確な検出を行なうことができる。また、２端子回路によって出力電圧検出回路への位相補償回路の影響が抑制されるため、負荷が急激に変化した場合に位相補償回路によって出力電圧検出回路の出力の変化が遅くされて低電圧状態や過電圧状態の検出が遅れるのを防止することができる。

ここで、望ましくは、前記位相補償回路は、前記誤差増幅回路の一方の入力端子と出力端子との間に接続された容量素子と、該容量素子と並列に接続された直列形態の抵抗素子および容量素子とから構成され、
前記２端子回路は、該２端子回路の一方の端子と他方の端子との間に接続された抵抗素子と、該抵抗素子と並列に接続された直列形態の抵抗素子および容量素子とから構成されるようにする。これにより、位相補償回路によるフィードバック制御系の発振を防止しつつ誤差増幅回路の増幅率の設定を容易に行なうことができるようになる。

さらに、望ましくは、前記出力電圧検出回路は、前記一対のセンス線の一方の電圧が第１の抵抗を介して第１の入力端子に入力され、前記一対のセンス線の他方の電圧が第２の抵抗を介して第２の入力端子に入力される差動アンプを備え、前記第１の入力端子と接地点との間には第３の抵抗が接続され、前記第２の入力端子と当該差動アンプの出力端子との間には第４の抵抗が接続され、前記第１の抵抗と前記第２の抵抗は抵抗値が等しく設定され、前記第３の抵抗と前記第４の抵抗は抵抗値が等しく設定されるようにする。これにより、出力電圧検出回路の増幅率もしくは減衰率の設定を容易に行なうことができるようになる。

また、望ましくは、前記制御駆動回路は、前記出力状態検出回路が出力電圧の低電圧状態または過電圧状態を検出した場合に、前記駆動素子をオフ状態にする信号を出力するように構成する。ここで、前記出力状態検出回路は、第１の基準電圧と前記出力電圧検出回路の出力電圧とを比較して出力の低電圧状態を検出する第１コンパレータと、第２の基準電圧と前記出力電圧検出回路の出力電圧とを比較して出力電圧の過電圧状態を検出する第２コンパレータとを備えるようにしてもよい。これにより、出力電圧の低電圧状態または過電圧状態を検出した場合に、電流を制限してコンバータを構成する素子や負荷を保護することができる。

さらに、本出願の他の発明は、負荷の両端の電圧を一対のセンス線によって取り出してその電圧に応じて、直流電圧入力端子と前記負荷が接続される電圧出力端子との間に接続されたインダクタに電流を流す駆動素子を制御するリモートセンス方式のＤＣ−ＤＣコンバータを構成する制御用半導体集積回路において、
前記一対のセンス線によって取り出された電圧に基づいて前記負荷に供給される電圧に対応した電圧を生成する出力電圧検出回路と、該出力電圧検出回路により生成された電圧を監視して出力の低電圧状態または過電圧状態を検出する出力状態検出回路と、前記出力電圧検出回路により生成された電圧に応じた電圧と所定の基準電圧との電位差を増幅する誤差増幅回路と、該誤差増幅回路の出力に応じて前記駆動素子の駆動信号を生成する制御駆動回路と、前記誤差増幅回路の一方の入力端子と出力端子にそれぞれ接続され、位相補償回路を構成する外付け素子を接続可能な一対の外部端子と、前記出力電圧検出回路の出力を外部へ出力するための配線および外部端子と、前記出力電圧検出回路の出力を前記出力状態検出回路の入力端子に伝達する配線とを備えるようにしたものである。

上記した構成を有する制御用半導体集積回路によれば、前記一対の外部端子に位相補償回路を構成する素子を接続するとともに、前記出力電圧検出回路の出力を外部へ出力するための外部端子と前記誤差増幅回路の一方の入力端子が接続された外部端子との間に、２つの端子と該２つの端子間に接続された少なくとも１つの抵抗素子を有する２端子回路を接続することにより、出力電圧検出回路への位相補償回路の影響を抑制することができ、負荷が急激に変化した場合に位相補償回路によって出力電圧検出回路の出力の変化が遅くされて低電圧状態や過電圧状態の検出が遅れるのを防止することができる。

本発明によれば、リモートセンス方式のＤＣ−ＤＣコンバータにおいて、出力電圧に応じた駆動素子の制御が行なえるとともに、低電圧状態または過電圧状態の正確な検出を行なうことができる。また、負荷が急激に変化した場合に誤差アンプの位相補償回路によって低電圧状態や過電圧状態の検出が遅れるのを防止して速やかな検出が行えるようになるという効果がある。

本発明を適用したＤＣ−ＤＣコンバータの一実施形態を示すブロック構成図である。 （Ａ）は図５に示すＤＣ−ＤＣコンバータにおいて負荷電流が急に増加した場合の制御回路内部の電位の変化を示すタイミングチャート、（Ｂ）は図１に示す本発明を適用した実施例のＤＣ−ＤＣコンバータにおいて負荷電流が急に増加した場合の制御回路内部の電位の変化を示すタイミングチャートである。 本発明を適用したＤＣ−ＤＣコンバータの変形例を示すブロック構成図である。 本発明に先立って検討したリモートセンス方式のＤＣ−ＤＣコンバータの構成例を示すブロック図である。 従来のスイッチングレギュレータ方式のＤＣ−ＤＣコンバータの一般的な構成例を示すブロック図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。

図１は本発明を適用したＤＣ−ＤＣコンバータの一実施形態を示す。

本実施形態のＤＣ−ＤＣコンバータは、直流電圧Ｖｉｎが入力される電圧入力端子ＩＮと接地点ＧＮＤとの間に直列形態に接続されたＮチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）からなる駆動用スイッチングトランジスタＳＷ１および整流用スイッチングトランジスタＳＷ２、ＳＷ１とＳＷ２との接続ノードＮ１と出力端子ＯＵＴとの間に接続されたコイル（インダクタ）Ｌｃ、前記スイッチングトランジスタＳＷ１，ＳＷ２をオン、オフ制御するスイッチング制御回路１０などによって、降圧型の同期整流スイッチングレギュレータとして構成されている。ＬＤは該ＤＣ−ＤＣコンバータの出力端子ＯＵＴに接続された負荷、Ｃｓは平滑コンデンサである。

なお、特に限定されるものではないが、この実施形態では、上記スイッチング制御回路１０は一つの半導体チップ上に制御用ＩＣとして構成され、駆動用スイッチングトランジスタＳＷ１および整流用スイッチングトランジスタＳＷ２は、ディスクリート部品で構成され上記制御用ＩＣに外付け素子として接続されるように構成されている。ただし、ＳＷ１およびＳＷ２も制御用ＩＣと同一の半導体チップ上に形成するようにしてもよい。

スイッチング制御用ＩＣ１０は、出力電圧Ｖoutを検出する差動アンプ１１、出力のフィードバック電圧ＶFBと所定の基準電圧Ｖrefとの電位差を増幅する誤差アンプ１２、出力電圧検出アンプ１１の出力に基づいて出力電圧Ｖoutの低電圧状態（または過電圧状態）を検出するコンパレータ１３、前記誤差アンプ１２の出力に応じて前記スイッチングトランジスタＳＷ１，ＳＷ２をオン、オフする駆動信号を生成し出力する制御＆駆動回路１４などを備える。コンパレータ１３は、反転入力端子に印加される基準電圧Ｖref_uvp（またはＶref_ovp）と出力電圧検出アンプ１１の出力ＶＳoutとを比較することで、低電圧状態または過電圧状態を検出する。また、基準電圧Ｖref_uvp（またはＶref_ovp）を非反転入力端子に印加して反転入力端子に出力ＶＳoutを印加するように構成しても、出力論理が異なるだけで低電圧状態または過電圧状態を検出することができる。

制御＆駆動回路１４は、例えば所定の周波数の三角波もしくは鋸波のような波形信号を生成する波形生成回路や該波形生成回路により生成された波形信号と上記誤差アンプ１２の出力を入力としＰＷＭ（パルス幅変調）パルスを生成するＰＷＭコンパレータ、該ＰＷＭパルスに基づいてＳＷ１，ＳＷ２のゲート駆動信号を生成するドライバ回路などにより構成され、フィードバック電圧ＶFBが高いときは出力駆動パルスのパルス幅を狭くし、フィードバック電圧ＶFBが低いときはパルス幅を広くするような制御を行なう。ＰＷＭ制御の変わりにＰＦＭ（パルス周波数変調）制御を行なうものであっても良い。

そして、制御＆駆動回路１４は、コンパレータ１３が出力電圧Ｖoutの低電圧状態を検出するとＳＷ１，ＳＷ２を共にオフ状態にしたり、過電圧状態を検出するとＳＷ１，ＳＷ２を共にオフ状態またはＳＷ１をオフ状態、ＳＷ２をオン状態にする制御を行なうように構成される。これにより、駆動用スイッチングトランジスタや負荷に流れる電流を制限してコンバータを構成する素子や負荷を保護することができる。

さらに、この実施形態では、負荷ＬＤに印加される出力電圧Ｖoutと接地電位を取り出す一対の配線（以下、センス線と称する）Ｌ１，Ｌ２の一端が、負荷の近傍に接続されている。本明細書では、センス線により取り出されるこれらの電圧を負荷の両端の電圧と称する。そして、該センス線Ｌ１，Ｌ２の他端が前記出力電圧検出アンプ１１の入力端子が接続されているＩＣの外部端子Ｐ１，Ｐ２に抵抗Ｒｓ１１，Ｒｓ２１を介して接続されている。これにより、リモートセンス方式で出力電圧の検出が行えるようになっている。

また、上記外部端子Ｐ１すなわち出力電圧検出アンプ１１の非反転入力端子と接地点との間には外付けの抵抗Ｒｓ１２が接続されているとともに、出力電圧検出アンプ１１の出力端子はＩＣ１０に設けられた外部端子Ｐ３に接続され、該外部端子Ｐ３と出力電圧検出アンプ１１の非反転入力端子との間に外付けの抵抗Ｒｓ２２が接続されている。

ここで、抵抗Ｒｓ１１とＲｓ２１は同一の抵抗値ｒｓ１を有し、抵抗Ｒｓ１２とＲｓ２２は同一の抵抗値ｒｓ２を有するように設計される。このように設定した場合、出力電圧検出アンプ１１の出力をＶＳoutとおくと、出力電圧検出アンプ１１の増幅率（もしくは減衰率）は抵抗値ｒｓ１とｒｓ２の比で決まり、ＶＳoutは、次式
ＶＳout＝Ｖout×（ｒｓ２／ｒｓ１） ……（１）
で表わされる。

一方、ＩＣ１０には、誤差アンプ１２の反転入力端子と出力端子との間に位相補償用の抵抗Ｒ０や容量Ｃ０，Ｃ１を外付け素子として接続できるようにするため、反転入力端子に接続された外部端子Ｐ４と出力端子に接続された外部端子Ｐ５とが設けられている。そして、この外部端子Ｐ４とＰ５との間に、容量Ｃ１と直列形態の抵抗Ｒ０および容量Ｃ０とが並列に接続されて位相補償回路２１が構成されているとともに、出力電圧検出アンプ１１の出力端子が接続されている外部端子Ｐ３と前記外部端子Ｐ４との間に、抵抗Ｒ１と直列形態の抵抗Ｒ２および容量Ｃ２とが並列に接続されている。

本明細書では、上記抵抗Ｒ１，Ｒ２および容量Ｃ２からなる回路のように、他の回路や定電位点との接続端子を２個しか持たない回路を２端子回路と称するとともに、図４の抵抗Ｒｆ１，Ｒｆ２，Ｒ２および容量Ｃ２からなり、他の回路や定電位点との接続端子を３個持つ回路を３端子回路と称して区別する。なお、図１の外部端子Ｐ４が、図５のコンバータにおけるフィードバック端子ＦＢに相当する。

外部端子Ｐ３とＰ４との間に接続された抵抗Ｒ１とＲ２および容量Ｃ２からなる２端子回路は、誤差アンプ１２の反転入力端子と出力端子との間に接続された位相補償回路２１が、出力電圧検出アンプ１１の出力に与える影響を抑えるとともに、２端子回路（Ｒ１，Ｒ２，Ｃ２）のインピーダンスと位相補償回路（Ｒ０，Ｃ０，Ｃ１）のインピーダンスとの比で誤差アンプ１２のゲイン（増幅率）を設定することができるようになっている。

また、この実施形態のコンバータにおいては、出力電圧検出アンプ１１の出力ＶＳoutが、外部端子Ｐ３−抵抗Ｒ１−外部端子Ｐ４を介して誤差アンプ１２の反転入力端子に入力されるため、所定の出力電圧Ｖoutが出力される定常状態で、出力電圧検出アンプ１１の出力ＶＳoutが誤差アンプ１２の非反転入力端子に印加される基準電圧Ｖrefと等しくなる、つまりＶＳout＝Ｖrefとなるように設定される。従って、出力電圧Ｖoutおよび基準電圧Ｖrefが決まると、式（１）より、ｒｓ２／ｒｓ１＝Ｖref／Ｖoutとなるように、抵抗値ｒｓ１とｒｓ２の比を決定すれば良い。

この実施形態のコンバータは、前述したように、出力電圧検出アンプ１１の出力端子が接続されている外部端子Ｐ３と、誤差アンプ１２の反転入力端子が接続されている外部端子Ｐ４との間に、抵抗Ｒ１と直列形態の抵抗Ｒ２および容量Ｃ２とが並列に接続されている。そのため、図２（Ｂ）に示すように、負荷電流ＩLが急激に増加した場合に、位相補償回路２１によって誤差アンプ１２の出力端子から非反転入力端子にフィードバックがかかって、出力電圧Ｖoutが下がり始めた際に外部端子Ｐ４の電位ＶFBがなかなか下がらなくても、出力電圧検出アンプ１１の出力ＶＳoutは出力電圧Ｖoutが下がり始めるとこれに応じて速やかに下がり始める。

その結果、出力Ｖoutの低電圧状態を検出するコンパレータ１３の出力ＵＶＰは、図５のコンバータにおけるタイミングｔ３よりも早いｔ１のようなタイミングで低電圧状態を検出することができるようになる。しかも、図１のコンバータの制御用ＩＣ１０は、図４の制御用ＩＣにおいて、コンパレータＣＭＰの入力端子と外部端子ＦＢとを接続する配線を、コンパレータ１３の入力端子と出力電圧検出アンプ１１の出力端子との間を接続する配線に変えるという簡単な変更のみで実現できるとともに、外付けの抵抗素子の数を減らせるという利点がある。

なお、出力電圧Ｖoutが安定している定常状態において、誤差アンプ１２の反転入力端子に電流が流れ込んで外部端子Ｐ４，Ｐ５間に接続されている抵抗Ｒ１に電流が流れると電圧にずれが生じるので、差動アンプ１２には、入力差動トランジスタ対がＭＯＳＦＥＴ（電界効果型トランジスタ）で構成されたアンプを使用するのが望ましい。抵抗Ｒ１がオンチップの素子であれば、予め抵抗Ｒ１での電圧降下分を見込んで基準電圧Ｖrefを設定しておくことも可能であるが、本実施例のように、外付け素子を使用する場合には、ユーザーが任意の抵抗値を有するものを使用できるため、誤差アンプ１２として入力端子に電流が流れ込むタイプのアンプを使用すると、外付け抵抗Ｒ１の抵抗値によって入力端子に流れ込む電流がばらついてしまい、誤差アンプ１２の出力にばらつきが生じるおそれがあるためである。

図３には、前記実施形態のＤＣ−ＤＣコンバータの変形例を示す。この変形例は、出力Ｖoutの低電圧状態を検出するコンパレータ１３ａの他に、出力Ｖoutの過電圧状態を検出するコンパレータ１３ｂを設けたものである。

この変形例の場合、コンパレータ１３ａ，１３ｂの非反転入力端子に出力電圧検出アンプ１１の出力ＶＳoutがそれぞれ入力されるとともに、コンパレータ１３ａの反転入力端子には低電圧状態を検出するのに適した基準電圧Ｖref_uvpが印加され、コンパレータ１３ｂの反転入力端子には過電圧状態を検出するのに適した基準電圧Ｖref_ovp（≠Ｖref_uvp）が印加されるように構成される。Ｖref_ovpとしてＶref_uvpと同一電位を使用できるように、非反転入力端子側に分圧回路などを付加するように構成しても良い。また、基準電圧Ｖref_ovp（≠Ｖref_uvp）を非反転入力に印加して反転入力端子に出力ＶＳoutを印加するように構成しても、出力論理が異なるだけで過電圧状態を検出することができる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではない。例えば、前記実施例では、誤差アンプ１２の位相補償回路２１として、誤差アンプの一方の入力端子と出力端子との間に接続された容量素子Ｃ１と、該容量素子Ｃ１と並列に接続された直列形態の抵抗素子Ｒ０および容量素子Ｃ０とから構成されたものを示したが、容量素子Ｃ１がなく抵抗素子Ｒ０と容量素子Ｃ０のみからなる回路であっても良い。

また、前記実施例では、外部端子Ｐ３とＰ４との間に接続される２端子回路として、抵抗素子Ｒ１と、該抵抗素子Ｒ１と並列に接続された直列形態の抵抗素子Ｒ２および容量素子Ｃ２とから構成されたものを示したが、例えば抵抗素子Ｒ２と容量素子Ｃ２がなく抵抗素子Ｒ１のみからなる回路であっても良い。

さらに、以上の説明では本発明を、降圧型ＤＣ−ＤＣコンバータに適用した場合について説明したが、昇圧型ＤＣ−ＤＣコンバータにも適用することができる。また、実施例では、スイッチングレギュレータ方式の同期整流型ＤＣ−ＤＣコンバータに適用した場合について説明したが、本発明は整流素子としてダイオードを使用したダイオード整流型のＤＣ−ＤＣコンバータやトランスを使用した絶縁型ＤＣ−ＤＣコンバータにも利用することができる。

１０ スイッチング制御用ＩＣ
１１ 出力検出用差動アンプ（出力電圧検出回路）
１２ 誤差アンプ
１３ コンパレータ（出力状態検出回路）
１４ 制御＆駆動回路
２１ 位相補償回路
２２ ２端子回路
ＬＤ 負荷
Ｌｃ コイル（インダクタ）
Ｃｓ 平滑コンデンサ
ＳＷ１ コイル駆動用スイッチングトランジスタ
ＳＷ２ 整流用スイッチングトランジスタ

Claims (6)

1. 直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに電流を流す駆動素子と、前記負荷の両端の電圧を一対のセンス線によって取り出してその電圧に応じて前記駆動素子を制御する信号を生成し出力する制御回路とを備えたリモートセンス方式のＤＣ−ＤＣコンバータであって、
   前記制御回路は、前記一対のセンス線によって取り出された電圧に基づいて前記負荷に供給される電圧に対応した電圧を生成する出力電圧検出回路と、該出力電圧検出回路により生成された電圧を監視して出力の低電圧状態または過電圧状態を検出する出力状態検出回路と、前記出力電圧検出回路により生成された電圧に応じた電圧と所定の基準電圧との電位差を増幅する誤差増幅回路と、該誤差増幅回路の出力に応じて前記駆動素子の駆動信号を生成する制御駆動回路と、前記誤差増幅回路の一方の入力端子と出力端子との間に接続された位相補償回路とを備え、
   前記出力電圧検出回路は、出力電圧が所定の電圧のときにその出力が前記基準電圧と一致するように増幅率もしくは減衰率が設定され、該出力電圧検出回路により生成された電圧は、２つの端子と該２つの端子間に接続された少なくとも１つの抵抗素子を有する２端子回路を介して前記誤差増幅回路の一方の入力端子に供給されることを特徴とするＤＣ−ＤＣコンバータ。
2. 前記位相補償回路は、前記誤差増幅回路の一方の入力端子と出力端子との間に接続された容量素子と、該容量素子と並列に接続された直列形態の抵抗素子および容量素子とから構成され、
   前記２端子回路は、該２端子回路の一方の端子と他方の端子との間に接続された抵抗素子と、該抵抗素子と並列に接続された直列形態の抵抗素子および容量素子とから構成されていることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記出力電圧検出回路は、前記一対のセンス線の一方の電圧が第１の抵抗を介して第１の入力端子に入力され、前記一対のセンス線の他方の電圧が第２の抵抗を介して第２の入力端子に入力される差動アンプを備え、前記第１の入力端子と接地点との間には第３の抵抗が接続され、前記第２の入力端子と当該差動アンプの出力端子との間には第４の抵抗が接続され、前記第１の抵抗と前記第２の抵抗は抵抗値が等しく設定され、前記第３の抵抗と前記第４の抵抗は抵抗値が等しく設定されていることを特徴とする請求項１または２に記載のＤＣ−ＤＣコンバータ。
4. 前記制御駆動回路は、前記出力状態検出回路が出力電圧の低電圧状態または過電圧状態を検出した場合に、前記駆動素子をオフ状態にする信号を出力するように構成されていることを特徴とする請求項１〜３のいずれかに記載のＤＣ−ＤＣコンバータ。
5. 前記出力状態検出回路は、第１の基準電圧と前記出力電圧検出回路の出力電圧とを比較して出力の低電圧状態を検出する第１コンパレータと、第２の基準電圧と前記出力電圧検出回路の出力電圧とを比較して出力電圧の過電圧状態を検出する第２コンパレータとを備え、
   前記制御駆動回路は、前記第１コンパレータまたは前記第２コンパレータが出力の低電圧状態または過電圧状態を検出した場合に、前記駆動素子をオフ状態にする信号を出力するように構成されていることを特徴とする請求項１〜３のいずれかに記載のＤＣ−ＤＣコンバータ。
6. 負荷の両端の電圧を一対のセンス線によって取り出してその電圧に応じて、直流電圧入力端子と前記負荷が接続される電圧出力端子との間に接続されたインダクタに電流を流す駆動素子を制御するリモートセンス方式のＤＣ−ＤＣコンバータを構成する制御用半導体集積回路であって、
   前記一対のセンス線によって取り出された電圧に基づいて前記負荷に供給される電圧に対応した電圧を生成する出力電圧検出回路と、該出力電圧検出回路により生成された電圧を監視して出力の低電圧状態または過電圧状態を検出する出力状態検出回路と、前記出力電圧検出回路により生成された電圧に応じた電圧と所定の基準電圧との電位差を増幅する誤差増幅回路と、該誤差増幅回路の出力に応じて前記駆動素子の駆動信号を生成する制御駆動回路と、前記誤差増幅回路の一方の入力端子と出力端子にそれぞれ接続され、位相補償回路を構成する外付け素子を接続可能な一対の外部端子と、前記出力電圧検出回路の出力を外部へ出力するための配線および外部端子と、前記出力電圧検出回路の出力を前記出力状態検出回路の入力端子に伝達する配線とを備えることを特徴とする制御用半導体集積回路。

Images