JP2013190855A - ローパスフィルタ回路及びボルテージレギュレータ - Google Patents

ローパスフィルタ回路及びボルテージレギュレータ Download PDF

Info

Publication number
JP2013190855A
JP2013190855A JP2012054844A JP2012054844A JP2013190855A JP 2013190855 A JP2013190855 A JP 2013190855A JP 2012054844 A JP2012054844 A JP 2012054844A JP 2012054844 A JP2012054844 A JP 2012054844A JP 2013190855 A JP2013190855 A JP 2013190855A
Authority
JP
Japan
Prior art keywords
pass filter
terminal
transistor
reference voltage
filter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012054844A
Other languages
English (en)
Other versions
JP5952035B2 (ja
Inventor
Kaoru Sakaguchi
薫 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2012054844A priority Critical patent/JP5952035B2/ja
Priority to US13/779,253 priority patent/US8922188B2/en
Priority to TW102107487A priority patent/TWI590583B/zh
Priority to KR1020130024387A priority patent/KR101956933B1/ko
Priority to CN201310078000.9A priority patent/CN103309389B/zh
Publication of JP2013190855A publication Critical patent/JP2013190855A/ja
Application granted granted Critical
Publication of JP5952035B2 publication Critical patent/JP5952035B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/04Frequency selective two-port networks
    • H03H11/12Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1213Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

【課題】高温時の基板リーク電流による出力電圧シフトが小さいローパスフィルタ回路、及び該ローパスフィルタ回路を用いた高温時の出力電圧シフトが小さいボルテージレギュレータを提供すること。
【解決手段】PMOSトランジスタを抵抗素子として用いたローパスフィルタ回路において、PMOSトランジスタのバックゲート端子を、PMOSトランジスタのソースよりも高い電圧にする構成とした。また、基準電圧回路の出力にローパスフィルタ回路を組み込んだボルテージレギュレータにおいて、PMOSトランジスタのソースよりも高いバックゲート端子の電圧を、その基準電圧回路より生成する構成とした。
【選択図】図1

Description

本発明は、半導体集積回路におけるローパスフィルタ回路、及び、ローパスフィルタ回路を備えたボルテージレギュレータに関する。
高周波回路や無線装置を搭載した電子機器においては低ノイズ電源が必要とされ、ノイズ特性の良好なLDO(低ドロップアウト電圧)ボルテージレギュレータが用いられる。ボルテージレギュレータの出力ノイズは、内部基準電圧回路で発生する1/fノイズと、出力電圧を決定するための抵抗分圧回路で発生する抵抗熱雑音が主要因である。近年携帯電子機器の使用時間の延長が求められていることに合わせて、バイポーラトランジスタ集積回路よりも、より消費電流の小さいCMOSトランジスタ集積回路が使用される傾向が高まっているが、バイポーラトランジスタ回路よりもCMOSトランジスタ回路の方が1/fノイズが大きいことが知られている。そのため、CMOSトランジスタ回路のボルテージレギュレータのノイズを抑制することが求められている。一般に1/fノイズはMOSトランジスタのチャネルの界面効果に因ると考えられており、低周波数領域で大きいことが特徴である。より低ノイズ電圧を得るため、内部基準電圧回路の出力にローパスフィルタ回路を接続した構成が用いることが知られている(特許文献1参照)。ただし、1/fノイズは低周波数領域で大きいため、ローパスフィルタ回路でノイズを十分に抑えるためには、カットオフ周波数を例えば数Hzから数10Hz程度の非常に低い周波数にしなければならない。
先ず、従来のローパスフィルタ回路について説明する。図4は、従来のローパスフィルタ回路を備えたボルテージレギュレータを示す図である。
従来のローパスフィルタ回路を備えたボルテージレギュレータは、グラウンド端子100、電源端子101、出力端子102、ローパスフィルタ回路403、アンプ105、出力トランジスタ106と基準電圧発生回路407を、備えている。(例えば、特許文献2参照)
従来のローパスフィルタ回路を備えたボルテージレギュレータの動作を説明する。
基準電圧発生回路407において、基準電圧源108の出力電圧Vrefと、出力電圧Vrefを抵抗151、152で分圧した分圧電圧Vfbとの電圧が等しくなるように、アンプ104はPMOSトランジスタ120のゲートの端子の電圧を制御する。VfbとVrefが等しいことから、抵抗151と152の抵抗値をそれぞれR1、R2とすると、PMOSトランジスタ120のドレイン端子の電圧Vref2は式(1)のようにR1とR2の分圧比で決定される。
Vref2=Vref・(R1+R2)/R2 ・・・ (1)
一般に集積回路において、抵抗素子の絶対値のばらつきは大きいが、抵抗比は比較的精度を良くすることが可能なため、抵抗151と152の抵抗比を調整することで、Vref2の電圧は任意の値に精度良く設定することが出来る。ローパスフィルタ回路403の入力端子112と出力端子の113の定常状態における電圧は等しいため、アンプ105の反転入力端子の電圧は基準電圧Vref2と等しくなる。
ローパスフィルタ回路403の出力端子113の電圧とボルテージレギュレータの出力端子102の電圧Voutが等しくなるように、アンプ105は出力トランジスタ106のゲート端子の電圧を制御する。よって、出力電圧VoutはVref2と等しくなる。先述のように、Vref2は抵抗151、152の抵抗比で決定されるため、出力電圧Voutは抵抗の抵抗比の調整により任意に調整できる。
次に、ローパスフィルタ回路の動作を説明する。電流源111は例えばサブnAから数nA程度の非常に小さな電流I1を流すように設計する。電流I1とPMOSトランジスタ122のドレイン電流は等しくなるため、PMOSトランジスタ122は弱反転領域で動作すると共に、オン抵抗は例えば数100MΩ程度と非常に大きくなる。PMOSトランジスタ122とカレントミラー接続したPMOSトランジスタ121のオン抵抗Ronも同様に非常に大きくなるため、オン抵抗Ronと容量161で決定されるローパスフィルタのカットオフ周波数fcは非常に低くなる。
ローパスフィルタ回路403により、基準電圧Vref2に含まれる基準電圧発生回路407で発生する1/fノイズと抵抗151、152の抵抗分圧回路で発生する熱雑音が抑えられるため、出力端子102に現れるノイズは小さくなる。よって、出力雑音が小さいボルテージレギュレータが得られる。
特開平5−127761号公報 米国特許第7397226号明細書
しかしながら、従来のローパスフィルタ回路を備えたボルテージレギュレータでは、高温において出力電圧がシフトするという課題があった。原因は、ローパスフィルタ回路に用いるPMOSトランジスタの基板リーク電流である。
PMOSトランジスタのp型導電性のソース、チャネル、ドレインの各領域と、n型導電性のウェルとの間の寄生ダイオードが形成され、ここに熱励起電流がダイオードの順方向に流れる。熱励起電流は温度の上昇に応じて指数関数的に増大するため、高温で順方向電流は大きくなる。PMOSトランジスタにおいては順方向電流により正孔がn型導電性ウェルに流入する。n型導電性ウェルに流入した正孔はウェルとp型導電性基板間の逆方向の寄生ダイオードを通してグラウンドに流れるか、Nウェル中の多数キャリアである電子と再結合消滅すること再結合電流を生じさせ、合算して基板リーク電流となる。特に、ローパスフィルタ回路のカットオフ周波数を十分に小さくするために、PMOSトランジスタを弱反転領域で動作させると、ソースとウェル間の電位差よりもチャネル領域のとウェル間との電位差が小さくなるため、チャネル領域からの基板リーク電流が大きくなる。従来の回路ではローパスフィルタの入力端子の電位、即ち、ローパスフィルタのPMOSトランジスタのソース電位が一定になるように制御されるが、チャネル領域からリーク電流が流れた場合、チャネル、及び、ドレインの電位は低下する。ドレインの電位が低下するとローパスフィルタ回路の出力電圧が低下するため、前記ボルテージレギュレータの動作に従い、ボルテージレギュレータの出力電圧も低下する。
上記のメカニズムは正孔について述べたものであるが、電子についても同様である。
従来の課題を解決するために、ローパスフィルタ回路内のPMOSトランジスタのバックゲート端子を、PMOSトランジスタのソースよりも高い電位に固定する構成とした。また、ローパスフィルタ回路を組み込んだボルテージレギュレータにおいて、バックゲート端子電位を既存の基準電圧回路、または、分圧回路より生成することを特徴とする構成とした。
本発明のローパスフィルタ回路を備えたボルテージレギュレータでは、高温でローパスフィルタ回路におけるリーク電流が小さくなるため、従来よりも高温環境での出力電圧精度が良くなる。また、本発明では低ノイズボルテージレギュレータ回路内の既存の回路よりローパスフィルタ回路内のPMOSトランジスタのバックゲート電位を生成するため、バックゲート電位を生成するための専用の回路が不要であり、ICのチップ面積が殆ど増大せず、製造コストが大きくなることが無い。
本実施形態のローパスフィルタ回路を示す回路図である。 本実施形態のローパスフィルタ回路を備えたボルテージレギュレータを示す回路図である。 第二の実施形態のローパスフィルタ回路を備えたボルテージレギュレータを示 従来のローパスフィルタ回路を備えたボルテージレギュレータを示す回路図である。
図1は、本発明のローパスフィルタ回路を示す図である。
本発明のローパスフィルタ回路103は、PMOSトランジスタ121、122、電流源111、容量161、入力端子112、バックゲート入力端子114と出力端子113を備えている。
PMOSトランジスタ121、122のソース端子は入力端子112と、基板端子はバックゲート入力端子114と、ゲート端子は電流源111の一方の端子と、PMOSトランジスタ122のドレイン端子と接続する。電流源111の他方の端子は、グラウンド端子100に接続する。PMOSトランジスタ121のドレイン端子は、出力端子113と、容量161の一方の端子と、に接続する。容量161の他方の端子はグラウンド端子に接続する。
また、入力端子112とバックゲート入力端子114の間にはバックゲート電圧源109が接続される。
従来技術との違いは、PMOSトランジスタ121と122のバックゲート端子が、ソース端子よりも高い電位になることである。
PMOSトランジスタ121の強反転動作条件において、p型導電性のチャネル領域が形成される。熱エネルギーによりチャネル領域の正孔が熱励起され、Nウェルに流れ込む確率Pは、近似的に下記の式(2)で与えられる。
P=P0・exp{−Vcw/(Kb・T)} ・・・ (2)
ここで、P0は規格化定数、Tは温度、Kbはボルツマン定数、Vcwはチャネル−Nウェル間の電位差である。式(2)から、高温、且つ、Vcwが小さい程熱励起確率が大きくなり、リーク電流は式(2)の確率Pに比例して大きくなる。本発明の回路では、チャネル−Nウェル間Vcwが大きくなるため、リーク電流が小さくなる。リーク電流が小さいと、ローパスフィルタ回路の入出力端子間に電位差は殆ど発生しないことから、ローパスフィルタ回路の出力電圧のシフトは殆ど生じないという効果が得られる。
また、図示しないが、電圧源109からのノイズ信号が出力端子113に伝播することを防ぐために、電圧源109とPMOSトランジスタ121のバックゲート端子の間に抵抗、または、ローパスフィルタ回路を接続してもよい。
図2は、上記本発明のローパスフィルタ回路を備えたボルテージレギュレータを示す回路図である。
本発明のボルテージレギュレータは、グラウンド端子100、電源端子101、出力端子102、ローパスフィルタ回路103、アンプ105、出力トランジスタ106と基準電圧発生回路107を、備えている。
基準電圧発生回路107は、基準電圧源108,アンプ104、PMOSトランジスタ120、抵抗151、152、153を備える。PMOSトランジスタ120はソースを電源101に接続され、ドレインが抵抗153の一方の端子に接続され、抵抗153の他方の端子は抵抗151に直列接続され、抵抗151は更に直列接続された抵抗152を介して接地される。抵抗153と抵抗151の接点はローパスフィルタ回路103の入力端子112に接続され、PMOSトランジスタ120、抵抗153の接点はローパスフィルタ回路103の入力端子114に接続される。
ここで、抵抗153の両端に発生する電圧が、ローパスフィルタ回路103内のPMOSトランジスタ121、122のソース・バックゲート端子間電圧となる。
本実施例のボルテージレギュレータの構成を用いることで、ローパスフィルタ回路の高温でのリーク電流を抑えることが可能となり、低ノイズのボルテージレギュレータの出力電圧の低下を防ぐことが出来る。また、ローパスフィルタ回路のPMOSトランジスタのバックゲート電位を基準電圧発生回路107内の抵抗分割により生成することから、バックゲート電圧を生成するための専用の回路の追加が必要なく、チップ面積の増大が抑えられることから、製造コストにも影響を与えない。
図3は、本発明のローパスフィルタ回路を備えたボルテージレギュレータの第二の実施例を示す回路図である。
第二の実施例のボルテージレギュレータは、ローパスフィルタ回路103、アンプ105、出力トランジスタ106、基準電圧発生回路307を備えている。基準電圧発生回路307は、ED型基準電圧回路を構成しており、NMOSデプレッショントランジスタ123と124と、NMOSエンハンスメントトランジスタ125と、を備えている。
基準電圧発生回路307の接続について説明する。
NMOSエンハンスメントトランジスタ125のソース端子はグラウンド端子に、ゲート端子とドレイン端子はローパスフィルタ回路103の入力端子112に接続する。NMOSデプレッショントランジスタ124のソース端子とゲート端子はNMOSエンハンスメントトランジスタ125のドレイン端子とNMOSデプレッショントランジスタ123のゲート端子に、ドレイン端子はNMOSデプレッショントランジスタ123のソース端子と、ローパスフィルタ回路103のバックゲート入力端子114と、に接続する。NMOSデプレッショントランジスタ123のドレイン端子は、電源端子101に接続する。
また、抵抗351の一方の端子は出力端子102に、他方の端子は抵抗352の一方の端子と、アンプ105の非反転入力端子に接続する。抵抗352の他方の端子は、グラウンド端子100に接続する。
第二の実施例のボルテージレギュレータの特徴を説明する。
NMOSデプレッショントランジスタ124の両端に発生する電位差が、ローパスフィルタ回路103内のPMOSトランジスタのソース・バックゲート端子間電圧となる。ここで、直列に接続したNMOSデプレッショントランジスタ123と124は、バックゲート入力端子114に接続するのでなければ本来は単一の素子で形成されている。そのため、素子を分割した分だけ素子レイアウトは異なるが、チップ面積の増大には殆ど寄与しない。
ED型基準電圧回路ではNMOSエンハンスメントトランジスタとNMOSデプレッショントランジスタにおいて1/fノイズが発生し、ボルテージレギュレータの出力ノイズの主要因となる。図3の構成では、ローパスフィルタ回路103により、1/fノイズを抑えることが可能である。
100 グラウンド端子
101 電源端子
102 出力端子
103 ローパスフィルタ回路
104、105 アンプ
106 出力トランジスタ
107、307 基準電圧発生回路

Claims (4)

  1. 第一のPMOSトランジスタと、第二のPMOSトランジスタと、容量と電流源を有するローパスフィルタ回路であって、
    前記第一のPMOSトランジスタは、ソースを入力端子に接続され、ドレインを出力端子に接続され、ゲートを前記電流源の一方の端子に接続され、
    前記第二のPMOSトランジスタは、ソースを前記入力端子に接続され、ゲートおよびドレインを前記電流源の一方の端子に接続され、
    前記容量は、前記出力端子と接地端子の間に接続され、
    前記電流源の他方の端子は接地され、
    前記第一のPMOSトランジスタと前記第二のPMOSトランジスタの基板電位は同電位で、ソースの電位よりも高い、
    ことを特徴とするローパスフィルタ回路。
  2. 基準電圧発生回路と、アンプと、出力トランジスタと、請求項1記載のローパスフィルタ回路を有するボルテージレギュレータであって、
    前記基準電圧発生回路は、第一の基準電圧と、前記第一の基準電圧よりも高い第二の基準電圧と、を発生し、
    前記ローパスフィルタ回路は、前記入力端子に前記第一の基準電圧が入力され、前記出力端子が前記アンプの第一の入力端子に接続され、
    前記出力トランジスタは、ゲートが前記アンプの出力端子に接続され、ソースが電源に接続され、ドレインが前記ボルテージレギュレータの出力端子及び前記アンプの第二の入力端子に接続され、
    前記第一のPMOSトランジスタと前記第二のPMOSトランジスタの基板に前記第二の基準電圧が接続される、
    ことを特徴とするボルテージレギュレータ。
  3. 前記基準電圧発生回路は、直列接続された複数の抵抗を備え、前記第一の基準電圧と前記第二の基準電圧は前記複数の抵抗から出力される、
    ことを特徴とする請求項2記載のボルテージレギュレータ。
  4. 前記基準電圧発生回路は、ゲートが共通に接続された第一のNMOSデプレッショントランジスタと第二のNMOSデプレッショントランジスタとNMOSエンハンスメントトランジスタを有し、
    前記第一のNMOSデプレッショントランジスタは、ドレインが電源に接続され、ソースが前記第二のNMOSデプレッショントランジスタのドレインに接続され、
    前記第二のNMOSデプレッショントランジスタは、ゲートとソースが前記NMOSエンハンスメントトランジスタのゲートとドレインと接続され、
    前記NMOSエンハンスメントトランジスタは、ソースが接地され、
    前記NMOSエンハンスメントトランジスタのドレインから前記第一の基準電圧が出力され、前記第二のNMOSデプレッショントランジスタのドレインから前記第二の基準電圧が出力される、
    ことを特徴とする請求項2記載のボルテージレギュレータ。
JP2012054844A 2012-03-12 2012-03-12 ローパスフィルタ回路及びボルテージレギュレータ Expired - Fee Related JP5952035B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012054844A JP5952035B2 (ja) 2012-03-12 2012-03-12 ローパスフィルタ回路及びボルテージレギュレータ
US13/779,253 US8922188B2 (en) 2012-03-12 2013-02-27 Low pass filter circuit and voltage regulator
TW102107487A TWI590583B (zh) 2012-03-12 2013-03-04 Low-pass filter circuit and voltage regulator
KR1020130024387A KR101956933B1 (ko) 2012-03-12 2013-03-07 저역 통과 필터 회로 및 전압 레귤레이터
CN201310078000.9A CN103309389B (zh) 2012-03-12 2013-03-12 低通滤波电路和电压调节器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012054844A JP5952035B2 (ja) 2012-03-12 2012-03-12 ローパスフィルタ回路及びボルテージレギュレータ

Publications (2)

Publication Number Publication Date
JP2013190855A true JP2013190855A (ja) 2013-09-26
JP5952035B2 JP5952035B2 (ja) 2016-07-13

Family

ID=49113517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012054844A Expired - Fee Related JP5952035B2 (ja) 2012-03-12 2012-03-12 ローパスフィルタ回路及びボルテージレギュレータ

Country Status (5)

Country Link
US (1) US8922188B2 (ja)
JP (1) JP5952035B2 (ja)
KR (1) KR101956933B1 (ja)
CN (1) CN103309389B (ja)
TW (1) TWI590583B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104714584B (zh) * 2013-12-13 2016-04-06 芯视达系统公司 具有多输出范围的电压调节器及其控制方法
US10156860B2 (en) 2015-03-31 2018-12-18 Skyworks Solutions, Inc. Pre-charged fast wake up low-dropout regulator
US9625926B1 (en) * 2015-11-18 2017-04-18 Qualcomm Incorporated Multiple input regulator circuit
JP6713373B2 (ja) * 2016-08-02 2020-06-24 エイブリック株式会社 ボルテージレギュレータ
US10574212B2 (en) * 2017-11-21 2020-02-25 Mediatek Inc. Method and circuit for low-noise reference signal generation
TWI829663B (zh) * 2018-01-19 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置以及其工作方法
JP7000187B2 (ja) * 2018-02-08 2022-01-19 エイブリック株式会社 基準電圧回路及び半導体装置
CN108459649A (zh) * 2018-03-13 2018-08-28 李启同 一种高稳定性的低压差稳压器以及多路供电装置
CN114460994A (zh) * 2020-11-09 2022-05-10 扬智科技股份有限公司 电压调整器
TWI800223B (zh) * 2021-11-17 2023-04-21 香港商科奇芯有限公司 低通濾波電路
US11909369B2 (en) * 2021-11-17 2024-02-20 Gutschsemi Limited Low-pass filter circuit
US11616505B1 (en) * 2022-02-17 2023-03-28 Qualcomm Incorporated Temperature-compensated low-pass filter
CN114489215B (zh) * 2022-04-06 2022-07-08 江苏长晶科技股份有限公司 一种低噪声基准电路及其低压差线性稳压电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004094788A (ja) * 2002-09-03 2004-03-25 Seiko Instruments Inc ボルテージ・レギュレータ
JP2007206948A (ja) * 2006-02-01 2007-08-16 Ricoh Co Ltd 定電圧回路
JP2011022689A (ja) * 2009-07-14 2011-02-03 Ricoh Co Ltd ローパスフィルタ回路、そのローパスフィルタ回路を使用した定電圧回路及び半導体装置
JP2011113321A (ja) * 2009-11-26 2011-06-09 Torex Semiconductor Ltd 基準電圧回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05127761A (ja) 1991-10-31 1993-05-25 Fujitsu Ltd 安定化電源回路
US5999043A (en) * 1996-12-19 1999-12-07 Texas Instruments Incorporated On-chip high resistance device for passive low pass filters with programmable poles
US6522114B1 (en) * 2001-12-10 2003-02-18 Koninklijke Philips Electronics N.V. Noise reduction architecture for low dropout voltage regulators
CN100373281C (zh) * 2003-06-05 2008-03-05 联发科技股份有限公司 低噪声快速稳定的稳压电路
US7397226B1 (en) 2005-01-13 2008-07-08 National Semiconductor Corporation Low noise, low power, fast startup, and low drop-out voltage regulator
JP5006580B2 (ja) * 2006-05-31 2012-08-22 ルネサスエレクトロニクス株式会社 保護回路を備える半導体装置
JP4495695B2 (ja) * 2006-06-09 2010-07-07 ザインエレクトロニクス株式会社 発振回路
CN101459378B (zh) * 2007-12-14 2011-03-09 英业达股份有限公司 线性降压调节器
US20100329157A1 (en) * 2009-06-25 2010-12-30 Nanoamp Solutions Inc. (Cayman) Even-Order Harmonics Calibration
JP5713616B2 (ja) * 2010-09-21 2015-05-07 ラピスセミコンダクタ株式会社 液晶駆動用のソースドライバのオフセットキャンセル出力回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004094788A (ja) * 2002-09-03 2004-03-25 Seiko Instruments Inc ボルテージ・レギュレータ
JP2007206948A (ja) * 2006-02-01 2007-08-16 Ricoh Co Ltd 定電圧回路
JP2011022689A (ja) * 2009-07-14 2011-02-03 Ricoh Co Ltd ローパスフィルタ回路、そのローパスフィルタ回路を使用した定電圧回路及び半導体装置
JP2011113321A (ja) * 2009-11-26 2011-06-09 Torex Semiconductor Ltd 基準電圧回路

Also Published As

Publication number Publication date
CN103309389B (zh) 2016-12-28
TW201401769A (zh) 2014-01-01
US20130234688A1 (en) 2013-09-12
KR101956933B1 (ko) 2019-03-11
US8922188B2 (en) 2014-12-30
KR20130105394A (ko) 2013-09-25
JP5952035B2 (ja) 2016-07-13
CN103309389A (zh) 2013-09-18
TWI590583B (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
JP5952035B2 (ja) ローパスフィルタ回路及びボルテージレギュレータ
CN105022441B (zh) 一种与温度无关的集成电路电流基准源
WO2018076683A1 (zh) 一种温度检测电路和方法
US7994764B2 (en) Low dropout voltage regulator with high power supply rejection ratio
US20110043185A1 (en) Current reference circuit
JP2007266715A (ja) カスコード回路および半導体装置
US8026756B2 (en) Bandgap voltage reference circuit
JP2015153418A (ja) 反転ゲート電圧基準器及びその使用方法
JP2011211444A (ja) 内部電源電圧生成回路
JP2009098802A (ja) 基準電圧発生回路
JP2010014445A (ja) 半導体温度センサ
JP2011150526A (ja) 基準電圧発生回路及びそれを用いた集積回路
JP2019174976A (ja) ボルテージレギュレータ
JP2018506197A (ja) 大きな抵抗に関するサブスレショルド金属酸化膜半導体
US20120249187A1 (en) Current source circuit
JP2012004627A (ja) カレントミラー回路
CN114265462B (zh) 一种带隙基准、芯片、电子器件及电子设备
TW201506577A (zh) 能隙參考電壓電路與其電子裝置
JP2012203528A (ja) ボルテージ・レギュレータ
JP5945124B2 (ja) 電源回路
JP6045148B2 (ja) 基準電流発生回路および基準電圧発生回路
JP6713373B2 (ja) ボルテージレギュレータ
US20120268208A1 (en) Semiconductor integrated circuit device
CN109074115A (zh) 提供参考电压或电流的系统和方法
JP6672067B2 (ja) 安定化電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160609

R150 Certificate of patent or registration of utility model

Ref document number: 5952035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees