JP5438477B2 - 基準電圧回路 - Google Patents
基準電圧回路 Download PDFInfo
- Publication number
- JP5438477B2 JP5438477B2 JP2009269314A JP2009269314A JP5438477B2 JP 5438477 B2 JP5438477 B2 JP 5438477B2 JP 2009269314 A JP2009269314 A JP 2009269314A JP 2009269314 A JP2009269314 A JP 2009269314A JP 5438477 B2 JP5438477 B2 JP 5438477B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reference voltage
- voltage circuit
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 32
- 238000010586 diagram Methods 0.000 description 28
- 230000000694 effects Effects 0.000 description 18
- 230000008030 elimination Effects 0.000 description 14
- 238000003379 elimination reaction Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
図1は本発明の第1の実施の形態に係る基準電圧回路を示す回路図である。同図に示すように、第1の実施の形態に係る基準電圧回路は、自身のゲートが自身のドレインと接続されたNチャンネルのエンハンスメント型トランジスタである第1のトランジスタM1と、自身のゲートが第1のトランジスタM1のゲートに接続されるとともに自身のソースと接続されたNチャンネルのディプレッション型トランジスタである第2のトランジスタM2とが第1のトランジスタM1のドレインを介して直列接続された基本回路を有している。この基本回路では、第1のトランジスタM1の閾値VTHと第2のトランジスタM2の閾値VTHとの差で規定される基準電圧Vrefが第1のトランジスタM1及び第2のトランジスタM2のゲート(第1のトランジスタM1のドレイン及び第2のトランジスタM2のソース)に得られる。
上記第1乃至第4の実施の形態は全て第4のトランジスタM4を有する場合であるが、この第4のトランジスタM4は省略することもできる。すなわち、図8乃至図10に示す第5乃至第7の実施の形態のように構成することもできる。図8に示す第5の実施の形態が図1に示す第1の実施の形態から第4のトランジスタM4を省略したものであり、同様に図9に示す第6の実施の形態が図2に示す第2の実施の形態から、図10に示す第7の実施の形態が図3に示す第3の実施の形態から第4のトランジスタM4をそれぞれ省略した場合である。
図11は本発明の第8の実施の形態に係る基準電圧回路を示す回路図である。同図に示すように、第8の実施の形態に係る基準電圧回路は、自身のゲートとソースとが接続された第2のトランジスタM2によって決定される電流がカレントミラー回路を介して第1のトランジスタM1に供給されるように構成した基本回路に、図1に示す第1の実施の形態に係る基準電圧回路の構成を組み合わせたものである。さらに詳言すると、カレントミラー回路は、Pチャンネルのエンハンスメント型トランジスタである第5のトランジスタM5とPチャンネルのエンハンスメント型トランジスタである第6のトランジスタM6とからなり、これら第5及び第6のトランジスタM5,M6のドレインに電源電圧Vinが印加されている。かかるカレントミラー回路と第2のトランジスタM2のドレインとの間に第3のトランジスタM3と第4のトランジスタM4とが直列に接続されている。ここで、第3のトランジスタM3は自身の閾値が前記M2の閾値よりも絶対値が大きく、且つ電流駆動能力が前記第2のトランジスタM2の電流駆動能力よりも高く設定されている。しかも第3のトランジスタM3のゲートは第2のトランジスタM2のゲートとともに一定の電圧であるGNDに接続されるとともに、そのサブストレートは第1のトランジスタM1のサブストレートと同様にGNDに接続されている。また、第4のトランジスタM4のゲートには当該基準電圧回路とは別のバイアス回路1から所定のバイアス電圧が印加される。
図11乃至図13に示す第8乃至第10の実施の形態に係る基準電圧回路は、カレントミラー回路と図1に示す第1の実施の形態に係る基準電圧回路の構成とを組み合わせたものであるが、かかる組み合わせに限定するものではない。第2乃至第7の実施の形態に係る基準電圧回路の何れとも組み合わせることができる。すなわち、図11乃至図13に示すカレントミラー回路を構成する第5のトランジスタM5に接続されるブロックAを、図14乃至図19に示すブロックA1乃至A6で置換することができる。これらを第11乃至第16の実施の形態としてさらに詳細に説明する。
図20は図1に示す第1の実施の形態に係る基準電圧回路を有するボルテージレギュレータの一例を示す回路図である。同図に示すように、当該ボルテージレギュレータは、抵抗R3,R4の分圧比で規定されて出力電圧Voutに追従するフィードバック電圧Vfbと所定の基準電圧Vrefとを差動増幅器5の入力とすることにより、両者の偏差に応じて第10のトランジスタM10のオン抵抗を制御することで出力電圧Voutを一定に調整する。ここで、第11及び第12のトランジスタM11,M12は電流源Irefが供給する電流で第4のトランジスタM4のゲートに印加する一定電圧を発生するバイアス回路を構成している。
Vin 電源電圧
Vref 基準電圧
R、R1,R2 抵抗
M1 第1のトランジスタ(Nチャンネルのエンハンスメント型トランジスタ)
M2 第2のトランジスタ(Nチャンネルのディプレッション型トランジスタ)
M3 第3のトランジスタ(Nチャンネルのディプレッション型トランジスタ)
M4 第4のトランジスタ(Nチャンネルのディプレッション型トランジスタ)
M5 第5のトランジスタ(Pチャンネルのエンハンスメント型トランジスタ)
M6 第6のトランジスタ(Pチャンネルのエンハンスメント型トランジスタ)
M7 第7のトランジスタ(Nチャンネルのディプレッション型トランジスタ)
Claims (14)
- 自身のゲートが自身のドレインと接続されたNチャンネルのエンハンスメント型トランジスタである第1のトランジスタと、自身のゲートが前記第1のトランジスタのゲートに接続されるとともに自身のソースと接続されたNチャンネルのディプレッション型トランジスタである第2のトランジスタとが前記第1のトランジスタのドレインを介して直列接続され、前記第1のトランジスタ及び第2のトランジスタのゲートに基準電圧を発生する基準電圧回路であって、
自身の閾値が前記第2のトランジスタの閾値よりも絶対値が大きく、且つ電流駆動能力が前記第2のトランジスタの電流駆動能力よりも高いNチャンネルのディプレッション型トランジスタである第3のトランジスタが、前記第2のトランジスタのドレインを介して直列接続され、
さらに前記第3のトランジスタのゲートには一定の電圧が印加され、前記第3のトランジスタのサブストレートが前記第1のトランジスタのサブストレートに接続されていることを特徴とする基準電圧回路。 - 請求項1に記載する基準電圧回路であって、
前記第3のトランジスタのゲートには当該基準電圧回路とは別のバイアス回路が発生するバイアス電圧が印加されるように構成されていることを特徴とする基準電圧回路。 - 請求項1に記載する基準電圧回路であって、
前記第3のトランジスタのゲートには前記基準電圧が印加されるように構成されていることを特徴とする基準電圧回路。 - 請求項1に記載する基準電圧回路であって、
前記第3のトランジスタのゲートには前記第1のトランジスタのソース電圧が印加されるように構成されていることを特徴とする基準電圧回路。 - 請求項1乃至請求項4に記載する何れか一つの基準電圧回路において、
前記第3のトランジスタのドレインを介して前記第3のトランジスタに直列接続されたNチャンネルのディプレッション型トランジスタである第4のトランジスタを有し、
前記第4のトランジスタのゲートには当該基準電圧回路とは別のバイアス回路から所定のバイアス電圧が印加されるように構成されていることを特徴とする基準電圧回路。 - 請求項5に記載する基準電圧回路において、
前記第4のトランジスタの閾値が前記第2のトランジスタの閾値と同じであることを特徴とする基準電圧回路。 - 請求項5に記載する基準電圧回路において、
前記第4のトランジスタの閾値が前記第3のトランジスタの閾値と同じであることを特徴とする基準電圧回路。 - 自身のゲートとソースとが接続されたNチャンネルのディプレッション型トランジスタである第2のトランジスタによって決定される電流がカレントミラー回路を介してNチャンネルのエンハンスメント型トランジスタである第1のトランジスタに供給され、これに伴い前記第1のトランジスタのゲートに基準電圧が発生される基準電圧回路であって、
自身の閾値が前記第2のトランジスタの閾値よりも絶対値が大きく、且つ電流駆動能力が前記第2のトランジスタの電流駆動能力よりも高いNチャンネルのディプレッション型トランジスタである第3のトランジスタが、前記第2のトランジスタのドレインを介して直列接続されるとともに自身のドレインを介して前記カレントミラー回路に接続され、
さらに前記第3のトランジスタのゲートには一定の電圧が印加され、前記第3のトランジスタのサブストレートが前記第1のトランジスタのサブストレートに接続されていることを特徴とする基準電圧回路。 - 請求項8に記載する基準電圧回路であって、
前記第3のトランジスタのゲートには当該基準電圧回路とは別のバイアス回路が発生するバイアス電圧が印加されるように構成されていることを特徴とする基準電圧回路。 - 請求項8に記載する基準電圧回路であって、
前記第3のトランジスタのゲートには前記基準電圧が印加されるように構成されていることを特徴とする基準電圧回路。 - 請求項8に記載する基準電圧回路であって、
前記第3のトランジスタのゲートには前記第1のトランジスタのソース電圧が印加されるように構成されていることを特徴とする基準電圧回路。 - 請求項8乃至請求項11に記載する何れか一つの基準電圧回路において、
前記第3のトランジスタのドレインを介して前記第3のトランジスタに直列接続されるとともに自身のドレインを介して前記カレントミラー回路に接続されているNチャンネルのディプレッション型トランジスタである第4のトランジスタを有し、
前記第4のトランジスタのゲートには当該基準電圧回路とは別のバイアス回路から所定のバイアス電圧が印加されるように構成されていることを特徴とする基準電圧回路。 - 請求項12に記載する基準電圧回路において、
前記第4のトランジスタの閾値が前記第2のトランジスタの閾値と同じであることを特徴とする基準電圧回路。 - 請求項12に記載する基準電圧回路において、
前記第4のトランジスタの閾値が前記第3のトランジスタの閾値と同じであることを特徴とする基準電圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009269314A JP5438477B2 (ja) | 2009-11-26 | 2009-11-26 | 基準電圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009269314A JP5438477B2 (ja) | 2009-11-26 | 2009-11-26 | 基準電圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011113321A JP2011113321A (ja) | 2011-06-09 |
JP5438477B2 true JP5438477B2 (ja) | 2014-03-12 |
Family
ID=44235608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009269314A Active JP5438477B2 (ja) | 2009-11-26 | 2009-11-26 | 基準電圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5438477B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5952035B2 (ja) * | 2012-03-12 | 2016-07-13 | エスアイアイ・セミコンダクタ株式会社 | ローパスフィルタ回路及びボルテージレギュレータ |
JP6104784B2 (ja) * | 2013-12-05 | 2017-03-29 | 株式会社東芝 | 基準電圧生成回路 |
CN104035479B (zh) * | 2014-06-27 | 2015-09-09 | 电子科技大学 | 一种高电源抑制比低噪声的电压基准源 |
JP7000187B2 (ja) * | 2018-02-08 | 2022-01-19 | エイブリック株式会社 | 基準電圧回路及び半導体装置 |
JP6477964B1 (ja) * | 2018-09-13 | 2019-03-06 | ミツミ電機株式会社 | 二次電池保護回路 |
JP7304729B2 (ja) * | 2019-04-12 | 2023-07-07 | ローム株式会社 | 電源回路、電源装置及び車両 |
CN115104076A (zh) * | 2020-02-25 | 2022-09-23 | 罗姆股份有限公司 | 恒定电压生成电路 |
-
2009
- 2009-11-26 JP JP2009269314A patent/JP5438477B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011113321A (ja) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5438477B2 (ja) | 基準電圧回路 | |
JP4805699B2 (ja) | 半導体装置 | |
JP5306094B2 (ja) | 基準電圧回路及び電子機器 | |
JP4800781B2 (ja) | 電圧レベルシフト回路、および半導体集積回路 | |
US8148960B2 (en) | Voltage regulator circuit | |
US7932707B2 (en) | Voltage regulator with improved transient response | |
JP4859754B2 (ja) | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 | |
US20080265852A1 (en) | Voltage regulator | |
US20060132240A1 (en) | Source follower and current feedback circuit thereof | |
JP2007066046A (ja) | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 | |
JP4704860B2 (ja) | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 | |
JP2009037303A (ja) | 演算増幅回路、その演算増幅回路を使用した定電圧回路及びその定電圧回路を使用した機器 | |
JP2005333624A (ja) | 演算増幅器 | |
JP2008305150A (ja) | バンドギャップ回路 | |
JP2008211707A (ja) | 入力回路 | |
JP4582705B2 (ja) | ボルテージレギュレータ回路 | |
JP2011146817A (ja) | アンプ | |
JP2004086750A (ja) | バンドギャップ回路 | |
US8085006B2 (en) | Shunt regulator | |
JP2008192083A (ja) | 低飽和レギュレータ回路 | |
JP2007257104A (ja) | シリーズレギュレータ | |
JP5403592B2 (ja) | 電流駆動回路 | |
CN109643137B (zh) | 低压参考电流电路 | |
JP2008182334A (ja) | 半導体集積回路装置 | |
CN112527038A (zh) | 调节器电路、半导体装置及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5438477 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |