CN111342786B - 差分放大器共模抑制比和增益修调电路 - Google Patents

差分放大器共模抑制比和增益修调电路 Download PDF

Info

Publication number
CN111342786B
CN111342786B CN202010318200.7A CN202010318200A CN111342786B CN 111342786 B CN111342786 B CN 111342786B CN 202010318200 A CN202010318200 A CN 202010318200A CN 111342786 B CN111342786 B CN 111342786B
Authority
CN
China
Prior art keywords
trimming
unit
resistor string
resistor
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010318200.7A
Other languages
English (en)
Other versions
CN111342786A (zh
Inventor
张俊
杜毅
颜志豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Analog Semiconductor Technology Co ltd
Original Assignee
Shanghai Analog Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Analog Semiconductor Technology Co ltd filed Critical Shanghai Analog Semiconductor Technology Co ltd
Priority to CN202010318200.7A priority Critical patent/CN111342786B/zh
Priority to US17/633,555 priority patent/US11757417B2/en
Priority to PCT/CN2020/088511 priority patent/WO2021212543A1/zh
Publication of CN111342786A publication Critical patent/CN111342786A/zh
Application granted granted Critical
Publication of CN111342786B publication Critical patent/CN111342786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45995—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3089—Control of digital or coded signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45042—One or more resistors are added or changed as balancing to reduce the offset of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45538—Indexing scheme relating to differential amplifiers the IC comprising balancing means, e.g. trimming means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/106—Gain control characterised by the type of controlled element being attenuating element

Abstract

本发明提供一种差分放大器共模抑制比和增益修调电路，包括：连接于同相输入电压与参考电压之间的第一修调单元和第二修调单元，第一修调单元与第二修调单元连接差分放大器的正输入端；连接于反相输入电压与差分放大器输出端之间的第三修调单元和第四修调单元，第三修调单元和第四修调单元连接所述差分放大器的负输入端；第一修调单元、第二修调单元、第三修调单元和第四修调单元包括：串联连接的第一修调电阻串和第二修调电阻串，第一修调电阻串并联第一修调辅助电阻串，第二修调电阻串并联第二修调辅助电阻串；第一修调单元的第二修调电阻串连接第二修调单元的第二修调电阻串，第三修调单元的第二修调电阻串连接第四修调单元的第二修调电阻串。

Description

差分放大器共模抑制比和增益修调电路
技术领域
本发明一般涉及电子技术领域，特别的涉及一种差分放大器共模抑制比 和增益修调电路。
背景技术
随着电子技术的飞速发展，运算放大电路也得到广泛的应用。集成运算 放大器种类很多，其中仪表放大器作为一种高性能放大器，在数据采集、传 感器信号放大、高速信号调节、医疗仪器和高档音响设备等方面倍受青睐。 仪表放大器把关键元件集成在放大器内部，以特定的结构实现高共模抑制比、 高输入阻抗、低噪声、低线性误差、低失调漂移增益、设置灵活和使用方便 等特点。
差分电压放大器作为仪表放大器电路中的核心结构单元，其典型电路框 图如图1所示，输出端OUT通过分压电阻串R1，R2连接到放大器的反相输 入端，移位电平Vref通过分压电阻串R4，R3连接到放大器的同相输入端， 以设置输出电压的直流电平大小。通常选取电阻串阻值为：R3等于R2，R4 等于R1，这样，分压电阻串的阻值比例决定了差分电压增益Gain和共模抑 制比CMRR的大小，而分压电阻串的阻值比例的精确程度决定了增益误差和共模抑制比CMRR的大小。其中，图1中的电压增益和共模抑制比分别为：
Figure BDA0002460291060000021
Figure BDA0002460291060000022
图2中示出了现有的差分放大器的修调电路，需要对修调电阻串R3a,R3b 进行修调实现差分电压放大器的增益修调，电阻串R3a,R3b由若干个相同的 单位电阻串联组成，通过修调信号控制修调开关来对电阻串R3a,R3b进行抽 头并连接到差分放大器的两个输入端就可以对增益进行微调，而两个抽头位 置的相对变化就可以实现共模抑制比的修调。例如，要实现8bit修调位数， 电阻串R3a,R3b就要串联64个阻值为R/64的电阻，相应的电阻修调精度为 R/64，而电阻修调精度决定了差分放大器增益和共模抑制比的修调精度。若电阻串R3a,R3b被抽头为64-k和k个单位电阻，差分放大器增益为：
Figure BDA0002460291060000023
要实现更高的修调精度就需要阻值更小的单位电阻，而对于一定的工艺 条件，阻值太小的单位电阻往往很难实现。由于仪表放大器对于增益的精度 和共模抑制比的要求非常高，使得修调电阻串R3a，R3b的单位电阻串要很 小，通常只要几个欧姆，一般的数字修调方法很难达到这么小的精度要求， 通常采用激光修调的方法。这不但大大增加了电路成本，而且也增加了测试 修调时间成本。
发明内容
本发明的目的在于提供一种差分放大器共模抑制比和增益修调电路，提 高修调精度。
为了解决上述问题，本申请公开了一种差分放大器共模抑制比和增益 修调电路，包括：
连接于同相输入电压与参考电压之间的第一修调单元和第二修调单元， 所述第一修调单元与所述第二修调单元通过抽头开关连接差分放大器的正输 入端；
连接于反相输入电压与所述差分放大器输出端之间的第三修调单元和第 四修调单元，所述第三修调单元和所述第四修调单元通过抽头开关连接所述 差分放大器的负输入端；
其中，所述第一修调单元、所述第二修调单元、所述第三修调单元和所 述第四修调单元包括：串联连接的第一修调电阻串和第二修调电阻串。所述 第一修调电阻串并联第一修调辅助电阻串，所述第二修调电阻串并联第二修 调辅助电阻串；
其中，所述第一修调单元中的第二修调电阻串连接所述第二修调单元中 的第二修调电阻串，所述第三修调单元中的第二修调电阻串连接所述第四修 调单元中的第二修调电阻串。
在一优选例中，所述第一修调电阻串包括串联的2n-1个单位电阻，所 述第一修调辅助电阻串包括1个单位电阻，其中，n为大于1的整数。
在一优选例中，所述第一修调单元中的第一修调电阻串的2n-1个单位 电阻的每一个通过开关连接所述差分放大器的负输入端，所述第三修调单元 中的第一修调电阻串的2n-1个单位电阻的每一个通过开关连接所述差分放 大器的正输入端。
在一优选例中，所述第二修调电阻串包括串联的2m个单位电阻，所述第 二修调辅助电阻串包括相互并联的2n个单位电阻，其中，n为大于1的整数， m为大于1的整数。
在一优选例中，所述第二修调单元中的第二修调电阻串的2m个单位电阻 的每一个通过开关连接所述差分放大器的负输入端，所述第四修调单元中的 第二修调电阻串的2m个单位电阻的每一个通过开关连接所述差分放大器正 输入端。
在一优选例中，所述n的取值范围为4-16，所述m的取值范围为4-16。
在一优选例中，所述修调电路还包括第一输入电阻，所述第一输入电阻 连接于所述同相输入电压与所述第一修调单元的第一修调电阻串之间。
在一优选例中，所述修调电路还包括第二输入电阻，所述第二输入电阻 连接于所述反相输入电压与所述第三修调单元的第一修调电阻串之间。
在一优选例中，所述修调电路还包括第一输出电阻，所述第一输出电阻 连接于所述第二修调单元的第一修调电阻串与所述参考电压之间。
在一优选例中，所述修调电路还包括第二输出电阻，所述第二输出电阻 连接于所述第四修调单元的第一修调电阻串与所述差分放大器的输出端之间。
相对于现有技术，本申请至少具有以下有益效果：
1)本说明书实施方式采用全数字修调完成，不需要使用激光修调，从而 降低了电路成本和测试修调成本。
2)相对于传统的数字修调电阻DAC结构，在相同的修调精度和反馈电 阻时本说明书实施方式所需的单位修调电阻可以更大，降低了工艺要求和匹 配要求；而在相同的修调精度和单位修调电阻时本说明书实施方式所需的反 馈电阻更小，从而电路成本更低。
本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如 果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得 说明书过于冗长。为了避免这个问题，本申请上述发明内容中公开的各个技 术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开 的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这 些技术方案均因视为在本说明书中已经记载)，除非这种技术特征的组合在 技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子 中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段， 技术上只要择一个使用即可，不可能同时采用，特征E技术上可以与特征C 相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而 A+B+C+E的方案应当视为已经被记载。
附图说明
参考以下附图描述本申请的非限制性和非穷举性实施例，其中除非另有说 明，否则相同的附图标记在各个附图中指代相同的部分。
图1示出了现有技术中差分电压放大器电路的示意图。
图2示出了现有技术中差分放大器增益修调电路的示意图。
图3示出了本发明一实施例中差分放大器增益修调电路的框图。
图4示出了本发明一实施例中差分放大器增益修调电路的示意图。
图5示出了本发明一实施例中修调单元的等效电路图。
图6示出了本发明一实施例中修调电路抽头连接的示意图。
图7示出了本发明另一实施例中差分放大器增益修调电路的示意图。
具体实施方式
现在将描述本申请的各个方面和示例。以下描述提供了用于彻底理解和 实现这些示例的描述的具体细节。然而，本领域技术人员将理解，可以在没 有许多这些细节的情况下实践本申请。
另外，可能未详细示出或描述一些众所周知的结构或功能，以便简明扼 要并避免不必要地模糊相关描述。
在下面给出的描述中使用的术语旨在以其最广泛的合理方式解释，即使 它与本申请的某些特定示例的详细描述一起使用。以下甚至可以强调某些术 语，然而，任何旨在以任何受限制的方式解释的术语将在本详细描述部分中 明确且具体地定义。
实施例一
本实施例中公开了一种差分放大器共模抑制比和增益修调电路，图3示 出了本实施例中的差分放大器共模抑制比和增益修调电路的示意图。该修调 电路包括：连接于同相输入电压INP与参考电压Vref之间的第一修调单元 10和第二修调单元20，所述第一修调单元10与所述第二修调单元20通过 抽头开关的方式连接差分放大器50的正输入端；连接于反相输入电压INN 与所述差分放大器50的输出端Vout之间的第三修调单元30和第四修调单 元40，所述第三修调单元30和所述第四修调单元40通过抽头开关的方式连 接所述差分放大器50的负输入端。通过改变所述第一修调单元10、所述第 二修调单元20、所述第三修调单元30和所述第四修调单元40的抽头位置就 可以对增益进行微调，而改变所述差分放大器50的正负输入端的抽头位置 的相对变化就可以实现共模抑制比的修调。
其中，所述第一修调单元10、所述第二修调单元20、所述第三修调单元 30和所述第四修调单元40的结构相同。所述第一修调单元10、所述第二修 调单元20、所述第三修调单元30和所述第四修调单元40分别包括：串联连 接的第一修调电阻串和第二修调电阻串。所述第一修调电阻串并联第一修调 辅助电阻串，所述第二修调电阻串并联第二修调辅助电阻串。其中，所述第 一修调单元10和所述第二修调单元20的第一修调电阻串和第二修调电阻串 对称设置，即第一修调单元10的第一修调电阻串、第一修调单元10的第二 修调电阻串、第二修调单元20的第二修调电阻串、第二修调单元20的第一 修调电阻串依次连接。所述第三修调单元30和所述第四修调单元40的第一 修调电阻串和第二修调电阻串对称设置，即，即第三修调单元30的第一修调 电阻串、第二修调电阻串、第二修调单元20的第二修调电阻串、第一修调电 阻串依次连接。本实施例中，所述第一修调单元10和所述第三修调单元30 用于实现粗调，所述第二修调单元20和所述第四修调单元40用于实现精调。
图4示出了本实施例中的差分放大器共模抑制比和增益修调电路更详细 的示意图，所述第一修调单元10包括串联连接的第一修调电阻串R3a和第 二修调电阻串R4a。所述第一修调电阻串R3a并联第一修调辅助电阻串R7a， 所述第二修调电阻串R4a并联第二修调辅助电阻串R8a，所述第二修调单元 20包括串联连接的第一修调电阻串R6a和第二修调电阻串R5a。所述第一修 调电阻串R6a并联第一修调辅助电阻串R10a，所述第二修调电阻串R5a并 联第二修调辅助电阻串R9a，所述第三修调单元30包括串联连接的第一修调 电阻串R3b和第二修调电阻串R4b。所述第一修调电阻串R3b并联第一修调 辅助电阻串R7b，所述第二修调电阻串R4b并联第二修调辅助电阻串R8b， 所述第四修调单元40包括串联连接的第一修调电阻串R6b和第二修调电阻 串R5b，所述第一修调电阻串R6b并联第一修调辅助电阻串R10b，所述第二 修调电阻串R5b并联第二修调辅助电阻串R9b。
其中，第一修调电阻串R3a、第二修调电阻串R4a、第二修调电阻串R5a、 第一修调电阻串R6a依次连接。第一修调电阻串R3b、第二修调电阻串R4b、 第二修调电阻串R5b、第一修调电阻串R6b依次连接。
在一实施例中，所述第一修调电阻串R3a、R3b、R6a、R6b包括串联的 63个单位电阻，所述第一修调辅助电阻串R7a、R7b、R10a、R10b包括1个 单位电阻。在本实施例中，单位电阻用R表示。
在一实施例中，所述第二修调电阻串R4a、R4b、R5a、R5b包括串联的 64个单位电阻，所述第二修调辅助电阻串R8a、R8b、R9a、R9b包括相互并 联的64个单位电阻。
图6示出了本实施例中修调电路抽头连接的示意图。在一实施例中，所 述第一修调电阻串R3a、R6a的63个单位电阻的每一个通过开关连接所述差 分放大器50的正输入端，所述第一修调电阻串R3b、R6b的63个单位电阻 的每一个通过开关连接所述差分放大器50的负输入端。在一实施例中，所述 所述第二修调电阻串R4a、R5a的64个单位电阻的每一个通过开关连接所述 差分放大器50的正输入端，所述所述第二修调电阻串R4b、R5b的64个单位电阻的每一个通过开关连接所述差分放大器50的负输入端。在本实施例 中，第一修调电阻串R3a、R3b、R6a、R6b包括63个开关，第二修调电阻串 R4a、R4b、R5a、R5b包括64个开关，所述修调电路总共包括254个开关。
图5示出了第一修调单元10的等效电路图，第一修调电阻串R3a和第 一修调辅助电阻串R7a并联的等效电阻约为
Figure BDA0002460291060000081
第二修调电阻串R4a和第 二修调辅助电阻串R8a并联的等效电阻约为
Figure BDA0002460291060000082
因此，第一修调单元10的等 效电阻为一个单位电阻R。类似的，所述第二修调单元20、所述第三修调单 元30和所述第四修调单元40的等效电阻也是一个单位电阻R，在此不做赘 述。
继续参考图4所示，在一实施例中，修调电路还包括第一输入电阻R1a， 所述第一输入电阻R1a连接于所述同相输入电压INP与所述第一修调单元 10之间。在一实施例中，修调电路还包括第二输入电阻R1b，所述第二输入 电阻R1b连接于所述反相输入电压INN与所述第三修调单元30之间。在一 实施例中，第一输入电阻R1a、第二输入电阻R1b的电阻值为R1。
继续参考图4所示，在一实施例中，修调电路还包括第一输出电阻R2a， 所述第一输出电阻R2a连接于所述第二修调单元20与所述参考电压Vref之 间。在一实施例中，修调电路还包括第二输出电阻R2b，所述第二输出电阻 R2b连接于所述第四修调单元40与所述差分放大器50的输出端Vout之间。 在一实施例中，第一输出电阻R2a、第二输出电阻R2b的电阻值为R2。例 如，在一实施例中，单位电阻R等于1kΩ，R1等于49R，R2等于49R。
假设所述第二修调单元20的第二修调电阻串R5a或所述第四修调单元 40的R5b被抽头分为k*R和(64-k)*R，则放大器的增益为：
Figure BDA0002460291060000091
相对于现有技术(图2所示)的修调电路，本实施例中的修调电路的电 阻修调精度为R/4096，并且本实施例中使用的最小电阻和图2的修调电路一 样都是R/64。所以对于确定的最小的电阻，本实施例会比图2中的结构修调 精度高很多。
本实施例中，如果在第一修调电阻串R3a,R3b,R6a,R6b处抽头，相应的 修调精度则为R/64，实现粗调，而如果在第二修调电阻串R4a,R4b,R5a,R5b 处抽头，相应的修调精度则为R/4096，实现精调。本实施例中的修调电路， 可以根据需要选择修调精度。
本实施例中，所述第一修调单元10、所述第三修调单元30的修调位数 为分别为6bit，并用于实现正修调，所述第二修调单元20、所述第四修调单 元40的修调位数为分别为6bit，并用于实现负修调，因而本申请的修调位数 为7bit。
本实施例中，采用全数字修调完成，不需要使用激光修调，从而降低了 电路成本和测试修调成本。
实施例二
本实施例中的修调电路与实施例一中的修调电路基本相同，区别在于， 本实施例中，第二修调电阻串R4a、R4b、R5a、R5b分别包括串联的2m个单 位电阻，因此，本实施例中的修调位数为m+1bit。
实施例三
本实施例中的修调电路与实施例一中的修调电路基本相同，区别在于， 本实施例中，第二修调辅助修调电阻串R8a、R8b、R9a、R9b包括相互并联 的2n个单位电阻。第一修调电阻串R3a、R3b、R5a、R5b包括相互并联的2n- 1个单位电阻。本实施例中，最小电阻为
Figure BDA0002460291060000101
可以根据需要采用不同的最小电 阻值。
实施例五
图7示出了本实施例中差分放大器增益修调电路的示意图，所述第一修 调电阻串R3a、R3b、R6a、R6b包括串联的2n-1个单位电阻，所述第一修调 辅助电阻串R7a、R7b、R10a、R10b包括1个单位电阻，其中，n为大于1的 整数。在本实施例中，所述第一修调电阻串R3a、R3b、R6a、R6b的2n-1个 单位电阻的每一个通过开关连接所述差分放大器的正输入端或负输入端。
在本实施例中，所述第二修调电阻串R4a、R4b、R5a、R5b包括串联的 2m个单位电阻，所述第二修调辅助电阻串R8a、R8b、R9a、R9b包括相互并 联的2n个单位电阻，其中，n为大于1的整数，m为大于1的整数。在本实 施例中，所述第二修调电阻串R4a、R4b、R5a、R5b的2m个单位电阻的每一 个通过开关连接所述差分放大器的正输入端或负输入端。
在一实施例中，所述n为4-16，所述m为4-16。
假设第二修调电阻串R5a,R5b阻值被抽头分为k*R和(2m-k)*R，则差分 放大器的增益为：
Figure BDA0002460291060000111
本实施例中的修调精度为
Figure BDA0002460291060000112
图2所示的传统的修调方法的修调精 度只与最小电阻有关，故最小电阻所能达到的阻值会限制修调精度的提高， 而本实施的修调精度和最小电阻、修调电阻位数相关，在最小电阻受限时， 通过增大修调电阻位数还能继续提高修调精度。
相对于传统的数字修调电阻DAC结构，在相同的修调精度和反馈电阻 时本实施例中所需的单位修调电阻可以更大，降低了工艺要求和匹配要求； 而在相同的修调精度和单位修调电阻时本实施例中所需的反馈电阻更小，从 而电路成本更低。
应当注意以上所描述的所有或者任一实施例可以彼此结合，除非另外声 明或者此类实施例可能在功能上和/或架构上相互排斥。
需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系 术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定 要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且， 术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使 得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还 包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者 设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要 素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的 相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指 至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执 行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达 包括2个、2次、2种以及2个以上、2次以上、2种以上。
在本说明书提及的所有文献都被认为是整体性地包括在本申请的公开 内容中，以便在必要时可以作为修改的依据。此外应理解，以上所述仅为本 说明书的较佳实施例而已，并非用于限定本说明书的保护范围。凡在本说明 书一个或多个实施例的精神和原则之内，所作的任何修改、等同替换、改进 等，均应包含在本说明书一个或多个实施例的保护范围之内。
在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施 例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过 程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实 施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

Claims (8)

1.一种差分放大器共模抑制比和增益修调电路，其特征在于，包括：
连接于同相输入电压与参考电压之间的第一修调单元和第二修调单元，所述第一修调单元与所述第二修调单元通过抽头开关连接差分放大器的正输入端；
连接于反相输入电压与所述差分放大器输出端之间的第三修调单元和第四修调单元，所述第三修调单元和所述第四修调单元通过抽头开关连接所述差分放大器的负输入端；
其中，所述第一修调单元、所述第二修调单元、所述第三修调单元和所述第四修调单元包括：串联连接的第一修调电阻串和第二修调电阻串，所述第一修调电阻串并联第一修调辅助电阻串，所述第二修调电阻串并联第二修调辅助电阻串；
其中，所述第一修调单元中的第二修调电阻串连接所述第二修调单元中的第二修调电阻串，所述第三修调单元中的第二修调电阻串连接所述第四修调单元中的第二修调电阻串；
其中，所述第一修调电阻串包括串联的2n-1个单位电阻，所述第一修调辅助电阻串包括1个单位电阻，其中，n为大于1的整数；所述第二修调电阻串包括串联的2m个单位电阻，所述第二修调辅助电阻串包括相互并联的2n个单位电阻，其中，n为大于1的整数，m为大于1的整数。
2.如权利要求1所述的差分放大器共模抑制比和增益修调电路，其特征在于，所述第一修调单元中的第一修调电阻串的2n-1个单位电阻的每一个通过开关连接所述差分放大器的正输入端，所述第三修调单元中的第一修调电阻串的2n-1个单位电阻的每一个通过开关连接所述差分放大器的负输入端。
3.如权利要求1所述的差分放大器共模抑制比和增益修调电路，其特征在于，所述第二修调单元中的第二修调电阻串的2m个单位电阻的每一个通过开关连接所述差分放大器的正输入端，所述第四修调单元中的第二修调电阻串的2m个单位电阻的每一个通过开关连接所述差分放大器负输入端。
4.如权利要求1所述的差分放大器共模抑制比和增益修调电路，其特征在于，所述n的取值范围为4-16，所述m的取值范围为4-16。
5.如权利要求1所述的差分放大器共模抑制比和增益修调电路，其特征在于，所述修调电路还包括第一输入电阻，所述第一输入电阻连接于所述同相输入电压与所述第一修调单元的第一修调电阻串之间。
6.如权利要求1所述的差分放大器共模抑制比和增益修调电路，其特征在于，所述修调电路还包括第二输入电阻，所述第二输入电阻连接于所述反相输入电压与所述第三修调单元的第一修调电阻串之间。
7.如权利要求1所述的差分放大器共模抑制比和增益修调电路，其特征在于，所述修调电路还包括第一输出电阻，所述第一输出电阻连接于所述第二修调单元的第一修调电阻串与所述参考电压之间。
8.如权利要求1所述的差分放大器共模抑制比和增益修调电路，其特征在于，所述修调电路还包括第二输出电阻，所述第二输出电阻连接于所述第四修调单元的第一修调电阻串与所述差分放大器的输出端之间。
CN202010318200.7A 2020-04-21 2020-04-21 差分放大器共模抑制比和增益修调电路 Active CN111342786B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010318200.7A CN111342786B (zh) 2020-04-21 2020-04-21 差分放大器共模抑制比和增益修调电路
US17/633,555 US11757417B2 (en) 2020-04-21 2020-04-30 Differential amplifier common-mode rejection ratio and gain trimming circuit
PCT/CN2020/088511 WO2021212543A1 (zh) 2020-04-21 2020-04-30 差分放大器共模抑制比和增益修调电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010318200.7A CN111342786B (zh) 2020-04-21 2020-04-21 差分放大器共模抑制比和增益修调电路

Publications (2)

Publication Number Publication Date
CN111342786A CN111342786A (zh) 2020-06-26
CN111342786B true CN111342786B (zh) 2021-09-21

Family

ID=71186474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010318200.7A Active CN111342786B (zh) 2020-04-21 2020-04-21 差分放大器共模抑制比和增益修调电路

Country Status (3)

Country Link
US (1) US11757417B2 (zh)
CN (1) CN111342786B (zh)
WO (1) WO2021212543A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111342786B (zh) 2020-04-21 2021-09-21 上海类比半导体技术有限公司 差分放大器共模抑制比和增益修调电路
CN114337563B (zh) * 2021-12-31 2023-01-03 江苏润石科技有限公司 共模抑制比和增益误差可配置的电流检测放大器及方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3287906B2 (ja) * 1993-03-30 2002-06-04 能美防災株式会社 光電式煙感知器
JPH08335833A (ja) * 1995-06-09 1996-12-17 Hitachi Cable Ltd 増幅回路
JPH11317019A (ja) * 1998-05-07 1999-11-16 Matsushita Electric Ind Co Ltd Ｒｆ信号用ゲイン調整回路
JP2000314645A (ja) * 1999-04-30 2000-11-14 Yazaki Corp ヒータ駆動回路
US6566944B1 (en) * 2002-02-21 2003-05-20 Ericsson Inc. Current modulator with dynamic amplifier impedance compensation
US7948199B2 (en) * 2007-06-01 2011-05-24 Texas Instruments Incorporated Single-ended gain stage and disk drive
KR100900267B1 (ko) * 2007-08-06 2009-05-29 (주)태진기술 초저전압 강하형 전압 레귤레이터
CN101257306B (zh) * 2008-04-02 2010-10-06 中国电子科技集团公司第二十四研究所 提高12位双r-2r结构d/a转换器双极零点修调成品率的方法
CN101847973B (zh) * 2010-05-26 2012-12-26 深圳市力合微电子有限公司 用于电力线载波通信系统接收端的自动增益控制电路
JP5779490B2 (ja) 2011-12-09 2015-09-16 株式会社メガチップス 線形増幅回路
CN102624359B (zh) * 2012-04-12 2015-08-05 佛山华芯微特科技有限公司 一种用于振荡器的修调电路及其修调方法
CN202634363U (zh) * 2012-04-12 2012-12-26 佛山华芯微特科技有限公司 一种用于振荡器的修调电路
CN203039669U (zh) * 2012-12-28 2013-07-03 杭州士兰微电子股份有限公司 内置振荡电路
CN103248330B (zh) * 2013-01-31 2015-10-21 南京邮电大学 一种高增益精度的可编程增益放大器
US9696350B2 (en) * 2013-03-15 2017-07-04 Intel Corporation Non-linear control for voltage regulator
US20150280662A1 (en) * 2014-03-27 2015-10-01 Texas Instruments Incorporated Time gain compensation circuit in an ultrasound receiver
US9692378B2 (en) * 2015-11-20 2017-06-27 Texas Instruments Incorporated Programmable gain amplifier with analog gain trim using interpolation
CN206023713U (zh) * 2016-09-05 2017-03-15 深圳市金威源科技股份有限公司 一种单电源运放调零电路及放大电路
US10361668B2 (en) * 2016-10-27 2019-07-23 Analog Devices, Inc. Differential current to voltage converter
CN108121390A (zh) * 2016-11-30 2018-06-05 无锡华润矽科微电子有限公司 修调带隙基准的电路及方法
CN107276151B (zh) * 2017-06-14 2019-09-13 南京中感微电子有限公司 一种修调电路和电池保护芯片
WO2020121016A2 (en) * 2017-11-10 2020-06-18 Cirrus Logic International Semiconductor Ltd. Class-d amplifier with multiple independent output stages
CN108534805A (zh) * 2018-03-21 2018-09-14 西安中科阿尔法电子科技有限公司 一种激光调值高精度霍尔传感器及其激光调值方法
US11152901B2 (en) * 2018-09-10 2021-10-19 Analog Devices, Inc. Amplifier
CN110380692B (zh) * 2019-06-28 2020-11-24 上海类比半导体技术有限公司 一种差分放大器的修调电路
CN111342786B (zh) 2020-04-21 2021-09-21 上海类比半导体技术有限公司 差分放大器共模抑制比和增益修调电路

Also Published As

Publication number Publication date
US11757417B2 (en) 2023-09-12
CN111342786A (zh) 2020-06-26
US20230036578A1 (en) 2023-02-02
WO2021212543A1 (zh) 2021-10-28

Similar Documents

Publication Publication Date Title
CN111342786B (zh) 差分放大器共模抑制比和增益修调电路
CN110380692B (zh) 一种差分放大器的修调电路
US20060130583A1 (en) Output amplifier circuit and sensor device using the same
WO2010115158A2 (en) Variable gain instrumentation amplifier
JP3222507B2 (ja) 電圧減衰量の調節回路
CN111585527B (zh) 一种斩波仪表放大器电路
CN112187214B (zh) Fpga的io阻抗校准电路及其方法
US20220271772A1 (en) Digital-to-analog conversion circuit
WO1998010512A1 (en) Resistorless operational transconductance amplifier circuit
CN111740709A (zh) 一种高线性度的宽带可变增益放大器
CN110350921A (zh) 放大器电路装置和用于校准其的方法
EP0415080B1 (en) Device for converting unbalanced analog electric signals into fully-differential signals
CN111431492A (zh) 一种差分放大器共模抑制比和增益修调电路
CN112468103A (zh) 一种提高共模抑制比的差分采样电路及方法
JP4827673B2 (ja) 選択回路
CN108475982B (zh) 一种开关电源电路及开关电源电流检测方法
JPH05504245A (ja) 差動アナログ―デイジタル変換器
WO2000014878A1 (en) Electronic circuit
US20040217815A1 (en) Variable gain amplifier circuit using variable impedance circuit
CN115955236A (zh) 电流电压信号检测端口复用电路
JP2014072680A (ja) 増幅回路
US6750714B1 (en) Opamp with infinite open loop gain
US10312930B1 (en) ADC digital gain error compensation
CN216904829U (zh) Tω级100v仪表放大器
EP3713084B1 (en) Low-noise differential to single-ended converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant