JP4606770B2 - 増幅器および基準電圧発生回路 - Google Patents
増幅器および基準電圧発生回路 Download PDFInfo
- Publication number
- JP4606770B2 JP4606770B2 JP2004125780A JP2004125780A JP4606770B2 JP 4606770 B2 JP4606770 B2 JP 4606770B2 JP 2004125780 A JP2004125780 A JP 2004125780A JP 2004125780 A JP2004125780 A JP 2004125780A JP 4606770 B2 JP4606770 B2 JP 4606770B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistor
- conductivity type
- terminal
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
従来、80dB程度のゲインが必要なアンプには2段アンプが用いられることが多い。2段構成で差動アンプを実現しようとすると、前段および後段の両方のアンプにコモンモードフィードバック回路が必要であり、チップの面積が増大する。
これにより、2つのシングル出力アンプにより擬似差動アンプを構成するよりもトランジスタ数が少なくなり、回路面積を削減できる。
これにより、2つのシングル出力アンプにより擬似差動アンプを構成するよりもトランジスタ数が少なくなり、回路面積を削減できる。
これにより、擬似差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となる。
これにより、擬似差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となる。
これにより、トランジスタを追加することで、擬似差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となる。
これにより、トランジスタを追加することで、擬似差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となる。
これにより、擬似差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となり、あわせて、擬似差動アンプの出力をリセットできる。
これにより、擬似差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となり、あわせて、擬似差動アンプの出力をリセットできる。
これにより、擬似差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となり、あわせて、擬似差動アンプの出力をリセットできる。
これにより、擬似差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となり、あわせて、擬似差動アンプの入力をリセットできる。
これにより、基準電圧発生回路に含まれる差動アンプの回路面積を削減できる。
これにより、基準電圧発生回路に含まれる差動アンプの回路面積をより削減でき、差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となる。
(実施の形態1)
図1は本発明の実施の形態1における増幅器の構成を示したものである。
次に本発明の実施の形態1の動作について説明する。
実施の形態1における増幅器、即ち2段構成の差動アンプは、後段の出力のみにコモンモードフィードバックをかけて用いるものとする。このコモンモードフィードバック回路は第1の差動アンプ4の+側出力端子8および−側出力端子9からそれぞれ出力される正相出力信号および逆相出力信号を入力とし、これらの中心電圧を一致させるべく、コモンモードフィードバック端子10に制御信号を出力する。
図2(a)は本発明の実施の形態2における増幅器の構成を示したものである。この実施の形態2は、実施の形態1の増幅器における擬似差動アンプのより好適な構成例として使用できるものである。
次に本発明の実施の形態2の動作を説明する。
図2の本発明の実施の形態2における擬似差動アンプは、前記+側入力端子vinpおよび前記−側入力端子vinnに、前記入力コモンモード電圧印加端子vincmに印加されているバイアス電圧vincmと同じ電圧が印加されている時を平衡状態とする。
なお、カスコード構造を用いることで、より高ゲインを得るようにしてもよい。
図3(a)は本発明の実施の形態2における増幅器の構成を示したものである。この実施の形態3は、実施の形態1の増幅器における擬似差動アンプのより好適な構成例として使用できるもので、実施の形態2とはトランジスタの導電型を逆にしたものである。
次に本発明の実施の形態3の動作を説明する。
なお、カスコード構造を用いることで、より高ゲインを得るようにしてもよい。
図4は本発明の実施の形態4における増幅器を示すものである。この増幅器は実施の形態2における増幅器と同様のものに、スタートアップ回路を付加した構成を有するものである。
次に本発明の実施の形態4の動作を説明する。ここでは擬似差動アンプの+側出力端子に前記スタートアップ回路11を接続したものとする。
図5は本発明の実施の形態5における増幅器を示すものである。この増幅器は実施の形態3における増幅器と同様のものに、スタートアップ回路を付加した構成を有するものである。
図5において、11はスタートアップ回路を表す。その他の構成は実施の形態3で示したものと同様である。
次に本発明の実施の形態5の動作を説明する。ここでは擬似差動アンプの+側出力電圧端子に前記スタートアップ回路11を接続したものとする。
図6(a)は本発明の実施の形態6における増幅器のスタートアップ回路の構成を示したものである。
図7(a)は本発明の実施の形態7における増幅器のスタートアップ回路の構成を示したものである。
本発明の実施の形態7におけるスタートアップ回路は、実施の形態2における擬似差動アンプと同様のものに対し、その+側もしくは−側入力端子と前記入力コモンモード印加端子との間に第2のスイッチsw2を接続したものである。また、前記スイッチsw2はパワーダウン状態から復帰した後ある時間Δt2の間だけONし、その後通常動作時はOFFするようにスタートアップ制御回路111を設けている。
次に本発明の実施の形態7の動作を説明する。ここでは擬似差動アンプの+側入力端子と前記入力コモンモード電圧印加端子との間に前記スタートアップ回路11を接続したものとする。
この場合、図7(b)に示すように、擬似差動アンプの+側入力端子と入力コモンモード印加端子との間、もしくは−側出力端子と前記入力コモンモード印加端子との間の少なくとも一方の間にスイッチsw2を接続して用いればよい。
図8は本発明の実施の形態8における基準電圧発生回路の構成を示したものである。
この実施の形態8による基準電圧発生回路12はその差動アンプ13として、本発明の実施の形態1における増幅器、すなわち2段構成の差動アンプを用いたものである。また、この差動アンプには位相補償を用いないものとする。
次に本発明の実施の形態8の動作を説明する。
2 第2のシングル出力アンプ
3 擬似差動アンプ
4 第1の差動アンプ
5 +側入力端子
6 −側入力端子
7 入力コモンモード電圧印加端子
8 +側出力端子
9 −側出力端子
10 コモンモードフィードバック端子
11 スタートアップ回路
12 基準電圧発生回路
13 差動アンプ
14 コモンモードフィードバック回路
15 バイアス回路
16 第2の差動アンプ
111 スタートアップ制御回路
p1〜p8 pチャンネルトランジスタ
n1〜n8 nチャンネルトランジスタ
Vcc 電源電圧端子
GND グランド端子
vinp +側入力端子
vinn −側入力端子
voutp +側出力端子
voutn −側出力端子
vincm 入力コモンモード電圧印加端子
biasn,biasp バイアス電圧印加端子
SW1,SW2 スイッチ
Claims (12)
- 第1導電型の第1ないし第3のトランジスタの各ソース端子が第1の電源電位に接続され、
該第1導電型の第1ないし第3のトランジスタの各ゲート端子がそれぞれ当該第1導電型の第3のトランジスタのドレイン端子および第2導電型の第3のトランジスタのドレイン端子に接続され、
逆相出力ノードが前記第1導電型の第1のトランジスタおよび第2導電型の第1のトランジスタの各ドレイン端子に接続され、
正相出力ノードが前記第1導電型の第2のトランジスタおよび第2導電型の第2のトランジスタの各ドレイン端子に出力され、
正相入力ノードが前記第2導電型の第1のトランジスタのゲート端子に接続され、
逆相入力ノードが前記第2導電型の第2のトランジスタのゲート端子に接続され、
前記正相入力ノードおよび逆相入力ノードに入力すべき2つの入力信号の中心電圧を印加するための入力コモンモード電圧印加ノードが、前記第2導電型の第3のトランジスタのゲート端子に接続され、
前記第2導電型の第1ないし第3のトランジスタの各ソース端子が第2導電型の第4のトランジスタのドレイン端子に接続され、
第1のバイアス電圧印加ノードが前記第2導電型の第4のトランジスタのゲート端子に接続され、
前記第2導電型の第4のトランジスタのソース端子が第2の電源電位に接続されている、
ことを特徴とする増幅器。 - 第2導電型の第5ないし第7のトランジスタの各ソース端子が第2の電源電位に接続され、
前記第2導電型の第5ないし第7のトランジスタの各ゲート端子がそれぞれ当該第2導電型の第7のトランジスタのドレイン端子および第1導電型の第6のトランジスタのドレイン端子に接続され、
逆相出力ノードが前記第2導電型の第5のトランジスタおよび第1導電型の第4のトランジスタの各ドレイン端子に接続され、
正相出力ノードが前記第2導電型の第6のトランジスタおよび第1導電型の第5のトランジスタの各ドレイン端子に接続され、
正相入力ノードが前記第1導電型の第4のトランジスタのゲート端子に接続され、
逆相入力ノードが前記第1導電型の第5のトランジスタのゲート端子に接続され、
前記正相入力ノードおよび逆相入力ノードに入力すべき2つの入力信号の中心電圧を印加するための入力コモンモード電圧印加ノードが前記第1導電型の第6のトランジスタのゲート端子に接続され、
前記第1導電型の第4ないし第6のトランジスタの各ソース端子が第1導電型の第7のトランジスタのドレイン端子に接続され、
第2のバイアス電圧印加ノードが前記第1導電型の第7のトランジスタのゲート端子に接続され、
前記第1導電型の第7のトランジスタのソース端子が第1の電源電位にそれぞれ接続されている、
ことを特徴とする増幅器。 - 請求項1に記載の増幅器において、
当該増幅器をパワーダウン状態から正常動作状態に安定して復帰させるスタートアップ回路をさらに備えた、
ことを特徴とする増幅器。 - 請求項2に記載の増幅器において、
当該増幅器をパワーダウン状態から正常動作状態に安定して復帰させるスタートアップ回路をさらに備えた、
ことを特徴とする増幅器。 - 請求項3に記載の増幅器において、
前記スタートアップ回路は第1導電型の第8のトランジスタからなり、
該第1導電型の第8のトランジスタのソースは、前記増幅器の前記正相出力ノード,逆相出力ノードまたはその両方のいずれかに、
該第1導電型の第8のトランジスタのドレインは前記第2の電源電位に、
該第1導電型の第8のトランジスタのゲートは第3のバイアス電圧を印加するためのバイアス電圧印加ノードに、それぞれ接続されている、
ことを特徴とする増幅器。 - 請求項4に記載の増幅器において、
前記スタートアップ回路は第2導電型の第8のトランジスタからなり、
該第2導電型の第8のトランジスタのソースは、前記増幅器の前記正相出力ノード,逆相出力ノードまたはその両方のいずれかに、
該第2導電型の第8のトランジスタのドレインは前記第1の電源電位に、
該第2導電型の第8のトランジスタのゲートは第4のバイアス電圧を印加するためのバイアス電圧印加ノードに、それぞれ接続されている、
ことを特徴とする増幅器。 - 請求項3に記載の増幅器において、
前記スタートアップ回路は第1のスイッチからなり、
該第1のスイッチは、前記増幅器の前記正相出力ノード,逆相出力ノードまたはその両方のいずれかと前記第1導電型の第3のトランジスタのドレインとの間に接続されており、
前記第1のスイッチはパワーダウン復帰後第1の所定期間だけオンし、その後のアンプ動作時はオフする、
ことを特徴とする増幅器。 - 請求項4に記載の増幅器において、
前記スタートアップ回路は第1のスイッチからなり、
該第1のスイッチは、前記増幅器の前記正相出力ノード,逆相出力ノードまたはその両方のいずれかと前記第2導電型の第7のトランジスタのドレインとの間に接続されており、
前記第1のスイッチはパワーダウン復帰後第1の所定期間だけオンし、その後のアンプ動作時はオフする、
ことを特徴とする増幅器。 - 請求項3に記載の増幅器において、
前記スタートアップ回路は第2のスイッチからなり、
該第2のスイッチは、前記増幅器の前記正相入力ノード,逆相入力ノードまたはその両方のいずれかと前記入力コモンモード電圧印加ノードとの間に接続されており、
前記第2のスイッチはパワーダウン復帰後第2の所定期間だけオンし、その後のアンプ動作時はオフする、
ことを特徴とする増幅器。 - 請求項4に記載の増幅器において、
前記スタートアップ回路は第2のスイッチからなり、
該第2のスイッチは、前記増幅器の前記正相入力ノード,逆相入力ノードまたはその両方のいずれかと前記入力コモンモード電圧印加ノードとの間に接続されており、
前記第2のスイッチはパワーダウン復帰後第2の所定期間だけオンし、その後のアンプ動作時はオフする、
ことを特徴とする増幅器。 - 差動アンプ,抵抗および電流源を備えた基準電圧発生回路において、
前記差動アンプとして、
2段構成の増幅器であって、
前段は、入力部に入力端子が出力部に出力端子がそれぞれ接続された第1のトランジスタ、入力部に入力端子が接続された第2のトランジスタ、入力部に入力端子が出力部に出力端子がそれぞれ接続された第3のトランジスタを有し、前記第1及び第2のトランジスタにより構成された第1の差動アンプと、前記第2及び第3のトランジスタにより構成された第2の差動アンプとを互いに並列接続してなる擬似差動アンプからなるとともに、
後段は差動アンプからなり、
前記擬似差動アンプは、前記第1のトランジスタの前記入力端子と前記第3のトランジスタの前記入力端子との間に信号が与られ、前記第1のトランジスタと前記第3のトランジスタの各出力端子間の信号が前記後段の前記差動アンプに入力として与えられてなる、
増幅器を位相補償せずに用いる、
ことを特徴とする基準電圧発生回路。 - 差動アンプ,抵抗および電流源を備えた基準電圧発生回路において、
前記差動アンプとして、
請求項1ないし10のいずれかに記載の増幅器と通常の差動アンプとで2段アンプを構成し、
該2段アンプを位相補償せずに用いる、
ことを特徴とする基準電圧発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004125780A JP4606770B2 (ja) | 2004-04-21 | 2004-04-21 | 増幅器および基準電圧発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004125780A JP4606770B2 (ja) | 2004-04-21 | 2004-04-21 | 増幅器および基準電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005311696A JP2005311696A (ja) | 2005-11-04 |
JP4606770B2 true JP4606770B2 (ja) | 2011-01-05 |
Family
ID=35439956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004125780A Expired - Fee Related JP4606770B2 (ja) | 2004-04-21 | 2004-04-21 | 増幅器および基準電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4606770B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008118321A (ja) * | 2006-11-02 | 2008-05-22 | Renesas Technology Corp | 増幅器 |
JP6512826B2 (ja) * | 2015-01-05 | 2019-05-15 | 横河電機株式会社 | 差動増幅装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332548A (ja) * | 1999-05-12 | 2000-11-30 | Lucent Technol Inc | 信号増幅回路および平衡入出力型差動増幅回路 |
JP2001007655A (ja) * | 1999-06-22 | 2001-01-12 | Sharp Corp | フル差動増幅装置 |
JP2001007665A (ja) * | 1999-06-23 | 2001-01-12 | Mitsubishi Electric Corp | 差動増幅回路 |
JP2003507919A (ja) * | 1999-08-13 | 2003-02-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アナログ・デジタル変換器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1185638B (it) * | 1985-07-18 | 1987-11-12 | Sgs Microelettronica Spa | Amplificatore operazionale tutto differenziale per circuiti integrati in tecnologia mos |
JP2501686B2 (ja) * | 1991-09-13 | 1996-05-29 | オンキヨー株式会社 | 平衡増幅器 |
JPH06216772A (ja) * | 1993-01-14 | 1994-08-05 | Hitachi Ltd | A/d変換器、及び完全差動演算増幅回路 |
JPH1051247A (ja) * | 1996-07-29 | 1998-02-20 | Toshiba Corp | 全差動型アナログ回路 |
JPH10200348A (ja) * | 1996-11-18 | 1998-07-31 | Toshiba Corp | 増幅回路 |
JPH11251848A (ja) * | 1998-03-05 | 1999-09-17 | Nec Corp | チューナブルmos線形トランスコンダクタンス・アンプ |
JP3616494B2 (ja) * | 1998-03-20 | 2005-02-02 | 日本電気株式会社 | 電界強度検出回路 |
-
2004
- 2004-04-21 JP JP2004125780A patent/JP4606770B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332548A (ja) * | 1999-05-12 | 2000-11-30 | Lucent Technol Inc | 信号増幅回路および平衡入出力型差動増幅回路 |
JP2001007655A (ja) * | 1999-06-22 | 2001-01-12 | Sharp Corp | フル差動増幅装置 |
JP2001007665A (ja) * | 1999-06-23 | 2001-01-12 | Mitsubishi Electric Corp | 差動増幅回路 |
JP2003507919A (ja) * | 1999-08-13 | 2003-02-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アナログ・デジタル変換器 |
Also Published As
Publication number | Publication date |
---|---|
JP2005311696A (ja) | 2005-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7362173B1 (en) | System and method for providing slew rate enhancement for two stage CMOS amplifiers | |
JP4694323B2 (ja) | 差動増幅回路および半導体装置 | |
US20070285164A1 (en) | Operational amplifier | |
JP2007281876A (ja) | 比較回路及びその増幅回路 | |
US7576613B2 (en) | Regulated cascode circuits and CMOS analog circuits including the same | |
US7474154B1 (en) | Bias device clamping circuit for fast over-range recovery | |
JP2005244276A (ja) | 差動増幅回路 | |
US7528659B2 (en) | Fully differential amplification device | |
JP2001185964A (ja) | カレントミラー回路および演算増幅器 | |
US6975170B2 (en) | Adaptive amplifier output common mode voltage adjustment | |
US8149056B2 (en) | Amplifying circuit | |
US6972623B2 (en) | Differential amplifier without common mode feedback | |
US7924095B2 (en) | Operational amplifiers having low-power unconditionally-stable common-mode feedback | |
US7449951B2 (en) | Low voltage operational amplifier | |
JP4606770B2 (ja) | 増幅器および基準電圧発生回路 | |
US8193856B2 (en) | Amplifier and switched capacitor amplifier circuit | |
JP2007295566A (ja) | 演算増幅器 | |
US20020005757A1 (en) | Fully differential operational amplifier of the folded cascode type | |
JP2006352607A (ja) | 差動増幅器およびアナログデジタルコンバータ | |
JP2005354172A (ja) | コモンモードフィードバック回路、相互コンダクタンス増幅器及びgmCフィルタ | |
US20040017258A1 (en) | Operational amplifier | |
KR101596568B1 (ko) | 입력 공통모드 어답터를 구비하는 연산 트랜스컨덕턴스 증폭기 회로 | |
US20060125538A1 (en) | Differential charge pump | |
JP2006148775A (ja) | 平衡型差動増幅器および平衡型演算増幅器 | |
EP3691121A1 (en) | Amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101006 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |