JP2001007665A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JP2001007665A JP2001007665A JP11176753A JP17675399A JP2001007665A JP 2001007665 A JP2001007665 A JP 2001007665A JP 11176753 A JP11176753 A JP 11176753A JP 17675399 A JP17675399 A JP 17675399A JP 2001007665 A JP2001007665 A JP 2001007665A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- voltage
- differential
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45089—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45701—Indexing scheme relating to differential amplifiers the LC comprising one resistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45722—Indexing scheme relating to differential amplifiers the LC comprising one or more source followers, as post buffer or driver stages, in cascade in the LC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】
【課題】 増幅しようとする信号源が、直流電圧に交流
電圧信号が重畳している信号源である場合に、２個の結
合コンデンサを使用せずに、差動増幅回路を構成する。 【解決手段】 第１の差動増幅器、および第２の差動増
幅器の出力を受ける第３の差動増幅器を設けた。
電圧信号が重畳している信号源である場合に、２個の結
合コンデンサを使用せずに、差動増幅回路を構成する。 【解決手段】 第１の差動増幅器、および第２の差動増
幅器の出力を受ける第３の差動増幅器を設けた。
Description
【０００１】
【発明の属する技術分野】この発明は、差動増幅回路に
関するもので、さらに詳しくは、増幅しようとする信号
源が、直流電圧に交流電圧信号が重畳している信号源で
ある場合に、交流信号を増幅させるための差動増幅回路
に関するものである。
関するもので、さらに詳しくは、増幅しようとする信号
源が、直流電圧に交流電圧信号が重畳している信号源で
ある場合に、交流信号を増幅させるための差動増幅回路
に関するものである。
【０００２】
【従来の技術】図１３は従来の差動増幅回路の一例を示
す回路図である。図１３において１は直流電圧源に交流
電圧信号が重畳した信号源で、２と３はそれぞれがエミ
ッタフォロワ型増幅回路を構成するトランジスタであ
る。そして、４と５はトランジスタ２、トランジスタ３
のそれぞれのエミッタに電流を供給するための定電流源
である。さらに６はトランジスタ２、トランジスタ３の
それぞれのベースに電流を供給するための抵抗で、かつ
７の抵抗と共に信号源１の電位を決めるためのものであ
る。
す回路図である。図１３において１は直流電圧源に交流
電圧信号が重畳した信号源で、２と３はそれぞれがエミ
ッタフォロワ型増幅回路を構成するトランジスタであ
る。そして、４と５はトランジスタ２、トランジスタ３
のそれぞれのエミッタに電流を供給するための定電流源
である。さらに６はトランジスタ２、トランジスタ３の
それぞれのベースに電流を供給するための抵抗で、かつ
７の抵抗と共に信号源１の電位を決めるためのものであ
る。
【０００３】この構成によりトランジスタ２、トランジ
スタ３のそれぞれのエミッタ電極から低インピーダンス
に変換された信号が得られる。この二つの信号は信号源
１での直流電圧分がトランジスタ２、トランジスタ３の
それぞれのベースとエミッタ間の電圧（Ｖｂｅ）分レベ
ルシフトした直流電圧に、さらに交流電圧信号が重畳し
たものである。次にトランジスタ２、トランジスタ３の
それぞれのエミッタ電極から得られた信号は、結合コン
デンサ８と９を介して差動増幅器１４の入力端子１５と
１６に接続される。ここで、１０、１１、１２、１３は
それぞれ差動増幅器１４の中のトランジスタをバイアス
するための抵抗であり、また１７は第１の電圧源でこの
場合正極電源端子であり、１８は第２の電圧源でこの場
合負極電源端子である。
スタ３のそれぞれのエミッタ電極から低インピーダンス
に変換された信号が得られる。この二つの信号は信号源
１での直流電圧分がトランジスタ２、トランジスタ３の
それぞれのベースとエミッタ間の電圧（Ｖｂｅ）分レベ
ルシフトした直流電圧に、さらに交流電圧信号が重畳し
たものである。次にトランジスタ２、トランジスタ３の
それぞれのエミッタ電極から得られた信号は、結合コン
デンサ８と９を介して差動増幅器１４の入力端子１５と
１６に接続される。ここで、１０、１１、１２、１３は
それぞれ差動増幅器１４の中のトランジスタをバイアス
するための抵抗であり、また１７は第１の電圧源でこの
場合正極電源端子であり、１８は第２の電圧源でこの場
合負極電源端子である。
【０００４】次に従来技術の作用、動作を説明する。図
１３において、信号源１は説明を理解し易くするため、
信号源抵抗と交流電圧信号源と直流電圧源が直列に接続
された基本的等価回路で表現したが、実際においては、
例えば磁気抵抗素子（ＭＲＨ：Ｍａｇｎｅｔｏｒｅｓｉ
ｓｔｉｖｅＨｅａｄ）等により取り出される信号は、こ
れより複雑な等価回路となる。そのため、この信号源１
の回路電位を決めるため抵抗６と７が信号源１に直列に
接続され、抵抗６の他方の端子は正極電源端子１７に、
抵抗７の他方の端子は負極電源端子１８に、それぞれ接
続される。ここで抵抗６はトランジスタ２、トランジス
タ３のそれぞれのベースに供給するバイアス電流を作り
出す働きも兼ね備えている。
１３において、信号源１は説明を理解し易くするため、
信号源抵抗と交流電圧信号源と直流電圧源が直列に接続
された基本的等価回路で表現したが、実際においては、
例えば磁気抵抗素子（ＭＲＨ：Ｍａｇｎｅｔｏｒｅｓｉ
ｓｔｉｖｅＨｅａｄ）等により取り出される信号は、こ
れより複雑な等価回路となる。そのため、この信号源１
の回路電位を決めるため抵抗６と７が信号源１に直列に
接続され、抵抗６の他方の端子は正極電源端子１７に、
抵抗７の他方の端子は負極電源端子１８に、それぞれ接
続される。ここで抵抗６はトランジスタ２、トランジス
タ３のそれぞれのベースに供給するバイアス電流を作り
出す働きも兼ね備えている。
【０００５】ここで、トランジスタ２、トランジスタ３
のコレクタはそれぞれ正極電源端子１７に接続され、ま
たエミッタはそれぞれ定電流源４と５に接続されてエミ
ッタ電流が供給され、独立したエミッタフォロワ型増幅
回路をそれぞれ構成している。また、定電流源４と５
は、ほぼ同一の電流値を流すようにすることにより、ト
ランジスタ２、トランジスタ３のベースエミッタ間の電
圧がそれぞれほぼ同一になり、それぞれのエミッタ端子
において直流電圧に交流電圧信号が重畳した信号が低イ
ンピーダンスな信号として得られる。
のコレクタはそれぞれ正極電源端子１７に接続され、ま
たエミッタはそれぞれ定電流源４と５に接続されてエミ
ッタ電流が供給され、独立したエミッタフォロワ型増幅
回路をそれぞれ構成している。また、定電流源４と５
は、ほぼ同一の電流値を流すようにすることにより、ト
ランジスタ２、トランジスタ３のベースエミッタ間の電
圧がそれぞれほぼ同一になり、それぞれのエミッタ端子
において直流電圧に交流電圧信号が重畳した信号が低イ
ンピーダンスな信号として得られる。
【０００６】さらに、トランジスタ２、トランジスタ３
のそれぞれのエミッタ端子に結合コンデンサ８、結合コ
ンデンサ９のそれぞれの一方の端子が接続され、さらに
他方の端子は後段の差動増幅器１４の入力端子１５と１
６にそれぞれ接続され、そして差動増幅器１４の入力端
子１５と１６にバイアス電圧をそれぞれ供給するための
抵抗１０、１１、１２、１３がそれぞれ接続される。な
お、入力端子１５と１６のバイアス電圧は、ほぼ等しい
直流電圧に設定され、差動増幅器１４が安定的に増幅動
作できるように作用する。そして差動増幅器１４から差
動出力として端子１９と端子２０に出力が得られる。
のそれぞれのエミッタ端子に結合コンデンサ８、結合コ
ンデンサ９のそれぞれの一方の端子が接続され、さらに
他方の端子は後段の差動増幅器１４の入力端子１５と１
６にそれぞれ接続され、そして差動増幅器１４の入力端
子１５と１６にバイアス電圧をそれぞれ供給するための
抵抗１０、１１、１２、１３がそれぞれ接続される。な
お、入力端子１５と１６のバイアス電圧は、ほぼ等しい
直流電圧に設定され、差動増幅器１４が安定的に増幅動
作できるように作用する。そして差動増幅器１４から差
動出力として端子１９と端子２０に出力が得られる。
【０００７】ここで、差動増幅器１４の一例を図１４に
示す。図１４の（ａ）は図１３における差動増幅器１４
の部分を示しており、また、図１４の（ｂ）はその差動
増幅器１４の構成をさらに詳細に示したものである。図
１４の（ｂ）において、２１と２２は差動対を構成する
トランジスタで、それぞれのエミッタが共通に接続さ
れ、さらに２３の定電流源に接続されてバイアス電流が
供給される。差動対のトランジスタ２１と２２のそれぞ
れのコレクタは、このコレクタ部に寄生する容量の時定
数を小さく押さえるため、２３と２４のトランジスタの
エミッタに、それぞれ接続される。この２３と２４のト
ランジスタは、それぞれのベースを共通接続され直流電
源２５に接続される。差動対を構成するトランジスタ２
１と２２のそれぞれのコレクタに得られた差動電流信号
は２３と２４のトランジスタのそれぞれのエミッタから
コレクタを通り抜けて、負荷抵抗２６と２７に供給され
差動電圧信号に変換される。そして、差動電圧信号は、
トランジスタ２８と２９、定電流源３０と３１で構成さ
れる二つのエミッタフォロワ型増幅回路で低インピーダ
ンスに変換され、出力端子１９と２０に差動出力が得ら
れる。なお、３２は正極電源端子で３３は負極電源端子
である。
示す。図１４の（ａ）は図１３における差動増幅器１４
の部分を示しており、また、図１４の（ｂ）はその差動
増幅器１４の構成をさらに詳細に示したものである。図
１４の（ｂ）において、２１と２２は差動対を構成する
トランジスタで、それぞれのエミッタが共通に接続さ
れ、さらに２３の定電流源に接続されてバイアス電流が
供給される。差動対のトランジスタ２１と２２のそれぞ
れのコレクタは、このコレクタ部に寄生する容量の時定
数を小さく押さえるため、２３と２４のトランジスタの
エミッタに、それぞれ接続される。この２３と２４のト
ランジスタは、それぞれのベースを共通接続され直流電
源２５に接続される。差動対を構成するトランジスタ２
１と２２のそれぞれのコレクタに得られた差動電流信号
は２３と２４のトランジスタのそれぞれのエミッタから
コレクタを通り抜けて、負荷抵抗２６と２７に供給され
差動電圧信号に変換される。そして、差動電圧信号は、
トランジスタ２８と２９、定電流源３０と３１で構成さ
れる二つのエミッタフォロワ型増幅回路で低インピーダ
ンスに変換され、出力端子１９と２０に差動出力が得ら
れる。なお、３２は正極電源端子で３３は負極電源端子
である。
【０００８】
【発明が解決しようとする課題】従来の差動増幅回路は
以上のように構成されているので、２端子の信号源１に
対して、二つの異なる直流電圧に重畳した交流電圧信号
を２個の結合コンデンサ８と９を用いて、交流電圧信号
分だけを取り出して、１０と１１、１２と１３、の二組
の抵抗分割回路から新たに作り出した独立した二つのほ
ぼ等しい直流電圧に重畳させて、ほぼ等しい直流電圧に
交流電圧信号を重畳させた二つの電圧信号を得るように
してから後段の差動増幅器１４の二つの入力端子１５と
１６に接続し、差動増幅させて二つの差動出力を取り出
す回路構成を取っていたので、２個の結合コンデンサ８
と９が必要であった。
以上のように構成されているので、２端子の信号源１に
対して、二つの異なる直流電圧に重畳した交流電圧信号
を２個の結合コンデンサ８と９を用いて、交流電圧信号
分だけを取り出して、１０と１１、１２と１３、の二組
の抵抗分割回路から新たに作り出した独立した二つのほ
ぼ等しい直流電圧に重畳させて、ほぼ等しい直流電圧に
交流電圧信号を重畳させた二つの電圧信号を得るように
してから後段の差動増幅器１４の二つの入力端子１５と
１６に接続し、差動増幅させて二つの差動出力を取り出
す回路構成を取っていたので、２個の結合コンデンサ８
と９が必要であった。
【０００９】例えば１ＭＨｚ以上の高周波信号を増幅す
るような場合、半導体チップに２個のコンデンサを内蔵
させることも実施されているが、コンデンサを半導体集
積回路として構成するため、仮に内蔵の容量値が０．０
０１ｕＦと仮定しても、０．５７ｍｍ角の正方形の面積
を必要とするので、これが２個であるから０．８１ｍｍ
角の正方形の面積と計算できる。この０．８１ｍｍ角と
いう面積は、半導体チップ上においては巨大な面積で、
半導体チップが非常に大きなものとなり、従って半導体
集積回路の製造原価が高額になる原因の一つになってい
た。また、実際はコンデンサの損失角（ｔａｎδ）を下
げるパターンレイアウトにする必要があるので、上記の
０．８１ｍｍ角よりさらに大きなチップ面積が必要にな
りさらに問題であった。
るような場合、半導体チップに２個のコンデンサを内蔵
させることも実施されているが、コンデンサを半導体集
積回路として構成するため、仮に内蔵の容量値が０．０
０１ｕＦと仮定しても、０．５７ｍｍ角の正方形の面積
を必要とするので、これが２個であるから０．８１ｍｍ
角の正方形の面積と計算できる。この０．８１ｍｍ角と
いう面積は、半導体チップ上においては巨大な面積で、
半導体チップが非常に大きなものとなり、従って半導体
集積回路の製造原価が高額になる原因の一つになってい
た。また、実際はコンデンサの損失角（ｔａｎδ）を下
げるパターンレイアウトにする必要があるので、上記の
０．８１ｍｍ角よりさらに大きなチップ面積が必要にな
りさらに問題であった。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、２個の結合コンデンサを使用し
ないで差動増幅回路を構成することを目的とする。つま
り、半導体集積回路に２個の結合コンデンサを内蔵して
いた分のチップ面積を減らすことができ、特に、内蔵の
２個の結合コンデンサに寄生する不要な寄生素子（容
量、直列抵抗）の影響を取り去ることができるので、高
周波数特性の改善ができる。従って、半導体集積回路や
応用システムを構成した時、特性の改善と製造原価の低
減をともに達成することができる。
ためになされたもので、２個の結合コンデンサを使用し
ないで差動増幅回路を構成することを目的とする。つま
り、半導体集積回路に２個の結合コンデンサを内蔵して
いた分のチップ面積を減らすことができ、特に、内蔵の
２個の結合コンデンサに寄生する不要な寄生素子（容
量、直列抵抗）の影響を取り去ることができるので、高
周波数特性の改善ができる。従って、半導体集積回路や
応用システムを構成した時、特性の改善と製造原価の低
減をともに達成することができる。
【００１１】
【課題を解決するための手段】この発明に係る差動増幅
回路は、直流電圧に交流電圧信号が重畳している信号を
取り扱う差動増幅回路において、信号源の各々の端子が
それぞれ一方の入力端子に接続された第１の差動増幅器
および第２の差動増幅器と、第１の差動増幅器の出力端
子および第２の差動増幅器の出力端子がそれぞれ入力端
子に接続された第３の差動増幅器とを備えたものであ
る。
回路は、直流電圧に交流電圧信号が重畳している信号を
取り扱う差動増幅回路において、信号源の各々の端子が
それぞれ一方の入力端子に接続された第１の差動増幅器
および第２の差動増幅器と、第１の差動増幅器の出力端
子および第２の差動増幅器の出力端子がそれぞれ入力端
子に接続された第３の差動増幅器とを備えたものであ
る。
【００１２】また、この発明に係る差動増幅回路は、第
１の差動増幅器の他方の入力端子および第２の差動増幅
器の他方の入力端子は、各々の一方の入力端子に流れる
電流の平均値とほぼ等しい電流が流れるように設定され
たものである。
１の差動増幅器の他方の入力端子および第２の差動増幅
器の他方の入力端子は、各々の一方の入力端子に流れる
電流の平均値とほぼ等しい電流が流れるように設定され
たものである。
【００１３】また、この発明に係る差動増幅回路は、第
１の差動増幅器の他方の入力端子および第２の差動増幅
器の他方の入力端子は、各々の一方の入力端子の電圧の
平均値とほぼ等しい電圧が発生するように設定されたも
のである。
１の差動増幅器の他方の入力端子および第２の差動増幅
器の他方の入力端子は、各々の一方の入力端子の電圧の
平均値とほぼ等しい電圧が発生するように設定されたも
のである。
【００１４】また、この発明に係る差動増幅回路は、第
１の差動増幅器の出力端子および第２の差動増幅器の出
力端子は、各々の電流信号で出力されるようにしたもの
である。
１の差動増幅器の出力端子および第２の差動増幅器の出
力端子は、各々の電流信号で出力されるようにしたもの
である。
【００１５】また、この発明に係る差動増幅回路は、第
１の差動増幅器の出力端子および第２の差動増幅器の出
力端子は、負荷回路により電圧信号に変換された信号が
出力されるようにしたものである。
１の差動増幅器の出力端子および第２の差動増幅器の出
力端子は、負荷回路により電圧信号に変換された信号が
出力されるようにしたものである。
【００１６】また、この発明に係る差動増幅回路は、第
１の差動増幅器を複数設け、さらに第２の差動増幅器を
複数設け、複数の第１の差動増幅器のうちの一つと、複
数の第２の差動増幅器のうちの一つを選択する選択手段
を設けたものである。
１の差動増幅器を複数設け、さらに第２の差動増幅器を
複数設け、複数の第１の差動増幅器のうちの一つと、複
数の第２の差動増幅器のうちの一つを選択する選択手段
を設けたものである。
【００１７】また、この発明に係る差動増幅回路は、第
１の差動増幅器および前記第２の差動増幅器の構成にお
いて、エミッタを共通接続されさらに第１の定電流源の
一端に接続された一対のトランジスタの各々のベース
に、一方の入力端子および他方の入力端子が接続され、
該他方の入力端子は一端を第１の電圧源に接続された第
２の定電流源の他端に接続され、さらにコンデンサの一
端に接続され、さらに前記一対のトランジスタの内他方
の入力端子がベースに接続されたトランジスタのコレク
タと抵抗を接続し、かつ該コレクタより出力を取り出し
たものである。
１の差動増幅器および前記第２の差動増幅器の構成にお
いて、エミッタを共通接続されさらに第１の定電流源の
一端に接続された一対のトランジスタの各々のベース
に、一方の入力端子および他方の入力端子が接続され、
該他方の入力端子は一端を第１の電圧源に接続された第
２の定電流源の他端に接続され、さらにコンデンサの一
端に接続され、さらに前記一対のトランジスタの内他方
の入力端子がベースに接続されたトランジスタのコレク
タと抵抗を接続し、かつ該コレクタより出力を取り出し
たものである。
【００１８】また、この発明に係る差動増幅回路は、第
１の差動増幅器および第２の差動増幅器の構成におい
て、エミッタを共通接続されさらに定電流源の一端に接
続された一対のトランジスタの各々のベースに、一方の
入力端子および他方の入力端子が接続され、該他方の入
力端子は第３の電圧源に接続され、他方の入力端子がベ
ースに接続されたトランジスタのコレクタより出力を取
り出し、かつ一端を第１の電圧源に接続された抵抗の他
端に接続されたものである。
１の差動増幅器および第２の差動増幅器の構成におい
て、エミッタを共通接続されさらに定電流源の一端に接
続された一対のトランジスタの各々のベースに、一方の
入力端子および他方の入力端子が接続され、該他方の入
力端子は第３の電圧源に接続され、他方の入力端子がベ
ースに接続されたトランジスタのコレクタより出力を取
り出し、かつ一端を第１の電圧源に接続された抵抗の他
端に接続されたものである。
【００１９】また、この発明に係る差動増幅回路は、第
１の定電流源はミラー回路により第２の定電流源と連動
しているものである。
１の定電流源はミラー回路により第２の定電流源と連動
しているものである。
【００２０】また、この発明に係る差動増幅回路は、第
３の電圧源は一方の入力端子から電圧を取り出して、積
分回路により電圧を作り出したものである。
３の電圧源は一方の入力端子から電圧を取り出して、積
分回路により電圧を作り出したものである。
【００２１】また、この発明に係る差動増幅回路は、第
３の電圧源は一方の入力端子から電圧を取り出して、積
分回路および演算増幅回路により電圧を作り出したもの
である。
３の電圧源は一方の入力端子から電圧を取り出して、積
分回路および演算増幅回路により電圧を作り出したもの
である。
【００２２】また、この発明に係る差動増幅回路は、第
１の差動増幅器の出力端子および第２の差動増幅器の出
力端子の出力値により、各々の他方の入力端子に流れる
電流値を調整することができるように構成したものであ
る。
１の差動増幅器の出力端子および第２の差動増幅器の出
力端子の出力値により、各々の他方の入力端子に流れる
電流値を調整することができるように構成したものであ
る。
【００２３】また、この発明に係る差動増幅回路は、第
１の差動増幅器の出力端子および第２の差動増幅器の出
力端子の出力値により、各々の他方の入力端子に発生す
る電圧値を調整することができるように構成したもので
ある。
１の差動増幅器の出力端子および第２の差動増幅器の出
力端子の出力値により、各々の他方の入力端子に発生す
る電圧値を調整することができるように構成したもので
ある。
【００２４】また、この発明に係る差動増幅回路は、信
号源は、一つの端子が基準の電位に設定された３端子素
子であるものである。
号源は、一つの端子が基準の電位に設定された３端子素
子であるものである。
【００２５】また、この発明に係る差動増幅回路は、信
号源は磁気抵抗素子であるものである。
号源は磁気抵抗素子であるものである。
【００２６】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図によって説明する。図１において１は
直流電圧源に交流電圧信号が重畳した信号源で、２と４
１は第１の差動増幅器１４−２の差動対を構成するトラ
ンジスタで、３と４２は第２の差動増幅器１４−３の差
動対を構成するトランジスタであり、これら二つの差動
増幅器は、ほぼ同一の特性のもので構成する。そして４
と５は、第１の差動増幅器１４−２の差動対と第２の差
動増幅器１４−３の差動対に、ほぼ同一の電流を供給す
るための、それぞれの定電流源で、６はトランジスタ２
と３のそれぞれのベースに電流を供給するための抵抗
で、かつ７の抵抗と共に信号源１の電位を決めるための
ものである。そして、４３と４３−１はトランジスタ２
のベースに流れる電流の平均値とほぼ等しい電流が流れ
るように設定した第１の電流源を構成し、トランジスタ
４１のベース電流を供給するそして、４４と４４−１は
トランジスタ２のベースに流れる電流の平均値とほぼ等
しい電流が流れるように設定した第２の電流源を構成
し、トランジスタ４２のベース電流を供給する。ここ
で、４３−１と４４−１はそれぞれコンデンサで電荷を
蓄積してベース電流が信号の変化に応じて変化できるよ
うにする。４５はトランジスタ４１の第１の負荷抵抗
で、４６はトランジスタ４２の第２の負荷抵抗であり、
この抵抗４５と４６は、ほぼ同一の特性のもので構成す
る。そして、トランジスタ４１のコレクタと抵抗４５の
接続点から電圧信号を取り出し、端子１５を介して第３
の差動増幅器１４−１の一方の入力端子に接続する。同
様に、トランジスタ４２のコレクタと抵抗４６の接続点
から電圧信号を取り出し、端子１６を介して第３の差動
増幅器１４−１の他方の入力端子に接続する。ここで、
１９と２０は第３の差動増幅器１４−１の差動出力端子
で、増幅された交流電圧差動信号を得ることができる。
また、１７は第１の電圧源で本実施の形態においては正
極電源端子であり、さらに１８は第２の電圧源で本実施
の形態においては負極電源端子である。
実施の形態１を図によって説明する。図１において１は
直流電圧源に交流電圧信号が重畳した信号源で、２と４
１は第１の差動増幅器１４−２の差動対を構成するトラ
ンジスタで、３と４２は第２の差動増幅器１４−３の差
動対を構成するトランジスタであり、これら二つの差動
増幅器は、ほぼ同一の特性のもので構成する。そして４
と５は、第１の差動増幅器１４−２の差動対と第２の差
動増幅器１４−３の差動対に、ほぼ同一の電流を供給す
るための、それぞれの定電流源で、６はトランジスタ２
と３のそれぞれのベースに電流を供給するための抵抗
で、かつ７の抵抗と共に信号源１の電位を決めるための
ものである。そして、４３と４３−１はトランジスタ２
のベースに流れる電流の平均値とほぼ等しい電流が流れ
るように設定した第１の電流源を構成し、トランジスタ
４１のベース電流を供給するそして、４４と４４−１は
トランジスタ２のベースに流れる電流の平均値とほぼ等
しい電流が流れるように設定した第２の電流源を構成
し、トランジスタ４２のベース電流を供給する。ここ
で、４３−１と４４−１はそれぞれコンデンサで電荷を
蓄積してベース電流が信号の変化に応じて変化できるよ
うにする。４５はトランジスタ４１の第１の負荷抵抗
で、４６はトランジスタ４２の第２の負荷抵抗であり、
この抵抗４５と４６は、ほぼ同一の特性のもので構成す
る。そして、トランジスタ４１のコレクタと抵抗４５の
接続点から電圧信号を取り出し、端子１５を介して第３
の差動増幅器１４−１の一方の入力端子に接続する。同
様に、トランジスタ４２のコレクタと抵抗４６の接続点
から電圧信号を取り出し、端子１６を介して第３の差動
増幅器１４−１の他方の入力端子に接続する。ここで、
１９と２０は第３の差動増幅器１４−１の差動出力端子
で、増幅された交流電圧差動信号を得ることができる。
また、１７は第１の電圧源で本実施の形態においては正
極電源端子であり、さらに１８は第２の電圧源で本実施
の形態においては負極電源端子である。
【００２７】次に本実施の形態１の動作を説明する。信
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２、トラ
ンジスタ３のそれぞれのベースに供給するバイアス電流
を作り出す働きも兼ね備えている。トランジスタ２と４
１、定電流源４、電流源４３と４３−１、抵抗４５、で
第１の差動増幅器１４−２を構成し、トランジスタ３と
４２、定電流源５、電流源４４と４４−１、抵抗４６、
で第２の差動増幅器１４−３を構成している。ここで第
１の差動増幅器１４−２と第２の差動増幅器１４−３の
電気的特性は、ほぼ同一となるように構成する。そし
て、第１の差動増幅器１４−２と第２の差動増幅器１４
−３のそれぞれの出力端子を第３の差動増幅器１４−１
の入力端子１５と１６に接続し、出力端子１９と２０に
差動出力を得る。
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２、トラ
ンジスタ３のそれぞれのベースに供給するバイアス電流
を作り出す働きも兼ね備えている。トランジスタ２と４
１、定電流源４、電流源４３と４３−１、抵抗４５、で
第１の差動増幅器１４−２を構成し、トランジスタ３と
４２、定電流源５、電流源４４と４４−１、抵抗４６、
で第２の差動増幅器１４−３を構成している。ここで第
１の差動増幅器１４−２と第２の差動増幅器１４−３の
電気的特性は、ほぼ同一となるように構成する。そし
て、第１の差動増幅器１４−２と第２の差動増幅器１４
−３のそれぞれの出力端子を第３の差動増幅器１４−１
の入力端子１５と１６に接続し、出力端子１９と２０に
差動出力を得る。
【００２８】ここで、トランジスタ２、トランジスタ３
はエミッタフォロワ型増幅回路（コレクタ接地型増幅回
路）をそれぞれ構成しており、それぞれのベースに入力
された交流電圧信号はエミッタから出力として、低イン
ピーダンスに変換された交流電圧信号が得られる。そし
て、トランジスタ４１と４２はベース接地型増幅回路
（カスケード型増幅回路）をそれぞれ構成しており、そ
れぞれのエミッタに入力された交流電圧信号はコレクタ
から出力として、電圧から電流に変換された交流電流信
号が得られる。この二つの交流電流信号は、正極電源電
圧１７に共通に接続されたほぼ同一の抵抗値の二つの負
荷抵抗４５と４６にそれぞれ供給され、電流から電圧に
変換された二つの交流電圧信号が得られる。これらの交
流電圧信号は、同一の電圧に重畳された信号であり、こ
の二つの交流電圧信号を第３の差動増幅器１４−１の二
つの入力端子１５と１６に入力し、出力端子１９と２０
に差動出力を得る。
はエミッタフォロワ型増幅回路（コレクタ接地型増幅回
路）をそれぞれ構成しており、それぞれのベースに入力
された交流電圧信号はエミッタから出力として、低イン
ピーダンスに変換された交流電圧信号が得られる。そし
て、トランジスタ４１と４２はベース接地型増幅回路
（カスケード型増幅回路）をそれぞれ構成しており、そ
れぞれのエミッタに入力された交流電圧信号はコレクタ
から出力として、電圧から電流に変換された交流電流信
号が得られる。この二つの交流電流信号は、正極電源電
圧１７に共通に接続されたほぼ同一の抵抗値の二つの負
荷抵抗４５と４６にそれぞれ供給され、電流から電圧に
変換された二つの交流電圧信号が得られる。これらの交
流電圧信号は、同一の電圧に重畳された信号であり、こ
の二つの交流電圧信号を第３の差動増幅器１４−１の二
つの入力端子１５と１６に入力し、出力端子１９と２０
に差動出力を得る。
【００２９】ここで、重要なことは、トランジスタ４１
とトランジスタ４２のそれぞれのベースに流す電流の設
定である。第１の差動増幅器１４−２と第２の差動増幅
器１４−３を、それぞれ独立した差動増幅器として機能
させるため、トランジスタ２とトランジスタ３のそれぞ
れのベースに流れる電流の平均値の電流をそれぞれ作り
出し、トランジスタ４１とトランジスタ４２のそれぞれ
のベースに流すようにする。ここで、第１電流源を構成
するコンデンサ４３−１および第２電流源を構成するコ
ンデンサ４４−１は、トランジスタ４１およびトランジ
スタ４２のそれぞれのベース電流の変化分だけを供給で
きる電荷を蓄積すればよいから、非常に小さな値の容量
でよく、例えばベース電流１００ｕＡの変化分を１ＭＨ
ｚで１０ｕＡに仮定すると、容量は約３ｐＦで済ますこ
とができる。この３ｐＦのチップ占有面積は０．０３２
ｍｍ角の正方形で、２個が必要であるから０．０４５ｍ
ｍ角の正方形となり、この大きさは、従来の結合コンデ
ンサ２個のチップ占有面積の０．８１ｍｍ角の正方形と
比較して、かなり小さいチップ占有面積である。従っ
て、本実施の形態によれば、半導体集積回路で製造した
差動増幅回路において、２個の結合コンデンサに信号を
通さないで、配線の直結で信号を通す回路にできるの
で、回路設計上の自由度が大幅に改善できる効果があ
る。さらに、半導体集積回路に２個の結合コンデンサを
内蔵していた分のチップ面積を減らすことができ、特
に、従来と比較して、内蔵の２個の結合コンデンサに寄
生する不要な寄生容量の影響を取り去ることができるの
で、高周波数特性の改善ができ、半導体集積回路の製造
原価を下げることができる。
とトランジスタ４２のそれぞれのベースに流す電流の設
定である。第１の差動増幅器１４−２と第２の差動増幅
器１４−３を、それぞれ独立した差動増幅器として機能
させるため、トランジスタ２とトランジスタ３のそれぞ
れのベースに流れる電流の平均値の電流をそれぞれ作り
出し、トランジスタ４１とトランジスタ４２のそれぞれ
のベースに流すようにする。ここで、第１電流源を構成
するコンデンサ４３−１および第２電流源を構成するコ
ンデンサ４４−１は、トランジスタ４１およびトランジ
スタ４２のそれぞれのベース電流の変化分だけを供給で
きる電荷を蓄積すればよいから、非常に小さな値の容量
でよく、例えばベース電流１００ｕＡの変化分を１ＭＨ
ｚで１０ｕＡに仮定すると、容量は約３ｐＦで済ますこ
とができる。この３ｐＦのチップ占有面積は０．０３２
ｍｍ角の正方形で、２個が必要であるから０．０４５ｍ
ｍ角の正方形となり、この大きさは、従来の結合コンデ
ンサ２個のチップ占有面積の０．８１ｍｍ角の正方形と
比較して、かなり小さいチップ占有面積である。従っ
て、本実施の形態によれば、半導体集積回路で製造した
差動増幅回路において、２個の結合コンデンサに信号を
通さないで、配線の直結で信号を通す回路にできるの
で、回路設計上の自由度が大幅に改善できる効果があ
る。さらに、半導体集積回路に２個の結合コンデンサを
内蔵していた分のチップ面積を減らすことができ、特
に、従来と比較して、内蔵の２個の結合コンデンサに寄
生する不要な寄生容量の影響を取り去ることができるの
で、高周波数特性の改善ができ、半導体集積回路の製造
原価を下げることができる。
【００３０】ここで、トランジスタ２とトランジスタ３
のそれぞれのベースに流れる電流の平均値の電流は、い
ろいろな方法で作り出すことができるが、基本的な考え
方として、大きく３通りの方法があり、以下にそれらの
方法をまとめて示す。第１の方法は、第１の差動増幅器
１４−２の定電流源４の動作状態に連動させ、さらに第
２の差動増幅器１４−３の定電流源５の動作状態に連動
させ、それぞれの定電流源の連動で、それぞれのバイア
ス電流またはバイアス電圧を作り出す方法である。第２
の方法は、第１の差動増幅器１４−２のトランジスタ２
の動作状態を検出し、さらに第２の差動増幅器１４−３
のトランジスタ３の動作状態を検出し、それぞれのトラ
ンジスタの動作状態の検出結果からそれぞれのバイアス
電流またはバイアス電圧を作り出す方法である。第３の
方法は、第１の差動増幅器１４−２の出力をモニター
し、さらに第２の差動増幅器１４−３の出力をモニター
し、それぞれの出力の状態を検出して、それぞれのバイ
アス電流またはバイアス電圧を作り出す方法である。こ
れらの具体的な説明は各実施の形態の中で詳しく述べ
る。なお、図１の実施の形態では、前記３通りの方法の
内、第１の方法の一例に該当する。
のそれぞれのベースに流れる電流の平均値の電流は、い
ろいろな方法で作り出すことができるが、基本的な考え
方として、大きく３通りの方法があり、以下にそれらの
方法をまとめて示す。第１の方法は、第１の差動増幅器
１４−２の定電流源４の動作状態に連動させ、さらに第
２の差動増幅器１４−３の定電流源５の動作状態に連動
させ、それぞれの定電流源の連動で、それぞれのバイア
ス電流またはバイアス電圧を作り出す方法である。第２
の方法は、第１の差動増幅器１４−２のトランジスタ２
の動作状態を検出し、さらに第２の差動増幅器１４−３
のトランジスタ３の動作状態を検出し、それぞれのトラ
ンジスタの動作状態の検出結果からそれぞれのバイアス
電流またはバイアス電圧を作り出す方法である。第３の
方法は、第１の差動増幅器１４−２の出力をモニター
し、さらに第２の差動増幅器１４−３の出力をモニター
し、それぞれの出力の状態を検出して、それぞれのバイ
アス電流またはバイアス電圧を作り出す方法である。こ
れらの具体的な説明は各実施の形態の中で詳しく述べ
る。なお、図１の実施の形態では、前記３通りの方法の
内、第１の方法の一例に該当する。
【００３１】また、図１においては、負荷回路として負
荷抵抗４５または４６によりそれぞれ構成されている
が、これをそれぞれカレントミラー回路で構成し、さら
に第３の差動増幅器１４−１を電流入力差動型に構成し
ても同様の効果が得られる。
荷抵抗４５または４６によりそれぞれ構成されている
が、これをそれぞれカレントミラー回路で構成し、さら
に第３の差動増幅器１４−１を電流入力差動型に構成し
ても同様の効果が得られる。
【００３２】実施の形態２．以下、この発明の実施の形
態２を図によって説明する。図２において１は直流電圧
源に交流電圧信号が重畳した信号源で、２と４１は第１
の差動増幅器１４−４の差動対を構成するトランジスタ
で、３と４２は第２の差動増幅器１４−５の差動対を構
成するトランジスタである。そして４と５は、第１の差
動増幅器１４−４の差動対と第２の差動増幅器１４−５
の差動対に、ほぼ同一の電流を供給するための、それぞ
れの定電流源で、６はトランジスタ２と３のそれぞれの
ベースに電流を供給するための抵抗で、かつ７の抵抗と
共に信号源１の電位を決めるためのものである。そし
て、４７はトランジスタ２のベースの電圧の平均値とほ
ぼ等しい電圧を出すように設定した第３電圧源であり、
トランジスタ４１のベースに電圧を供給する。同様に、
４８はトランジスタ３のベースの電圧の平均値とほぼ等
しい電圧を出すように設定した第４電圧源であり、トラ
ンジスタ４２のベースに電圧を供給する。４５はトラン
ジスタ４１の第１の負荷抵抗で、４６はトランジスタ４
２の第２の負荷抵抗であり、この抵抗４５と４６は、ほ
ぼ同一の特性のもので構成する。そして、トランジスタ
４１のコレクタと抵抗４５の接続点から電圧信号を取り
出し、端子１５を介して第３の差動増幅器１４−１の一
方の入力端子に接続する。同様に、トランジスタ４２の
コレクタと抵抗４６の接続点から電圧信号を取り出し、
端子１６を介して第３の差動増幅器１４−１の他方の入
力端子に接続する。ここで、１９と２０は第３の差動増
幅器１４−１の差動出力端子で、増幅された交流電圧差
動信号を得ることができる。また、１７は第１の電圧源
で本実施の形態においては正極電源端子であり、１８は
第２の電圧源で本実施の形態においては負極電源端子で
ある。
態２を図によって説明する。図２において１は直流電圧
源に交流電圧信号が重畳した信号源で、２と４１は第１
の差動増幅器１４−４の差動対を構成するトランジスタ
で、３と４２は第２の差動増幅器１４−５の差動対を構
成するトランジスタである。そして４と５は、第１の差
動増幅器１４−４の差動対と第２の差動増幅器１４−５
の差動対に、ほぼ同一の電流を供給するための、それぞ
れの定電流源で、６はトランジスタ２と３のそれぞれの
ベースに電流を供給するための抵抗で、かつ７の抵抗と
共に信号源１の電位を決めるためのものである。そし
て、４７はトランジスタ２のベースの電圧の平均値とほ
ぼ等しい電圧を出すように設定した第３電圧源であり、
トランジスタ４１のベースに電圧を供給する。同様に、
４８はトランジスタ３のベースの電圧の平均値とほぼ等
しい電圧を出すように設定した第４電圧源であり、トラ
ンジスタ４２のベースに電圧を供給する。４５はトラン
ジスタ４１の第１の負荷抵抗で、４６はトランジスタ４
２の第２の負荷抵抗であり、この抵抗４５と４６は、ほ
ぼ同一の特性のもので構成する。そして、トランジスタ
４１のコレクタと抵抗４５の接続点から電圧信号を取り
出し、端子１５を介して第３の差動増幅器１４−１の一
方の入力端子に接続する。同様に、トランジスタ４２の
コレクタと抵抗４６の接続点から電圧信号を取り出し、
端子１６を介して第３の差動増幅器１４−１の他方の入
力端子に接続する。ここで、１９と２０は第３の差動増
幅器１４−１の差動出力端子で、増幅された交流電圧差
動信号を得ることができる。また、１７は第１の電圧源
で本実施の形態においては正極電源端子であり、１８は
第２の電圧源で本実施の形態においては負極電源端子で
ある。
【００３３】次に本実施の形態２の動作を説明する。信
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２と３の
それぞれのベースに供給するバイアス電流を作り出す働
きも兼ね備えている。トランジスタ２と４１、定電流源
４、第３の電圧源４７、抵抗４５、で第１の差動増幅器
１４−４を構成し、トランジスタ３と４２、定電流源
５、第４の電圧源４８、抵抗４６で第２の差動増幅器１
４−５を構成している。ここで第１の差動増幅器１４−
４と第２の差動増幅器１４−５の電気的特性は、ほぼ同
一となるように構成する。そして、第１の差動増幅器１
４−４と第２の差動増幅器１４−５のそれぞれの出力端
子を第３の差動増幅器１４−１の入力端子１５と１６に
接続し、出力端子１９と２０に差動出力を得る。
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２と３の
それぞれのベースに供給するバイアス電流を作り出す働
きも兼ね備えている。トランジスタ２と４１、定電流源
４、第３の電圧源４７、抵抗４５、で第１の差動増幅器
１４−４を構成し、トランジスタ３と４２、定電流源
５、第４の電圧源４８、抵抗４６で第２の差動増幅器１
４−５を構成している。ここで第１の差動増幅器１４−
４と第２の差動増幅器１４−５の電気的特性は、ほぼ同
一となるように構成する。そして、第１の差動増幅器１
４−４と第２の差動増幅器１４−５のそれぞれの出力端
子を第３の差動増幅器１４−１の入力端子１５と１６に
接続し、出力端子１９と２０に差動出力を得る。
【００３４】ここで、トランジスタ２と３はエミッタフ
ォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞ
れ構成しており、それぞれのベースに入力された交流電
圧信号はエミッタから出力として、低インピーダンスに
変換された交流電圧信号が得られる。そして、トランジ
スタ４１と４２はベース接地型増幅回路（カスケード型
増幅回路）をそれぞれ構成しており、それぞれのエミッ
タに入力された交流電圧信号はコレクタから出力とし
て、電圧から電流に変換された交流電流信号が得られ
る。この二つの交流電流信号は、正極電源電圧１７に共
通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５
と４６にそれぞれ供給され、電流から電圧に変換された
二つの交流電圧信号が得られる。この交流電圧信号は、
同一の電圧に重畳された信号であり、この二つの交流電
圧信号を第３の差動増幅器１４−１の二つの入力端子１
５と１６に入力し、出力端子１９と２０に差動出力を得
る。
ォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞ
れ構成しており、それぞれのベースに入力された交流電
圧信号はエミッタから出力として、低インピーダンスに
変換された交流電圧信号が得られる。そして、トランジ
スタ４１と４２はベース接地型増幅回路（カスケード型
増幅回路）をそれぞれ構成しており、それぞれのエミッ
タに入力された交流電圧信号はコレクタから出力とし
て、電圧から電流に変換された交流電流信号が得られ
る。この二つの交流電流信号は、正極電源電圧１７に共
通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５
と４６にそれぞれ供給され、電流から電圧に変換された
二つの交流電圧信号が得られる。この交流電圧信号は、
同一の電圧に重畳された信号であり、この二つの交流電
圧信号を第３の差動増幅器１４−１の二つの入力端子１
５と１６に入力し、出力端子１９と２０に差動出力を得
る。
【００３５】ここで、重要なことは、トランジスタ４１
とトランジスタ４２のそれぞれのベースに印加する電圧
の設定である。第１の差動増幅器１４−４と第２の差動
増幅器１４−５がそれぞれ独立した差動増幅器として機
能させるため、トランジスタ２とトランジスタ３のそれ
ぞれのベースの電圧の平均値の電圧をそれぞれ作り出
し、トランジスタ４１とトランジスタ４２のそれぞれの
ベースに印加する。これは前記記載の３通りの方法すべ
てを適用することができる。最も簡単な方法の一例とし
て、前記記載の３通りの方法の内、第３の方法で実施し
た場合をここで以下に説明する。
とトランジスタ４２のそれぞれのベースに印加する電圧
の設定である。第１の差動増幅器１４−４と第２の差動
増幅器１４−５がそれぞれ独立した差動増幅器として機
能させるため、トランジスタ２とトランジスタ３のそれ
ぞれのベースの電圧の平均値の電圧をそれぞれ作り出
し、トランジスタ４１とトランジスタ４２のそれぞれの
ベースに印加する。これは前記記載の３通りの方法すべ
てを適用することができる。最も簡単な方法の一例とし
て、前記記載の３通りの方法の内、第３の方法で実施し
た場合をここで以下に説明する。
【００３６】第１の差動増幅器１４−４の出力をモニタ
ーするため、第３の差動増幅器１４−１の一方の入力端
子１５にオシロスコープのプローバを接続して波形状態
を観測しながら、第３の電圧源４７の電圧を調整して、
最良の直線性の良い波形が観測される状態で、第３の電
圧源４７の電圧を設定する。同様に、第２の差動増幅器
１４−５の出力をモニターするため、第３の差動増幅器
１４−１の他方の入力端子１６にオシロスコープのプロ
ーバを接続して波形状態を観測しながら、第４の電圧源
４８の電圧を調整して、最良の直線性の良い波形が観測
される状態で、第４の電圧源４８の電圧を設定する。こ
のようにして、調整用の回路を半導体集積回路に内蔵さ
せれば、結果として、トランジスタ２のベースの電圧の
平均値とほぼ等しい電圧を出すように第３の電圧源４７
が設定され、同様に、トランジスタ３のベースの電圧の
平均値とほぼ等しい電圧を出すように第４の電圧源４８
が設定される。なお、この調整用の回路として、メモリ
回路とデジタルアナログ変換回路を内蔵させて構成した
り、単に抵抗回路網のアルミ配線をレーザー光線で切断
する方法等、種々の方法がある。
ーするため、第３の差動増幅器１４−１の一方の入力端
子１５にオシロスコープのプローバを接続して波形状態
を観測しながら、第３の電圧源４７の電圧を調整して、
最良の直線性の良い波形が観測される状態で、第３の電
圧源４７の電圧を設定する。同様に、第２の差動増幅器
１４−５の出力をモニターするため、第３の差動増幅器
１４−１の他方の入力端子１６にオシロスコープのプロ
ーバを接続して波形状態を観測しながら、第４の電圧源
４８の電圧を調整して、最良の直線性の良い波形が観測
される状態で、第４の電圧源４８の電圧を設定する。こ
のようにして、調整用の回路を半導体集積回路に内蔵さ
せれば、結果として、トランジスタ２のベースの電圧の
平均値とほぼ等しい電圧を出すように第３の電圧源４７
が設定され、同様に、トランジスタ３のベースの電圧の
平均値とほぼ等しい電圧を出すように第４の電圧源４８
が設定される。なお、この調整用の回路として、メモリ
回路とデジタルアナログ変換回路を内蔵させて構成した
り、単に抵抗回路網のアルミ配線をレーザー光線で切断
する方法等、種々の方法がある。
【００３７】このように図２による実施の形態では、従
来必要であった２個の結合コンデンサを使用しないの
で、従来と比較して、結合コンデンサ２個のチップ占有
面積０．８１ｍｍ角の正方形の分は、小さくしたチップ
面積で製造できる。つまり、本実施の形態によれば、半
導体集積回路で製造した差動増幅回路において、２個の
結合コンデンサに信号を通さないで、配線の直結で信号
を通す回路にできるので、結合コンデンサによる寄生容
量や寄生直列抵抗等について配慮する必要がなく、回路
設計上の自由度が大幅に改善できる効果がある。特に、
従来と比較して、内蔵の２個の結合コンデンサに寄生す
る不要な寄生容量の影響を取り去ることができるので、
高周波数特性の改善ができ、かつチップ面積を小さくす
ることにより半導体集積回路の製造原価を下げることが
できる。
来必要であった２個の結合コンデンサを使用しないの
で、従来と比較して、結合コンデンサ２個のチップ占有
面積０．８１ｍｍ角の正方形の分は、小さくしたチップ
面積で製造できる。つまり、本実施の形態によれば、半
導体集積回路で製造した差動増幅回路において、２個の
結合コンデンサに信号を通さないで、配線の直結で信号
を通す回路にできるので、結合コンデンサによる寄生容
量や寄生直列抵抗等について配慮する必要がなく、回路
設計上の自由度が大幅に改善できる効果がある。特に、
従来と比較して、内蔵の２個の結合コンデンサに寄生す
る不要な寄生容量の影響を取り去ることができるので、
高周波数特性の改善ができ、かつチップ面積を小さくす
ることにより半導体集積回路の製造原価を下げることが
できる。
【００３８】実施の形態３．以下、この発明の実施の形
態３を図によって説明する。図３において１は直流電圧
源に交流電圧信号が重畳した信号源で、２と４１は第１
の差動増幅器１４−６の差動対を構成するトランジスタ
で、３と４２は第２の差動増幅器１４−７の差動対を構
成するトランジスタである。そして、５１と５３、５６
と５７、は第１の差動増幅器１４−６の差動対と第２の
差動増幅器１４−７の差動対に、ほぼ同一の電流を供給
するための、それぞれの定電流源を構成するトランジス
タと抵抗で、また６はトランジスタ２と３のそれぞれの
ベースに電流を供給するための抵抗で、かつ７の抵抗と
共に信号源１の電位を決めるためのものである。そし
て、６２と４３−１はトランジスタ２のベースに流れる
電流の平均値とほぼ等しい電流が流れるように設定した
第１の電流源を構成するトランジスタとコンデンサであ
り、トランジスタ４１のベース電流を供給する。同様
に、６４と４４−１はトランジスタ３のベースに流れる
電流の平均値とほぼ等しい電流が流れるように設定した
第２の電流源を構成するトランジスタであり、トランジ
スタ４２のベース電流を供給する。４５はトランジスタ
４１の第１の負荷抵抗で、４６はトランジスタ４２の第
２の負荷抵抗であり、この抵抗４５と４６は、ほぼ同一
の特性のもので構成する。そして、トランジスタ４１の
コレクタと抵抗４５の接続点から電圧信号を取り出し、
端子１５を介して第３の差動増幅器１４−１の一方の入
力端子に接続する。同様に、トランジスタ４２のコレク
タと抵抗４６の接続点から電圧信号を取り出し、端子１
６を介して第３の差動増幅器１４−１の他方の入力端子
に接続する。ここで、１９と２０は第３の差動増幅器１
４−１の差動出力端子で、増幅された交流電圧差動信号
を得ることができる。また、１７は第１の電圧源で本実
施の形態においては正極電源端子であり、１８は第２の
電圧源で本実施の形態においては負極電源端子である。
態３を図によって説明する。図３において１は直流電圧
源に交流電圧信号が重畳した信号源で、２と４１は第１
の差動増幅器１４−６の差動対を構成するトランジスタ
で、３と４２は第２の差動増幅器１４−７の差動対を構
成するトランジスタである。そして、５１と５３、５６
と５７、は第１の差動増幅器１４−６の差動対と第２の
差動増幅器１４−７の差動対に、ほぼ同一の電流を供給
するための、それぞれの定電流源を構成するトランジス
タと抵抗で、また６はトランジスタ２と３のそれぞれの
ベースに電流を供給するための抵抗で、かつ７の抵抗と
共に信号源１の電位を決めるためのものである。そし
て、６２と４３−１はトランジスタ２のベースに流れる
電流の平均値とほぼ等しい電流が流れるように設定した
第１の電流源を構成するトランジスタとコンデンサであ
り、トランジスタ４１のベース電流を供給する。同様
に、６４と４４−１はトランジスタ３のベースに流れる
電流の平均値とほぼ等しい電流が流れるように設定した
第２の電流源を構成するトランジスタであり、トランジ
スタ４２のベース電流を供給する。４５はトランジスタ
４１の第１の負荷抵抗で、４６はトランジスタ４２の第
２の負荷抵抗であり、この抵抗４５と４６は、ほぼ同一
の特性のもので構成する。そして、トランジスタ４１の
コレクタと抵抗４５の接続点から電圧信号を取り出し、
端子１５を介して第３の差動増幅器１４−１の一方の入
力端子に接続する。同様に、トランジスタ４２のコレク
タと抵抗４６の接続点から電圧信号を取り出し、端子１
６を介して第３の差動増幅器１４−１の他方の入力端子
に接続する。ここで、１９と２０は第３の差動増幅器１
４−１の差動出力端子で、増幅された交流電圧差動信号
を得ることができる。また、１７は第１の電圧源で本実
施の形態においては正極電源端子であり、１８は第２の
電圧源で本実施の形態においては負極電源端子である。
【００３９】ここで、第１の電流源の構成について、以
下に説明する。４９の抵抗と５０のトランジスタと５２
の抵抗によって、トランジスタ５０のベースに基準電圧
を作り出す。次に、トランジスタ５１と抵抗５３で構成
される定電流源を作るため、トランジスタ５０のベース
とトランジスタ５１のベースを接続してカレントミラー
回路を構成する。同様に、トランジスタ５６と抵抗５７
で構成される定電流源を作るため、トランジスタ５０の
ベースとトランジスタ５６のベースを接続してカレント
ミラー回路を構成する。さらに、５４のトランジスタと
５５の抵抗によって、定電流源を作るため、トランジス
タ５０のベースとトランジスタ５４のベースを接続して
カレントミラー回路を構成する。そしてトランジスタ５
４のコレクタを、５８と５９のトランジスタの並列接続
のエミッタに接続して定電流を供給し、トランジスタ５
８と５９のベースにトランジスタ２個のβ（トランジス
タの直流増幅率）分の１の電流を作り、６０と６１と６
３のトランジスタに供給して、トランジスタ６０と６１
のベースに基準電圧を作り出す。ここで、トランジスタ
６０と６１のベースと、コンデンサ４３−１と第１の電
流源を構成するトランジスタ６２、コンデンサ４４−１
と第２の電流源を構成するトランジスタ６４、のベース
にそれぞれ接続して、トランジスタ２のベースに流れる
電流の平均値の電流とトランジスタ３のベースに流れる
電流の平均値の電流を、それぞれ作り出して、トランジ
スタ４１のベースとトランジスタ４２のベースに、それ
ぞれ供給して、第１の差動増幅器１４−６と第２の差動
増幅器１４−７を安定に動作させることができる。なお
これは前記説明したところの、トランジスタ２とトラン
ジスタ３のそれぞれのベースに流れる電流の平均値の電
流を作り出す方法において、第１の方法の一例に該当す
る。
下に説明する。４９の抵抗と５０のトランジスタと５２
の抵抗によって、トランジスタ５０のベースに基準電圧
を作り出す。次に、トランジスタ５１と抵抗５３で構成
される定電流源を作るため、トランジスタ５０のベース
とトランジスタ５１のベースを接続してカレントミラー
回路を構成する。同様に、トランジスタ５６と抵抗５７
で構成される定電流源を作るため、トランジスタ５０の
ベースとトランジスタ５６のベースを接続してカレント
ミラー回路を構成する。さらに、５４のトランジスタと
５５の抵抗によって、定電流源を作るため、トランジス
タ５０のベースとトランジスタ５４のベースを接続して
カレントミラー回路を構成する。そしてトランジスタ５
４のコレクタを、５８と５９のトランジスタの並列接続
のエミッタに接続して定電流を供給し、トランジスタ５
８と５９のベースにトランジスタ２個のβ（トランジス
タの直流増幅率）分の１の電流を作り、６０と６１と６
３のトランジスタに供給して、トランジスタ６０と６１
のベースに基準電圧を作り出す。ここで、トランジスタ
６０と６１のベースと、コンデンサ４３−１と第１の電
流源を構成するトランジスタ６２、コンデンサ４４−１
と第２の電流源を構成するトランジスタ６４、のベース
にそれぞれ接続して、トランジスタ２のベースに流れる
電流の平均値の電流とトランジスタ３のベースに流れる
電流の平均値の電流を、それぞれ作り出して、トランジ
スタ４１のベースとトランジスタ４２のベースに、それ
ぞれ供給して、第１の差動増幅器１４−６と第２の差動
増幅器１４−７を安定に動作させることができる。なお
これは前記説明したところの、トランジスタ２とトラン
ジスタ３のそれぞれのベースに流れる電流の平均値の電
流を作り出す方法において、第１の方法の一例に該当す
る。
【００４０】次に本実施の形態３の動作を説明する。信
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２と３の
それぞれのベースに供給するバイアス電流を作り出す働
きも兼ね備えている。トランジスタ２と４１、トランジ
スタ５１と抵抗５３で構成される定電流源、トランジス
タ６２とコンデンサ４３−１で構成される電流源、抵抗
４５、で第１の差動増幅器１４−６を構成し、トランジ
スタ３と４２、トランジスタ５６と抵抗５７で構成され
る定電流源、トランジスタ６４とコンデンサ４４−１で
構成される電流源、抵抗４６で第２の差動増幅器１４−
７を構成している。ここで第１の差動増幅器１４−６と
第２の差動増幅器１４−７の電気的特性は、ほぼ同一と
なるように構成する。そして、第１の差動増幅器１４−
６と第２の差動増幅器１４−７のそれぞれの出力端子を
第３の差動増幅器１４−１の入力端子１５と１６に接続
し、出力端子１９と２０に差動出力を得る。
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２と３の
それぞれのベースに供給するバイアス電流を作り出す働
きも兼ね備えている。トランジスタ２と４１、トランジ
スタ５１と抵抗５３で構成される定電流源、トランジス
タ６２とコンデンサ４３−１で構成される電流源、抵抗
４５、で第１の差動増幅器１４−６を構成し、トランジ
スタ３と４２、トランジスタ５６と抵抗５７で構成され
る定電流源、トランジスタ６４とコンデンサ４４−１で
構成される電流源、抵抗４６で第２の差動増幅器１４−
７を構成している。ここで第１の差動増幅器１４−６と
第２の差動増幅器１４−７の電気的特性は、ほぼ同一と
なるように構成する。そして、第１の差動増幅器１４−
６と第２の差動増幅器１４−７のそれぞれの出力端子を
第３の差動増幅器１４−１の入力端子１５と１６に接続
し、出力端子１９と２０に差動出力を得る。
【００４１】ここで、トランジスタ２と３はエミッタフ
ォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞ
れ構成しており、それぞれのベースに入力された交流電
圧信号はエミッタから出力として、低インピーダンスに
変換された交流電圧信号が得られる。そして、トランジ
スタ４１と４２はベース接地型増幅回路（カスケード型
増幅回路）をそれぞれ構成しており、それぞれのエミッ
タに入力された交流電圧信号はコレクタから出力とし
て、電圧から電流に変換された交流電流信号が得られ
る。この二つの交流電流信号は、正極電源電圧１７に共
通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５
と４６にそれぞれ供給され、電流から電圧に変換された
二つの交流電圧信号が得られる。この交流電圧信号は、
同一の電圧に重畳された信号であり、この二つの交流電
圧信号を第３の差動増幅器１４−１の二つの入力端子１
５と１６に入力し、出力端子１９と２０に差動出力を得
る。
ォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞ
れ構成しており、それぞれのベースに入力された交流電
圧信号はエミッタから出力として、低インピーダンスに
変換された交流電圧信号が得られる。そして、トランジ
スタ４１と４２はベース接地型増幅回路（カスケード型
増幅回路）をそれぞれ構成しており、それぞれのエミッ
タに入力された交流電圧信号はコレクタから出力とし
て、電圧から電流に変換された交流電流信号が得られ
る。この二つの交流電流信号は、正極電源電圧１７に共
通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５
と４６にそれぞれ供給され、電流から電圧に変換された
二つの交流電圧信号が得られる。この交流電圧信号は、
同一の電圧に重畳された信号であり、この二つの交流電
圧信号を第３の差動増幅器１４−１の二つの入力端子１
５と１６に入力し、出力端子１９と２０に差動出力を得
る。
【００４２】ここで、重要なことは、トランジスタ４１
とトランジスタ４２のそれぞれのベースに流す電流の設
定である。第１の差動増幅器１４−６と第２の差動増幅
器１４−７を、それぞれ独立した差動増幅器として機能
させるため、トランジスタ２とトランジスタ３のそれぞ
れのベースに流れる電流の平均値の電流をそれぞれ作り
出し、トランジスタ４１とトランジスタ４２のそれぞれ
のベースに流すようにする。本実施の形態３において
は、トランジスタ２とトランジスタ３のそれぞれのベー
スに流れる電流の平均値の電流を作り出す方法として、
トランジスタ５０と抵抗５２のベース電位を基準にし
て、トランジスタ５１と抵抗５３により構成される定電
流源と、トランジスタ５６と抵抗５７により構成される
定電流源と、トランジスタ５４と抵抗５５によるカレン
トミラー回路を構成して、それぞれの定電流源の連動
で、作り出す方法を採用している。
とトランジスタ４２のそれぞれのベースに流す電流の設
定である。第１の差動増幅器１４−６と第２の差動増幅
器１４−７を、それぞれ独立した差動増幅器として機能
させるため、トランジスタ２とトランジスタ３のそれぞ
れのベースに流れる電流の平均値の電流をそれぞれ作り
出し、トランジスタ４１とトランジスタ４２のそれぞれ
のベースに流すようにする。本実施の形態３において
は、トランジスタ２とトランジスタ３のそれぞれのベー
スに流れる電流の平均値の電流を作り出す方法として、
トランジスタ５０と抵抗５２のベース電位を基準にし
て、トランジスタ５１と抵抗５３により構成される定電
流源と、トランジスタ５６と抵抗５７により構成される
定電流源と、トランジスタ５４と抵抗５５によるカレン
トミラー回路を構成して、それぞれの定電流源の連動
で、作り出す方法を採用している。
【００４３】トランジスタの動作において、エミッタ電
流をＩｅ、コレクタ電流をＩｃ、ベース電流をＩｂ、ト
ランジスタの電流増幅率をβ、と置くと、次式が成立す
る。Ｉｅ＝Ｉｃ＋Ｉｂ、また、Ｉｃ＝β×Ｉｂ、なの
で、Ｉｂ＝Ｉｅ／（β＋１）である。即ち、βが一定で
あれば、ＩｂとＩｅの関係が設定できる。そこで、半導
体集積回路装置の設計と製造において、トランジスタの
βがほぼ同一の値になるように注意を払うことが必要で
ある。ここで、すべてのトランジスタのβが同一である
と仮定すると、次のように考えることができる。カレン
トミー回路の特性からトランジスタ５１、５４、５６、
に流れる電流は等しく、第１の差動増幅器１４−６と第
２の差動増幅器１４−７は、それぞれ平衡状態にあると
仮定すると、トランジスタ２、４１、５８、５９、３、
４２、のそれぞれのエミッタに供給される電流は全て等
しいことになる。ここで、トランジスタ５８、５９、は
並列接続されているので、ベースには２倍の電流が流れ
ることになる。この２倍の電流は、トランジスタ６０と
６１のコレクタに供給され、トランジスタ６２、６３、
６４を含めて、電流比を２対１対１とするカレントミラ
ー回路を構成している。よって、トランジスタ６２、６
４のそれぞれのコレクタに、トランジスタ２、３、のそ
れぞれのエミッタ電流の（β＋１）分の１の電流が出て
くるので、この電流をトランジスタ４１、４２、に供給
すれば、第１の差動増幅器１４−６と第２の差動増幅器
１４−７を、それぞれ平衡状態に設定することができ
る。そして、コンデンサ４３−１とコンデンサ４４−１
によってトランジスタ４１とトランジスタ４２のそれぞ
れのベース電流に流す信号変化分の電流変化分を供給す
るようにする。このように回路構成することにより２個
の結合コンデンサを使用せずに全体として差動増幅器を
実現することができる。
流をＩｅ、コレクタ電流をＩｃ、ベース電流をＩｂ、ト
ランジスタの電流増幅率をβ、と置くと、次式が成立す
る。Ｉｅ＝Ｉｃ＋Ｉｂ、また、Ｉｃ＝β×Ｉｂ、なの
で、Ｉｂ＝Ｉｅ／（β＋１）である。即ち、βが一定で
あれば、ＩｂとＩｅの関係が設定できる。そこで、半導
体集積回路装置の設計と製造において、トランジスタの
βがほぼ同一の値になるように注意を払うことが必要で
ある。ここで、すべてのトランジスタのβが同一である
と仮定すると、次のように考えることができる。カレン
トミー回路の特性からトランジスタ５１、５４、５６、
に流れる電流は等しく、第１の差動増幅器１４−６と第
２の差動増幅器１４−７は、それぞれ平衡状態にあると
仮定すると、トランジスタ２、４１、５８、５９、３、
４２、のそれぞれのエミッタに供給される電流は全て等
しいことになる。ここで、トランジスタ５８、５９、は
並列接続されているので、ベースには２倍の電流が流れ
ることになる。この２倍の電流は、トランジスタ６０と
６１のコレクタに供給され、トランジスタ６２、６３、
６４を含めて、電流比を２対１対１とするカレントミラ
ー回路を構成している。よって、トランジスタ６２、６
４のそれぞれのコレクタに、トランジスタ２、３、のそ
れぞれのエミッタ電流の（β＋１）分の１の電流が出て
くるので、この電流をトランジスタ４１、４２、に供給
すれば、第１の差動増幅器１４−６と第２の差動増幅器
１４−７を、それぞれ平衡状態に設定することができ
る。そして、コンデンサ４３−１とコンデンサ４４−１
によってトランジスタ４１とトランジスタ４２のそれぞ
れのベース電流に流す信号変化分の電流変化分を供給す
るようにする。このように回路構成することにより２個
の結合コンデンサを使用せずに全体として差動増幅器を
実現することができる。
【００４４】ここで、トランジスタ６２とコンデンサ４
３−１で第１の電流源を、およびトランジスタ６４とコ
ンデンサ４４−１で第２の電流源を、それぞれ構成して
いる。これらを構成するコンデンサ４３−１およびコン
デンサ４４−１は、トランジスタ４１およびトランジス
タ４２のそれぞれのベース電流の変化分だけを供給でき
る電荷を蓄積すればよいから、非常に小さな値の容量で
よく、例えばベース電流１００ｕＡの変化分を１ＭＨｚ
で１０ｕＡに仮定すると、容量は約３ｐＦで済ますこと
ができる。この３ｐＦのチップ占有面積は０．０３２ｍ
ｍ角の正方形で、２個が必要であるから０．０４５ｍｍ
角の正方形となり、この大きさは、従来の結合コンデン
サ２個のチップ占有面積の０．８１ｍｍ角の正方形と比
較して、かなり小さいチップ占有面積である。従って、
本実施の形態３によれば、半導体集積回路で製造した差
動増幅回路において、２個の結合コンデンサに信号を通
さないで、配線の直結で信号を通す回路にでき、結合コ
ンデンサの寄生素子を配慮しないで設計できるので、回
路設計上の自由度が大幅に改善できる効果がある。さら
に、半導体集積回路に２個の結合コンデンサを内蔵して
いた分のチップ面積を減らすことができ、特に、従来と
比較して、内蔵の２個の結合コンデンサに寄生する不要
な寄生容量の影響を取り去ることができるので、高周波
数特性の改善ができ、かつチップ面積を小さくすること
により半導体集積回路の製造原価を下げることができ
る。
３−１で第１の電流源を、およびトランジスタ６４とコ
ンデンサ４４−１で第２の電流源を、それぞれ構成して
いる。これらを構成するコンデンサ４３−１およびコン
デンサ４４−１は、トランジスタ４１およびトランジス
タ４２のそれぞれのベース電流の変化分だけを供給でき
る電荷を蓄積すればよいから、非常に小さな値の容量で
よく、例えばベース電流１００ｕＡの変化分を１ＭＨｚ
で１０ｕＡに仮定すると、容量は約３ｐＦで済ますこと
ができる。この３ｐＦのチップ占有面積は０．０３２ｍ
ｍ角の正方形で、２個が必要であるから０．０４５ｍｍ
角の正方形となり、この大きさは、従来の結合コンデン
サ２個のチップ占有面積の０．８１ｍｍ角の正方形と比
較して、かなり小さいチップ占有面積である。従って、
本実施の形態３によれば、半導体集積回路で製造した差
動増幅回路において、２個の結合コンデンサに信号を通
さないで、配線の直結で信号を通す回路にでき、結合コ
ンデンサの寄生素子を配慮しないで設計できるので、回
路設計上の自由度が大幅に改善できる効果がある。さら
に、半導体集積回路に２個の結合コンデンサを内蔵して
いた分のチップ面積を減らすことができ、特に、従来と
比較して、内蔵の２個の結合コンデンサに寄生する不要
な寄生容量の影響を取り去ることができるので、高周波
数特性の改善ができ、かつチップ面積を小さくすること
により半導体集積回路の製造原価を下げることができ
る。
【００４５】実施の形態４．以下、この発明の実施の形
態４を図によって説明する。図４において１は直流電圧
源に交流電圧信号が重畳した信号源で、２と４１は第１
の差動増幅器１４−８の差動対を構成するトランジスタ
で、３と４２は第２の差動増幅器１４−９の差動対を構
成するトランジスタである。そして４と５は、第１の差
動増幅器１４−８の差動対と第２の差動増幅器１４−９
の差動対に、ほぼ同一の電流を供給するための、それぞ
れの定電流源で、６はトランジスタ２と３のそれぞれの
ベースに電流を供給するための抵抗で、かつ７の抵抗と
共に信号源１の電位を決めるためのものである。そし
て、６５と６６はトランジスタ２のベースの電圧の平均
値とほぼ等しい電圧を出すように設定した抵抗とコンデ
ンサの積分回路による第３の電圧源であり、トランジス
タ４１のベースに電圧を供給する。同様に、６７と６８
はトランジスタ３のベースの電圧の平均値とほぼ等しい
電圧を出すように設定した抵抗とコンデンサの積分回路
による第４の電圧源であり、トランジスタ４２のベース
に電圧を供給する。４５はトランジスタ４１の第１の負
荷抵抗で、４６はトランジスタ４２の第２の負荷抵抗で
あり、この抵抗４５と４６は、ほぼ同一の特性のもので
構成する。そして、トランジスタ４１のコレクタと抵抗
４５の接続点から電圧信号を取り出し、端子１５を介し
て第３の差動増幅器１４−１の一方の入力端子に接続す
る。同様に、トランジスタ４２のコレクタと抵抗４６の
接続点から電圧信号を取り出し、端子１６を介して第３
の差動増幅器１４−１の他方の入力端子に接続する。こ
こで、１９と２０は第３の差動増幅器１４−１の差動出
力端子で、増幅された交流電圧差動信号を得ることがで
きる。また、１７は第１の電圧源で本実施の形態におい
ては正極電源端子であり、さらに１８は第２の電圧源で
本実施の形態においては負極電源端子である。
態４を図によって説明する。図４において１は直流電圧
源に交流電圧信号が重畳した信号源で、２と４１は第１
の差動増幅器１４−８の差動対を構成するトランジスタ
で、３と４２は第２の差動増幅器１４−９の差動対を構
成するトランジスタである。そして４と５は、第１の差
動増幅器１４−８の差動対と第２の差動増幅器１４−９
の差動対に、ほぼ同一の電流を供給するための、それぞ
れの定電流源で、６はトランジスタ２と３のそれぞれの
ベースに電流を供給するための抵抗で、かつ７の抵抗と
共に信号源１の電位を決めるためのものである。そし
て、６５と６６はトランジスタ２のベースの電圧の平均
値とほぼ等しい電圧を出すように設定した抵抗とコンデ
ンサの積分回路による第３の電圧源であり、トランジス
タ４１のベースに電圧を供給する。同様に、６７と６８
はトランジスタ３のベースの電圧の平均値とほぼ等しい
電圧を出すように設定した抵抗とコンデンサの積分回路
による第４の電圧源であり、トランジスタ４２のベース
に電圧を供給する。４５はトランジスタ４１の第１の負
荷抵抗で、４６はトランジスタ４２の第２の負荷抵抗で
あり、この抵抗４５と４６は、ほぼ同一の特性のもので
構成する。そして、トランジスタ４１のコレクタと抵抗
４５の接続点から電圧信号を取り出し、端子１５を介し
て第３の差動増幅器１４−１の一方の入力端子に接続す
る。同様に、トランジスタ４２のコレクタと抵抗４６の
接続点から電圧信号を取り出し、端子１６を介して第３
の差動増幅器１４−１の他方の入力端子に接続する。こ
こで、１９と２０は第３の差動増幅器１４−１の差動出
力端子で、増幅された交流電圧差動信号を得ることがで
きる。また、１７は第１の電圧源で本実施の形態におい
ては正極電源端子であり、さらに１８は第２の電圧源で
本実施の形態においては負極電源端子である。
【００４６】次に本実施の形態４の動作を説明する。信
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２と３の
それぞれのベースに供給するバイアス電流を作り出す働
きも兼ね備えている。トランジスタ２と４１、定電流源
４、抵抗６５とコンデンサ６６はトランジスタ２のベー
スの電圧の平均値とほぼ等しい電圧を作り出す積分回路
による第３の電圧源、抵抗４５、で第１の差動増幅器１
４−８を構成し、トランジスタ３と４２、定電流源５、
抵抗６７とコンデンサ６８はトランジスタ３のベースの
電圧の平均値とほぼ等しい電圧を作り出す積分回路によ
る第４の電圧源、抵抗４６で第２の差動増幅器１４−９
を構成している。ここで第１の差動増幅器１４−８と第
２の差動増幅器１４−９の電気的特性は、ほぼ同一とな
るように構成する。そして、第１の差動増幅器１４−８
と第２の差動増幅器１４−９のそれぞれの出力端子を第
３の差動増幅器１４−１の入力端子１５と１６に接続
し、出力端子１９と２０に差動出力を得る。
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２と３の
それぞれのベースに供給するバイアス電流を作り出す働
きも兼ね備えている。トランジスタ２と４１、定電流源
４、抵抗６５とコンデンサ６６はトランジスタ２のベー
スの電圧の平均値とほぼ等しい電圧を作り出す積分回路
による第３の電圧源、抵抗４５、で第１の差動増幅器１
４−８を構成し、トランジスタ３と４２、定電流源５、
抵抗６７とコンデンサ６８はトランジスタ３のベースの
電圧の平均値とほぼ等しい電圧を作り出す積分回路によ
る第４の電圧源、抵抗４６で第２の差動増幅器１４−９
を構成している。ここで第１の差動増幅器１４−８と第
２の差動増幅器１４−９の電気的特性は、ほぼ同一とな
るように構成する。そして、第１の差動増幅器１４−８
と第２の差動増幅器１４−９のそれぞれの出力端子を第
３の差動増幅器１４−１の入力端子１５と１６に接続
し、出力端子１９と２０に差動出力を得る。
【００４７】ここで、トランジスタ２と３はエミッタフ
ォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞ
れ構成しており、それぞれのベースに入力された交流電
圧信号はエミッタから出力として、低インピーダンスに
変換された交流電圧信号が得られる。そして、トランジ
スタ４１と４２はベース接地型増幅回路（カスケード型
増幅回路）をそれぞれ構成しており、それぞれのエミッ
タに入力された交流電圧信号はコレクタから出力とし
て、電圧から電流に変換された交流電流信号が得られ
る。この二つの交流電流信号は、正極電源電圧１７に共
通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５
と４６にそれぞれ供給され、電流から電圧に変換された
二つの交流電圧信号が得られる。この交流電圧信号は、
同一の電圧に重畳された信号であり、この二つの交流電
圧信号を第３の差動増幅器１４−１の二つの入力端子１
５と１６に入力し、出力端子１９と２０に差動出力を得
る。
ォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞ
れ構成しており、それぞれのベースに入力された交流電
圧信号はエミッタから出力として、低インピーダンスに
変換された交流電圧信号が得られる。そして、トランジ
スタ４１と４２はベース接地型増幅回路（カスケード型
増幅回路）をそれぞれ構成しており、それぞれのエミッ
タに入力された交流電圧信号はコレクタから出力とし
て、電圧から電流に変換された交流電流信号が得られ
る。この二つの交流電流信号は、正極電源電圧１７に共
通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５
と４６にそれぞれ供給され、電流から電圧に変換された
二つの交流電圧信号が得られる。この交流電圧信号は、
同一の電圧に重畳された信号であり、この二つの交流電
圧信号を第３の差動増幅器１４−１の二つの入力端子１
５と１６に入力し、出力端子１９と２０に差動出力を得
る。
【００４８】ここで、重要なことは、トランジスタ４１
とトランジスタ４２のそれぞれのベースに印加する電圧
の設定である。第１の差動増幅器１４−８と第２の差動
増幅器１４−９をそれぞれ独立した差動増幅器として機
能させるため、トランジスタ２とトランジスタ３のそれ
ぞれのベースの電圧の平均値の電圧をそれぞれ作り出
し、トランジスタ４１とトランジスタ４２のそれぞれの
ベースに印加するため、トランジスタ２のベースから抵
抗６５を介して直接に引き出し、コンデンサ６６を接続
して積分回路を構成し、同様にトランジスタ３のベース
から抵抗６７を介して直接に引き出し、コンデンサ６８
を接続して積分回路を構成し、それぞれトランジスタ４
１、４２、のベースに接続して、それぞれにベース電圧
を供給する。即ち、トランジスタ２とトランジスタ３の
それぞれのベースの電圧の平均値の電圧は、トランジス
タ２とトランジスタ３の動作状態を検出し、それぞれの
トランジスタの動作状態の検出結果からそれぞれのバイ
アス電圧を作り出す方法である。ここで第３の電圧源お
よび第４の電圧源として積分回路により構成した例を示
したが、別途平滑回路またはローパスフィルタ回路等に
より構成しても同様の効果が得られる。
とトランジスタ４２のそれぞれのベースに印加する電圧
の設定である。第１の差動増幅器１４−８と第２の差動
増幅器１４−９をそれぞれ独立した差動増幅器として機
能させるため、トランジスタ２とトランジスタ３のそれ
ぞれのベースの電圧の平均値の電圧をそれぞれ作り出
し、トランジスタ４１とトランジスタ４２のそれぞれの
ベースに印加するため、トランジスタ２のベースから抵
抗６５を介して直接に引き出し、コンデンサ６６を接続
して積分回路を構成し、同様にトランジスタ３のベース
から抵抗６７を介して直接に引き出し、コンデンサ６８
を接続して積分回路を構成し、それぞれトランジスタ４
１、４２、のベースに接続して、それぞれにベース電圧
を供給する。即ち、トランジスタ２とトランジスタ３の
それぞれのベースの電圧の平均値の電圧は、トランジス
タ２とトランジスタ３の動作状態を検出し、それぞれの
トランジスタの動作状態の検出結果からそれぞれのバイ
アス電圧を作り出す方法である。ここで第３の電圧源お
よび第４の電圧源として積分回路により構成した例を示
したが、別途平滑回路またはローパスフィルタ回路等に
より構成しても同様の効果が得られる。
【００４９】これは前記３通りの方法の内、第２の方法
の一例に該当する。この実施の形態では抵抗６５、６７
に、トランジスタ４１、４２のそれぞれのベース電流を
流す必要があるため、電圧降下による問題があるため、
抵抗６５、６７、の値を小さく押さえてコンデンサ６
６、６８の値を大きくしなければならないので、原理説
明には好例であるが、上記のような欠点も有している。
しかし、従来と比較して本実施の形態によれば、半導体
集積回路で製造した差動増幅回路において、２個の結合
コンデンサに信号を通さないで、配線の直結で信号を通
す回路にできるので、結合コンデンサの寄生素子を配慮
しないで設計できるので、回路設計上の自由度が大幅に
改善できる効果がある。さらに、半導体集積回路に２個
の結合コンデンサを内蔵していた分のチップ面積を減ら
すことができるが、２個の積分コンデンサの面積が必要
になり問題であるが、特に、従来と比較して、内蔵の２
個の結合コンデンサに寄生する不要な寄生容量の影響を
取り去ることができるので、高周波数特性の改善ができ
る。
の一例に該当する。この実施の形態では抵抗６５、６７
に、トランジスタ４１、４２のそれぞれのベース電流を
流す必要があるため、電圧降下による問題があるため、
抵抗６５、６７、の値を小さく押さえてコンデンサ６
６、６８の値を大きくしなければならないので、原理説
明には好例であるが、上記のような欠点も有している。
しかし、従来と比較して本実施の形態によれば、半導体
集積回路で製造した差動増幅回路において、２個の結合
コンデンサに信号を通さないで、配線の直結で信号を通
す回路にできるので、結合コンデンサの寄生素子を配慮
しないで設計できるので、回路設計上の自由度が大幅に
改善できる効果がある。さらに、半導体集積回路に２個
の結合コンデンサを内蔵していた分のチップ面積を減ら
すことができるが、２個の積分コンデンサの面積が必要
になり問題であるが、特に、従来と比較して、内蔵の２
個の結合コンデンサに寄生する不要な寄生容量の影響を
取り去ることができるので、高周波数特性の改善ができ
る。
【００５０】実施の形態５．以下、この発明の実施の形
態５を図によって説明する。図５において１は直流電圧
源に交流電圧信号が重畳した信号源で、２と４１は第１
の差動増幅器１４−１０の差動対を構成するトランジス
タで、３と４２は第２の差動増幅器１４−１１の差動対
を構成するトランジスタである。そして４と５は、第１
の差動増幅器１４−１０の差動対と第２の差動増幅器１
４−１１の差動対に、ほぼ同一の電流を供給するため
の、それぞれの定電流源で、６はトランジスタ２と３の
それぞれのベースに電流を供給するための抵抗で、かつ
７の抵抗と共に信号源１の電位を決めるためのものであ
る。そして、６９と７０はトランジスタ２のベースの電
圧の平均値とほぼ等しい電圧を出すように設定した抵抗
とコンデンサの積分回路で７１の演算増幅回路によりイ
ンピーダンス変換した第３の電圧源であり、トランジス
タ４１のベースに電圧を供給する。同様に、７２と７３
はトランジスタ３のベースの電圧の平均値とほぼ等しい
電圧を出すように設定した抵抗とコンデンサの積分回路
で７４の演算増幅回路によりインピーダンス変換した第
４の電圧源であり、トランジスタ４２のベースに電圧を
供給する。４５はトランジスタ４１の第１の負荷抵抗
で、４６はトランジスタ４２の第２の負荷抵抗であり、
この抵抗４５と４６は、ほぼ同一の特性のもので構成す
る。そして、トランジスタ４１のコレクタと抵抗４５の
接続点から電圧信号を取り出し、端子１５を介して第３
の差動増幅器１４−１の一方の入力端子に接続する。同
様に、トランジスタ４２のコレクタと抵抗４６の接続点
から電圧信号を取り出し、端子１６を介して第３の差動
増幅器１４−１の他方の入力端子に接続する。ここで、
１９と２０は第３の差動増幅器１４−１の差動出力端子
で、増幅された交流電圧差動信号を得ることができる。
また、１７は第１の電圧源で本実施の形態においては正
極電源端子であり、さらに１８は第２の電圧源で本実施
の形態においては負極電源端子である。
態５を図によって説明する。図５において１は直流電圧
源に交流電圧信号が重畳した信号源で、２と４１は第１
の差動増幅器１４−１０の差動対を構成するトランジス
タで、３と４２は第２の差動増幅器１４−１１の差動対
を構成するトランジスタである。そして４と５は、第１
の差動増幅器１４−１０の差動対と第２の差動増幅器１
４−１１の差動対に、ほぼ同一の電流を供給するため
の、それぞれの定電流源で、６はトランジスタ２と３の
それぞれのベースに電流を供給するための抵抗で、かつ
７の抵抗と共に信号源１の電位を決めるためのものであ
る。そして、６９と７０はトランジスタ２のベースの電
圧の平均値とほぼ等しい電圧を出すように設定した抵抗
とコンデンサの積分回路で７１の演算増幅回路によりイ
ンピーダンス変換した第３の電圧源であり、トランジス
タ４１のベースに電圧を供給する。同様に、７２と７３
はトランジスタ３のベースの電圧の平均値とほぼ等しい
電圧を出すように設定した抵抗とコンデンサの積分回路
で７４の演算増幅回路によりインピーダンス変換した第
４の電圧源であり、トランジスタ４２のベースに電圧を
供給する。４５はトランジスタ４１の第１の負荷抵抗
で、４６はトランジスタ４２の第２の負荷抵抗であり、
この抵抗４５と４６は、ほぼ同一の特性のもので構成す
る。そして、トランジスタ４１のコレクタと抵抗４５の
接続点から電圧信号を取り出し、端子１５を介して第３
の差動増幅器１４−１の一方の入力端子に接続する。同
様に、トランジスタ４２のコレクタと抵抗４６の接続点
から電圧信号を取り出し、端子１６を介して第３の差動
増幅器１４−１の他方の入力端子に接続する。ここで、
１９と２０は第３の差動増幅器１４−１の差動出力端子
で、増幅された交流電圧差動信号を得ることができる。
また、１７は第１の電圧源で本実施の形態においては正
極電源端子であり、さらに１８は第２の電圧源で本実施
の形態においては負極電源端子である。
【００５１】次に、演算増幅回路７１、７４の具体的構
成例を図６の（ａ）と（ｂ）に示す。ここで、図６の
（ａ）は図５、図７、図８、図１０における演算増幅回
路７１または７４または図１２の２０３を示しており、
図６の（ｂ）は該演算増幅回路を具体的回路で構成した
一例を示している。ここで１０１は反転入力端子、１０
２は非反転入力端子、１０３は出力端子、１０４は正極
電源端子、１０５は負極電源端子、であり、内部回路と
して１０６と１０７がトランジスタで差動対、１１０と
１１１がトランジスタで能動負荷、１０８と１０９がト
ランジスタと抵抗で定電流源、１１２と１１３が出力用
トランジスタ、１１４と１１５がトランジスタと抵抗で
定電流源、抵抗１１６、１１８とトランジスタ１１７と
でベースに基準電圧を作り、トランジスタ１０８、１１
４のベースに接続して構成されており、出力端子１０３
に出力を取り出す構成の演算増幅回路例である。
成例を図６の（ａ）と（ｂ）に示す。ここで、図６の
（ａ）は図５、図７、図８、図１０における演算増幅回
路７１または７４または図１２の２０３を示しており、
図６の（ｂ）は該演算増幅回路を具体的回路で構成した
一例を示している。ここで１０１は反転入力端子、１０
２は非反転入力端子、１０３は出力端子、１０４は正極
電源端子、１０５は負極電源端子、であり、内部回路と
して１０６と１０７がトランジスタで差動対、１１０と
１１１がトランジスタで能動負荷、１０８と１０９がト
ランジスタと抵抗で定電流源、１１２と１１３が出力用
トランジスタ、１１４と１１５がトランジスタと抵抗で
定電流源、抵抗１１６、１１８とトランジスタ１１７と
でベースに基準電圧を作り、トランジスタ１０８、１１
４のベースに接続して構成されており、出力端子１０３
に出力を取り出す構成の演算増幅回路例である。
【００５２】次に本実施の形態５の動作を説明する。信
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２と３の
それぞれのベースに供給するバイアス電流を作り出す働
きも兼ね備えている。トランジスタ２と４１、定電流源
４、抵抗６９とコンデンサ７０はトランジスタ２のベー
スの電圧の平均値とほぼ等しい電圧を作り出す積分回路
を構成し、演算増幅回路７１でインピーダンス変換した
第３の電圧源、抵抗４５、で第１の差動増幅器１４−１
０を構成し、トランジスタ３と４２、定電流源５、抵抗
７２とコンデンサ７３はトランジスタ３のベースの電圧
の平均値とほぼ等しい電圧を作り出す積分回路を構成
し、演算増幅回路７４でインピーダンス変換した第４の
電圧源、抵抗４６で第２の差動増幅器１４−１１を構成
している。ここで第１の差動増幅器１４−１０と第２の
差動増幅器１４−１１の電気的特性は、ほぼ同一となる
ように構成する。そして、第１の差動増幅器１４−１０
と第２の差動増幅器１４−１１のそれぞれの出力端子を
第３の差動増幅器１４−１の入力端子１５と１６に接続
し、出力端子１９と２０に差動出力を得る。
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２と３の
それぞれのベースに供給するバイアス電流を作り出す働
きも兼ね備えている。トランジスタ２と４１、定電流源
４、抵抗６９とコンデンサ７０はトランジスタ２のベー
スの電圧の平均値とほぼ等しい電圧を作り出す積分回路
を構成し、演算増幅回路７１でインピーダンス変換した
第３の電圧源、抵抗４５、で第１の差動増幅器１４−１
０を構成し、トランジスタ３と４２、定電流源５、抵抗
７２とコンデンサ７３はトランジスタ３のベースの電圧
の平均値とほぼ等しい電圧を作り出す積分回路を構成
し、演算増幅回路７４でインピーダンス変換した第４の
電圧源、抵抗４６で第２の差動増幅器１４−１１を構成
している。ここで第１の差動増幅器１４−１０と第２の
差動増幅器１４−１１の電気的特性は、ほぼ同一となる
ように構成する。そして、第１の差動増幅器１４−１０
と第２の差動増幅器１４−１１のそれぞれの出力端子を
第３の差動増幅器１４−１の入力端子１５と１６に接続
し、出力端子１９と２０に差動出力を得る。
【００５３】ここで、トランジスタ２と３はエミッタフ
ォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞ
れ構成しており、それぞれのベースに入力された交流電
圧信号はエミッタから出力として、低インピーダンスに
変換された交流電圧信号が得られる。そして、トランジ
スタ４１と４２はベース接地型増幅回路（カスケード型
増幅回路）をそれぞれ構成しており、それぞれのエミッ
タに入力された交流電圧信号はコレクタから出力とし
て、電圧から電流に変換された交流電流信号が得られ
る。この二つの交流電流信号は、正極電源電圧１７に共
通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５
と４６にそれぞれ供給され、電流から電圧に変換された
二つの交流電圧信号が得られる。この交流電圧信号は、
同一の電圧に重畳された信号であり、この二つの交流電
圧信号を第３の差動増幅器１４−１の二つの入力端子１
５と１６に入力し、出力端子１９と２０に差動出力を得
る。
ォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞ
れ構成しており、それぞれのベースに入力された交流電
圧信号はエミッタから出力として、低インピーダンスに
変換された交流電圧信号が得られる。そして、トランジ
スタ４１と４２はベース接地型増幅回路（カスケード型
増幅回路）をそれぞれ構成しており、それぞれのエミッ
タに入力された交流電圧信号はコレクタから出力とし
て、電圧から電流に変換された交流電流信号が得られ
る。この二つの交流電流信号は、正極電源電圧１７に共
通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５
と４６にそれぞれ供給され、電流から電圧に変換された
二つの交流電圧信号が得られる。この交流電圧信号は、
同一の電圧に重畳された信号であり、この二つの交流電
圧信号を第３の差動増幅器１４−１の二つの入力端子１
５と１６に入力し、出力端子１９と２０に差動出力を得
る。
【００５４】ここで、重要なことは、トランジスタ４１
とトランジスタ４２のそれぞれのベースに印加する電圧
の設定である。第１の差動増幅器１４−１０と第２の差
動増幅器１４−１１をそれぞれ独立した差動増幅器とし
て機能させるため、トランジスタ２とトランジスタ３の
それぞれのベースの電圧の平均値の電圧をそれぞれ作り
出し、トランジスタ４１とトランジスタ４２のそれぞれ
のベースに印加するため、トランジスタ２のベースから
抵抗６９を介して直接に引き出し、コンデンサ７０を接
続して積分回路を構成し、これを演算増幅回路７１でイ
ンピーダンス変換した電圧を得て、同様にトランジスタ
３のベースから抵抗７２を介して直接に引き出し、コン
デンサ７３を接続して積分回路を構成し、これを演算増
幅回路７４でインピーダンス変換した電圧を得て、それ
ぞれトランジスタ４１、４２、のベースに接続して、そ
れぞれにベース電圧を供給させる。即ち、トランジスタ
２とトランジスタ３のそれぞれのベースの電圧の平均値
の電圧は、トランジスタ２とトランジスタ３の動作を、
それぞれのベース電圧を検出して作り出す方法を取って
おり、前記記載の３通りの方法の内、これは第２の方法
の一例である。
とトランジスタ４２のそれぞれのベースに印加する電圧
の設定である。第１の差動増幅器１４−１０と第２の差
動増幅器１４−１１をそれぞれ独立した差動増幅器とし
て機能させるため、トランジスタ２とトランジスタ３の
それぞれのベースの電圧の平均値の電圧をそれぞれ作り
出し、トランジスタ４１とトランジスタ４２のそれぞれ
のベースに印加するため、トランジスタ２のベースから
抵抗６９を介して直接に引き出し、コンデンサ７０を接
続して積分回路を構成し、これを演算増幅回路７１でイ
ンピーダンス変換した電圧を得て、同様にトランジスタ
３のベースから抵抗７２を介して直接に引き出し、コン
デンサ７３を接続して積分回路を構成し、これを演算増
幅回路７４でインピーダンス変換した電圧を得て、それ
ぞれトランジスタ４１、４２、のベースに接続して、そ
れぞれにベース電圧を供給させる。即ち、トランジスタ
２とトランジスタ３のそれぞれのベースの電圧の平均値
の電圧は、トランジスタ２とトランジスタ３の動作を、
それぞれのベース電圧を検出して作り出す方法を取って
おり、前記記載の３通りの方法の内、これは第２の方法
の一例である。
【００５５】以上により、この発明によれば、演算増幅
回路７１と７４によってボルテージフォロワ回路を構成
し、インピーダンス変換をやっているので、実施の形態
４における図４と比較して、積分回路を構成する抵抗６
９と７２の値を大きくしても電圧降下は微小にできるの
で、積分コンデンサ７０と７３の容量値を小さくでき
る。例えば、演算増幅回路７１と７４の入力電流が１ｎ
Ａであると仮定すると、１ｍＶの電圧降下で抵抗６９と
７２の値は、それぞれ１ＭΩになり、１ＭＨｚ以上の差
動増幅をさせる積分コンデンサ７０と７３の容量値は、
それぞれ１．６ｐＦで良く、２個で３．２ｐＦとなり、
このチップ占有面積は０．０３４ｍｍ角の正方形とな
り、また、演算増幅回路７１と７４のチップ占有面積
は、図６の場合、２個で０．０２ｍｍ角なので、合計の
チップ占有面積は０．０３９ｍｍ角となり、この大きさ
は、従来の結合コンデンサ２個のチップ占有面積の０．
８１ｍｍ角の正方形と比較して、かなり小さいチップ占
有面積である。従って、本実施の形態によれば、半導体
集積回路で製造した差動増幅回路において、２個の結合
コンデンサに信号を通さないで、配線の直結で信号を通
す回路にでき、結合コンデンサの寄生素子を配慮しない
で設計できるので、回路設計上の自由度が大幅に改善で
きる効果がある。さらに、半導体集積回路に２個の結合
コンデンサを内蔵していた分のチップ面積を減らすこと
ができ、特に、従来と比較して、内蔵の２個の結合コン
デンサに寄生する不要な寄生容量の影響を取り去ること
ができるので、高周波数特性の改善ができ、かつチップ
面積を小さくすることにより半導体集積回路の製造原価
を下げることができる。
回路７１と７４によってボルテージフォロワ回路を構成
し、インピーダンス変換をやっているので、実施の形態
４における図４と比較して、積分回路を構成する抵抗６
９と７２の値を大きくしても電圧降下は微小にできるの
で、積分コンデンサ７０と７３の容量値を小さくでき
る。例えば、演算増幅回路７１と７４の入力電流が１ｎ
Ａであると仮定すると、１ｍＶの電圧降下で抵抗６９と
７２の値は、それぞれ１ＭΩになり、１ＭＨｚ以上の差
動増幅をさせる積分コンデンサ７０と７３の容量値は、
それぞれ１．６ｐＦで良く、２個で３．２ｐＦとなり、
このチップ占有面積は０．０３４ｍｍ角の正方形とな
り、また、演算増幅回路７１と７４のチップ占有面積
は、図６の場合、２個で０．０２ｍｍ角なので、合計の
チップ占有面積は０．０３９ｍｍ角となり、この大きさ
は、従来の結合コンデンサ２個のチップ占有面積の０．
８１ｍｍ角の正方形と比較して、かなり小さいチップ占
有面積である。従って、本実施の形態によれば、半導体
集積回路で製造した差動増幅回路において、２個の結合
コンデンサに信号を通さないで、配線の直結で信号を通
す回路にでき、結合コンデンサの寄生素子を配慮しない
で設計できるので、回路設計上の自由度が大幅に改善で
きる効果がある。さらに、半導体集積回路に２個の結合
コンデンサを内蔵していた分のチップ面積を減らすこと
ができ、特に、従来と比較して、内蔵の２個の結合コン
デンサに寄生する不要な寄生容量の影響を取り去ること
ができるので、高周波数特性の改善ができ、かつチップ
面積を小さくすることにより半導体集積回路の製造原価
を下げることができる。
【００５６】実施の形態６．以下、この発明の実施の形
態６を図によって説明する。図７において１は直流電圧
源に交流電圧信号が重畳した信号源で、２と４１は第１
の差動増幅器１４−１２の差動対を構成するトランジス
タで、３と４２は第２の差動増幅器１４−１３の差動対
を構成するトランジスタである。そして４と５は、第１
の差動増幅器１４−１２の差動対と第２の差動増幅器１
４−１３の差動対に、ほぼ同一の電流を供給するため
の、それぞれの定電流源で、６はトランジスタ２と３の
それぞれのベースに電流を供給するための抵抗で、かつ
７の抵抗と共に信号源１の電位を決めるためのものであ
る。そして、７１の演算増幅回路でインピーダンス変換
し、７５のコンデンサと７６の抵抗の積分回路で、トラ
ンジスタ２のベースの電圧の平均値とほぼ等しい電圧を
出すように設定した第３の電圧源であり、トランジスタ
４１のベースに電圧を供給する。同様に、７４の演算増
幅回路でインピーダンス変換し、７７のコンデンサと７
８の抵抗の積分回路で、トランジスタ３のベースの電圧
の平均値とほぼ等しい電圧を出すように設定した第４の
電圧源であり、トランジスタ４２のベースに電圧を供給
する。４５はトランジスタ４１の第１の負荷抵抗で、４
６はトランジスタ４２の第２の負荷抵抗であり、この抵
抗４５と４６は、ほぼ同一の特性のもので構成する。そ
して、トランジスタ４１のコレクタと抵抗４５の接続点
から電圧信号を取り出し、端子１５を介して第３の差動
増幅器１４−１の一方の入力端子に接続する。同様に、
トランジスタ４２のコレクタと抵抗４６の接続点から電
圧信号を取り出し、端子１６を介して第３の差動増幅器
１４−１の他方の入力端子に接続する。ここで、１９と
２０は第３の差動増幅器１４−１の差動出力端子で、増
幅された交流電圧差動信号を得ることができる。また、
１７は第１の電圧源で本実施の形態においては正極電源
端子であり、さらに１８は第２の電圧源で本実施の形態
においては負極電源端子である。さらに、演算増幅回路
７１、７２の具体的構成例は前述のように図６の（ａ）
と（ｂ）に示す。
態６を図によって説明する。図７において１は直流電圧
源に交流電圧信号が重畳した信号源で、２と４１は第１
の差動増幅器１４−１２の差動対を構成するトランジス
タで、３と４２は第２の差動増幅器１４−１３の差動対
を構成するトランジスタである。そして４と５は、第１
の差動増幅器１４−１２の差動対と第２の差動増幅器１
４−１３の差動対に、ほぼ同一の電流を供給するため
の、それぞれの定電流源で、６はトランジスタ２と３の
それぞれのベースに電流を供給するための抵抗で、かつ
７の抵抗と共に信号源１の電位を決めるためのものであ
る。そして、７１の演算増幅回路でインピーダンス変換
し、７５のコンデンサと７６の抵抗の積分回路で、トラ
ンジスタ２のベースの電圧の平均値とほぼ等しい電圧を
出すように設定した第３の電圧源であり、トランジスタ
４１のベースに電圧を供給する。同様に、７４の演算増
幅回路でインピーダンス変換し、７７のコンデンサと７
８の抵抗の積分回路で、トランジスタ３のベースの電圧
の平均値とほぼ等しい電圧を出すように設定した第４の
電圧源であり、トランジスタ４２のベースに電圧を供給
する。４５はトランジスタ４１の第１の負荷抵抗で、４
６はトランジスタ４２の第２の負荷抵抗であり、この抵
抗４５と４６は、ほぼ同一の特性のもので構成する。そ
して、トランジスタ４１のコレクタと抵抗４５の接続点
から電圧信号を取り出し、端子１５を介して第３の差動
増幅器１４−１の一方の入力端子に接続する。同様に、
トランジスタ４２のコレクタと抵抗４６の接続点から電
圧信号を取り出し、端子１６を介して第３の差動増幅器
１４−１の他方の入力端子に接続する。ここで、１９と
２０は第３の差動増幅器１４−１の差動出力端子で、増
幅された交流電圧差動信号を得ることができる。また、
１７は第１の電圧源で本実施の形態においては正極電源
端子であり、さらに１８は第２の電圧源で本実施の形態
においては負極電源端子である。さらに、演算増幅回路
７１、７２の具体的構成例は前述のように図６の（ａ）
と（ｂ）に示す。
【００５７】次に本実施の形態６の動作を説明する。信
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２と３の
それぞれのベースに供給するバイアス電流を作り出す働
きも兼ね備えている。トランジスタ２と４１、定電流源
４、演算増幅回路７１の非反転入力端子をトランジスタ
２のベースに接続してインピーダンス変換し抵抗７６と
コンデンサ７５で積分し、トランジスタ２のベースの電
圧の平均値とほぼ等しい電圧を作り出した第３の電圧
源、抵抗４５、で第１の差動増幅器１４−１２を構成
し、トランジスタ３と４２、定電流源５、演算増幅回路
７４の非反転入力端子をトランジスタ３のベースに接続
してインピーダンス変換し抵抗７８とコンデンサ７７で
積分し、トランジスタ３のベースの電圧の平均値とほぼ
等しい電圧を作り出した第４の電圧源、抵抗４６で第２
の差動増幅器１４−１３を構成している。ここで第１の
差動増幅器１４−１２と第２の差動増幅器１４−１３の
電気的特性は、ほぼ同一となるように構成する。そし
て、第１の差動増幅器１４−１２と第２の差動増幅器１
４−１３のそれぞれの出力端子を第３の差動増幅器１４
−１の入力端子１５と１６に接続し、出力端子１９と２
０に差動出力を得る。
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２と３の
それぞれのベースに供給するバイアス電流を作り出す働
きも兼ね備えている。トランジスタ２と４１、定電流源
４、演算増幅回路７１の非反転入力端子をトランジスタ
２のベースに接続してインピーダンス変換し抵抗７６と
コンデンサ７５で積分し、トランジスタ２のベースの電
圧の平均値とほぼ等しい電圧を作り出した第３の電圧
源、抵抗４５、で第１の差動増幅器１４−１２を構成
し、トランジスタ３と４２、定電流源５、演算増幅回路
７４の非反転入力端子をトランジスタ３のベースに接続
してインピーダンス変換し抵抗７８とコンデンサ７７で
積分し、トランジスタ３のベースの電圧の平均値とほぼ
等しい電圧を作り出した第４の電圧源、抵抗４６で第２
の差動増幅器１４−１３を構成している。ここで第１の
差動増幅器１４−１２と第２の差動増幅器１４−１３の
電気的特性は、ほぼ同一となるように構成する。そし
て、第１の差動増幅器１４−１２と第２の差動増幅器１
４−１３のそれぞれの出力端子を第３の差動増幅器１４
−１の入力端子１５と１６に接続し、出力端子１９と２
０に差動出力を得る。
【００５８】ここで、トランジスタ２と３はエミッタフ
ォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞ
れ構成しており、それぞれのベースに入力された交流電
圧信号はエミッタから出力として、低インピーダンスに
変換された交流電圧信号が得られる。そして、トランジ
スタ４１と４２はベース接地型増幅回路（カスケード型
増幅回路）をそれぞれ構成しており、それぞれのエミッ
タに入力された交流電圧信号はコレクタから出力とし
て、電圧から電流に変換された交流電流信号が得られ
る。この二つの交流電流信号は、正極電源電圧１７に共
通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５
と４６にそれぞれ供給され、電流から電圧に変換された
二つの交流電圧信号が得られる。この交流電圧信号は、
同一の電圧に重畳された信号であり、この二つの交流電
圧信号を第３の差動増幅器１４−１の二つの入力端子１
５と１６に入力し、出力端子１９と２０に差動出力を得
る。ここで、重要なことは、トランジスタ４１とトラン
ジスタ４２のそれぞれのベースに印加する電圧の設定で
ある。第１の差動増幅器１４−１２と第２の差動増幅器
１４−１３をそれぞれ独立した差動増幅器として機能さ
せるため、トランジスタ２とトランジスタ３のそれぞれ
のベースの電圧の平均値の電圧をそれぞれ作り出し、ト
ランジスタ４１とトランジスタ４２のそれぞれのベース
に印加するため、演算増幅回路７１の非反転入力端子を
トランジスタ２のベースに接続しインピーダンス変換し
て抵抗７６とコンデンサ７５で積分して平均電圧を作り
出し、トランジスタ４１のベースに電圧を供給する。同
様に演算増幅回路７４の非反転入力端子をトランジスタ
３のベースに接続しインピーダンス変換して抵抗７８と
コンデンサ７７で積分して平均電圧を作り出し、トラン
ジスタ４１のベースに電圧を供給する。即ち、トランジ
スタ２とトランジスタ３のそれぞれのベースの電圧の平
均値の電圧は、トランジスタ２とトランジスタ３のそれ
ぞれのベース電圧を検出して作り出す方法を取ってお
り、前記記載の３通りの方法の内、これは第２の方法の
一例である。
ォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞ
れ構成しており、それぞれのベースに入力された交流電
圧信号はエミッタから出力として、低インピーダンスに
変換された交流電圧信号が得られる。そして、トランジ
スタ４１と４２はベース接地型増幅回路（カスケード型
増幅回路）をそれぞれ構成しており、それぞれのエミッ
タに入力された交流電圧信号はコレクタから出力とし
て、電圧から電流に変換された交流電流信号が得られ
る。この二つの交流電流信号は、正極電源電圧１７に共
通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５
と４６にそれぞれ供給され、電流から電圧に変換された
二つの交流電圧信号が得られる。この交流電圧信号は、
同一の電圧に重畳された信号であり、この二つの交流電
圧信号を第３の差動増幅器１４−１の二つの入力端子１
５と１６に入力し、出力端子１９と２０に差動出力を得
る。ここで、重要なことは、トランジスタ４１とトラン
ジスタ４２のそれぞれのベースに印加する電圧の設定で
ある。第１の差動増幅器１４−１２と第２の差動増幅器
１４−１３をそれぞれ独立した差動増幅器として機能さ
せるため、トランジスタ２とトランジスタ３のそれぞれ
のベースの電圧の平均値の電圧をそれぞれ作り出し、ト
ランジスタ４１とトランジスタ４２のそれぞれのベース
に印加するため、演算増幅回路７１の非反転入力端子を
トランジスタ２のベースに接続しインピーダンス変換し
て抵抗７６とコンデンサ７５で積分して平均電圧を作り
出し、トランジスタ４１のベースに電圧を供給する。同
様に演算増幅回路７４の非反転入力端子をトランジスタ
３のベースに接続しインピーダンス変換して抵抗７８と
コンデンサ７７で積分して平均電圧を作り出し、トラン
ジスタ４１のベースに電圧を供給する。即ち、トランジ
スタ２とトランジスタ３のそれぞれのベースの電圧の平
均値の電圧は、トランジスタ２とトランジスタ３のそれ
ぞれのベース電圧を検出して作り出す方法を取ってお
り、前記記載の３通りの方法の内、これは第２の方法の
一例である。
【００５９】以上により、この発明によれば、演算増幅
回路７１と７４によって抵抗（７６、７８）帰還型ボル
テージフォロワ回路を構成してインピーダンス変換をや
っているので、実施の形態４における図４と比較して、
積分回路を構成する抵抗７６と７８の値を自由に設定で
きるので、積分コンデンサ７５と７７の容量値を小さく
できる。例えば、積分抵抗（帰還抵抗）７６と７８の値
をそれぞれ１００ｋΩに設定し、１ＭＨｚ以上の差動増
幅をさせる場合、積分コンデンサ７５と７７の容量値
は、それぞれ１６ｐＦで良く、２個で３２ｐＦとなり、
このチップ占有面積は０．１ｍｍ角の正方形となり、ま
た、演算増幅回路７１と７４のチップ占有面積は、図６
の場合、２個で０．０２ｍｍ角なので、合計のチップ占
有面積は０．１ｍｍ角となり、この大きさは、従来の結
合コンデンサ２個のチップ占有面積の０．８１ｍｍ角の
正方形と比較して、かなり小さいチップ占有面積であ
る。従って、本実施の形態によれば、半導体集積回路で
製造した差動増幅回路において、２個の結合コンデンサ
に信号を通さないで、配線の直結で信号を通す回路にで
きるので、結合コンデンサの寄生素子を配慮しないで設
計できるので、回路設計上の自由度が大幅に改善できる
効果がある。さらに、半導体集積回路に２個の結合コン
デンサを内蔵していた分のチップ面積を減らすことがで
き、特に、従来と比較して、内蔵の２個の結合コンデン
サに寄生する不要な寄生容量の影響を取り去ることがで
きるので、高周波数特性の改善ができ、かつチップ面積
を小さくすることにより半導体集積回路の製造原価を下
げることができる。
回路７１と７４によって抵抗（７６、７８）帰還型ボル
テージフォロワ回路を構成してインピーダンス変換をや
っているので、実施の形態４における図４と比較して、
積分回路を構成する抵抗７６と７８の値を自由に設定で
きるので、積分コンデンサ７５と７７の容量値を小さく
できる。例えば、積分抵抗（帰還抵抗）７６と７８の値
をそれぞれ１００ｋΩに設定し、１ＭＨｚ以上の差動増
幅をさせる場合、積分コンデンサ７５と７７の容量値
は、それぞれ１６ｐＦで良く、２個で３２ｐＦとなり、
このチップ占有面積は０．１ｍｍ角の正方形となり、ま
た、演算増幅回路７１と７４のチップ占有面積は、図６
の場合、２個で０．０２ｍｍ角なので、合計のチップ占
有面積は０．１ｍｍ角となり、この大きさは、従来の結
合コンデンサ２個のチップ占有面積の０．８１ｍｍ角の
正方形と比較して、かなり小さいチップ占有面積であ
る。従って、本実施の形態によれば、半導体集積回路で
製造した差動増幅回路において、２個の結合コンデンサ
に信号を通さないで、配線の直結で信号を通す回路にで
きるので、結合コンデンサの寄生素子を配慮しないで設
計できるので、回路設計上の自由度が大幅に改善できる
効果がある。さらに、半導体集積回路に２個の結合コン
デンサを内蔵していた分のチップ面積を減らすことがで
き、特に、従来と比較して、内蔵の２個の結合コンデン
サに寄生する不要な寄生容量の影響を取り去ることがで
きるので、高周波数特性の改善ができ、かつチップ面積
を小さくすることにより半導体集積回路の製造原価を下
げることができる。
【００６０】実施の形態７．以下、この発明の実施の形
態７を図によって説明する。図８において１は直流電圧
源に交流電圧信号が重畳した信号源で、２と４１は第１
の差動増幅器１４−１４の差動対を構成するトランジス
タで、３と４２は第２の差動増幅器１４−１５の差動対
を構成するトランジスタである。そして４と５は、第１
の差動増幅器１４−１４の差動対と第２の差動増幅器１
４−１５の差動対に、ほぼ同一の電流を供給するため
の、それぞれの定電流源で、６はトランジスタ２と３の
それぞれのベースに電流を供給するための抵抗で、かつ
７の抵抗と共に信号源１の電位を決めるためのものであ
る。そして、７１の演算増幅回路の非反転入力端子は、
６９の抵抗、７０の積分用コンデンサ、にそれぞれ接続
し、６９の抵抗の他の端子を２のトランジスタのベース
に接続する。７１の演算増幅回路の反転入力端子は、４
１のトランジスタのベース、８０の積分コンデンサ、８
１の抵抗、にそれぞれ接続し、８１の抵抗の他の端子を
７１の演算増幅回路の出力端子に接続する。同様に、７
４の演算増幅回路の非反転入力端子は、７２の抵抗、７
３の積分用コンデンサ、にそれぞれ接続し、７２の抵抗
の他の端子を３のトランジスタのベースに接続する。７
４の演算増幅回路の反転入力端子は、４２のトランジス
タのベース、８３の積分コンデンサ、８４の抵抗、にそ
れぞれ接続し、８４の抵抗の他の端子を７４の演算増幅
回路の出力端子に接続する。即ち、実施の形態５と実施
の形態６の両方を取り入れた回路構成にしている。そし
て、４１のトランジスタのコレクタと４５の抵抗を接続
し、その接続点から電圧信号を取り出し、端子１５を介
して第３の差動増幅器１４−１の一方の入力端子に接続
する。同様に、４２のトランジスタのコレクタと４６の
抵抗を接続し、その接続点から電圧信号を取り出し、端
子１６を介して第３の差動増幅器１４−１の他方の入力
端子に接続する。ここで、１９と２０は第３の差動増幅
器１４−１の差動出力端子で、増幅された交流電圧差動
信号を得ることができる。また、１７は第１の電圧源で
本実施の形態においては正極電源端子であり、さらに１
８は第２の電圧源で本実施の形態においては負極電源端
子である。さらに、演算増幅回路７１、７２の具体的構
成例は前述のように図６の（ａ）と（ｂ）に示す。
態７を図によって説明する。図８において１は直流電圧
源に交流電圧信号が重畳した信号源で、２と４１は第１
の差動増幅器１４−１４の差動対を構成するトランジス
タで、３と４２は第２の差動増幅器１４−１５の差動対
を構成するトランジスタである。そして４と５は、第１
の差動増幅器１４−１４の差動対と第２の差動増幅器１
４−１５の差動対に、ほぼ同一の電流を供給するため
の、それぞれの定電流源で、６はトランジスタ２と３の
それぞれのベースに電流を供給するための抵抗で、かつ
７の抵抗と共に信号源１の電位を決めるためのものであ
る。そして、７１の演算増幅回路の非反転入力端子は、
６９の抵抗、７０の積分用コンデンサ、にそれぞれ接続
し、６９の抵抗の他の端子を２のトランジスタのベース
に接続する。７１の演算増幅回路の反転入力端子は、４
１のトランジスタのベース、８０の積分コンデンサ、８
１の抵抗、にそれぞれ接続し、８１の抵抗の他の端子を
７１の演算増幅回路の出力端子に接続する。同様に、７
４の演算増幅回路の非反転入力端子は、７２の抵抗、７
３の積分用コンデンサ、にそれぞれ接続し、７２の抵抗
の他の端子を３のトランジスタのベースに接続する。７
４の演算増幅回路の反転入力端子は、４２のトランジス
タのベース、８３の積分コンデンサ、８４の抵抗、にそ
れぞれ接続し、８４の抵抗の他の端子を７４の演算増幅
回路の出力端子に接続する。即ち、実施の形態５と実施
の形態６の両方を取り入れた回路構成にしている。そし
て、４１のトランジスタのコレクタと４５の抵抗を接続
し、その接続点から電圧信号を取り出し、端子１５を介
して第３の差動増幅器１４−１の一方の入力端子に接続
する。同様に、４２のトランジスタのコレクタと４６の
抵抗を接続し、その接続点から電圧信号を取り出し、端
子１６を介して第３の差動増幅器１４−１の他方の入力
端子に接続する。ここで、１９と２０は第３の差動増幅
器１４−１の差動出力端子で、増幅された交流電圧差動
信号を得ることができる。また、１７は第１の電圧源で
本実施の形態においては正極電源端子であり、さらに１
８は第２の電圧源で本実施の形態においては負極電源端
子である。さらに、演算増幅回路７１、７２の具体的構
成例は前述のように図６の（ａ）と（ｂ）に示す。
【００６１】次に本実施の形態７の動作を説明する。信
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２と３の
それぞれのベースに供給するバイアス電流を作り出す働
きも兼ね備えている。トランジスタ２と３のそれぞれの
ベース電圧を検出して第３の電圧源と第４の電圧源を作
り出す方法を取っており、この発明は、実施の形態５と
実施の形態６の両方をとりいれた実施の形態であり、前
記記載の３通りの方法の内、これは第２の方法の一例で
ある。
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２と３の
それぞれのベースに供給するバイアス電流を作り出す働
きも兼ね備えている。トランジスタ２と３のそれぞれの
ベース電圧を検出して第３の電圧源と第４の電圧源を作
り出す方法を取っており、この発明は、実施の形態５と
実施の形態６の両方をとりいれた実施の形態であり、前
記記載の３通りの方法の内、これは第２の方法の一例で
ある。
【００６２】以上により、この実施の形態によれば、演
算増幅回路７１と７４によって抵抗帰還型ボルテージフ
ォロワ回路を構成し、インピーダンス変換をやっている
ので、積分回路を構成する抵抗６９と７２の値を大きく
しても電圧降下は微小にできるので、積分コンデンサ７
０と７３の容量値を小さくできる。例えば、演算増幅回
路７１と７４の入力電流が１ｎＡであると仮定すると、
１ｍＶの電圧降下で抵抗６９と７２の値は、それぞれ１
ＭΩになり、１ＭＨｚ以上の差動増幅をさせる積分コン
デンサ７０と７３の容量値は、それぞれ１．６ｐＦで良
く、２個で３．２ｐＦとなり、このチップ占有面積は
０．０３４ｍｍ角の正方形となり、また、演算増幅回路
７１と７４のチップ占有面積は、図６の場合、２個で
０．０２ｍｍ角になり、さらに、積分回路を構成する抵
抗８１と８４の値を自由に設定できるので、積分コンデ
ンサ８０と８３の容量値を小さくでき、例えば、積分抵
抗（帰還抵抗）８１と８４の値をそれぞれ１００ｋΩに
設定し、１ＭＨｚ以上の差動増幅をさせる場合、積分コ
ンデンサ８０と８３の容量値は、それぞれ１６ｐＦで良
く、２個で３２ｐＦとなり、このチップ占有面積は０．
１ｍｍ角の正方形となり、以上の合計のチップ占有面積
は０．１４ｍｍ角となり、この大きさは、従来の結合コ
ンデンサ２個のチップ占有面積の０．８１ｍｍ角の正方
形と比較して、かなり小さいチップ占有面積である。従
って、本実施の形態によれば、半導体集積回路で製造し
た差動増幅回路において、２個の結合コンデンサに信号
を通さないで、配線の直結で信号を通す回路にできるの
で、結合コンデンサの寄生素子を配慮しないで設計でき
るので、回路設計上の自由度が大幅に改善できる効果が
ある。さらに、半導体集積回路に２個の結合コンデンサ
を内蔵していた分のチップ面積を減らすことができ、特
に、従来と比較して、内蔵の２個の結合コンデンサに寄
生する不要な寄生容量の影響を取り去ることができるの
で、高周波数特性の改善ができ、かつチップ面積を小さ
くすることにより半導体集積回路の製造原価を下げるこ
とができる。
算増幅回路７１と７４によって抵抗帰還型ボルテージフ
ォロワ回路を構成し、インピーダンス変換をやっている
ので、積分回路を構成する抵抗６９と７２の値を大きく
しても電圧降下は微小にできるので、積分コンデンサ７
０と７３の容量値を小さくできる。例えば、演算増幅回
路７１と７４の入力電流が１ｎＡであると仮定すると、
１ｍＶの電圧降下で抵抗６９と７２の値は、それぞれ１
ＭΩになり、１ＭＨｚ以上の差動増幅をさせる積分コン
デンサ７０と７３の容量値は、それぞれ１．６ｐＦで良
く、２個で３．２ｐＦとなり、このチップ占有面積は
０．０３４ｍｍ角の正方形となり、また、演算増幅回路
７１と７４のチップ占有面積は、図６の場合、２個で
０．０２ｍｍ角になり、さらに、積分回路を構成する抵
抗８１と８４の値を自由に設定できるので、積分コンデ
ンサ８０と８３の容量値を小さくでき、例えば、積分抵
抗（帰還抵抗）８１と８４の値をそれぞれ１００ｋΩに
設定し、１ＭＨｚ以上の差動増幅をさせる場合、積分コ
ンデンサ８０と８３の容量値は、それぞれ１６ｐＦで良
く、２個で３２ｐＦとなり、このチップ占有面積は０．
１ｍｍ角の正方形となり、以上の合計のチップ占有面積
は０．１４ｍｍ角となり、この大きさは、従来の結合コ
ンデンサ２個のチップ占有面積の０．８１ｍｍ角の正方
形と比較して、かなり小さいチップ占有面積である。従
って、本実施の形態によれば、半導体集積回路で製造し
た差動増幅回路において、２個の結合コンデンサに信号
を通さないで、配線の直結で信号を通す回路にできるの
で、結合コンデンサの寄生素子を配慮しないで設計でき
るので、回路設計上の自由度が大幅に改善できる効果が
ある。さらに、半導体集積回路に２個の結合コンデンサ
を内蔵していた分のチップ面積を減らすことができ、特
に、従来と比較して、内蔵の２個の結合コンデンサに寄
生する不要な寄生容量の影響を取り去ることができるの
で、高周波数特性の改善ができ、かつチップ面積を小さ
くすることにより半導体集積回路の製造原価を下げるこ
とができる。
【００６３】実施の形態８．以下、この発明の実施の形
態８を図によって説明する。図９において１は直流電圧
源に交流電圧信号が重畳した信号源で、２と４１は第１
の差動増幅器１４−１６の差動対を構成するトランジス
タで、３と４２は第２の差動増幅器１４−１７の差動対
を構成するトランジスタである。そして４と５は、第１
の差動増幅器１４−１６の差動対と第２の差動増幅器１
４−１７の差動対に、ほぼ同一の電流を供給するため
の、それぞれの定電流源で、６はトランジスタ２と３の
それぞれのベースに電流を供給するための抵抗で、かつ
７の抵抗と共に信号源１の電位を決めるためのものであ
る。そして、７９の抵抗と７０のコンデンサで積分回路
を構成し、それらの接続点をトランジスタ４１のベース
に接続し、抵抗７９の他の端子はトランジスタ４１のコ
レクタに接続する。同様に、８２の抵抗と７３のコンデ
ンサで積分回路を構成し、それらの接続点をトランジス
タ４２のベースに接続し、抵抗８２の他の端子はトラン
ジスタ４２のコレクタに接続する。そして、４５はトラ
ンジスタ４１の第１の負荷抵抗で、４６はトランジスタ
４２の第２の負荷抵抗であり、この抵抗４５と４６は、
ほぼ同一の特性のもので構成する。そして、トランジス
タ４１のコレクタと抵抗４５の接続点から電圧信号を取
り出し、端子１５を介して第３の差動増幅器１４−１の
一方の入力端子に接続する。同様に、トランジスタ４２
のコレクタと抵抗４６の接続点から電圧信号を取り出
し、端子１６を介して第３の差動増幅器１４−１の他方
の入力端子に接続する。ここで、１９と２０は第３の差
動増幅器１４−１の差動出力端子で、増幅された交流電
圧差動信号を得ることができる。また、１７は第１の電
圧源で本実施の形態においては正極電源端子であり、さ
らに１８は第２の電圧源で本実施の形態においては負極
電源端子である。
態８を図によって説明する。図９において１は直流電圧
源に交流電圧信号が重畳した信号源で、２と４１は第１
の差動増幅器１４−１６の差動対を構成するトランジス
タで、３と４２は第２の差動増幅器１４−１７の差動対
を構成するトランジスタである。そして４と５は、第１
の差動増幅器１４−１６の差動対と第２の差動増幅器１
４−１７の差動対に、ほぼ同一の電流を供給するため
の、それぞれの定電流源で、６はトランジスタ２と３の
それぞれのベースに電流を供給するための抵抗で、かつ
７の抵抗と共に信号源１の電位を決めるためのものであ
る。そして、７９の抵抗と７０のコンデンサで積分回路
を構成し、それらの接続点をトランジスタ４１のベース
に接続し、抵抗７９の他の端子はトランジスタ４１のコ
レクタに接続する。同様に、８２の抵抗と７３のコンデ
ンサで積分回路を構成し、それらの接続点をトランジス
タ４２のベースに接続し、抵抗８２の他の端子はトラン
ジスタ４２のコレクタに接続する。そして、４５はトラ
ンジスタ４１の第１の負荷抵抗で、４６はトランジスタ
４２の第２の負荷抵抗であり、この抵抗４５と４６は、
ほぼ同一の特性のもので構成する。そして、トランジス
タ４１のコレクタと抵抗４５の接続点から電圧信号を取
り出し、端子１５を介して第３の差動増幅器１４−１の
一方の入力端子に接続する。同様に、トランジスタ４２
のコレクタと抵抗４６の接続点から電圧信号を取り出
し、端子１６を介して第３の差動増幅器１４−１の他方
の入力端子に接続する。ここで、１９と２０は第３の差
動増幅器１４−１の差動出力端子で、増幅された交流電
圧差動信号を得ることができる。また、１７は第１の電
圧源で本実施の形態においては正極電源端子であり、さ
らに１８は第２の電圧源で本実施の形態においては負極
電源端子である。
【００６４】次に本実施の形態８の動作を説明する。信
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２と３の
それぞれのベースに供給するバイアス電流を作り出す働
きも兼ね備えている。トランジスタ２と４１、定電流源
４、抵抗４５で第１の差動増幅器１４−１６を構成して
おり、さらに、抵抗７９で負帰還がかかる抵抗帰還型の
ボルテージフォロワ回路が構成されるので、トランジス
タ４１のベース電圧は、トランジスタ２のベース電圧と
ほぼ等しい電圧になろうとするが、コンデンサ７０でロ
ーパスフィルター（積分回路）が構成されているので、
交流信号に対しては負帰還がかからない。即ち、第１の
差動増幅器１４−１６は直流的にボルテージフォロワ回
路として動作し、電圧利得が１倍であるが、交流的には
増幅動作させることができる。同様に、トランジスタ３
と４２、定電流源５、抵抗４６で第２の差動増幅器１４
−１７を構成しており、さらに、抵抗８２で負帰還がか
かる抵抗帰還型のボルテージフォロワ回路が構成される
ので、トランジスタ４２のベース電圧は、トランジスタ
３のベース電圧とほぼ等しい電圧になろうとするが、コ
ンデンサ７３でローパスフィルター（積分回路）が構成
されているので、交流信号に対しては負帰還がかからな
い。即ち、第２の差動増幅器１４−１７は直流的にボル
テージフォロワ回路として動作し、電圧利得が１倍であ
るが、交流的には増幅動作させることができる。ここで
第１の差動増幅器１４−１６と第２の差動増幅器１４−
１７の電気的特性は、ほぼ同一となるように構成する。
そして、第１の差動増幅器１４−１６と第２の差動増幅
器１４−１７のそれぞれの出力端子を第３の差動増幅器
１４−１の入力端子１５と１６に接続し、出力端子１９
と２０に差動出力を得る。ここで、トランジスタ２と３
はエミッタフォロワ型増幅回路（コレクタ接地型増幅回
路）をそれぞれ構成しており、それぞれのベースに入力
された交流電圧信号はエミッタから出力として、低イン
ピーダンスに変換された交流電圧信号が得られる。そし
て、トランジスタ４１と４２はベース接地型増幅回路
（カスケード型増幅回路）をそれぞれ構成しており、そ
れぞれのエミッタに入力された交流電圧信号はコレクタ
から出力として、電圧から電流に変換された交流電流信
号が得られる。この二つの交流電流信号は、正極電源電
圧１７に共通に接続されたほぼ同一の抵抗値の二つの負
荷抵抗４５と４６にそれぞれ供給され、電流から電圧に
変換された二つの交流電圧信号が得られる。この交流電
圧信号は、同一の電圧に重畳された信号であり、この二
つの交流電圧信号を第３の差動増幅器１４−１の二つの
入力端子１５と１６に入力し、出力端子１９と２０に差
動出力を得る。
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２と３の
それぞれのベースに供給するバイアス電流を作り出す働
きも兼ね備えている。トランジスタ２と４１、定電流源
４、抵抗４５で第１の差動増幅器１４−１６を構成して
おり、さらに、抵抗７９で負帰還がかかる抵抗帰還型の
ボルテージフォロワ回路が構成されるので、トランジス
タ４１のベース電圧は、トランジスタ２のベース電圧と
ほぼ等しい電圧になろうとするが、コンデンサ７０でロ
ーパスフィルター（積分回路）が構成されているので、
交流信号に対しては負帰還がかからない。即ち、第１の
差動増幅器１４−１６は直流的にボルテージフォロワ回
路として動作し、電圧利得が１倍であるが、交流的には
増幅動作させることができる。同様に、トランジスタ３
と４２、定電流源５、抵抗４６で第２の差動増幅器１４
−１７を構成しており、さらに、抵抗８２で負帰還がか
かる抵抗帰還型のボルテージフォロワ回路が構成される
ので、トランジスタ４２のベース電圧は、トランジスタ
３のベース電圧とほぼ等しい電圧になろうとするが、コ
ンデンサ７３でローパスフィルター（積分回路）が構成
されているので、交流信号に対しては負帰還がかからな
い。即ち、第２の差動増幅器１４−１７は直流的にボル
テージフォロワ回路として動作し、電圧利得が１倍であ
るが、交流的には増幅動作させることができる。ここで
第１の差動増幅器１４−１６と第２の差動増幅器１４−
１７の電気的特性は、ほぼ同一となるように構成する。
そして、第１の差動増幅器１４−１６と第２の差動増幅
器１４−１７のそれぞれの出力端子を第３の差動増幅器
１４−１の入力端子１５と１６に接続し、出力端子１９
と２０に差動出力を得る。ここで、トランジスタ２と３
はエミッタフォロワ型増幅回路（コレクタ接地型増幅回
路）をそれぞれ構成しており、それぞれのベースに入力
された交流電圧信号はエミッタから出力として、低イン
ピーダンスに変換された交流電圧信号が得られる。そし
て、トランジスタ４１と４２はベース接地型増幅回路
（カスケード型増幅回路）をそれぞれ構成しており、そ
れぞれのエミッタに入力された交流電圧信号はコレクタ
から出力として、電圧から電流に変換された交流電流信
号が得られる。この二つの交流電流信号は、正極電源電
圧１７に共通に接続されたほぼ同一の抵抗値の二つの負
荷抵抗４５と４６にそれぞれ供給され、電流から電圧に
変換された二つの交流電圧信号が得られる。この交流電
圧信号は、同一の電圧に重畳された信号であり、この二
つの交流電圧信号を第３の差動増幅器１４−１の二つの
入力端子１５と１６に入力し、出力端子１９と２０に差
動出力を得る。
【００６５】ここで、重要なことは、トランジスタ４１
とトランジスタ４２のそれぞれのベースに印加する電圧
の設定である。第１の差動増幅器１４−１６と第２の差
動増幅器１４−１７をそれぞれ独立した差動増幅器とし
て機能させるため、トランジスタ２とトランジスタ３の
それぞれのベースの電圧の平均値の電圧をそれぞれ作り
出し、トランジスタ４１とトランジスタ４２のそれぞれ
のベースに印加するため、第１の差動増幅器１４−１６
および第２の差動増幅器１４−１７で、それぞれ直流的
に負帰還をかけて平衡状態にして、抵抗７９および抵抗
８２を介してトランジスタ４１およびトランジスタ４２
のそれぞれのベースに電圧を供給する方法を取ってお
り、前記記載の３通りの方法の内、これは第３の方法の
一例である。以上により、この実施の形態では抵抗７
９、８２に、トランジスタ４１、４２のそれぞれのベー
ス電流を流す必要があるため、抵抗７９、８２、の値を
小さく押さえてコンデンサ６６、６８の値を大きくしな
ければならないので、原理説明には好例であるが、上記
のような欠点も有している。しかし、従来と比較して本
実施の形態によれば、半導体集積回路で製造した差動増
幅回路において、２個の結合コンデンサに信号を通さな
いで、配線の直結で信号を通す回路にでき、結合コンデ
ンサの寄生素子を配慮しないで設計できるので、回路設
計上の自由度が大幅に改善できる効果がある。さらに、
半導体集積回路に２個の結合コンデンサを内蔵していた
分のチップ面積を減らすことができるが、２個の積分コ
ンデンサの面積が必要になり問題であるが、特に、従来
と比較して、内蔵の２個の結合コンデンサに寄生する不
要な寄生容量の影響を取り去ることができるので、高周
波数特性の改善ができる。
とトランジスタ４２のそれぞれのベースに印加する電圧
の設定である。第１の差動増幅器１４−１６と第２の差
動増幅器１４−１７をそれぞれ独立した差動増幅器とし
て機能させるため、トランジスタ２とトランジスタ３の
それぞれのベースの電圧の平均値の電圧をそれぞれ作り
出し、トランジスタ４１とトランジスタ４２のそれぞれ
のベースに印加するため、第１の差動増幅器１４−１６
および第２の差動増幅器１４−１７で、それぞれ直流的
に負帰還をかけて平衡状態にして、抵抗７９および抵抗
８２を介してトランジスタ４１およびトランジスタ４２
のそれぞれのベースに電圧を供給する方法を取ってお
り、前記記載の３通りの方法の内、これは第３の方法の
一例である。以上により、この実施の形態では抵抗７
９、８２に、トランジスタ４１、４２のそれぞれのベー
ス電流を流す必要があるため、抵抗７９、８２、の値を
小さく押さえてコンデンサ６６、６８の値を大きくしな
ければならないので、原理説明には好例であるが、上記
のような欠点も有している。しかし、従来と比較して本
実施の形態によれば、半導体集積回路で製造した差動増
幅回路において、２個の結合コンデンサに信号を通さな
いで、配線の直結で信号を通す回路にでき、結合コンデ
ンサの寄生素子を配慮しないで設計できるので、回路設
計上の自由度が大幅に改善できる効果がある。さらに、
半導体集積回路に２個の結合コンデンサを内蔵していた
分のチップ面積を減らすことができるが、２個の積分コ
ンデンサの面積が必要になり問題であるが、特に、従来
と比較して、内蔵の２個の結合コンデンサに寄生する不
要な寄生容量の影響を取り去ることができるので、高周
波数特性の改善ができる。
【００６６】実施の形態９．以下、この発明の実施の形
態９を図によって説明する。図１０において１は直流電
圧源に交流電圧信号が重畳した信号源で、２と４１は第
１の差動増幅器１４−１８の差動対を構成するトランジ
スタで、３と４２は第２の差動増幅器１４−１９の差動
対を構成するトランジスタである。そして４と５は、第
１の差動増幅器１４−１８の差動対と第２の差動増幅器
１４−１９の差動対に、ほぼ同一の電流を供給するため
の、それぞれの定電流源で、６はトランジスタ２と３の
それぞれのベースに電流を供給するための抵抗で、かつ
７の抵抗と共に信号源１の電位を決めるためのものであ
る。そして、７９の抵抗と７０のコンデンサで積分回路
を構成し、それらの接続点を７１の演算増幅回路の非反
転入力端子に接続し、抵抗７９の他の端子はトランジス
タ４１のコレクタに接続する。さらに、７１の演算増幅
回路の反転入力端子と出力端子の間に８１の帰還抵抗
（積分抵抗）を挿入し７１の演算増幅回路の出力端子を
トランジスタ４１のベースに接続する。同様に、８２の
抵抗と７３のコンデンサで積分回路を構成し、それらの
接続点を７４の演算増幅回路の非反転入力端子に接続
し、抵抗８２の他の端子はトランジスタ４２のコレクタ
に接続する。さらに、７４の演算増幅回路の反転入力端
子と出力端子の間に８４の帰還抵抗（積分抵抗）を挿入
し７４の演算増幅回路の出力端子をトランジスタ４２の
ベースに接続する。そして、４５はトランジスタ４１の
第１の負荷抵抗で、４６はトランジスタ４２の第２の負
荷抵抗であり、この抵抗４５と４６は、ほぼ同一の特性
のもので構成する。そして、トランジスタ４１のコレク
タと抵抗４５の接続点から電圧信号を取り出し、端子１
５を介して第３の差動増幅器１４−１の一方の入力端子
に接続する。同様に、トランジスタ４２のコレクタと抵
抗４６の接続点から電圧信号を取り出し、端子１６を介
して第３の差動増幅器１４−１の他方の入力端子に接続
する。ここで、１９と２０は第３の差動増幅器１４−１
の差動出力端子で、増幅された交流電圧差動信号を得る
ことができる。また、１７は第１の電圧源で本実施の形
態においては正極電源端子であり、さらに１８は第２の
電圧源で本実施の形態においては負極電源端子である。
さらに、演算増幅回路７１、７２の具体的構成例は前述
のように図６の（ａ）と（ｂ）に示す。
態９を図によって説明する。図１０において１は直流電
圧源に交流電圧信号が重畳した信号源で、２と４１は第
１の差動増幅器１４−１８の差動対を構成するトランジ
スタで、３と４２は第２の差動増幅器１４−１９の差動
対を構成するトランジスタである。そして４と５は、第
１の差動増幅器１４−１８の差動対と第２の差動増幅器
１４−１９の差動対に、ほぼ同一の電流を供給するため
の、それぞれの定電流源で、６はトランジスタ２と３の
それぞれのベースに電流を供給するための抵抗で、かつ
７の抵抗と共に信号源１の電位を決めるためのものであ
る。そして、７９の抵抗と７０のコンデンサで積分回路
を構成し、それらの接続点を７１の演算増幅回路の非反
転入力端子に接続し、抵抗７９の他の端子はトランジス
タ４１のコレクタに接続する。さらに、７１の演算増幅
回路の反転入力端子と出力端子の間に８１の帰還抵抗
（積分抵抗）を挿入し７１の演算増幅回路の出力端子を
トランジスタ４１のベースに接続する。同様に、８２の
抵抗と７３のコンデンサで積分回路を構成し、それらの
接続点を７４の演算増幅回路の非反転入力端子に接続
し、抵抗８２の他の端子はトランジスタ４２のコレクタ
に接続する。さらに、７４の演算増幅回路の反転入力端
子と出力端子の間に８４の帰還抵抗（積分抵抗）を挿入
し７４の演算増幅回路の出力端子をトランジスタ４２の
ベースに接続する。そして、４５はトランジスタ４１の
第１の負荷抵抗で、４６はトランジスタ４２の第２の負
荷抵抗であり、この抵抗４５と４６は、ほぼ同一の特性
のもので構成する。そして、トランジスタ４１のコレク
タと抵抗４５の接続点から電圧信号を取り出し、端子１
５を介して第３の差動増幅器１４−１の一方の入力端子
に接続する。同様に、トランジスタ４２のコレクタと抵
抗４６の接続点から電圧信号を取り出し、端子１６を介
して第３の差動増幅器１４−１の他方の入力端子に接続
する。ここで、１９と２０は第３の差動増幅器１４−１
の差動出力端子で、増幅された交流電圧差動信号を得る
ことができる。また、１７は第１の電圧源で本実施の形
態においては正極電源端子であり、さらに１８は第２の
電圧源で本実施の形態においては負極電源端子である。
さらに、演算増幅回路７１、７２の具体的構成例は前述
のように図６の（ａ）と（ｂ）に示す。
【００６７】次に本実施の形態９の動作を説明する。信
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２と３の
それぞれのベースに供給するバイアス電流を作り出す働
きも兼ね備えている。トランジスタ２と４１、定電流源
４、抵抗４５で第１の差動増幅器１４−１８を構成して
おり、さらに、抵抗７９と演算増幅回路７１で負帰還が
かかる抵抗帰還型のボルテージフォロワ回路が構成され
るので、トランジスタ４１のベース電圧は、トランジス
タ２のベース電圧とほぼ等しい電圧になろうとするが、
コンデンサ７０と８０でローパスフィルター（積分回
路）が構成されているので、交流信号に対しては負帰還
がかからない。即ち、第１の差動増幅器１４−１８は直
流的にボルテージフォロワ回路として動作し、電圧利得
が１倍であるが、交流的には増幅動作させることができ
る。同様に、トランジスタ３と４２、定電流源５、抵抗
４６で第２の差動増幅器１４−１９を構成しており、さ
らに、抵抗８２と演算増幅回路７４で負帰還がかかる抵
抗帰還型のボルテージフォロワ回路が構成されるので、
トランジスタ４２のベース電圧は、トランジスタ３のベ
ース電圧とほぼ等しい電圧になろうとするが、コンデン
サ７３と８３でローパスフィルター（積分回路）が構成
されているので、交流信号に対しては負帰還がかからな
い。即ち、第２の差動増幅器１４−１９は直流的にボル
テージフォロワ回路として動作し、電圧利得が１倍であ
るが、交流的には増幅動作させることができる。ここで
第１の差動増幅器１４−１８と第２の差動増幅器１４−
１９の電気的特性は、ほぼ同一となるように構成する。
そして、第１の差動増幅器１４−１８と第２の差動増幅
器１４−１９のそれぞれの出力端子を第３の差動増幅器
１４−１の入力端子１５と１６に接続し、出力端子１９
と２０に差動出力を得る。ここで、トランジスタ２と３
はエミッタフォロワ型増幅回路（コレクタ接地型増幅回
路）をそれぞれ構成しており、それぞれのベースに入力
された交流電圧信号はエミッタから出力として、低イン
ピーダンスに変換された交流電圧信号が得られる。そし
て、トランジスタ４１と４２はベース接地型増幅回路
（カスケード型増幅回路）をそれぞれ構成しており、そ
れぞれのエミッタに入力された交流電圧信号はコレクタ
から出力として、電圧から電流に変換された交流電流信
号が得られる。この二つの交流電流信号は、正極電源電
圧１７に共通に接続されたほぼ同一の抵抗値の二つの負
荷抵抗４５と４６にそれぞれ供給され、電流から電圧に
変換された二つの交流電圧信号が得られる。この交流電
圧信号は、同一の電圧に重畳された信号であり、この二
つの交流電圧信号を第３の差動増幅器１４−１の二つの
入力端子１５と１６に入力し、出力端子１９と２０に差
動出力を得る。ここで、重要なことは、トランジスタ４
１とトランジスタ４２のそれぞれのベースに印加する電
圧の設定である。第１の差動増幅器１４−１８と第２の
差動増幅器１４−１９をそれぞれ独立した差動増幅器と
して機能させるため、トランジスタ２とトランジスタ３
のそれぞれのベースの電圧の平均値の電圧をそれぞれ作
り出し、トランジスタ４１とトランジスタ４２のそれぞ
れのベースに印加するため、第１の差動増幅器１４−１
８および第２の差動増幅器１４−１９で、それぞれ直流
的に負帰還をかけて平衡状態にして、抵抗７９および抵
抗８２、そして演算増幅回路７１および演算増幅回路７
４、を介してトランジスタ４１およびトランジスタ４２
のそれぞれのベースに電圧を供給する方法を取ってお
り、前記記載の３通りの方法の内、これは第３の方法の
一例である。
号源１の回路電位を決めるため抵抗６と７が信号源１に
直列に接続され、抵抗６の他方の端子は正極電源端子１
７に、抵抗７の他方の端子は負極電源端子１８に、それ
ぞれ接続される。ここで抵抗６はトランジスタ２と３の
それぞれのベースに供給するバイアス電流を作り出す働
きも兼ね備えている。トランジスタ２と４１、定電流源
４、抵抗４５で第１の差動増幅器１４−１８を構成して
おり、さらに、抵抗７９と演算増幅回路７１で負帰還が
かかる抵抗帰還型のボルテージフォロワ回路が構成され
るので、トランジスタ４１のベース電圧は、トランジス
タ２のベース電圧とほぼ等しい電圧になろうとするが、
コンデンサ７０と８０でローパスフィルター（積分回
路）が構成されているので、交流信号に対しては負帰還
がかからない。即ち、第１の差動増幅器１４−１８は直
流的にボルテージフォロワ回路として動作し、電圧利得
が１倍であるが、交流的には増幅動作させることができ
る。同様に、トランジスタ３と４２、定電流源５、抵抗
４６で第２の差動増幅器１４−１９を構成しており、さ
らに、抵抗８２と演算増幅回路７４で負帰還がかかる抵
抗帰還型のボルテージフォロワ回路が構成されるので、
トランジスタ４２のベース電圧は、トランジスタ３のベ
ース電圧とほぼ等しい電圧になろうとするが、コンデン
サ７３と８３でローパスフィルター（積分回路）が構成
されているので、交流信号に対しては負帰還がかからな
い。即ち、第２の差動増幅器１４−１９は直流的にボル
テージフォロワ回路として動作し、電圧利得が１倍であ
るが、交流的には増幅動作させることができる。ここで
第１の差動増幅器１４−１８と第２の差動増幅器１４−
１９の電気的特性は、ほぼ同一となるように構成する。
そして、第１の差動増幅器１４−１８と第２の差動増幅
器１４−１９のそれぞれの出力端子を第３の差動増幅器
１４−１の入力端子１５と１６に接続し、出力端子１９
と２０に差動出力を得る。ここで、トランジスタ２と３
はエミッタフォロワ型増幅回路（コレクタ接地型増幅回
路）をそれぞれ構成しており、それぞれのベースに入力
された交流電圧信号はエミッタから出力として、低イン
ピーダンスに変換された交流電圧信号が得られる。そし
て、トランジスタ４１と４２はベース接地型増幅回路
（カスケード型増幅回路）をそれぞれ構成しており、そ
れぞれのエミッタに入力された交流電圧信号はコレクタ
から出力として、電圧から電流に変換された交流電流信
号が得られる。この二つの交流電流信号は、正極電源電
圧１７に共通に接続されたほぼ同一の抵抗値の二つの負
荷抵抗４５と４６にそれぞれ供給され、電流から電圧に
変換された二つの交流電圧信号が得られる。この交流電
圧信号は、同一の電圧に重畳された信号であり、この二
つの交流電圧信号を第３の差動増幅器１４−１の二つの
入力端子１５と１６に入力し、出力端子１９と２０に差
動出力を得る。ここで、重要なことは、トランジスタ４
１とトランジスタ４２のそれぞれのベースに印加する電
圧の設定である。第１の差動増幅器１４−１８と第２の
差動増幅器１４−１９をそれぞれ独立した差動増幅器と
して機能させるため、トランジスタ２とトランジスタ３
のそれぞれのベースの電圧の平均値の電圧をそれぞれ作
り出し、トランジスタ４１とトランジスタ４２のそれぞ
れのベースに印加するため、第１の差動増幅器１４−１
８および第２の差動増幅器１４−１９で、それぞれ直流
的に負帰還をかけて平衡状態にして、抵抗７９および抵
抗８２、そして演算増幅回路７１および演算増幅回路７
４、を介してトランジスタ４１およびトランジスタ４２
のそれぞれのベースに電圧を供給する方法を取ってお
り、前記記載の３通りの方法の内、これは第３の方法の
一例である。
【００６８】以上により、本実施の形態によれば、演算
増幅回路７１と７４によって抵抗帰還型ボルテージフォ
ロワ回路を構成し、インピーダンス変換をやっているの
で、積分回路を構成する抵抗７９と８２の値を大きくし
ても電圧降下は微小にできるので、積分コンデンサ７０
と７３の容量値を小さくできる。例えば、演算増幅回路
７１と７４の入力電流が１ｎＡであると仮定すると、１
ｍＶの電圧降下で抵抗７９と８２の値は、それぞれ１Ｍ
Ωになり、１ＭＨｚ以上の差動増幅をさせる積分コンデ
ンサ７０と７３の容量値は、それぞれ１．６ｐＦで良
く、２個で３．２ｐＦとなり、このチップ占有面積は
０．０３４ｍｍ角の正方形となり、また、演算増幅回路
７１と７４のチップ占有面積は、図６の場合、２個で
０．０２ｍｍ角なり、さらに、積分回路を構成する抵抗
８１と８４の値を自由に設定できるので、積分コンデン
サ８０と８３の容量値を小さくでき、例えば、積分抵抗
（帰還抵抗）８１と８４の値をそれぞれ１００ｋΩに設
定し、１ＭＨｚ以上の差動増幅をさせる場合、積分コン
デンサ８０と８３の容量値は、それぞれ１６ｐＦで良
く、２個で３２ｐＦとなり、このチップ占有面積は０．
１ｍｍ角の正方形となり、以上の合計のチップ占有面積
は０．１４ｍｍ角となり、この大きさは、従来の結合コ
ンデンサ２個のチップ占有面積の０．８１ｍｍ角の正方
形と比較して、かなり小さいチップ占有面積である。従
って、本実施の形態によれば、半導体集積回路で製造し
た差動増幅回路において、２個の結合コンデンサに信号
を通さないで、配線の直結で信号を通す回路にでき、結
合コンデンサの寄生素子を配慮しないで設計できるの
で、回路設計上の自由度が大幅に改善できる効果があ
る。さらに、半導体集積回路に２個の結合コンデンサを
内蔵していた分のチップ面積を減らすことができ、特
に、従来と比較して、内蔵の２個の結合コンデンサに寄
生する不要な寄生容量の影響を取り去ることができるの
で、高周波数特性の改善ができ、かつチップ面積を小さ
くすることにより半導体集積回路の製造原価を下げるこ
とができる。
増幅回路７１と７４によって抵抗帰還型ボルテージフォ
ロワ回路を構成し、インピーダンス変換をやっているの
で、積分回路を構成する抵抗７９と８２の値を大きくし
ても電圧降下は微小にできるので、積分コンデンサ７０
と７３の容量値を小さくできる。例えば、演算増幅回路
７１と７４の入力電流が１ｎＡであると仮定すると、１
ｍＶの電圧降下で抵抗７９と８２の値は、それぞれ１Ｍ
Ωになり、１ＭＨｚ以上の差動増幅をさせる積分コンデ
ンサ７０と７３の容量値は、それぞれ１．６ｐＦで良
く、２個で３．２ｐＦとなり、このチップ占有面積は
０．０３４ｍｍ角の正方形となり、また、演算増幅回路
７１と７４のチップ占有面積は、図６の場合、２個で
０．０２ｍｍ角なり、さらに、積分回路を構成する抵抗
８１と８４の値を自由に設定できるので、積分コンデン
サ８０と８３の容量値を小さくでき、例えば、積分抵抗
（帰還抵抗）８１と８４の値をそれぞれ１００ｋΩに設
定し、１ＭＨｚ以上の差動増幅をさせる場合、積分コン
デンサ８０と８３の容量値は、それぞれ１６ｐＦで良
く、２個で３２ｐＦとなり、このチップ占有面積は０．
１ｍｍ角の正方形となり、以上の合計のチップ占有面積
は０．１４ｍｍ角となり、この大きさは、従来の結合コ
ンデンサ２個のチップ占有面積の０．８１ｍｍ角の正方
形と比較して、かなり小さいチップ占有面積である。従
って、本実施の形態によれば、半導体集積回路で製造し
た差動増幅回路において、２個の結合コンデンサに信号
を通さないで、配線の直結で信号を通す回路にでき、結
合コンデンサの寄生素子を配慮しないで設計できるの
で、回路設計上の自由度が大幅に改善できる効果があ
る。さらに、半導体集積回路に２個の結合コンデンサを
内蔵していた分のチップ面積を減らすことができ、特
に、従来と比較して、内蔵の２個の結合コンデンサに寄
生する不要な寄生容量の影響を取り去ることができるの
で、高周波数特性の改善ができ、かつチップ面積を小さ
くすることにより半導体集積回路の製造原価を下げるこ
とができる。
【００６９】実施の形態１０．以下、この発明の実施の
形態１０を図によって説明する。図１１において１は直
流電圧源に交流電圧信号が重畳した信号源で、２と４１
は第１の差動増幅器１４−２０の差動対を構成するトラ
ンジスタで、３と４２は第２の差動増幅器１４−２１の
差動対を構成するトランジスタである。そして４と５
は、第１の差動増幅器１４−２０の差動対と第２の差動
増幅器１４−２１の差動対に、ほぼ同一の電流を供給す
るための、それぞれの定電流源で、６はトランジスタ２
と３のそれぞれのベースに電流を供給するための抵抗
で、かつ７の抵抗と共に信号源１の電位を決めるための
ものである。そして、４３と４３−１はトランジスタ２
のベースに流れる電流の平均値とほぼ等しい電流が流れ
るように設定した第１の電流源であり、トランジスタ４
１のベース電流を供給する。同様に、４４と４４−１は
トランジスタ３のベースに流れる電流の平均値とほぼ等
しい電流が流れるように設定した第２の電流源であり、
トランジスタ４２のベース電流を供給する。８５と８
６、そして、８７と８８、はトランジスタでベースを共
通に接続して８９の直流電圧源に接続し、二つの差動対
のそれぞれのトランジスタのコレクタ部に挿入して構成
し、４５はトランジスタ４１と８６の第１の負荷抵抗
で、４６はトランジスタ４２と８８の第２の負荷抵抗で
あり、この抵抗４５と４６は、ほぼ同一の特性のもので
構成する。そして、トランジスタ８６のコレクタと抵抗
４５の接続点から電圧信号を取り出し、９０のトランジ
スタと９２の定電流源でエミッタフォロワ回路を構成
し、端子１５を介して第３の差動増幅器１４−１の一方
の入力端子に接続する。同様に、トランジスタ８８のコ
レクタと抵抗４６の接続点から電圧信号を取り出し、９
１のトランジスタと９３の定電流源でエミッタフォロワ
回路を構成し、端子１６を介して第３の差動増幅器１４
−１の他方の入力端子に接続する。ここで、１９と２０
は第３の差動増幅器１４−１の差動出力端子で、増幅さ
れた交流電圧差動信号を得ることができる。また、トラ
ンジスタ８５と８６、トランジスタ８７と８８、トラン
ジスタ９０と９１は、ほぼ特性の等しいものを使うよう
にし、また、定電流源９２と９３も、ほぼ特性の等しい
ものを使うようにする。また、１７は第１の電圧源で本
実施の形態においては正極電源端子であり、さらに１８
は第２の電圧源で本実施の形態においては負極電源端子
である。
形態１０を図によって説明する。図１１において１は直
流電圧源に交流電圧信号が重畳した信号源で、２と４１
は第１の差動増幅器１４−２０の差動対を構成するトラ
ンジスタで、３と４２は第２の差動増幅器１４−２１の
差動対を構成するトランジスタである。そして４と５
は、第１の差動増幅器１４−２０の差動対と第２の差動
増幅器１４−２１の差動対に、ほぼ同一の電流を供給す
るための、それぞれの定電流源で、６はトランジスタ２
と３のそれぞれのベースに電流を供給するための抵抗
で、かつ７の抵抗と共に信号源１の電位を決めるための
ものである。そして、４３と４３−１はトランジスタ２
のベースに流れる電流の平均値とほぼ等しい電流が流れ
るように設定した第１の電流源であり、トランジスタ４
１のベース電流を供給する。同様に、４４と４４−１は
トランジスタ３のベースに流れる電流の平均値とほぼ等
しい電流が流れるように設定した第２の電流源であり、
トランジスタ４２のベース電流を供給する。８５と８
６、そして、８７と８８、はトランジスタでベースを共
通に接続して８９の直流電圧源に接続し、二つの差動対
のそれぞれのトランジスタのコレクタ部に挿入して構成
し、４５はトランジスタ４１と８６の第１の負荷抵抗
で、４６はトランジスタ４２と８８の第２の負荷抵抗で
あり、この抵抗４５と４６は、ほぼ同一の特性のもので
構成する。そして、トランジスタ８６のコレクタと抵抗
４５の接続点から電圧信号を取り出し、９０のトランジ
スタと９２の定電流源でエミッタフォロワ回路を構成
し、端子１５を介して第３の差動増幅器１４−１の一方
の入力端子に接続する。同様に、トランジスタ８８のコ
レクタと抵抗４６の接続点から電圧信号を取り出し、９
１のトランジスタと９３の定電流源でエミッタフォロワ
回路を構成し、端子１６を介して第３の差動増幅器１４
−１の他方の入力端子に接続する。ここで、１９と２０
は第３の差動増幅器１４−１の差動出力端子で、増幅さ
れた交流電圧差動信号を得ることができる。また、トラ
ンジスタ８５と８６、トランジスタ８７と８８、トラン
ジスタ９０と９１は、ほぼ特性の等しいものを使うよう
にし、また、定電流源９２と９３も、ほぼ特性の等しい
ものを使うようにする。また、１７は第１の電圧源で本
実施の形態においては正極電源端子であり、さらに１８
は第２の電圧源で本実施の形態においては負極電源端子
である。
【００７０】次に本実施の形態１０の動作を説明する。
信号源１の回路電位を決めるため抵抗６と７が信号源１
に直列に接続され、抵抗６の他方の端子は正極電源端子
１７に、抵抗７の他方の端子は負極電源端子１８に、そ
れぞれ接続される。ここで抵抗６はトランジスタ２と３
のそれぞれのベースに供給するバイアス電流を作り出す
働きも兼ね備えている。トランジスタ２と４１、定電流
源４、第１の電流源４３と４３−１、トランジスタ８５
と８６、抵抗４５、で第１の差動増幅器１４−２０を構
成し、トランジスタ３と４２、定電流源５、第２の電流
源４４と４４−１、トランジスタ８７と８８、抵抗４６
で第２の差動増幅器１４−２１を構成している。ここで
第１の差動増幅器１４−２０と第２の差動増幅器１４−
２１の電気的特性は、ほぼ同一となるように構成する。
そして、第１の差動増幅器１４−２０と第２の差動増幅
器１４−２１のそれぞれの出力を、トランジスタ９０と
定電流源９２、トランジスタ９１と定電流源９３、のそ
れぞれエミッタフォロワ回路を介して緩衝増幅して、第
３の差動増幅器１４−１の入力端子１５と１６に接続
し、出力端子１９と２０に差動出力を得る。
信号源１の回路電位を決めるため抵抗６と７が信号源１
に直列に接続され、抵抗６の他方の端子は正極電源端子
１７に、抵抗７の他方の端子は負極電源端子１８に、そ
れぞれ接続される。ここで抵抗６はトランジスタ２と３
のそれぞれのベースに供給するバイアス電流を作り出す
働きも兼ね備えている。トランジスタ２と４１、定電流
源４、第１の電流源４３と４３−１、トランジスタ８５
と８６、抵抗４５、で第１の差動増幅器１４−２０を構
成し、トランジスタ３と４２、定電流源５、第２の電流
源４４と４４−１、トランジスタ８７と８８、抵抗４６
で第２の差動増幅器１４−２１を構成している。ここで
第１の差動増幅器１４−２０と第２の差動増幅器１４−
２１の電気的特性は、ほぼ同一となるように構成する。
そして、第１の差動増幅器１４−２０と第２の差動増幅
器１４−２１のそれぞれの出力を、トランジスタ９０と
定電流源９２、トランジスタ９１と定電流源９３、のそ
れぞれエミッタフォロワ回路を介して緩衝増幅して、第
３の差動増幅器１４−１の入力端子１５と１６に接続
し、出力端子１９と２０に差動出力を得る。
【００７１】ここで、トランジスタ２と３はエミッタフ
ォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞ
れ構成しており、それぞれのベースに入力された交流電
圧信号はエミッタから出力として、低インピーダンスに
変換された交流電圧信号が得られる。そして、トランジ
スタ４１と４２はベース接地型増幅回路（カスケード型
増幅回路）をそれぞれ構成しており、それぞれのエミッ
タに入力された交流電圧信号はコレクタから出力とし
て、電圧から電流に変換された交流電流信号が得られ
る。そして、トランジスタ８５と８６、トランジスタ８
７と８８、によりそれぞれ構成されるベース接地型増幅
を介して、エミッタからコレクタへ信号が送られると共
に、二つの差動対のコレクタ電位を同一にして平衡特性
を改善すると共に、差動対を構成するトランジスタのコ
レクタ部のインピーダンスを下げて、コレクタ部の寄生
容量による動作の遅延を改善している。そして、トラン
ジスタ８６、トランジスタ８８、のそれぞれのコレクタ
に交流電流信号が得られる。この二つの交流電流信号
は、正極電源電圧１７に共通に接続されたほぼ同一の抵
抗値の二つの負荷抵抗４５と４６にそれぞれ供給され、
電流から電圧に変換された二つの交流電圧信号が得られ
る。この交流電圧信号は、同一の電圧に重畳された信号
であり、そして、トランジスタ９０と定電流源９２、ト
ランジスタ９１と定電流源９３、のそれぞれのエミッタ
フォロワ回路で緩衝増幅して、この二つの交流電圧信号
を第３の差動増幅器１４−１の二つの入力端子１５と１
６に入力し、出力端子１９と２０に差動出力を得る。
ォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞ
れ構成しており、それぞれのベースに入力された交流電
圧信号はエミッタから出力として、低インピーダンスに
変換された交流電圧信号が得られる。そして、トランジ
スタ４１と４２はベース接地型増幅回路（カスケード型
増幅回路）をそれぞれ構成しており、それぞれのエミッ
タに入力された交流電圧信号はコレクタから出力とし
て、電圧から電流に変換された交流電流信号が得られ
る。そして、トランジスタ８５と８６、トランジスタ８
７と８８、によりそれぞれ構成されるベース接地型増幅
を介して、エミッタからコレクタへ信号が送られると共
に、二つの差動対のコレクタ電位を同一にして平衡特性
を改善すると共に、差動対を構成するトランジスタのコ
レクタ部のインピーダンスを下げて、コレクタ部の寄生
容量による動作の遅延を改善している。そして、トラン
ジスタ８６、トランジスタ８８、のそれぞれのコレクタ
に交流電流信号が得られる。この二つの交流電流信号
は、正極電源電圧１７に共通に接続されたほぼ同一の抵
抗値の二つの負荷抵抗４５と４６にそれぞれ供給され、
電流から電圧に変換された二つの交流電圧信号が得られ
る。この交流電圧信号は、同一の電圧に重畳された信号
であり、そして、トランジスタ９０と定電流源９２、ト
ランジスタ９１と定電流源９３、のそれぞれのエミッタ
フォロワ回路で緩衝増幅して、この二つの交流電圧信号
を第３の差動増幅器１４−１の二つの入力端子１５と１
６に入力し、出力端子１９と２０に差動出力を得る。
【００７２】ここで、トランジスタ４１とトランジスタ
４２のそれぞれのベースに流す電流の設定について、第
１の差動増幅器１４−２０と第２の差動増幅器１４−２
１を、それぞれ独立した差動増幅器として機能させるた
め、トランジスタ２とトランジスタ３のそれぞれのベー
スに流れる電流の平均値の電流をそれぞれ作り出し、ト
ランジスタ４１とトランジスタ４２のそれぞれのベース
に流すようにする。また、この実施の形態でトランジス
タ８５と８７を省略して取り去り、トランジスタ８６と
８８をほぼ同一の特性にしても良い。また、トランジス
タ９０と９１、定電流源９２と９３を省略して取り去
り、トランジスタ８６と８８のそれぞれのコレクタから
第３の差動増幅器１４−１の入力端子１５と１６にそれ
ぞれ直接に接続しても良い。さらに、本実施の形態で
は、４３と４３−１の第１の電流源、および、４４と４
４−１の第２の電流源、の例を示したが、図２に示した
ように、４７の第３の電圧源と４８の第４の電圧源にし
たものに、この実施の形態の例を適用しても同様の効果
が得られる。以上の回路構成により、本願の差動増幅回
路の特性、例えば、周波数特性、同相信号除去特性、電
源雑音除去特性、等を改善することができる。
４２のそれぞれのベースに流す電流の設定について、第
１の差動増幅器１４−２０と第２の差動増幅器１４−２
１を、それぞれ独立した差動増幅器として機能させるた
め、トランジスタ２とトランジスタ３のそれぞれのベー
スに流れる電流の平均値の電流をそれぞれ作り出し、ト
ランジスタ４１とトランジスタ４２のそれぞれのベース
に流すようにする。また、この実施の形態でトランジス
タ８５と８７を省略して取り去り、トランジスタ８６と
８８をほぼ同一の特性にしても良い。また、トランジス
タ９０と９１、定電流源９２と９３を省略して取り去
り、トランジスタ８６と８８のそれぞれのコレクタから
第３の差動増幅器１４−１の入力端子１５と１６にそれ
ぞれ直接に接続しても良い。さらに、本実施の形態で
は、４３と４３−１の第１の電流源、および、４４と４
４−１の第２の電流源、の例を示したが、図２に示した
ように、４７の第３の電圧源と４８の第４の電圧源にし
たものに、この実施の形態の例を適用しても同様の効果
が得られる。以上の回路構成により、本願の差動増幅回
路の特性、例えば、周波数特性、同相信号除去特性、電
源雑音除去特性、等を改善することができる。
【００７３】実施の形態１１．以下、この発明の実施の
形態１１を図によって説明する。図１２は、複数の信号
源１ａ、１ｂを切り替えて入力できるようにしたもので
あり、ここでは信号源１ａ、１ｂの２個の場合について
説明する。また信号源が本実施の形態の例より多く接続
されたＮ個（以下Ｎは２以上の整数を表わす）の場合も
同様に構成すれば実現可能である。ここで２０１と２０
２の抵抗の分割電圧を信号源１ａ、１ｂの基準電圧に設
定し、２０３の演算増幅回路で低インピーダンスな電圧
に変換し、２０５と２０６の抵抗、２１０と２１１の抵
抗、にそれぞれ供給し、信号源１ａと１ｂの電位を決定
する。２０４と２０７、２１２と２１３、の各定電流源
で各信号源１ａと１ｂにバイアスをかけるように構成す
る。そして、第１の差動増幅器１４−２２のそれぞれの
差動対の一方のトランジスタ２ａと２ｂで構成されるそ
れぞれの入力側回路を並列接続し、それぞれのベースは
信号源１ａと１ｂのそれぞれの一方の端子に接続し、第
２の差動増幅器１４−２３のそれぞれの差動対の一方の
トランジスタ３ａと３ｂで構成されるそれぞれの入力側
回路を並列接続し、それぞれのベースは信号源１ａと１
ｂのそれぞれの他方の端子に接続して構成する。従っ
て、第１の差動増幅器１４−２２の差動対はトランジス
タ２ａと４１の組とトランジスタ２ｂと４１の組がで
き、第２の差動増幅器１４−２３の差動対はトランジス
タ３ａと４２の組とトランジスタ３ｂと４２の組ができ
る。ここで、第１の差動増幅器１４−２２のそれぞれの
差動対の他方のトランジスタ４１は共用して使用し、第
２の差動増幅器１４−２３のそれぞれの差動対の他方の
トランジスタ４２は共用して使用する。さらに、第１の
差動増幅器１４−２２は４の定電流源と４５の第１の負
荷抵抗とトランジスタ２ａまたは２ｂのベースに流れる
電流の平均値の電流を出す４３と４３−１の第１の電流
源を加えて構成し、第２の差動増幅器１４−２３は５の
定電流源と４６の第２の負荷抵抗とトランジスタ３ａま
たは３ｂのベースに流れる電流の平均値の電流を出す４
４と４４−１の第２の電流源を加えて構成し、これらの
回路は、信号源１ａと１ｂに対して共用とする。そし
て、トランジスタ４１のコレクタと抵抗４５の接続点か
ら１５の入力端子を介して第３の差動増幅器１４−１に
接続し、同様にトランジスタ４２のコレクタと抵抗４６
の接続点から１６の入力端子を介して第３の差動増幅器
１４−１に接続して構成する。そして、第３の差動増幅
器１４−１の出力端子１９と２０から差動出力を得る。
また、信号源１ａと１ｂの接続されたそれぞれの入力側
回路を構成するトランジスタ内の一つの信号源の接続さ
れる二つのトランジスタを残して、他の全ての入力側回
路のトランジスタの動作を停止させるため、２０８と２
０９、２１４と２１５、の各スイッチを入力側回路の各
トランジスタのベースに接続して構成する。このよう
に、各スイッチを設けて、１ａと１ｂの信号源の内の一
つの信号源を選択して増幅できるように構成し、各スイ
ッチを制御するスイッチ選択回路を設ける。なお、図に
スイッチ選択回路は記載していないが、ロジック回路と
半導体スイッチ回路で構成する。
形態１１を図によって説明する。図１２は、複数の信号
源１ａ、１ｂを切り替えて入力できるようにしたもので
あり、ここでは信号源１ａ、１ｂの２個の場合について
説明する。また信号源が本実施の形態の例より多く接続
されたＮ個（以下Ｎは２以上の整数を表わす）の場合も
同様に構成すれば実現可能である。ここで２０１と２０
２の抵抗の分割電圧を信号源１ａ、１ｂの基準電圧に設
定し、２０３の演算増幅回路で低インピーダンスな電圧
に変換し、２０５と２０６の抵抗、２１０と２１１の抵
抗、にそれぞれ供給し、信号源１ａと１ｂの電位を決定
する。２０４と２０７、２１２と２１３、の各定電流源
で各信号源１ａと１ｂにバイアスをかけるように構成す
る。そして、第１の差動増幅器１４−２２のそれぞれの
差動対の一方のトランジスタ２ａと２ｂで構成されるそ
れぞれの入力側回路を並列接続し、それぞれのベースは
信号源１ａと１ｂのそれぞれの一方の端子に接続し、第
２の差動増幅器１４−２３のそれぞれの差動対の一方の
トランジスタ３ａと３ｂで構成されるそれぞれの入力側
回路を並列接続し、それぞれのベースは信号源１ａと１
ｂのそれぞれの他方の端子に接続して構成する。従っ
て、第１の差動増幅器１４−２２の差動対はトランジス
タ２ａと４１の組とトランジスタ２ｂと４１の組がで
き、第２の差動増幅器１４−２３の差動対はトランジス
タ３ａと４２の組とトランジスタ３ｂと４２の組ができ
る。ここで、第１の差動増幅器１４−２２のそれぞれの
差動対の他方のトランジスタ４１は共用して使用し、第
２の差動増幅器１４−２３のそれぞれの差動対の他方の
トランジスタ４２は共用して使用する。さらに、第１の
差動増幅器１４−２２は４の定電流源と４５の第１の負
荷抵抗とトランジスタ２ａまたは２ｂのベースに流れる
電流の平均値の電流を出す４３と４３−１の第１の電流
源を加えて構成し、第２の差動増幅器１４−２３は５の
定電流源と４６の第２の負荷抵抗とトランジスタ３ａま
たは３ｂのベースに流れる電流の平均値の電流を出す４
４と４４−１の第２の電流源を加えて構成し、これらの
回路は、信号源１ａと１ｂに対して共用とする。そし
て、トランジスタ４１のコレクタと抵抗４５の接続点か
ら１５の入力端子を介して第３の差動増幅器１４−１に
接続し、同様にトランジスタ４２のコレクタと抵抗４６
の接続点から１６の入力端子を介して第３の差動増幅器
１４−１に接続して構成する。そして、第３の差動増幅
器１４−１の出力端子１９と２０から差動出力を得る。
また、信号源１ａと１ｂの接続されたそれぞれの入力側
回路を構成するトランジスタ内の一つの信号源の接続さ
れる二つのトランジスタを残して、他の全ての入力側回
路のトランジスタの動作を停止させるため、２０８と２
０９、２１４と２１５、の各スイッチを入力側回路の各
トランジスタのベースに接続して構成する。このよう
に、各スイッチを設けて、１ａと１ｂの信号源の内の一
つの信号源を選択して増幅できるように構成し、各スイ
ッチを制御するスイッチ選択回路を設ける。なお、図に
スイッチ選択回路は記載していないが、ロジック回路と
半導体スイッチ回路で構成する。
【００７４】次に本実施の形態１１の動作を説明する。
抵抗２０１と２０２の電圧分割回路で信号源１ａと１ｂ
の電位を決める基準電圧を作り、演算増幅回路２０３の
ボルテージフォロワ回路で低インピーダンスな基準電圧
に変換し、信号源１ａと１ｂの電位を設定する抵抗、２
０５と２０６、そして、２１０と２１１、のそれぞれの
接続点に基準電圧を供給する。また、信号源１ａと１ｂ
のバイアス電流を設定し、かつトランジスタ、２ａまた
は２ｂ、３ａまたは３ｂ、にベース電流を供給するため
定電流源、２０４と２０７、２１２と２１３、をそれぞ
れ直列に接続する。さらにトランジスタ、２ａまたは２
ｂ、３ａまたは３ｂ、のそれぞれ一つを残し、他のもの
を動作停止させるスイッチ、２０８と２０９は連動さ
せ、２１４と２１５は連動させ、それぞれを動作させ
る。なお、これらのスイッチは半導体スイッチを使用
し、各スイッチの制御は、別途設けるロジック回路で構
成して制御する。即ち２個の信号源、１ａ、１ｂ、を接
続した第１の差動増幅器１４−２２と第２の差動増幅器
１４−２３のそれぞれの差動対の一方の入力側回路をそ
れぞれ２個設けて並列接続し、その２個の入力側回路内
の一つだけを残して、他の全ての入力側回路の動作を停
止させる選択回路を設けて、２個の信号源の内の一つの
信号源を選択して増幅できるようにした。なお、ここで
は説明を分かり安くするため、２個の信号源１ａと１ｂ
を用いた例を示したが、実使用においては信号源をＮ個
にして対応させるＮ個の第１の差動増幅器１４−２２と
第２の差動増幅器１４−２３のそれぞれの差動対の一方
の入力側回路をそれぞれＮ個設けて並列接続し、そのＮ
個の入力側回路内の一つだけを残して、他のものを動作
停止させるＮ組みのスイッチを動作させて、Ｎ個の信号
源の内、１個の信号源だけを選択して増幅できるように
する。以上より、複数の信号源の信号を選択して増幅す
る場合、選択回路はディジタル回路で構成するので、追
加となるが全体回路規模の削減ができ、製造原価を安価
にでき、さらに、差動増幅回路の入力回路部分の一部だ
けを信号源の数と同じ数とし、残りの入力回路部分を除
く差動増幅回路全体を共用化するので、常に共用化した
回路部分は、動作状態を保つことができるので、回路全
体として、複数の信号源を切り換えて差動出力を得るま
での応答時間の速度を高速化でき、さらに、共用化した
ことにより回路全体として消費電力を減らすことができ
る。
抵抗２０１と２０２の電圧分割回路で信号源１ａと１ｂ
の電位を決める基準電圧を作り、演算増幅回路２０３の
ボルテージフォロワ回路で低インピーダンスな基準電圧
に変換し、信号源１ａと１ｂの電位を設定する抵抗、２
０５と２０６、そして、２１０と２１１、のそれぞれの
接続点に基準電圧を供給する。また、信号源１ａと１ｂ
のバイアス電流を設定し、かつトランジスタ、２ａまた
は２ｂ、３ａまたは３ｂ、にベース電流を供給するため
定電流源、２０４と２０７、２１２と２１３、をそれぞ
れ直列に接続する。さらにトランジスタ、２ａまたは２
ｂ、３ａまたは３ｂ、のそれぞれ一つを残し、他のもの
を動作停止させるスイッチ、２０８と２０９は連動さ
せ、２１４と２１５は連動させ、それぞれを動作させ
る。なお、これらのスイッチは半導体スイッチを使用
し、各スイッチの制御は、別途設けるロジック回路で構
成して制御する。即ち２個の信号源、１ａ、１ｂ、を接
続した第１の差動増幅器１４−２２と第２の差動増幅器
１４−２３のそれぞれの差動対の一方の入力側回路をそ
れぞれ２個設けて並列接続し、その２個の入力側回路内
の一つだけを残して、他の全ての入力側回路の動作を停
止させる選択回路を設けて、２個の信号源の内の一つの
信号源を選択して増幅できるようにした。なお、ここで
は説明を分かり安くするため、２個の信号源１ａと１ｂ
を用いた例を示したが、実使用においては信号源をＮ個
にして対応させるＮ個の第１の差動増幅器１４−２２と
第２の差動増幅器１４−２３のそれぞれの差動対の一方
の入力側回路をそれぞれＮ個設けて並列接続し、そのＮ
個の入力側回路内の一つだけを残して、他のものを動作
停止させるＮ組みのスイッチを動作させて、Ｎ個の信号
源の内、１個の信号源だけを選択して増幅できるように
する。以上より、複数の信号源の信号を選択して増幅す
る場合、選択回路はディジタル回路で構成するので、追
加となるが全体回路規模の削減ができ、製造原価を安価
にでき、さらに、差動増幅回路の入力回路部分の一部だ
けを信号源の数と同じ数とし、残りの入力回路部分を除
く差動増幅回路全体を共用化するので、常に共用化した
回路部分は、動作状態を保つことができるので、回路全
体として、複数の信号源を切り換えて差動出力を得るま
での応答時間の速度を高速化でき、さらに、共用化した
ことにより回路全体として消費電力を減らすことができ
る。
【００７５】実施の形態１２．以下、この発明の実施の
形態１２を図によって説明する。図１２において、複数
の信号源を切り換えて入力できるようにしたもので、１
ａと１ｂは信号源として磁気抵抗素子（ＭＲＨ：Ｍａｇ
ｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｈｅａｄ等）を使った例
を示した。磁気抵抗素子はバイアス電流を必要とし、図
１２では磁気抵抗素子、１ａと１ｂに対して、定電流
源、２０４と２０７、２１２と２１３、を使用したが、
各磁気抵抗素子に対して一つの定電流源でバイアスする
こともできる。その場合は例えば図１２の１ａの磁気抵
抗素子に対して２０４か２０７のいずれかの定電流源を
抵抗に置き換えればよい。また、さらに、複数の磁気抵
抗素子に発生する信号を選択して差動増幅することがで
きるので、例えば、電子計算機用の磁気ディスク記憶装
置に応用した場合、各磁気抵抗素子の設置場所の関係、
即ち各サスペンションの先端部にそれぞれ磁気抵抗素子
を設置する必要があるため、磁気抵抗素子から差動増幅
回路の入力端子までの距離を配線で接続しなければ、サ
スペンションの機能を維持することが難しいとゆう問題
があるため、また、この配線部分がアンテナとなり電磁
波ノイズの混入の問題がある。このとき本願の差動増幅
回路を使用すると、従来の結合コンデンサを内蔵させた
ものと比較して、半導体チップのサイズを小さく軽くで
きるので、サスペンションの磁気抵抗素子の近くに半導
体チップを設置でき、配線部分を短くできるので、電磁
波ノイズの混入を減少させることができ、さらに差動増
幅回路の同相信号除去特性により、磁気抵抗素子の発生
するより微少な信号を増幅して出力することができる。
形態１２を図によって説明する。図１２において、複数
の信号源を切り換えて入力できるようにしたもので、１
ａと１ｂは信号源として磁気抵抗素子（ＭＲＨ：Ｍａｇ
ｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｈｅａｄ等）を使った例
を示した。磁気抵抗素子はバイアス電流を必要とし、図
１２では磁気抵抗素子、１ａと１ｂに対して、定電流
源、２０４と２０７、２１２と２１３、を使用したが、
各磁気抵抗素子に対して一つの定電流源でバイアスする
こともできる。その場合は例えば図１２の１ａの磁気抵
抗素子に対して２０４か２０７のいずれかの定電流源を
抵抗に置き換えればよい。また、さらに、複数の磁気抵
抗素子に発生する信号を選択して差動増幅することがで
きるので、例えば、電子計算機用の磁気ディスク記憶装
置に応用した場合、各磁気抵抗素子の設置場所の関係、
即ち各サスペンションの先端部にそれぞれ磁気抵抗素子
を設置する必要があるため、磁気抵抗素子から差動増幅
回路の入力端子までの距離を配線で接続しなければ、サ
スペンションの機能を維持することが難しいとゆう問題
があるため、また、この配線部分がアンテナとなり電磁
波ノイズの混入の問題がある。このとき本願の差動増幅
回路を使用すると、従来の結合コンデンサを内蔵させた
ものと比較して、半導体チップのサイズを小さく軽くで
きるので、サスペンションの磁気抵抗素子の近くに半導
体チップを設置でき、配線部分を短くできるので、電磁
波ノイズの混入を減少させることができ、さらに差動増
幅回路の同相信号除去特性により、磁気抵抗素子の発生
するより微少な信号を増幅して出力することができる。
【００７６】実施の形態１３．以下、この発明の実施の
形態１３を図によって説明する。図１２のように複数の
信号源を切り換えて入力できるようにしたものにおい
て、１ａと１ｂは信号源として磁気抵抗素子を使った例
を示したが、図１２において、抵抗、２０５と２０６、
２１０と２１１を取り除き、１ａと１ｂをそれぞれ３端
子素子（ひずみ抵抗検出素子等）に置き換え、３端子素
子の中間タップの端子を演算増幅回路２０３の出力端子
にそれぞれ接続すればよい。このように接続して使用す
れば、２端子の信号源の場合と同様に本願の差動増幅回
路で差動増幅させることができる。また、本願の差動増
幅回路を複数個使用して二次元や三次元に対応した多端
子素子（磁気抵抗素子、ひずみ抵抗検出素子等）の差動
増幅もできる。なお、ここでは、３端子素子の中間タッ
プを基準電圧に設定した場合について説明したが、３端
子素子の任意の端子を基準電圧に設定しても良く、出力
端子の信号もこの基準電圧の設定に合わせて定義すれ
ば、３端子素子の中間タップを基準電圧に設定した場合
と同様に本発明の差動増幅回路を使用することができ
る。
形態１３を図によって説明する。図１２のように複数の
信号源を切り換えて入力できるようにしたものにおい
て、１ａと１ｂは信号源として磁気抵抗素子を使った例
を示したが、図１２において、抵抗、２０５と２０６、
２１０と２１１を取り除き、１ａと１ｂをそれぞれ３端
子素子（ひずみ抵抗検出素子等）に置き換え、３端子素
子の中間タップの端子を演算増幅回路２０３の出力端子
にそれぞれ接続すればよい。このように接続して使用す
れば、２端子の信号源の場合と同様に本願の差動増幅回
路で差動増幅させることができる。また、本願の差動増
幅回路を複数個使用して二次元や三次元に対応した多端
子素子（磁気抵抗素子、ひずみ抵抗検出素子等）の差動
増幅もできる。なお、ここでは、３端子素子の中間タッ
プを基準電圧に設定した場合について説明したが、３端
子素子の任意の端子を基準電圧に設定しても良く、出力
端子の信号もこの基準電圧の設定に合わせて定義すれ
ば、３端子素子の中間タップを基準電圧に設定した場合
と同様に本発明の差動増幅回路を使用することができ
る。
【００７７】今まで説明してきた実施の形態において
は、トランジスタとしてバイポーラ型トランジスタを用
いたもので説明したが、ＭＯＳ型トランジスタや接合Ｆ
ＥＴ型トランジスタ、さらにＦＥＭＴ型トランジスタ等
の半導体素子を使用したり、または組み合わせて使用し
たものでも、本発明を構成することができる。
は、トランジスタとしてバイポーラ型トランジスタを用
いたもので説明したが、ＭＯＳ型トランジスタや接合Ｆ
ＥＴ型トランジスタ、さらにＦＥＭＴ型トランジスタ等
の半導体素子を使用したり、または組み合わせて使用し
たものでも、本発明を構成することができる。
【００７８】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
れているので、以下に示すような効果を奏する。
【００７９】第１の発明においては、信号源の各々の端
子がそれぞれ一方の入力端子に接続された第１の差動増
幅器および第２の差動増幅器と、第１の差動増幅器の出
力端子および第２の差動増幅器の出力端子がそれぞれ入
力端子に接続された第３の差動増幅器とを備えたため、
結合コンデンサを必要とせずに、直流電圧を遮断して交
流電圧信号を取り出すように構成したので、半導体集積
回路とした場合、チップ上に結合コンデンサを作り込む
必要がなく、チップ面積を小さくすることができ、従っ
て製造原価を安価にすることができる。また、増幅すべ
き交流電圧信号の周波数が低い帯域まで必要な場合、従
来はチップの外に配線を引き出して結合コンデンサの個
別部品を取り付けたりしていたが、本第１の発明におい
ては、チップの外へ配線を引き出す必要がなくなり、チ
ップの外へ配線を引き出すための端子を設ける必要もな
い。さらに、本第１の発明においては、結合コンデンサ
による通過周波数特性の影響を受けないので、直流領域
から高周波までの広い周波数帯域を増幅することができ
る。
子がそれぞれ一方の入力端子に接続された第１の差動増
幅器および第２の差動増幅器と、第１の差動増幅器の出
力端子および第２の差動増幅器の出力端子がそれぞれ入
力端子に接続された第３の差動増幅器とを備えたため、
結合コンデンサを必要とせずに、直流電圧を遮断して交
流電圧信号を取り出すように構成したので、半導体集積
回路とした場合、チップ上に結合コンデンサを作り込む
必要がなく、チップ面積を小さくすることができ、従っ
て製造原価を安価にすることができる。また、増幅すべ
き交流電圧信号の周波数が低い帯域まで必要な場合、従
来はチップの外に配線を引き出して結合コンデンサの個
別部品を取り付けたりしていたが、本第１の発明におい
ては、チップの外へ配線を引き出す必要がなくなり、チ
ップの外へ配線を引き出すための端子を設ける必要もな
い。さらに、本第１の発明においては、結合コンデンサ
による通過周波数特性の影響を受けないので、直流領域
から高周波までの広い周波数帯域を増幅することができ
る。
【００８０】第２の発明においては、第１の差動増幅器
の他方の入力端子および第２の差動増幅器の他方の入力
端子は、各々の一方の入力端子に流れる電流の平均値と
ほぼ等しい電流が流れるように設定された簡単な構成の
ため、半導体集積回路とした場合、チップ上に結合コン
デンサを作り込む必要がなく、チップ面積を小さくする
ことができ、従って製造原価を安価にすることができ
る。また結合コンデンサによる通過周波数特性の影響を
受けないので、直流領域から高周波までの広い周波数帯
域を増幅することができる。
の他方の入力端子および第２の差動増幅器の他方の入力
端子は、各々の一方の入力端子に流れる電流の平均値と
ほぼ等しい電流が流れるように設定された簡単な構成の
ため、半導体集積回路とした場合、チップ上に結合コン
デンサを作り込む必要がなく、チップ面積を小さくする
ことができ、従って製造原価を安価にすることができ
る。また結合コンデンサによる通過周波数特性の影響を
受けないので、直流領域から高周波までの広い周波数帯
域を増幅することができる。
【００８１】第３の発明においては、第１の差動増幅器
の他方の入力端子および第２の差動増幅器の他方の入力
端子は、各々の一方の入力端子の電圧の平均値とほぼ等
しい電流が流れるように設定された簡単な構成のため、
半導体集積回路とした場合、チップ上に結合コンデンサ
を作り込む必要がなく、チップ面積を小さくすることが
でき、従って製造原価を安価にすることができる。また
結合コンデンサによる通過周波数特性の影響を受けない
ので、直流領域から高周波までの広い周波数帯域を増幅
することができる。
の他方の入力端子および第２の差動増幅器の他方の入力
端子は、各々の一方の入力端子の電圧の平均値とほぼ等
しい電流が流れるように設定された簡単な構成のため、
半導体集積回路とした場合、チップ上に結合コンデンサ
を作り込む必要がなく、チップ面積を小さくすることが
でき、従って製造原価を安価にすることができる。また
結合コンデンサによる通過周波数特性の影響を受けない
ので、直流領域から高周波までの広い周波数帯域を増幅
することができる。
【００８２】第４の発明においては、第１の差動増幅器
の出力端子および前記第２の差動増幅器の出力端子は、
各々の電流信号で出力されるように設定された簡単な構
成のため、半導体集積回路とした場合、チップ上に結合
コンデンサを作り込む必要がなく、チップ面積を小さく
することができ、従って製造原価を安価にすることがで
きる。また結合コンデンサによる通過周波数特性の影響
を受けないので、直流領域から高周波までの広い周波数
帯域を増幅することができる。また次段を電流入力の電
流差動増幅器で構成すると、電圧ダイナミックレンジを
考えた電源電圧による制約から解放され、より低い電圧
電源で動作させることができるようになり、消費電力を
少なくすると共に、電源の設計を容易にすることができ
る。
の出力端子および前記第２の差動増幅器の出力端子は、
各々の電流信号で出力されるように設定された簡単な構
成のため、半導体集積回路とした場合、チップ上に結合
コンデンサを作り込む必要がなく、チップ面積を小さく
することができ、従って製造原価を安価にすることがで
きる。また結合コンデンサによる通過周波数特性の影響
を受けないので、直流領域から高周波までの広い周波数
帯域を増幅することができる。また次段を電流入力の電
流差動増幅器で構成すると、電圧ダイナミックレンジを
考えた電源電圧による制約から解放され、より低い電圧
電源で動作させることができるようになり、消費電力を
少なくすると共に、電源の設計を容易にすることができ
る。
【００８３】第５の発明においては、第１の差動増幅器
の出力端子および第２の差動増幅器の出力端子は、各々
負荷回路により電圧信号に変換された信号が出力される
ようにした簡単な構成のため、半導体集積回路とした場
合、チップ上に結合コンデンサを作り込む必要がなく、
チップ面積を小さくすることができ、従って製造原価を
安価にすることができる。また結合コンデンサによる通
過周波数特性の影響を受けないので、直流領域から高周
波までの広い周波数帯域を増幅することができる。
の出力端子および第２の差動増幅器の出力端子は、各々
負荷回路により電圧信号に変換された信号が出力される
ようにした簡単な構成のため、半導体集積回路とした場
合、チップ上に結合コンデンサを作り込む必要がなく、
チップ面積を小さくすることができ、従って製造原価を
安価にすることができる。また結合コンデンサによる通
過周波数特性の影響を受けないので、直流領域から高周
波までの広い周波数帯域を増幅することができる。
【００８４】第６の発明においては、第１の差動増幅器
を複数設け、さらに第２の差動増幅器を複数設け、複数
の第１の差動増幅器のうちの一つと、複数の第２の差動
増幅器のうちの一つを選択する選択手段を設けたもので
あるため、複数の信号源に対しても対応することができ
る。
を複数設け、さらに第２の差動増幅器を複数設け、複数
の第１の差動増幅器のうちの一つと、複数の第２の差動
増幅器のうちの一つを選択する選択手段を設けたもので
あるため、複数の信号源に対しても対応することができ
る。
【００８５】第７の発明においては、第１の差動増幅器
および第２の差動増幅器の構成において、エミッタを共
通接続されさらに第１の定電流源の一端に接続された一
対のトランジスタの各々のベースに、一方の入力端子お
よび他方の入力端子が接続され、該他方の入力端子は一
端を第１の電圧源に接続された第２の定電流源の他端に
接続され、さらに一端を第２の電圧源に接続されたコン
デンサの他端に接続され、第１の定電流源の他端は第２
の電圧源に接続され、さらに一対のトランジスタの内他
方の入力端子がベースに接続されたトランジスタのコレ
クタと一端を第１の電圧源に接続された抵抗の他端を接
続し、かつ該コレクタより出力を取り出したものである
ため、半導体集積回路とした場合、チップ上に結合コン
デンサを作り込む必要がなく、チップ面積を小さくする
ことができ、従って製造原価を安価にすることができ
る。また結合コンデンサによる通過周波数特性の影響を
受けないので、直流領域から高周波までの広い周波数帯
域を増幅することができる。
および第２の差動増幅器の構成において、エミッタを共
通接続されさらに第１の定電流源の一端に接続された一
対のトランジスタの各々のベースに、一方の入力端子お
よび他方の入力端子が接続され、該他方の入力端子は一
端を第１の電圧源に接続された第２の定電流源の他端に
接続され、さらに一端を第２の電圧源に接続されたコン
デンサの他端に接続され、第１の定電流源の他端は第２
の電圧源に接続され、さらに一対のトランジスタの内他
方の入力端子がベースに接続されたトランジスタのコレ
クタと一端を第１の電圧源に接続された抵抗の他端を接
続し、かつ該コレクタより出力を取り出したものである
ため、半導体集積回路とした場合、チップ上に結合コン
デンサを作り込む必要がなく、チップ面積を小さくする
ことができ、従って製造原価を安価にすることができ
る。また結合コンデンサによる通過周波数特性の影響を
受けないので、直流領域から高周波までの広い周波数帯
域を増幅することができる。
【００８６】第８の発明においては、第１の差動増幅器
および第２の差動増幅器の構成において、エミッタを共
通接続されさらに定電流源の一端に接続された一対のト
ランジスタの各々のベースに、一方の入力端子および他
方の入力端子が接続され、該他方の入力端子は第３の電
圧源に接続され、他方の入力端子がベースに接続された
トランジスタのコレクタより出力を取り出し、かつ一端
を第１の電圧源に接続された抵抗の他端に接続されたも
のであるため、半導体集積回路とした場合、チップ上に
結合コンデンサを作り込む必要がなく、チップ面積を小
さくすることができ、従って製造原価を安価にすること
ができる。また結合コンデンサによる通過周波数特性の
影響を受けないので、直流領域から高周波までの広い周
波数帯域を増幅することができる。
および第２の差動増幅器の構成において、エミッタを共
通接続されさらに定電流源の一端に接続された一対のト
ランジスタの各々のベースに、一方の入力端子および他
方の入力端子が接続され、該他方の入力端子は第３の電
圧源に接続され、他方の入力端子がベースに接続された
トランジスタのコレクタより出力を取り出し、かつ一端
を第１の電圧源に接続された抵抗の他端に接続されたも
のであるため、半導体集積回路とした場合、チップ上に
結合コンデンサを作り込む必要がなく、チップ面積を小
さくすることができ、従って製造原価を安価にすること
ができる。また結合コンデンサによる通過周波数特性の
影響を受けないので、直流領域から高周波までの広い周
波数帯域を増幅することができる。
【００８７】第９の発明においては、第１の定電流源は
ミラー回路により第２の定電流源と連動しているもので
あるため、容易に一方の入力端子に流れる電流の平均値
とほぼ等しい電流を他方の入力端子に流れるように設定
することができる。
ミラー回路により第２の定電流源と連動しているもので
あるため、容易に一方の入力端子に流れる電流の平均値
とほぼ等しい電流を他方の入力端子に流れるように設定
することができる。
【００８８】第１０の発明においては、第３の電圧源は
一方の入力端子から電圧を取り出して、積分回路により
電圧を作り出したものであるため、容易に一方の入力端
子の電圧の平均値とほぼ等しい電圧を他方の入力端子に
発生するように設定することができる。
一方の入力端子から電圧を取り出して、積分回路により
電圧を作り出したものであるため、容易に一方の入力端
子の電圧の平均値とほぼ等しい電圧を他方の入力端子に
発生するように設定することができる。
【００８９】第１１の発明においては、第３の電圧源は
一方の入力端子から電圧を取り出して、積分回路および
演算増幅回路により電圧を作り出したものであるため、
容易に一方の入力端子の電圧の平均値とほぼ等しい電圧
を他方の入力端子に発生するように設定することができ
る。
一方の入力端子から電圧を取り出して、積分回路および
演算増幅回路により電圧を作り出したものであるため、
容易に一方の入力端子の電圧の平均値とほぼ等しい電圧
を他方の入力端子に発生するように設定することができ
る。
【００９０】第１２の発明においては、第１の差動増幅
器の出力端子および第２の差動増幅器の出力端子の出力
値により、各々の他方の入力端子に流れる電流値を調整
することができるように構成したものであるため、容易
に一方の入力端子に流れる電流の平均値とほぼ等しい電
流を他方の入力端子に流れるように設定することができ
る。
器の出力端子および第２の差動増幅器の出力端子の出力
値により、各々の他方の入力端子に流れる電流値を調整
することができるように構成したものであるため、容易
に一方の入力端子に流れる電流の平均値とほぼ等しい電
流を他方の入力端子に流れるように設定することができ
る。
【００９１】第１３の発明においては、第１の差動増幅
器の出力端子および第２の差動増幅器の出力端子の出力
値により、各々の他方の入力端子に発生する電圧値を調
整することができるように構成したものであるため、容
易に一方の入力端子の電圧の平均値とほぼ等しい電圧を
他方の入力端子に発生するように設定することができ
る。
器の出力端子および第２の差動増幅器の出力端子の出力
値により、各々の他方の入力端子に発生する電圧値を調
整することができるように構成したものであるため、容
易に一方の入力端子の電圧の平均値とほぼ等しい電圧を
他方の入力端子に発生するように設定することができ
る。
【００９２】第１４の発明においては、信号源は、一つ
の端子が基準の電位に設定された３端子素子においても
適用できる。
の端子が基準の電位に設定された３端子素子においても
適用できる。
【００９３】第１５の発明においては、信号源は、磁気
抵抗素子においても適用できる。
抵抗素子においても適用できる。
【図１】 本発明の実施の形態１の差動増幅回路を示す
回路図。
回路図。
【図２】 本発明の実施の形態２の差動増幅回路を示す
回路図。
回路図。
【図３】 本発明の実施の形態３の差動増幅回路を示す
回路図。
回路図。
【図４】 本発明の実施の形態４の差動増幅回路を示す
回路図。
回路図。
【図５】 本発明の実施の形態５の差動増幅回路を示す
回路図。
回路図。
【図６】 演算増幅回路の具体的構成例を示す回路図。
【図７】 本発明の実施の形態６の差動増幅回路を示す
回路図。
回路図。
【図８】 本発明の実施の形態７の差動増幅回路を示す
回路図。
回路図。
【図９】 本発明の実施の形態８の差動増幅回路を示す
回路図。
回路図。
【図１０】 本発明の実施の形態９の差動増幅回路を示
す回路図。
す回路図。
【図１１】 本発明の実施の形態１０の差動増幅回路を
示す回路図。
示す回路図。
【図１２】 本発明の実施の形態１１の差動増幅回路を
示す回路図。
示す回路図。
【図１３】 従来の差動増幅回路を示す回路図。
【図１４】 差動増幅器の具体的構成例を示す回路図。
１ 信号源、１ａ 磁気抵抗素子、１ｂ 磁気抵抗素
子、２ トランジスタ、３ トランジスタ、４ 定電流
源、５ 定電流源、６ 抵抗、７ 抵抗、８ 結合コン
デンサ、９ 結合コンデンサ、１０ 抵抗、１４ 差動
増幅器、１４−１第３の差動増幅器、１４−２ 第１の
差動増幅器、１４−３ 第２の差動増幅器、１７ 正極
電源端子、１８ 負極電源端子、１９ 出力端子、２０
出力端子、４１ トランジスタ、４２ トランジス
タ、４３ 定電流源、４３−１ コンデンサ、４４ 定
電流源、４４−１ コンデンサ、４５ 抵抗、４６ 抵
抗、４７ 電圧源、４８ 電圧源、７１ 演算増幅回
路、７４ 演算増幅回路、２０３ 演算増幅回路、１０
１ スイッチ、２０８ スイッチ、２０９ スイッチ、
２１４ スイッチ、２１５ スイッチ。
子、２ トランジスタ、３ トランジスタ、４ 定電流
源、５ 定電流源、６ 抵抗、７ 抵抗、８ 結合コン
デンサ、９ 結合コンデンサ、１０ 抵抗、１４ 差動
増幅器、１４−１第３の差動増幅器、１４−２ 第１の
差動増幅器、１４−３ 第２の差動増幅器、１７ 正極
電源端子、１８ 負極電源端子、１９ 出力端子、２０
出力端子、４１ トランジスタ、４２ トランジス
タ、４３ 定電流源、４３−１ コンデンサ、４４ 定
電流源、４４−１ コンデンサ、４５ 抵抗、４６ 抵
抗、４７ 電圧源、４８ 電圧源、７１ 演算増幅回
路、７４ 演算増幅回路、２０３ 演算増幅回路、１０
１ スイッチ、２０８ スイッチ、２０９ スイッチ、
２１４ スイッチ、２１５ スイッチ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5D091 DD09 HH11 HH20 5J066 AA01 AA12 CA87 CA92 CA93 FA15 HA02 HA04 HA08 HA25 HA29 HA32 HA38 HA40 KA01 KA02 KA03 KA05 KA09 KA12 KA31 MA01 MA04 MA05 MA11 MA19 MA23 ND01 ND11 ND22 ND23 PD02
Claims (15)
- 【請求項１】 直流電圧に交流電圧信号が重畳している
信号を取り扱う差動増幅回路において、信号源の各々の
端子がそれぞれ一方の入力端子に接続された第１の差動
増幅器および第２の差動増幅器と、前記第１の差動増幅
器の出力端子および前記第２の差動増幅器の出力端子が
それぞれ入力端子に接続された第３の差動増幅器とを備
えたことを特徴とする差動増幅回路。 - 【請求項２】 前記第１の差動増幅器の他方の入力端子
および前記第２の差動増幅器の他方の入力端子は、各々
の一方の入力端子に流れる電流の平均値とほぼ等しい電
流が流れるように設定されたことを特徴とする請求項１
に記載の差動増幅回路。 - 【請求項３】 前記第１の差動増幅器の他方の入力端子
および前記第２の差動増幅器の他方の入力端子は、各々
の一方の入力端子の電圧の平均値とほぼ等しい電圧が発
生するるように設定されたことを特徴とする請求項１に
記載の差動増幅回路。 - 【請求項４】 前記第１の差動増幅器の出力端子および
前記第２の差動増幅器の出力端子は、各々の電流信号で
出力されることを特徴とする請求項１に記載の差動増幅
回路。 - 【請求項５】 前記第１の差動増幅器の出力端子および
前記第２の差動増幅器の出力端子は、各々負荷回路によ
り電圧信号に変換された信号が出力されることを特徴と
する請求項１に記載の差動増幅回路。 - 【請求項６】 前記第１の差動増幅器を複数設け、さら
に前記第２の差動増幅器を複数設け、前記複数の第１の
差動増幅器のうちの一つと、前記複数の第２の差動増幅
器のうちの一つを選択する選択手段を設けたことを特徴
とする請求項１〜請求項５のいずれかに記載の差動増幅
回路。 - 【請求項７】 前記第１の差動増幅器および前記第２の
差動増幅器の構成において、エミッタを共通接続されさ
らに第１の定電流源の一端に接続された一対のトランジ
スタの各々のベースに、一方の入力端子および他方の入
力端子が接続され、該他方の入力端子は一端を第１の電
圧源に接続された第２の定電流源の他端に接続され、さ
らにコンデンサの一端に接続され、さらに前記一対のト
ランジスタの内他方の入力端子がベースに接続されたト
ランジスタのコレクタと抵抗を接続し、かつ該コレクタ
より出力を取り出したことを特徴とする請求項２に記載
の差動増幅回路。 - 【請求項８】 前記第１の差動増幅器および前記第２の
差動増幅器の構成において、エミッタを共通接続されさ
らに定電流源の一端に接続された一対のトランジスタの
各々のベースに、一方の入力端子および他方の入力端子
が接続され、該他方の入力端子は第３の電圧源に接続さ
れ、前記他方の入力端子がベースに接続されたトランジ
スタのコレクタより出力を取り出し、かつ一端を前記第
１の電圧源に接続された抵抗の他端に接続されたことを
特徴とする請求項３に記載の差動増幅回路。 - 【請求項９】 前記第１の定電流源はミラー回路により
前記第２の定電流源と連動していることを特徴とする請
求項７に記載の差動増幅回路。 - 【請求項１０】 前記第３の電圧源は前記一方の入力端
子から電圧を取り出して、積分回路により電圧を作り出
したことを特徴とする請求項８に記載の差動増幅回路。 - 【請求項１１】 前記第３の電圧源は前記一方の入力端
子から電圧を取り出して、積分回路および演算増幅回路
により電圧を作り出したことを特徴とする請求項８に記
載の差動増幅回路。 - 【請求項１２】 前記第１の差動増幅器の出力端子およ
び前記第２の差動増幅器の出力端子の出力値により、各
々の前記他方の入力端子に流れる電流値を調整すること
ができるように構成したことを特徴とする請求項２に記
載の差動増幅回路。 - 【請求項１３】 前記第１の差動増幅器の出力端子およ
び前記第２の差動増幅器の出力端子の出力値により、各
々の前記他方の入力端子に発生する電圧値を調整するこ
とができるように構成したことを特徴とする請求項３に
記載の差動増幅回路。 - 【請求項１４】 前記信号源は、一つの端子が基準の電
位に設定された３端子素子であることを特徴とする請求
項１〜請求項１３のいずれかに記載の差動増幅回路。 - 【請求項１５】 前記信号源は磁気抵抗素子であること
を特徴とする請求項１〜請求項１３のいずれかに記載の
差動増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17675399A JP4386498B2 (ja) | 1999-06-23 | 1999-06-23 | 差動増幅回路 |
| US09/432,078 US6262628B1 (en) | 1999-06-23 | 1999-11-02 | Differential amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17675399A JP4386498B2 (ja) | 1999-06-23 | 1999-06-23 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007665A true JP2001007665A (ja) | 2001-01-12 |
| JP4386498B2 JP4386498B2 (ja) | 2009-12-16 |
Family
ID=16019218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17675399A Expired - Fee Related JP4386498B2 (ja) | 1999-06-23 | 1999-06-23 | 差動増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6262628B1 (ja) |
| JP (1) | JP4386498B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311696A (ja) * | 2004-04-21 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 増幅器および基準電圧発生回路 |
| JP2006270864A (ja) * | 2005-03-25 | 2006-10-05 | Toshiba Corp | 増幅器 |
| WO2017110102A1 (ja) * | 2015-12-25 | 2017-06-29 | Ｓｉｍｐｌｅｘ Ｑｕａｎｔｕｍ株式会社 | 低電圧動作回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6822817B2 (en) * | 2002-10-31 | 2004-11-23 | International Business Machines Corporation | Preamplifier circuit suitable for use in magnetic storage devices |
| EP1511170B1 (en) | 2003-08-28 | 2010-10-13 | STMicroelectronics Srl | AC low noise differential amplifier with reduced low corner frequency |
| US20070157146A1 (en) * | 2006-01-03 | 2007-07-05 | Mediatek Inc. | Method of packing-based macro placement and semiconductor chip using the same |
| US7697908B2 (en) * | 2006-04-13 | 2010-04-13 | Mediatek Inc. | Duty-to-voltage amplifier, FM receiver and method for amplifying a peak of a multiplexed signal |
| ES2569683T3 (es) * | 2011-06-20 | 2016-05-12 | The Regents Of The University Of California | Sistema de registro de neuronas |
| US9662025B2 (en) * | 2013-05-03 | 2017-05-30 | The Florida International University Board Of Trustees | Low noise analog electronic circuit design for recording peripheral nerve activity |
| CN108449062B (zh) * | 2018-03-20 | 2020-05-26 | 深圳逗爱创新科技有限公司 | 电子产品的控制装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4337441A (en) * | 1980-02-11 | 1982-06-29 | Tektronix, Inc. | Supply-voltage driver for a differential amplifier |
| JPS585015A (ja) * | 1981-06-30 | 1983-01-12 | Ishida Scales Mfg Co Ltd | ロ−パスフイルタ−を内蔵した差動増幅回路 |
| JPS626403A (ja) | 1985-06-29 | 1987-01-13 | Nec Home Electronics Ltd | ヘツドアンプ装置 |
| FR2616985B1 (fr) | 1987-06-19 | 1991-07-19 | Thomson Semiconducteurs | Amplificateur differentiel a sorties differentielles et son application aux circuits de commutation de tetes de lecture pour magnetoscopes |
| US5378885A (en) * | 1991-10-29 | 1995-01-03 | Mars Incorporated | Unshielded magnetoresistive head with multiple pairs of sensing elements |
| US5305109A (en) * | 1992-09-08 | 1994-04-19 | Samsung Electronics Co., Ltd. | Parallel untuned video if amplifiers supplied signals from TV 1st detector via respective input filters |
| JP2994522B2 (ja) | 1993-02-22 | 1999-12-27 | 富士通株式会社 | 磁気抵抗素子用プリアンプ |
| JPH07287802A (ja) | 1994-04-20 | 1995-10-31 | Hitachi Ltd | Ｍｒヘッド用リードアンプ |
| US5633765A (en) * | 1995-10-19 | 1997-05-27 | Samsung Electronics, Ltd. | Adaptive pole-zero cancellation for wide bandwidth magnetoresistive pre-amplifier |
| US5757566A (en) | 1996-09-10 | 1998-05-26 | Vtc Inc. | Direct AC-coupled amplifier with improved common mode rejection for MR heads |
| JPH1131302A (ja) | 1997-07-10 | 1999-02-02 | Hitachi Ltd | リードアンプ回路および半導体集積回路 |
-
1999
- 1999-06-23 JP JP17675399A patent/JP4386498B2/ja not_active Expired - Fee Related
- 1999-11-02 US US09/432,078 patent/US6262628B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311696A (ja) * | 2004-04-21 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 増幅器および基準電圧発生回路 |
| JP4606770B2 (ja) * | 2004-04-21 | 2011-01-05 | パナソニック株式会社 | 増幅器および基準電圧発生回路 |
| JP2006270864A (ja) * | 2005-03-25 | 2006-10-05 | Toshiba Corp | 増幅器 |
| WO2017110102A1 (ja) * | 2015-12-25 | 2017-06-29 | Ｓｉｍｐｌｅｘ Ｑｕａｎｔｕｍ株式会社 | 低電圧動作回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6262628B1 (en) | 2001-07-17 |
| JP4386498B2 (ja) | 2009-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001007665A (ja) | 差動増幅回路 | |
| JPH0456404A (ja) | 増幅装置 | |
| JPH02301308A (ja) | ゲイン可変回路 | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| JP2966902B2 (ja) | 電流差分及び動作増幅器組合せ回路 | |
| JPS62293385A (ja) | 加算増幅器 | |
| US20020163378A1 (en) | Reduced noise band gap reference with current feedback and method of using | |
| EP3168576A1 (en) | Differential amplifier for hall effect bridge transducer | |
| EP1206033A2 (en) | Isolator circuit | |
| WO2019067040A1 (en) | MIXED SIGNAL FULL-WAVE RECTIFIER | |
| US4345216A (en) | Compensation of base-current-related error in current mirror amplifier circuitry | |
| JP3175995B2 (ja) | フィルタ回路 | |
| JP3452232B2 (ja) | フイルタ回路及び電子機器 | |
| JP3579540B2 (ja) | 時定数発生回路 | |
| JP2994312B2 (ja) | Ｅｃｌ論理回路 | |
| JP2555435B2 (ja) | リミッタ増幅回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JP3809716B2 (ja) | 電圧−電流変換回路 | |
| JPS63141402A (ja) | 差動増幅器用半導体集積回路装置 | |
| JPH1197976A (ja) | ローパスフィルタ | |
| JPH0117284B2 (ja) | ||
| JPH0479606A (ja) | フィルタ回路 | |
| JP2558878B2 (ja) | 容量結合回路 | |
| JPH06103813B2 (ja) | 電圧制御増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060228 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060525 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090319 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090929 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |