JP3579540B2 - 時定数発生回路 - Google Patents
時定数発生回路 Download PDFInfo
- Publication number
- JP3579540B2 JP3579540B2 JP15237196A JP15237196A JP3579540B2 JP 3579540 B2 JP3579540 B2 JP 3579540B2 JP 15237196 A JP15237196 A JP 15237196A JP 15237196 A JP15237196 A JP 15237196A JP 3579540 B2 JP3579540 B2 JP 3579540B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- conductance
- current source
- generating circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
この発明は、電流により駆動される容量を備えた時定数発生回路に用いるコンダクタンス発生回路の構成に関する。
【0002】
【従来の技術】
図9は、従来の時定数発生回路の構成図である。図において、1は出力端子、2は電圧増幅器、3は容量、4はコンダクタンス発生回路、5は電圧制御電流源I、6は差動回路I、7は定電流源I、8・9は入力端子である。
【0003】
出力端子には、電圧増幅器の出力端子が接続され、電圧増幅器の入力端子には、容量と電圧制御電流源Iが接続される。電圧制御電流源Iの入力端子には、差動回路I:6の出力端子が接続され、差動回路I:6には、駆動するための定電流源I:6が接続される。差動回路I:6の非反転入力端子には、入力端子1が、反転入力端子には、入力端子2が接続される。
【0004】
次に、従来回路の動作について説明する。
入力端子1・入力端子2の間に電圧Viを印加すると、電圧Viに比例して差動回路Iと電圧制御電流源Iと定電流源Iから構成されるコンダクタンス発生回路によってコンダクタンスgm1で電流が出力される。容量に流れ込んだ電流は積分されて電圧に変換される。
この電圧は、高入力インピーダンスを持つ電圧増幅回路を介して出力電圧Voを出力端子から取り出す。
【0005】
この回路の時定数は、定電流源1で駆動する差動回路1と電圧制御電流源1のコンダクタンスgm1と容量C1により決定される。
τ=C1/gm1 (式1)
そして、式1においてτを構成するgm1は、コンダクタンス発生回路を駆動する定電流源の電流値Ioに比例する。
したがって、τは、Ioに反比例する。
また、時定数回路の伝達特性Tは式2で表される。
T=Vo/Vi=τ/(s+τ) (式2)
ただし、s=jω、ω:角周波数
【0006】
図9の時定数発生回路において長い時定数を得るためには、(1)容量C1を大きくするか、(2)定電流源1の電流値Ioを小さくすることにより実現する。
(1)の場合、C1を大きくすると時定数の安定性は向上するがコスト、又は物理的に限界があり、それ以上は不可能となる。
(2)の場合、Ioを小さくすると、駆動されるコンダクタンス発生回路は、不安定になり電流リーク、雑音、素子のばらつき、温度のような外乱に対して影響を受け易くなる。
以上のことから、さまざまな制約から長い時定数を得るための設計が難しいという問題点があった。
【0007】
コンダクタンスgm1に外乱Xが加わり、(gm1+X)となった場合を式として表すと、
τ=C1/(gm1+X) (式3)
となり、時定数τ又は伝達特性Tは、外乱による変化が現れる。
【0008】
【発明が解決しようとする課題】
この発明は、このような問題点を解決するためになされたもので、安定した時定数で動作することができるとともに、積分出力を得ることができる時定数発生回路を得ることを目的としている。
【0009】
第1の発明は、コンダクタンスの外乱成分を除去でき、安定した時定数で動作することができるとともに、積分出力を得ることができる時定数発生回路を得ようとするものである。
【0010】
第2の発明は、コンダクタンス発生回路ユニットを差動回路・電圧制御電流源および定電流源で構成して、安定した時定数で動作することができるとともに、積分出力を得ることができる時定数発生回路を得ようとするものである。
【0011】
第3の発明は、時定数発生回路を構成するコンダクタンス発生回路ユニットのうち、少なくとも一つのコンダクタンスを任意に変化可能として、安定した時定数で動作することができ、しかも、一つの回路で任意の時定数を実現できるとともに、積分出力を得ることができる時定数発生回路を得ようとするものである。
【0012】
第4の発明は、定電流源の電流値を可変として、安定した時定数で動作することができ、しかも、一つの回路で任意の時定数を実現できるとともに、積分出力を得ることができる時定数発生回路を得ようとするものである。
【0013】
第5の発明は、電圧制御電流源を兼用して、安定した時定数で動作することができ、しかも、回路構成を簡潔化できるとともに、積分出力を得ることができる時定数発生回路を得ようとするものである。
【0014】
第6の発明は、電圧制御電流源を兼用して、安定した時定数で動作することができ、しかも、一つの回路で任意の時定数を実現できるとともに、回路構成を簡潔化でき、かつ、積分出力を得ることができる時定数発生回路を得ようとするものである。
【0015】
第7の発明は、負帰還形の低域通過フィルタにおいて、安定した時定数で動作することができるとともに、積分出力を得ることができる時定数発生回路を得ようとするものである。
【0016】
第8の発明は、負帰還形の低域通過フィルタにおいて定電流源の電流値を可変として、安定した時定数で動作することができ、しかも、一つの回路で任意の時定数を実現できるとともに、積分出力を得ることができる時定数発生回路を得ようとするものである。
【0017】
第9の発明は、トランジスタを用いて構成した回路において電圧制御電流源を兼用して、安定した時定数で動作することができ、しかも、回路構成を簡潔化できるとともに、積分出力を得ることができる時定数発生回路を得ようとするものである。
【0018】
第10の発明は、負帰還型の低域通過フィルタをトランジスタ回路として構成して、安定した時定数で動作することのできるとともに、積分出力を得ることができる時定数発生回路を得ようとするものである。
【0019】
【課題を解決するための手段】
第1の発明の時定数発生回路においては、コンダクタンス発生回路を用いて入力電圧を電流に変換し、その電流を接続する容量に充電・放電することにより電圧の変化量を平滑する時定数発生回路において、各々異なったコンダクタンスを持つ複数のコンダクタンス発生回路ユニットを、コンダクタンス発生回路の入力電圧の極性に対して出力電流の極性が逆極性となるように互いに並列に接続し、前記容量の一端を前記複数のコンダクタンス発生回路ユニットの出力端子に接続し、前記容量の他端を接地したことを特徴とする。
【0020】
第2の発明の時定数発生回路においては、第1の差動回路と第1の電圧制御電流源と第1の定電流源とにより第1のコンダクタンス発生回路ユニットを構成するとともに、第2の差動回路と第2の電圧制御電流源と第2の定電流源とにより第2のコンダクタンス発生回路ユニットを構成して、各々異なったコンダクタンスを持つ第1および第2のコンダクタンス発生回路ユニットを、コンダクタンス発生回路の入力電圧の極性に対して出力電流の極性が逆極性となるように互いに並列に接続し、前記容量の一端を前記第1および第2のコンダクタンス発生回路ユニットの出力端子に接続し、前記容量の他端を接地したことを特徴とする。
【0021】
第3の発明においては、時定数発生回路を構成するコンダクタンス発生回路ユニットのうち、少なくとも一つのコンダクタンスを任意に変化可能な回路を備え、時定数を自由に変えることが可能であることを特徴とする。
【0022】
第4の発明の時定数発生回路においては、コンダクタンス発生回路を用いて入力電圧を電流に変換し、その電流を接続する容量に充電・放電することにより電圧の変化量を平滑する時定数発生回路において、第1の差動回路と第1の電圧制御電流源と第1の定電流源とにより第1のコンダクタンス発生回路ユニットを構成するとともに、第2の差動回路と第2の電圧制御電流源と第2の定電流源とにより第2のコンダクタンス発生回路ユニットを構成して、各々異なったコンダクタンスを持つ第1および第2のコンダクタンス発生回路ユニットを、コンダクタンス発生回路の入力電圧の極性に対して出力電流の極性が逆極性となるように互いに並列に接続し、かつ、第2の定電流源の電流値を可変にしたことを特徴とする。
【0023】
第5の発明の時定数発生回路においては、コンダクタンス発生回路を用いて入力電圧を電流に変換し、その電流を接続する容量に充電・放電することにより電圧の変化量を平滑する時定数発生回路において、第1の差動回路と第1の電圧制御電流源と第1の定電流源とにより第1のコンダクタンス発生回路ユニットを構成するとともに、第2の差動回路と第1の電圧制御電流源と第2の定電流源とにより第2のコンダクタンス発生回路ユニットを構成して、各々異なったコンダクタンスを持つ第1および第2のコンダクタンス発生回路ユニットを、コンダクタンス発生回路の入力電圧の極性に対して出力電流の極性が逆極性となるように互いに並列に接続し、前記容量の一端を前記第1および第2のコンダクタンス発生回路ユニットの出力端子に接続し、前記容量の他端を接地し、第1の電圧制御電流源の入力端子を第1の差動回路の出力端子と第2の差動回路の出力端子とに接続して、電圧制御電流源を兼用したことを特徴とする。
【0024】
第6の発明の時定数発生回路においては、第2の定電流源の電流値を可変にしたことを特徴とする。
【0025】
第7の発明の時定数発生回路においては、第1および第2の入力端子と、第1および第2の差動回路と、第1および第2の電圧制御電流源と、第1および第2の定電流源とを備え、第1の差動回路と第1の電圧制御電流源と第1の定電流源とにより第1のコンダクタンス発生回路ユニットを構成するとともに、第2の差動回路と第2の電圧制御電流源と第2の定電流源とにより第2のコンダクタンス発生回路ユニットを構成して、各々異なったコンダクタンスを持つ第1および第2のコンダクタンス発生回路ユニットを、コンダクタンス発生回路の入力電圧の極性に対して出力電流の極性が逆極性となるように互いに並列に接続し、前記容量の一端を前記第1および第2のコンダクタンス発生回路ユニットの出力端子に接続し、前記容量の他端を接地し、かつ、前記第2の入力端子を出力端子に接続したことを特徴とする。
【0026】
第8の発明の時定数発生回路においては、コンダクタンス発生回路を用いて入力電圧を電流に変換し、その電流を接続する容量に充電・放電することにより電圧の変化量を平滑する時定数発生回路において、第1および第2の入力端子と、第1および第2の差動回路と、第1および第2の電圧制御電流源と、第1および第2の定電流源とを備え、第1の差動回路と第1の電圧制御電流源と第1の定電流源とにより第1のコンダクタンス発生回路ユニットを構成するとともに、第2の差動回路と第2の電圧制御電流源と第2の定電流源とにより第2のコンダクタンス発生回路ユニットを構成して、各々異なったコンダクタンスを持つ第1および第2のコンダクタンス発生回路ユニットを、コンダクタンス発生回路の入力電圧の極性に対して出力電流の極性が逆極性となるように互いに並列に接続し、前記容量の一端を前記第1および第2のコンダクタンス発生回路ユニットの出力端子に接続 し、前記容量の他端を接地し、かつ、第2の定電流源の電流値を可変にして、前記第2の入力端子を出力端子に接続したことを特徴とする。
【0027】
第9の発明の時定数発生回路においては、コンダクタンス発生回路を用いて入力電圧を電流に変換し、その電流を接続する容量に充電・放電することにより電圧の変化量を平滑する時定数発生回路において、1対のトランジスタからなる第1の差動回路と1対のトランジスタからなるカレントミラー回路と第1の定電流源とにより第1のコンダクタンス発生回路ユニットを構成するとともに、1対のトランジスタ第2の差動回路と前記カレントミラー回路と第2の定電流源とにより第2のコンダクタンス発生回路ユニットを構成して、各々異なったコンダクタンスを持つ第1および第2のコンダクタンス発生回路ユニットを、コンダクタンス発生回路の入力電圧の極性に対して出力電流の極性が逆極性となるように互いに並列に接続し、前記容量の一端を前記第1および第2のコンダクタンス発生回路ユニットの出力端子に接続し、前記容量の他端を接地し、前記カレントミラー回路の入力端子を第1の差動回路の出力端子と第2の差動回路の出力端子とに接続したことを特徴とする。
【0028】
第10の発明の時定数発生回路においては、第1および第2の入力端子と、それぞれ1対のトランジスタからなる第1および第2の差動回路と、1対のトランジスタからなるカレントミラー回路と、第1および第2の定電流源とを備え、1対のトランジスタからなる第1の差動回路と前記カレントミラー回路と第1の定電流源とにより第1のコンダクタンス発生回路ユニットを構成するとともに、1対のトランジスタからなる第2の差動回路と前記カレントミラー回路と第2の定電流源とにより第2のコンダクタンス発生回路ユニットを構成して、各々異なったコンダクタンスを持つ第1および第2のコンダクタンス発生回路ユニットを、コンダクタンス発生回路の入力電圧の極性に対して出力電流の極性が逆極性となるように、互いに並列に接続し、前記容量の一端を前記第1および第2のコンダクタンス発生回路ユニットの出力端子に接続し、前記容量の他端を接地し、かつ、前記第2の入力端子を出力端子に接続したことを特徴とする。
【0029】
【発明の実施の形態】
実施の形態1.
図1は、この発明の一実施形態を示す回路図である。
図において、1は出力端子、2は電圧増幅器、3は容量、4はコンダクタンス発生回路、5は電圧制御電流源I、6は差動回路Iであり、7は定電流源I、8・9は入力端子、10は電圧制御電流源II、11は差動回路IIであり、12は定電流源IIである。
【0030】
出力端子1には、電圧増幅器2の出力端子が接続され、電圧増幅器2の入力端子には、容量3と電圧制御電流源I:5と電圧制御電流源II:10が接続される。
電圧制御電流源I:5の入力端子には、差動回路I:6の出力端子が接続され、電圧制御電流源II:10の入力端子には、差動回路II:11の出力端子が接続される。
【0031】
差動回路I:6には、これを駆動するための定電流源I:7が接続される。差動回路II:11には、これを駆動するための定電流源II:12が接続される。
差動回路I:6の非反転入力端子には、差動回路II:11の反転入力端子と入力端子I:8が、反転入力端子には、差動回路II:11の非反転入力端子と入力端子II:9が接続される。
【0032】
定電流源I:7の電流値はIoであり、定電流源II:12の電流値はIxである。IoとIxは、次式の関係を満足している。
Io+Ix>0 (式4)
差動回路I:6と電圧制御電流源I:5と定電流源I:7とによりコンダクタンスgm1のコンダクタンス発生回路Iを構成し、差動回路IIと電圧制御電流源IIと定電流源IIとによりコンダクタンスgm2のコンダクタンス発生回路IIを構成する。
【0033】
入力端子I:8と入力端子II:9との間に電圧Viが印加される時、電圧制御電流源I:5の出力端子から
I1=gm1×Vi (式5)
の電流が出力する。
【0034】
また、電圧制御電流源II :10の出力端子から
I2=gm2×Vi (式6)
の電流が出力する。
容量3(C1)に流れ込む電流は、
Ic=I1−I2 (式7)
となる。
【0035】
その時、容量3(C1)に流れ込んだ電流は、電圧Vcに変換される。すなわち、出力端子1には積分出力としての電圧信号が導出される。
Vc=Ic×t/C1 (式8)
ただし、tは時間
また、この回路の時定数τは、
τ=C1/(gm1−gm2) (式9)
となり、1組のコンダクタンス発生回路I・IIは、一つのコンダクタンス発生回路(すなわち、図1中のコンダクタンス発生回路)として動作する。
【0036】
図1中に示す回路は、時定数τを持つ低域通過フィルタを構成する。
この回路の伝達特性Tは、
T=Vo/Vi=τ/(s+τ) (式10)
ただし、s=jω、ω:角周波数
で表される。
【0037】
次に、コンダクタンスgm1・gm2にそれぞれ外乱Xが加わり、(gm1+X)・(gm2+X)となった場合、時定数τxは、式9から
τx=C1/[(gm1+x)−(gm2+x)]
=C1/(gm1−gm2)=τ (式11)
となり、外乱Xは差し引かれて外乱に影響されない時定数τを得ることができる。
また、伝達特性に関しても、式10から明らかである。
【0038】
実施の形態2.
図2は、この発明の一実施形態を示す回路図である。
図において、1は出力端子、2は電圧増幅器、3は容量、4はコンダクタンス発生回路、5は電圧制御電流源、6は差動回路I、7は定電流源I、8・9は入力端子、10は電圧制御電流源II、11は差動回路II、12は定電流源IIである。
【0039】
出力端子1には、電圧増幅器2の出力端子が接続され、電圧増幅器2の入力端子には、容量3と電圧制御電流源I:5と電圧制御電流源II:10が接続される。
電圧制御電流源I:5の入力端子には、差動回路I:6の出力端子が接続される。電圧制御電流源II:10の入力端子には、差動回路II:11の出力端子が接続される。
【0040】
差動回路I:6には、これを駆動するための定電流源I:7が接続され、差動回路II:11には、これを駆動するための定電流源II:12が接続される。
差動回路I:6の非反転入力端子には、差動回路II:11の反転入力端子と入力端子I:8が、反転入力端子には、差動回路II:12の非反転入力端子と入力端子II:9が接続される。
【0041】
定電流源I:7の電流値はIoであり、定電流源II:12の電流値はIxである。IoとIxは次式の関係を満足している。
Io+Ix>0 (式4)
差動回路I:6と電圧制御電流源I:5と定電流源I:7とによりコンダクタンスgm1のコンダクタンス発生回路Iを構成し、差動回路II:11と電圧制御電流源II:10と定電流源II:12とによりコンダクタンスgm2のコンダクタンス発生回路IIを構成する。
【0042】
差動回路II:11と電圧制御電流源II:10とから構成されるコンダクタンス発生回路IIを駆動する定電流源II:12の電流値Ixを可変できる構成にしたものである。
【0043】
これにより、式9の時定数τは、可変することができる回路となり、一つの回路で任意の時定数を実現できる。
【0044】
また、コンダクタンス発生回路を駆動する定電圧源を任意に変化することにより一つの回路で複数の特性を実現できる。
【0045】
実施の形態3.
図3は、この発明の一実施形態を示す回路図であり、1組の差動回路と一つの電圧制御電流源を用いて構成したものである。
図において、1は出力端子、2は電圧増幅器、3は容量、4はコンダクタンス発生回路、5は電圧制御電流源、6は差動回路I、7は定電流源I、8・9は入力端子I・II、11は差動回路II、12は定電流源IIである。
【0046】
出力端子1には、電圧増幅器2の出力端子が接続され、電圧増幅器2の入力端子には、容量3と電圧制御電流源I:5が接続される。
電圧制御電流源I:5の入力端子には、差動回路I:6の出力端子と差動回路II:11の出力端子が接続される。
【0047】
差動回路I:6には、これを駆動するための定電流源I:7が接続される。差動回路II:11には、これを駆動するための定電流源II:12が接続される。
差動回路I:6の非反転入力端子には、差動回路II:11の反転入力端子と入力端子I:8が、反転入力端子には、差動回路II:11の非反転入力端子と入力端子II:9が接続される。
【0048】
定電流源I:7の電流値はIoであり、定電流源II:12の電流値はIxである。IoとIxは次式の関係を満足している。
Io+Ix>0 (式4)
差動回路I:6と電圧制御電流源I:5と定電流源I:7とによりコンダクタンスgm1のコンダクタンス発生回路Iを構成し、差動回路II:11と電圧制御電流源I:5と定電流源II:12とによりコンダクタンスgm2のコンダクタンス発生回路IIを構成する。
つまり、コンダクタンスgm1とgm2を発生することを一つの電圧制御電流源を兼用することで達成することにより、回路を削減できる。
【0049】
実施の形態4.
図4は、この発明の一実施形態を示す回路図である。
回路の構成は、実施の形態3に示した回路に、差動回路II:11と電圧制御電流源I:5とから構成されるコンダクタンス発生回路を駆動する定電流源II:12の電流値Ixを可変できる構成にしたものである。
【0050】
これにより、式9の時定数τは、可変することができる回路となり、一つの回路で任意の時定数を実現でき、コンダクタンスgm1とgm2を発生することを一つの電圧制御電流源を兼用することで回路を削減できる。
【0051】
実施の形態5.
図5は、この発明の一実施形態を示す回路図であり、負帰還型の低域通過フィルタとして構成したものである。
回路の構成は、実施の形態1に示した回路の入力端子9を出力端子1に接続したものである。この回路は、アクティブフィルタとして適用できることを示し、安定した周波数特性を得ることが可能となる。
【0052】
また、実施の形態としては図示していないが、低域通過フィルタのみでなく、広域通過フィルタや、全域通過フィルタなど幅広く適用できる。
【0053】
実施の形態6.
図6は、この発明の一実施形態を示す回路図であり、負帰還型の低域通過フィルタとして構成したものである。
回路の構成は、実施の形態2に示した回路の入力端子9を出力端子1に接続したものである。
この回路は、差動回路II:11と電圧制御電流源II:10とから構成されるコンダクタンス発生回路を駆動する定電流源II:12の電流値Ixを可変できる構成にしたものである。
【0054】
これにより、式9の時定数τは、可変することができる回路となり、一つの回路で任意の時定数を実現できる。また、アクティブフィルタとして適用できることを示し、安定した周波数特性を得ることが可能となる。
【0055】
また、実施例としては図示していないが、低域通過フィルタのみでなく、広域通過フィルタや、全域通過フィルタなど幅広く適用できる。
【0056】
実施の形態7.
図7は、実施の形態3の回路をトランジスタを用いて構成した回路である。
図において、Vccは電源電圧、Vin1・Vin2は入力端子、Voutは出力端子である。
Q1・Q2・Q3・Q4・Q7はnpnトランジスタ、Q5・Q6はpnpトランジスタ、Ia・Io・Ixは電流源、C1は容量である。
【0057】
npnトランジスタQ1・Q2は、差動回路Iを構成し、npnトランジスタQ3・Q4は差動回路IIを構成する。npnトランジスタQ1・Q2からなる差動増幅回路IおよびnpnトランジスタQ3・Q4からなる差動増幅回路II、ならびに、それに接続するpnpトランジスタQ5・Q6からなるカレントミラー回路は能動負荷を構成する。
電流源IoはnpnトランジスタQ1・Q2からなる差動増幅回路Iを駆動し、電流源IxはnpnトランジスタQ3・Q4からなる差動増幅回路IIを駆動し、それぞれがコンダクタンス発生回路4を構成する。
ただし、Io>Ixの関係がある。容量C1とnpnトランジスタQ7のベースは能動負荷にあたるトランジスタQ2・Q4・Q6のコレクタに接続する。入力端子Vin1はnpnトランジスタQ1・Q3に接続し、入力端子Vin2はnpnトランジスタQ2・Q4に接続する。
【0058】
実施の形態8.
図8は、この発明の一実施形態を示すもので、回路を負帰還型の低域通過フィルタをトランジスタ回路として構成したものである。
図において、Vccは電源電圧、Vin1・Vin2は入力端子、Voutは出力端子である。
Q1・Q2・Q3・Q4・Q7はnpnトランジスタ、Q5・Q6はpnpトランジスタ、Ia・Io・Ixは電流源、C1は容量である。
【0059】
npnトランジスタQ1・Q2は、差動回路Iを構成し、npnトランジスタQ3・Q4は差動回路IIを構成する。npnトランジスタQ1・Q2からなる差動増幅回路IおよびnpnトランジスタQ3・Q4からなる差動増幅回路II、ならびに、それに接続するpnpトランジスタQ5・Q6からなるカレントミラー回路は能動負荷を構成する。電流源IoはnpnトランジスタQ1・Q2からなる差動増幅回路Iを駆動し、電流源IxはnpnトランジスタQ3・Q4からなる差動増幅回路IIを駆動し、それぞれがコンダクタンス発生回路4を構成する。ただし、Io>Ixの関係がある。容量C1とnpnトランジスタQ7のベースは能動負荷にあたるトランジスタQ2・Q4・Q6のコレクタに接続する。入力端子VinはnpnトランジスタQ2・Q3に接続する。
【0060】
この発明の実施の形態においては、時定数発生回路をおのおの異なったコンダクタンスをもつ複数のコンダクタンス発生回路で構成することでそれぞれの回路を最適な動作をさせることができる。これにより安定した時定数発生回路をさまざまな制約の中で容易且つ自由に設計することができる。
【0061】
【発明の効果】
第1の発明によれば、コンダクタンスの外乱成分を除去でき、安定した時定数で動作することができるとともに、積分出力を得ることができる時定数発生回路を得ることができる。
【0062】
第2の発明によれば、コンダクタンス発生回路ユニットを差動回路・電圧制御電流源および定電流源で構成して、安定した時定数で動作することができるとともに、積分出力を得ることができる時定数発生回路を得ることができる。
【0063】
第3の発明によれば、時定数発生回路を構成するコンダクタンス発生回路ユニットのうち、少なくとも一つのコンダクタンスを任意に変化可能として、安定した時定数で動作することができ、しかも、一つの回路で任意の時定数を実現できるとともに、積分出力を得ることができる時定数発生回路を得ることができる。
【0064】
第4の発明によれば、定電流源の電流値を可変として、安定した時定数で動作することができ、しかも、一つの回路で任意の時定数を実現できるとともに、積分出力を得ることができる時定数発生回路を得ることができる。
【0065】
第5の発明によれば、電圧制御電流源を兼用して、安定した時定数で動作することができ、しかも、回路構成を簡潔化できるとともに、積分出力を得ることができる時定数発生回路を得ることができる。
【0066】
第6の発明によれば、電圧制御電流源を兼用して、安定した時定数で動作することができ、しかも、一つの回路で任意の時定数を実現できるとともに、回路構成を簡潔化でき、かつ、積分出力を得ることができる時定数発生回路を得ることができる。
【0067】
第7の発明によれば、負帰還形の低域通過フィルタにおいて、安定した時定数で動作することができるとともに、積分出力を得ることができる時定数発生回路を得ることができる。
【0068】
第8の発明によれば、負帰還形の低域通過フィルタにおいて定電流源の電流値を可変として、安定した時定数で動作することができ、しかも、一つの回路で任意の時定数を実現できるとともに、積分出力を得ることができる時定数発生回路を得ることができる。
【0069】
第9の発明によれば、トランジスタを用いて構成した回路において電圧制御電流源を兼用して、安定した時定数で動作することができ、しかも、回路構成を簡潔化できるとともに、積分出力を得ることができる時定数発生回路を得ることができる。
【0070】
第10の発明によれば、負帰還型の低域通過フィルタをトランジスタ回路として構成して、安定した時定数で動作することができるとともに、積分出力を得ることができる時定数発生回路を得ることができる。
【図面の簡単な説明】
【図1】この発明の実施の形態1による時定数発生回路の構成を示す回路図である。
【図2】この発明の実施の形態2による可変型時定数発生回路の構成を示す回路図である。
【図3】この発明の実施の形態3による時定数発生回路の構成を一部を省略した回路図である。
【図4】この発明の実施の形態4による可変型時定数発生回路の構成を一部を省略した回路図である。
【図5】この発明の実施の形態5による可変型時定数発生回路の構成を用いた負帰還型低域通過フィルタ回路を示す図である。
【図6】この発明の実施の形態6による可変型時定数発生回路の構成を一部を省略した負帰還型低域通過フィルタ回路を示す図である。
【図7】この発明の実施の形態7によるトランジスタを用いた時定数発生回路の構成を示す回路図である。
【図8】この発明の実施の形態8によるトランジスタを用いた時定数発生回路により構成した負帰還型低域通過フィルタ回路を示す図である。
【図9】従来の技術による時定数発生回路の構成を示す回路図である。
【符号の説明】
1 出力端子、2 電圧増幅器、3 容量、4 コンダクタンス発生回路、5 電圧制御電流源I、6 差動回路I、7 定電流源I、8・9 入力端子、10 電圧制御電流源II、11 差動回路II、12 定電流源II。
Claims (10)
- コンダクタンス発生回路を用いて入力電圧を電流に変換し、その電流を接続する容量に充電・放電することにより電圧の変化量を平滑する時定数発生回路において、各々異なったコンダクタンスを持つ複数のコンダクタンス発生回路ユニットを、コンダクタンス発生回路の入力電圧の極性に対して出力電流の極性が逆極性となるように互いに並列に接続し、前記容量の一端を前記複数のコンダクタンス発生回路ユニットの出力端子に接続し、前記容量の他端を接地したことを特徴とする時定数発生回路。
- 第1の差動回路と第1の電圧制御電流源と第1の定電流源とにより第1のコンダクタンス発生回路ユニットを構成するとともに、第2の差動回路と第2の電圧制御電流源と第2の定電流源とにより第2のコンダクタンス発生回路ユニットを構成して、各々異なったコンダクタンスを持つ第1および第2のコンダクタンス発生回路ユニットを、コンダクタンス発生回路の入力電圧の極性に対して出力電流の極性が逆極性となるように互いに並列に接続し、前記容量の一端を前記第1および第2のコンダクタンス発生回路ユニットの出力端子に接続し、前記容量の他端を接地したことを特徴とする請求項1に記載の時定数発生回路。
- 時定数発生回路を構成するコンダクタンス発生回路ユニットのうち、少なくとも一つのコンダクタンスを任意に変化可能な回路を備え、時定数を自由に変えることが可能であることを特徴とする請求項1または請求項2に記載の時定数発生回路。
- コンダクタンス発生回路を用いて入力電圧を電流に変換し、その電流を接続する容量に充電・放電することにより電圧の変化量を平滑する時定数発生回路において、第1の差動回路と第1の電圧制御電流源と第1の定電流源とにより第1のコンダクタンス発生回路ユニットを構成するとともに、第2の差動回路と第2の電圧制御電流源と第2の定電流源とにより第2のコンダクタンス発生回路ユニットを構成して、各々異なったコンダクタンスを持つ第1および第2のコンダクタンス発生回路ユニットを、コンダクタンス発生回路の入力電圧の極性に対して出力電流の極性が逆極性となるように互いに並列に接続し、かつ、第2の定電流源の電流値を可変にしたことを特徴とする請求項3に記載の時定数発生回路。
- コンダクタンス発生回路を用いて入力電圧を電流に変換し、その電流を接続する容量に充電・放電することにより電圧の変化量を平滑する時定数発生回路において、第1の差動回路と第1の電圧制御電流源と第1の定電流源とにより第1のコンダクタンス発生回路ユニットを構成するとともに、第2の差動回路と第1の電圧制御電流源と第2の定電流源とにより第2のコンダクタンス発生回路ユニットを構成して、各々異なったコンダクタンスを持つ第1および第2のコンダクタンス発生回路ユニットを、コンダクタンス発生回路の入力電圧の極性に対して出力電流の極性が逆極性となるように互いに並列に接続し、前記容量の一端を前記第1および第2のコンダクタンス発生回路ユニットの出力端子に接続し、前記容量の他端を接地し、第1の電圧制御電流源の入力端子を第1の差動回路の出力端子と第2の差動回路の出力端子とに接続して、電圧制御電流源を兼用したことを特徴とする時定数発生回路。
- 第2の定電流源の電流値を可変にしたことを特徴とする請求項5に記載の時定数発生回路。
- 第1および第2の入力端子と、第1および第2の差動回路と、第1および第2の電圧制御電流源と、第1および第2の定電流源とを備え、第1の差動回路と第1の電圧制御電流源と第1の定電流源とにより第1のコンダクタンス発生回路ユニットを構成するとともに、第2の差動回路と第2の電圧制御電流源と第2の定電流源とにより第2のコンダクタンス発生回路ユニットを構成して、各々異なったコンダクタンスを持つ第1および第2のコンダクタンス発生回路ユニットを、コンダクタンス発生回路の入力電圧の極性に対して出力電流の極性が逆極性となるように互いに並列に接続し、前記容量の一端を前記第1および第2のコンダクタンス発生回路ユニットの出力端子に接続し、前記容 量の他端を接地し、かつ、前記第2の入力端子を出力端子に接続したことを特徴とする請求項1に記載の時定数発生回路。
- コンダクタンス発生回路を用いて入力電圧を電流に変換し、その電流を接続する容量に充電・放電することにより電圧の変化量を平滑する時定数発生回路において、第1および第2の入力端子と、第1および第2の差動回路と、第1および第2の電圧制御電流源と、第1および第2の定電流源とを備え、第1の差動回路と第1の電圧制御電流源と第1の定電流源とにより第1のコンダクタンス発生回路ユニットを構成するとともに、第2の差動回路と第2の電圧制御電流源と第2の定電流源とにより第2のコンダクタンス発生回路ユニットを構成して、各々異なったコンダクタンスを持つ第1および第2のコンダクタンス発生回路ユニットを、コンダクタンス発生回路の入力電圧の極性に対して出力電流の極性が逆極性となるように互いに並列に接続し、前記容量の一端を前記第1および第2のコンダクタンス発生回路ユニットの出力端子に接続し、前記容量の他端を接地し、かつ、第2の定電流源の電流値を可変にして、前記第2の入力端子を出力端子に接続したことを特徴とする時定数発生回路。
- コンダクタンス発生回路を用いて入力電圧を電流に変換し、その電流を接続する容量に充電・放電することにより電圧の変化量を平滑する時定数発生回路において、1対のトランジスタからなる第1の差動回路と1対のトランジスタからなるカレントミラー回路と第1の定電流源とにより第1のコンダクタンス発生回路ユニットを構成するとともに、1対のトランジスタからなる第2の差動回路と前記カレントミラー回路と第2の定電流源とにより第2のコンダクタンス発生回路ユニットを構成して、各々異なったコンダクタンスを持つ第1および第2のコンダクタンス発生回路ユニットを、コンダクタンス発生回路の入力電圧の極性に対して出力電流の極性が逆極性となるように互いに並列に接続し、前記容量の一端を前記第1および第2のコンダクタンス発生回路ユニットの出力端子に接続し、前記容量の他端を接地し、前記カレントミラー回路の入力端子を第1の差動回路の出力端子と第2の差動回路の出力端子とに接続したことを特徴とする時定数発生回路。
- 第1および第2の入力端子と、それぞれ1対のトランジスタからなる第1および第2の差動回路と、1対のトランジスタからなるカレントミラー回路と、第1および第2の定電流源とを備え、1対のトランジスタからなる第1の差動回路と前記カレントミラー回路と第1の定電流源とにより第1のコンダクタンス発生回路ユニットを構成するとともに、1対のトランジスタからなる第2の差動回路と前記カレントミラー回路と第2の定電流源とにより第2のコンダクタンス発生回路ユニットを構成して、各々異なったコンダクタンスを持つ第1および第2のコンダクタンス発生回路ユニットを、コンダクタンス発生回路の入力電圧の極性に対して出力電流の極性が逆極性となるように互いに並列に接続し、前記容量の一端を前記第1および第2のコンダクタンス発生回路ユニットの出力端子に接続し、前記容量の他端を接地し、かつ、前記第2の入力端子を出力端子に接続したことを特徴とする時定数発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15237196A JP3579540B2 (ja) | 1996-06-13 | 1996-06-13 | 時定数発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15237196A JP3579540B2 (ja) | 1996-06-13 | 1996-06-13 | 時定数発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09331234A JPH09331234A (ja) | 1997-12-22 |
JP3579540B2 true JP3579540B2 (ja) | 2004-10-20 |
Family
ID=15539074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15237196A Expired - Fee Related JP3579540B2 (ja) | 1996-06-13 | 1996-06-13 | 時定数発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3579540B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4682419B2 (ja) * | 2000-12-22 | 2011-05-11 | 日本テキサス・インスツルメンツ株式会社 | 可変利得増幅回路 |
-
1996
- 1996-06-13 JP JP15237196A patent/JP3579540B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09331234A (ja) | 1997-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5465070A (en) | Logarithmic transformation circuitry for use in semiconductor integrated circuit devices | |
Minaei et al. | New current-mode current-controlled universal filter with single input and three outputs | |
US5942929A (en) | Active phase splitter | |
KR100285933B1 (ko) | 전차동형아날로그회로 | |
CA2388039A1 (en) | Improved floating, balanced output circuit | |
Lahiri et al. | A novel first-order current-mode all-pass filter using CDTA | |
JPH08162903A (ja) | ジャイレータ回路を用いた接地インダクタンス回路 | |
JP3579540B2 (ja) | 時定数発生回路 | |
EP0892495A2 (en) | Balance-to-single signal converting circuit | |
US3993968A (en) | Single amplifier network for simulating an inductor | |
KR100298090B1 (ko) | 주파수의존저항기 | |
JPH03123208A (ja) | 差動電流増幅回路 | |
JPH04230588A (ja) | 圧伸電流モード・トランスコンダクタ・コンデンサ積分器 | |
US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
JP2001111419A (ja) | チャージポンプ回路 | |
JP3953540B2 (ja) | 高域通過フィルター | |
JP3874649B2 (ja) | 平衡回路 | |
JPS58145206A (ja) | 差動増幅器 | |
JP3209181B2 (ja) | 緩オン/オフ信号発生回路 | |
JPS5941636Y2 (ja) | Cmos発振回路 | |
JP3148469B2 (ja) | フィルタ回路 | |
JP3837263B2 (ja) | 半導体集積回路 | |
JPH0585083B2 (ja) | ||
JPH06204787A (ja) | アクティブフィルタ回路 | |
JPH11112298A (ja) | リング発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040716 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |