JPS58145206A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPS58145206A JPS58145206A JP57027428A JP2742882A JPS58145206A JP S58145206 A JPS58145206 A JP S58145206A JP 57027428 A JP57027428 A JP 57027428A JP 2742882 A JP2742882 A JP 2742882A JP S58145206 A JPS58145206 A JP S58145206A
- Authority
- JP
- Japan
- Prior art keywords
- output
- differential
- common
- differential amplifier
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、差動増幅器、より詳しくＦｉ、同相負帰還を
施こし九差動増幅器に関する亀のである。
施こし九差動増幅器に関する亀のである。
差動増幅器では、同相成分除去のため、あるいは出力も
差動とするときの動作点設定のため同相負帰還Ｃ・二つ
の出力端子の平均値（同相出力）を同相出力を制御、す
る端子に負帰還すること）が必要となる場合がある。
差動とするときの動作点設定のため同相負帰還Ｃ・二つ
の出力端子の平均値（同相出力）を同相出力を制御、す
る端子に負帰還すること）が必要となる場合がある。
従来６同相負帰還では、抵抗や能動素子を使っていたた
め、増幅度、動作速度、直線性などについて問題があり
九。第１図を参照して、上記の問題を具体的に説明する
。
め、増幅度、動作速度、直線性などについて問題があり
九。第１図を参照して、上記の問題を具体的に説明する
。
第１図ｔｉ、ＭＯ８トランジスタを用い九同相負帰還を
施し九差動増幅器の例であって、ＭＯ８集積回路でも実
現できる本のであある。第１図の差動増幅器において、
−動入力端子ＩＲとＩＬＦｉ、それぞれ、ソースを共通
に接続したＮ型のＭＯ８トランジスタ２Ｒと２Ｌのゲー
トに接続されている。トランジスタ２Ｒと２Ｌの共通に
接続されたソースには、ソースが接地され九ＮＷＭＯｓ
トランジスタ３のドレインから電流が供給される。トラ
ンジスタ２Ｒと２Ｌのドレインは、それぞれ。
施し九差動増幅器の例であって、ＭＯ８集積回路でも実
現できる本のであある。第１図の差動増幅器において、
−動入力端子ＩＲとＩＬＦｉ、それぞれ、ソースを共通
に接続したＮ型のＭＯ８トランジスタ２Ｒと２Ｌのゲー
トに接続されている。トランジスタ２Ｒと２Ｌの共通に
接続されたソースには、ソースが接地され九ＮＷＭＯｓ
トランジスタ３のドレインから電流が供給される。トラ
ンジスタ２Ｒと２Ｌのドレインは、それぞれ。
正電源線４からのほぼ等しい電流［Ｋ設定された電流源
５Ｒと５ＬＫ接続されて差動出力端子６Ｒと６Ｌとなる
。
５Ｒと５ＬＫ接続されて差動出力端子６Ｒと６Ｌとなる
。
上記で説明した差動増幅器が動作するためには。
電流源ｉＲと５Ｌの電流の和がトランジスタ３のドレイ
ンから供給される電流と等しくなり、出力端子６Ｒと６
Ｌの同相電圧が電源側あるいはグランド側に大きく片寄
らないようにならなければならない。そこで、第１図で
は、ンースフオロワ用ＮＭＯＳトランジスタ７Ｒと７Ｌ
のゲートを、それぞれ出力端子６Ｒと６Ｌに接続し、ド
レインを正電源線４に接続し、ソースを、それぞれ、負
荷用電流源８Ｒと８Ｌに接続して、トランジスタ７Ｒと
７Ｌのゲート・ソース間電圧だけレベルをシフトし九出
力電圧をそれぞれのソースに得ている。レベルをシフト
された出力電圧は、はぼ等しい値に設定された抵抗９Ｒ
と９Ｌにより平均し。
ンから供給される電流と等しくなり、出力端子６Ｒと６
Ｌの同相電圧が電源側あるいはグランド側に大きく片寄
らないようにならなければならない。そこで、第１図で
は、ンースフオロワ用ＮＭＯＳトランジスタ７Ｒと７Ｌ
のゲートを、それぞれ出力端子６Ｒと６Ｌに接続し、ド
レインを正電源線４に接続し、ソースを、それぞれ、負
荷用電流源８Ｒと８Ｌに接続して、トランジスタ７Ｒと
７Ｌのゲート・ソース間電圧だけレベルをシフトし九出
力電圧をそれぞれのソースに得ている。レベルをシフト
された出力電圧は、はぼ等しい値に設定された抵抗９Ｒ
と９Ｌにより平均し。
レベルをシフトされ九同相電圧として共通ソース −に
電流を供給するトランジスタ３のゲートすなわち同相出
力制御端子に与えている。このようにすることにより、
差動出力端子６Ｒと６Ｌの同相電圧が上れば、トランジ
スタ３のゲート電圧が上り。
電流を供給するトランジスタ３のゲートすなわち同相出
力制御端子に与えている。このようにすることにより、
差動出力端子６Ｒと６Ｌの同相電圧が上れば、トランジ
スタ３のゲート電圧が上り。
共通ソースに供給される電流が増し、同相電圧が下る。
また、前記同相電圧が下れば、トランジスタ３のゲート
電圧が下り、共通ソースの電流が減り、同相電圧が上る
。したがって、ソースホロワ用トランジスタ７Ｒと７Ｌ
によるレベルのシフトなどを選べば、差動出力端子６Ｒ
と７Ｒの同相電圧を適当な値に設定することができる。
電圧が下り、共通ソースの電流が減り、同相電圧が上る
。したがって、ソースホロワ用トランジスタ７Ｒと７Ｌ
によるレベルのシフトなどを選べば、差動出力端子６Ｒ
と７Ｒの同相電圧を適当な値に設定することができる。
第１図の差動増幅器では、同相負帰還に関して次のよう
な問題がある。まず、抵抗９Ｒと９Ｌが大きいと、トラ
ンジスタ３のゲート大刀容量１０（実際は、トランジス
タ３の中にある）のために同相負帰還の時定数が大きく
なり、同相成分に関する増幅器の応答が遅くなってしオ
うことである。
な問題がある。まず、抵抗９Ｒと９Ｌが大きいと、トラ
ンジスタ３のゲート大刀容量１０（実際は、トランジス
タ３の中にある）のために同相負帰還の時定数が大きく
なり、同相成分に関する増幅器の応答が遅くなってしオ
うことである。
応答を早めるために抵抗９Ｒと９Ｌを小さくすると、出
力振幅が大きい場合、抵抗９Ｒと９Ｌに流れる電流が無
視できなくなり、ソースホロワ用トランジスタ７Ｒと７
Ｌによるレベルのシフトが等しくなくなり、差動電圧に
よってトランジスタ３のゲート電圧が変り、この九め、
出力−子６Ｒあるいは６Ｌ単独では、信号が歪んでしま
う。着た。
力振幅が大きい場合、抵抗９Ｒと９Ｌに流れる電流が無
視できなくなり、ソースホロワ用トランジスタ７Ｒと７
Ｌによるレベルのシフトが等しくなくなり、差動電圧に
よってトランジスタ３のゲート電圧が変り、この九め、
出力−子６Ｒあるいは６Ｌ単独では、信号が歪んでしま
う。着た。
ソースホロワは１回路を複雑が大きくするという問題も
もっている。そこで、抵抗９Ｒと９Ｌを出力端子６Ｒと
６Ｌに直接接続すると、抵抗９Ｒと９Ｌが差動増幅器の
負荷とがるため、差動利得が低下してしまう。
もっている。そこで、抵抗９Ｒと９Ｌを出力端子６Ｒと
６Ｌに直接接続すると、抵抗９Ｒと９Ｌが差動増幅器の
負荷とがるため、差動利得が低下してしまう。
したがって１本発明の目的は、同相負帰還を施し、かつ
、利得、速度、直線性の良い差動増幅器を提供すること
にある。
、利得、速度、直線性の良い差動増幅器を提供すること
にある。
上記の目的を達成するため１本発明では、差動増幅器に
おいて差動出力端子にほぼ等しい容量値のコンデンサを
接続し、同相出力制御端子に上記コンデンサの他方の端
子をまとめて接続し、前記コンデンサにより同相の交流
成分の負帰還を行ない、かつ、上記同相出力制御端子に
差動出力端子の出力電圧を直流的に平均して同相成分を
検出する回路からの出力端子を接続して直流的な負帰還
を施こしている。
おいて差動出力端子にほぼ等しい容量値のコンデンサを
接続し、同相出力制御端子に上記コンデンサの他方の端
子をまとめて接続し、前記コンデンサにより同相の交流
成分の負帰還を行ない、かつ、上記同相出力制御端子に
差動出力端子の出力電圧を直流的に平均して同相成分を
検出する回路からの出力端子を接続して直流的な負帰還
を施こしている。
以下１本発明の実施例を図面を参照して説明する。第２
図は１本発明の原理的な構成を示す回路図である。同図
において、差動入力端子ＩＲとＩＬの差動信号を増−す
る差動増幅手段１２０の出力端子１０６Ｒと１０６Ｌと
同相出力制御端子１３０との間に、はぼ等容量値のコン
デンサ１４０Ｒと１４０Ｌが接続されている。コンデン
サ１４０Ｒ，と１４０Ｌは交流的な同相電圧（同相電圧
の時間的な変化分）を同相出力制御端子１３０にすみや
かく発生させる。一方、同相出力制御端子１３０への直
流的な負帰還は、差動増幅手段１２０の出力端子１６０
Ｒと１６ＯＬを入力として平均及びレベルのシフトを行
なう直流的同相成分検出手段１５０の出力によって与え
られる。したがって、第２図の構成によれば、同相負帰
還はコンデンサ１４０ＴＬと１４０Ｌにより変化分に関
して高速かつ正確に行なわれるとともに、直流について
本直流的同相成分検出１５０手段により充分に行なわれ
る。なお、直流的同相成分検出手段１５０は、レベルの
シフトをしなくても出力端子１６０Ｒと１６ＯＬの動作
点を確保できる場合は。
図は１本発明の原理的な構成を示す回路図である。同図
において、差動入力端子ＩＲとＩＬの差動信号を増−す
る差動増幅手段１２０の出力端子１０６Ｒと１０６Ｌと
同相出力制御端子１３０との間に、はぼ等容量値のコン
デンサ１４０Ｒと１４０Ｌが接続されている。コンデン
サ１４０Ｒ，と１４０Ｌは交流的な同相電圧（同相電圧
の時間的な変化分）を同相出力制御端子１３０にすみや
かく発生させる。一方、同相出力制御端子１３０への直
流的な負帰還は、差動増幅手段１２０の出力端子１６０
Ｒと１６ＯＬを入力として平均及びレベルのシフトを行
なう直流的同相成分検出手段１５０の出力によって与え
られる。したがって、第２図の構成によれば、同相負帰
還はコンデンサ１４０ＴＬと１４０Ｌにより変化分に関
して高速かつ正確に行なわれるとともに、直流について
本直流的同相成分検出１５０手段により充分に行なわれ
る。なお、直流的同相成分検出手段１５０は、レベルの
シフトをしなくても出力端子１６０Ｒと１６ＯＬの動作
点を確保できる場合は。
必スジもレベルをシフトする機能を持つ必要りない。
次ＫＳ第２図を参照して本発明の直流的同相成分検出手
段に抵抗を用いた実施例を説明する。以下の説明では、
第１図と同じ番号で同じ部分の説明は省略し、本発明に
関する部分だけを説明する。
段に抵抗を用いた実施例を説明する。以下の説明では、
第１図と同じ番号で同じ部分の説明は省略し、本発明に
関する部分だけを説明する。
第３図において、第２図の差動増幅手段はトランジスタ
２Ｒ，２Ｌ、３と電流源ＳＲ，５Ｌにより構成され、差
動出力端子６Ｒと６ＬＦｉ、ｌ’ｔぼ同容量値のコンデ
ンサ２４０Ｒと２４０Ｌにより、トランジスタ３のゲー
トに接続されている。また。
２Ｒ，２Ｌ、３と電流源ＳＲ，５Ｌにより構成され、差
動出力端子６Ｒと６ＬＦｉ、ｌ’ｔぼ同容量値のコンデ
ンサ２４０Ｒと２４０Ｌにより、トランジスタ３のゲー
トに接続されている。また。
差動出力端子６Ｒと６ ＬＦｉ、直流的同相成分検出手
段２５０を介してトランジスタ３のゲートに接続されて
いる。直流的同相検出手段２５０ｔｉ、ｔ’！ぼ等値の
抵抗２５１１’ｔと２５１１．によシ差動出力端子６Ｒ
と６Ｌをトランジスタ３のゲートに接続して出力端子６
Ｒと６Ｌの平均すなわち同相電圧に比例した成分をトラ
ンジスタ３のゲートに与えている。また、グランドとト
ランジスタ３のゲートの間に接続された抵抗２５２＃−
ｉ、これに流れる電流により抵抗２５１Ｒと２５１Ｌで
レベルｆシフトさせるためのものである。
段２５０を介してトランジスタ３のゲートに接続されて
いる。直流的同相検出手段２５０ｔｉ、ｔ’！ぼ等値の
抵抗２５１１’ｔと２５１１．によシ差動出力端子６Ｒ
と６Ｌをトランジスタ３のゲートに接続して出力端子６
Ｒと６Ｌの平均すなわち同相電圧に比例した成分をトラ
ンジスタ３のゲートに与えている。また、グランドとト
ランジスタ３のゲートの間に接続された抵抗２５２＃−
ｉ、これに流れる電流により抵抗２５１Ｒと２５１Ｌで
レベルｆシフトさせるためのものである。
第３図において、交流的な同相成分はトランジスタ３の
ゲート入力容量１０がコンデンサ２４０Ｒと２４０Ｌの
負荷になるので、幾分減衰するがほとんどそのままトラ
ンジスタ３のゲート圧加わる。
ゲート入力容量１０がコンデンサ２４０Ｒと２４０Ｌの
負荷になるので、幾分減衰するがほとんどそのままトラ
ンジスタ３のゲート圧加わる。
し九がって、直流的な同相成分を検出する友めの抵抗２
５１Ｒ，２５１Ｌ、２５２の値は、直流だけを考慮すれ
ば良いので、出力端子６Ｒ，６Ｌに対して負荷にならな
い程度に大きくすることができる。これらの抵抗として
は、たとえばＭＯ８集積回路でＦｉ１不純物を拡散しな
い多結晶シリコンの配線などを使うことができる。
５１Ｒ，２５１Ｌ、２５２の値は、直流だけを考慮すれ
ば良いので、出力端子６Ｒ，６Ｌに対して負荷にならな
い程度に大きくすることができる。これらの抵抗として
は、たとえばＭＯ８集積回路でＦｉ１不純物を拡散しな
い多結晶シリコンの配線などを使うことができる。
次に、第４図を用いて、抵抗を用いる必要がなく、かつ
、いわゆるスイッチドキャバ７タ回路に適した本発明の
詳細な説明する。第４図では。
、いわゆるスイッチドキャバ７タ回路に適した本発明の
詳細な説明する。第４図では。
第３図と同様に、差動出力端子６Ｒと６Ｌをほぼ値を等
しく設定したコンデンサ２４０Ｒと２４ＯＬでトランジ
スタ３のゲートに接続しているが、直流的な同相成分検
出手段３５０は、第３図の抵抗２５１Ｒ，２５１Ｌ、２
５２のかわりンスイッチ２５３Ｂ、２５３Ｌ、２５４と
コンデｙ？２５５Ｒ。
しく設定したコンデンサ２４０Ｒと２４ＯＬでトランジ
スタ３のゲートに接続しているが、直流的な同相成分検
出手段３５０は、第３図の抵抗２５１Ｒ，２５１Ｌ、２
５２のかわりンスイッチ２５３Ｂ、２５３Ｌ、２５４と
コンデｙ？２５５Ｒ。
２５５Ｌ、２５６を用いているう
前記スイッチは、グランドに接続されたコンデンサの他
方の端子を第５図に示す２相の重なり合わないクロック
パルス（繰返し周波数ｆ、）によってクロックパルスφ
１がノ１イレベルのとき、第４図のφ、と表示し九個に
接続し、φ、がノ・イレペルのときφ、と表示された側
に接続するものである（φ、とφ、が共にローレベルの
ときは、どちらにも接続しない）。（スイッチは、公知
の技術によりＭＯ８）ランジスタを組合せて構成できる
。）このようにコンデンサをスイッチで切替えて接続す
ると、スイッチの両端からＦｉ１クロックの繰返し周波
数とコンデンサの容量の積の逆数と等しい値の抵抗を接
続した場合と同じ平均電流が流れる（ Ｄ、 Ａ、 Ｈ
Ｏｄｇｅｌ他ｚｐｏｔｅｎｔ１ａｌ ｏｆＭＯ８’ｌ
’ｅｃｈｎｏｌｏｇｉｅｓ ｆｏｒ Ａｎａｌｏｇ■
ｎｔｅｇｒ４ｔｅｄ Ｃ１ｒｃｕｉｔｓ、 ＩＥＥＥ
Ｊ、 ｏｆ ５ｏｌｉｄｆ３ｔａｔｔｓ Ｃｊｒｃ旧ｔ
＠、 Ｖｏｌ、 ｓｃ −ｔａ 、４３ 、 Ｊｕｎｅ
１９７８、ｐｐ、 ２８５〜２９４）。
方の端子を第５図に示す２相の重なり合わないクロック
パルス（繰返し周波数ｆ、）によってクロックパルスφ
１がノ１イレベルのとき、第４図のφ、と表示し九個に
接続し、φ、がノ・イレペルのときφ、と表示された側
に接続するものである（φ、とφ、が共にローレベルの
ときは、どちらにも接続しない）。（スイッチは、公知
の技術によりＭＯ８）ランジスタを組合せて構成できる
。）このようにコンデンサをスイッチで切替えて接続す
ると、スイッチの両端からＦｉ１クロックの繰返し周波
数とコンデンサの容量の積の逆数と等しい値の抵抗を接
続した場合と同じ平均電流が流れる（ Ｄ、 Ａ、 Ｈ
Ｏｄｇｅｌ他ｚｐｏｔｅｎｔ１ａｌ ｏｆＭＯ８’ｌ
’ｅｃｈｎｏｌｏｇｉｅｓ ｆｏｒ Ａｎａｌｏｇ■
ｎｔｅｇｒ４ｔｅｄ Ｃ１ｒｃｕｉｔｓ、 ＩＥＥＥ
Ｊ、 ｏｆ ５ｏｌｉｄｆ３ｔａｔｔｓ Ｃｊｒｃ旧ｔ
＠、 Ｖｏｌ、 ｓｃ −ｔａ 、４３ 、 Ｊｕｎｅ
１９７８、ｐｐ、 ２８５〜２９４）。
スイッチ２５３ＦＬ、２５３Ｌ、２５４Ｆｉ、 φ。
がハイレベルのときそれぞれ、コンデンサ２５５Ｒ。
２５５Ｌ、２５６を出力６Ｂ、６Ｌ及びグランドに接続
し、φ、がハイレベルのとき前記コンデンサをすべてト
ランジスタ３のゲートに接続する。
し、φ、がハイレベルのとき前記コンデンサをすべてト
ランジスタ３のゲートに接続する。
したがって、第３図の抵抗２５１Ｒ，２５１Ｌ。
２５２の値をそれぞれＲｍ 、ＲＬ 、Ｒｃとすると。
第４図のコンデンサ２５５Ｂ、２５５Ｌ、２５６れば、
第４図の差動増幅器は第３図と等価な動作をする。
第４図の差動増幅器は第３図と等価な動作をする。
上記の説明により第４図の構成によれば、抵抗プロセス
を用いることなく、ＭＯ８集積回路で高性能の同相負帰
還を施した差動増幅器を実現できる。特に、差動増幅器
をスイッチドキャパシタ回路に用いる場合には、スイッ
チドキャパシタ用のクロックをそのｔｔφ８．φ、とし
て用いられ便利である。
を用いることなく、ＭＯ８集積回路で高性能の同相負帰
還を施した差動増幅器を実現できる。特に、差動増幅器
をスイッチドキャパシタ回路に用いる場合には、スイッ
チドキャパシタ用のクロックをそのｔｔφ８．φ、とし
て用いられ便利である。
一以上の具体的説明では、差動増幅手段が、巣純な共通
ソースのＭＯ８）ランジスタである場合だけを述べたが
、共通ソースのトランジスタをゲート接地のトランジス
タを通して利得が大きくなるようにしたカスコード構成
の場合に４適用できる。
ソースのＭＯ８）ランジスタである場合だけを述べたが
、共通ソースのトランジスタをゲート接地のトランジス
タを通して利得が大きくなるようにしたカスコード構成
の場合に４適用できる。
また、トランジスタは、ＭＯａ型であるとしてきたが、
スイッチ用のものを除きバイポーラ型であっても良い。
スイッチ用のものを除きバイポーラ型であっても良い。
以上詳しく説明し九ように１本発明は、差動増幅器に高
性能の同相負帰還を施すことを可能にするので、信号処
理回路の性能を向上させる効果がある。
性能の同相負帰還を施すことを可能にするので、信号処
理回路の性能を向上させる効果がある。
第１図Ｆｉ、従来の同相負帰還を施した差動増幅器の構
成を示す回路図、第２図＃ｉ、本発明の同相負帰還を施
した差動増幅器の原理的構成を示す回路図、第３図は、
抵抗を用いて直流の同相負帰還を施した本発明の差動増
幅器の構成を示す回路図。 第４図Ｆｉ、スイッチとコンデンサを用いて直流の同相
負帰還を施した本発明の差動増幅器の構成を示す回路図
、第５図は、第４図のスイッチを駆動するクロックパル
スの波形を示す回路図面である。 ＩＲｌ・ＩＬ・・・入力端子、２Ｒ・２Ｌ・３・７Ｒ・
７Ｌ・・・ＭＯＳ ）ランジスタ、４・・・正電源線、
５Ｒ・５Ｌ＠８Ｒ・８Ｌ・・・電流源、６Ｒ・６Ｌ・１
６０Ｒ・１−６０ Ｌ・・・出力端子、９Ｂ・９Ｌ・２
５１Ｒ・２５１Ｌ＠２５２・・・抵抗、１０・・・ゲー
ト入力容量。 １２０・・・差動増幅手段、１３０・・・同相出力制御
端子、１４０ＴＬ・１４０Ｌ＠２４０Ｒ・２４０Ｌ・２
５５Ｒ・２５５Ｌψ２５６・・・コンデンサ。
成を示す回路図、第２図＃ｉ、本発明の同相負帰還を施
した差動増幅器の原理的構成を示す回路図、第３図は、
抵抗を用いて直流の同相負帰還を施した本発明の差動増
幅器の構成を示す回路図。 第４図Ｆｉ、スイッチとコンデンサを用いて直流の同相
負帰還を施した本発明の差動増幅器の構成を示す回路図
、第５図は、第４図のスイッチを駆動するクロックパル
スの波形を示す回路図面である。 ＩＲｌ・ＩＬ・・・入力端子、２Ｒ・２Ｌ・３・７Ｒ・
７Ｌ・・・ＭＯＳ ）ランジスタ、４・・・正電源線、
５Ｒ・５Ｌ＠８Ｒ・８Ｌ・・・電流源、６Ｒ・６Ｌ・１
６０Ｒ・１−６０ Ｌ・・・出力端子、９Ｂ・９Ｌ・２
５１Ｒ・２５１Ｌ＠２５２・・・抵抗、１０・・・ゲー
ト入力容量。 １２０・・・差動増幅手段、１３０・・・同相出力制御
端子、１４０ＴＬ・１４０Ｌ＠２４０Ｒ・２４０Ｌ・２
５５Ｒ・２５５Ｌψ２５６・・・コンデンサ。
Claims (1)
- 出力端子の同相成分を制御する同相出力制御端子を持つ
差動増輻手段と、上記出力端子と上記同相出力制御端子
を接続するコンデンサを備え、かつ、直流的に上記出力
端子の同相成分を検出する手段の出力を上記同相出力制
御端子に接続したことｅ％徴とする差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027428A JPS58145206A (ja) | 1982-02-24 | 1982-02-24 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027428A JPS58145206A (ja) | 1982-02-24 | 1982-02-24 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58145206A true JPS58145206A (ja) | 1983-08-30 |
Family
ID=12220835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57027428A Pending JPS58145206A (ja) | 1982-02-24 | 1982-02-24 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58145206A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6271310A (ja) * | 1985-07-18 | 1987-04-02 | エスジ−エス・マイクロエレツトロニカ・エス・ピ−・エ− | 単一段全差分型演算増幅器 |
| JPS62217707A (ja) * | 1986-02-19 | 1987-09-25 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | 全差動増幅器回路およびその方法 |
| JPH0590849A (ja) * | 1991-09-30 | 1993-04-09 | Nec Corp | 差動増幅回路 |
| JPH11330947A (ja) * | 1998-02-19 | 1999-11-30 | Lucent Technol Inc | 差動バッファの共通モ―ド出力電圧を制御するための方法および装置 |
| JP2018056760A (ja) * | 2016-09-28 | 2018-04-05 | ローム株式会社 | 差動増幅器およびボルテージフォロア回路 |
-
1982
- 1982-02-24 JP JP57027428A patent/JPS58145206A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6271310A (ja) * | 1985-07-18 | 1987-04-02 | エスジ−エス・マイクロエレツトロニカ・エス・ピ−・エ− | 単一段全差分型演算増幅器 |
| JPS62217707A (ja) * | 1986-02-19 | 1987-09-25 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | 全差動増幅器回路およびその方法 |
| JPH0590849A (ja) * | 1991-09-30 | 1993-04-09 | Nec Corp | 差動増幅回路 |
| JPH11330947A (ja) * | 1998-02-19 | 1999-11-30 | Lucent Technol Inc | 差動バッファの共通モ―ド出力電圧を制御するための方法および装置 |
| JP2018056760A (ja) * | 2016-09-28 | 2018-04-05 | ローム株式会社 | 差動増幅器およびボルテージフォロア回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4532479A (en) | Differential amplifier circuit with rail-to-rail capability | |
| US4730168A (en) | CMOS output stage with large voltage swing and with stabilization of the quiescent current | |
| JP3338771B2 (ja) | 演算増幅器 | |
| JP4262790B2 (ja) | 低電圧演算増幅器の入力段および方法 | |
| JP4315299B2 (ja) | 低電圧演算増幅器とその方法 | |
| JP2641408B2 (ja) | 低電圧高速動作のｃｍｏｓ演算増幅器 | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| JPH02162812A (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
| KR900000992B1 (ko) | Mos 트랜지스터 증폭기 | |
| US3304513A (en) | Differential direct-current amplifier | |
| JPH077342A (ja) | 差動増幅器 | |
| JPS58145206A (ja) | 差動増幅器 | |
| JPS637046B2 (ja) | ||
| JP3332115B2 (ja) | 多入力トランジスタおよび多入力トランスコンダクタ回路 | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| JP2002368559A (ja) | 差動増幅回路、ミキサ回路および可変利得増幅回路 | |
| JP4180411B2 (ja) | トランスコンダクタンス増幅器 | |
| JP2774120B2 (ja) | 増幅回路配置 | |
| JPS61251214A (ja) | 電源回路 | |
| JP2018107641A (ja) | バランス出力型増幅器 | |
| JPH09219629A (ja) | 演算増幅器 | |
| TW201734693A (zh) | 電壓箝制電路 | |
| JP2693861B2 (ja) | 増幅回路 | |
| US3456204A (en) | Transistor amplification circuitry | |
| JPS6123852Y2 (ja) |