JPH11242528A - 基準電源回路 - Google Patents
基準電源回路Info
- Publication number
- JPH11242528A JPH11242528A JP4526098A JP4526098A JPH11242528A JP H11242528 A JPH11242528 A JP H11242528A JP 4526098 A JP4526098 A JP 4526098A JP 4526098 A JP4526098 A JP 4526098A JP H11242528 A JPH11242528 A JP H11242528A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- power supply
- voltage follower
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】出力電圧を安定させ、且つ、消費電力を小さく
できる基準電源回路を提供すること。 【解決手段】Ｒ1 、Ｒ2 により分圧された接続点１が演
算増幅器ＯＰ１の出力を反転入力端子（−入力端子）へ
帰還かけたボルテージフォロワ回路７０の入力に接続
し、ゲート７がボルテージフォロワの入力に接続された
ソースフォロワのＮＭＯＳ１とＰＭＯＳ１がボルテージ
フォロワの出力に並列接続する。
できる基準電源回路を提供すること。 【解決手段】Ｒ1 、Ｒ2 により分圧された接続点１が演
算増幅器ＯＰ１の出力を反転入力端子（−入力端子）へ
帰還かけたボルテージフォロワ回路７０の入力に接続
し、ゲート７がボルテージフォロワの入力に接続された
ソースフォロワのＮＭＯＳ１とＰＭＯＳ１がボルテージ
フォロワの出力に並列接続する。
Description
【０００１】
【発明の属する技術分野】この発明は液晶ディスプレイ
（ＬＣＤ）の駆動集積回路などに用いられる基準電源回
路に関する。
（ＬＣＤ）の駆動集積回路などに用いられる基準電源回
路に関する。
【０００２】
【従来の技術】ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ
Ｎｅｍａｔｉｃ）液晶ディスプレイの駆動は、走査信号
ドライバ（以下、走査ドライバと称す）とデータ信号ド
ライバ（以下、データドライバと称す）により行われ
る。図５は液晶パネルの概念図と等価回路図であり、同
図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線
で切断した１画素の断面図、同図（ｃ）は液晶パネルの
等価回路図である。
Ｎｅｍａｔｉｃ）液晶ディスプレイの駆動は、走査信号
ドライバ（以下、走査ドライバと称す）とデータ信号ド
ライバ（以下、データドライバと称す）により行われ
る。図５は液晶パネルの概念図と等価回路図であり、同
図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線
で切断した１画素の断面図、同図（ｃ）は液晶パネルの
等価回路図である。
【０００３】図５（ａ）において、上部透明電極３が横
に配列され、この上部透明電極３と対向するように下部
透明電極４が縦に配列されたマトリックス配置構造をし
ている。この上部透明電極３と下部透明電極４との間に
図示されていない液晶が充填されている。上部透明電極
３と下部透明電極４の間に印加される電圧が、あるしき
い値電圧を超えると液晶が相変化し、白黒の場合は白か
ら黒または黒から白に変化する。上部透明電極３には走
査ドライバ出力１、２・・・ｎが接続し、下部透明電極
４にはデータドライバ出力１、２・・・ｍが接続して、
それぞれのドライバの出力電圧が印加される。
に配列され、この上部透明電極３と対向するように下部
透明電極４が縦に配列されたマトリックス配置構造をし
ている。この上部透明電極３と下部透明電極４との間に
図示されていない液晶が充填されている。上部透明電極
３と下部透明電極４の間に印加される電圧が、あるしき
い値電圧を超えると液晶が相変化し、白黒の場合は白か
ら黒または黒から白に変化する。上部透明電極３には走
査ドライバ出力１、２・・・ｎが接続し、下部透明電極
４にはデータドライバ出力１、２・・・ｍが接続して、
それぞれのドライバの出力電圧が印加される。
【０００４】図５（ｂ）において、上部透明電極３と下
部透明電極４との間に液晶５が充填されている。図５
（ｃ）において、図５（ｂ）の上部透明電極３と下部透
明電極４および液晶５とで等価的にコンデンサ６が形成
される。つまり、液晶パネルは電気回路的にはコンデン
サ５と考えることができる。
部透明電極４との間に液晶５が充填されている。図５
（ｃ）において、図５（ｂ）の上部透明電極３と下部透
明電極４および液晶５とで等価的にコンデンサ６が形成
される。つまり、液晶パネルは電気回路的にはコンデン
サ５と考えることができる。
【０００５】図６は従来の液晶駆動回路の構成図であ
る。液晶駆動回路は基準電源回路３０とスイッチ回路４
０から構成されており、液晶駆動基準電源回路３０の出
力Ｖ0、Ｖ1 ・・・Ｖ5 をスイッチ回路４０で切り換え
て、走査ドライバ出力１、２、・・・ｎおよびデータド
ライバ出力１、２、・・・ｍを出力する。これらの出力
は図５の液晶パネルの上部透明電極３および下部透明電
極４にそれぞれ与えられる。基準電源回路３０の出力は
Ｖ0 、Ｖ1 、Ｖ2 、Ｖ3 、Ｖ4 およびＶ5 の６レベルあ
り、この内、走査ドライバ出力１、２・・・・ｎは、例
えば、Ｖ0 、Ｖ1、Ｖ4 、Ｖ5 のいずれかの出力がスイ
ッチ回路４０により時間で切り換えて出力され、また、
データドライバ出力１、２・・・ｍは、例えば、Ｖ0 、
Ｖ2 、Ｖ3、Ｖ5 のいずれかの出力がスイッチ回路４０
により時間で切り換えて出力される。
る。液晶駆動回路は基準電源回路３０とスイッチ回路４
０から構成されており、液晶駆動基準電源回路３０の出
力Ｖ0、Ｖ1 ・・・Ｖ5 をスイッチ回路４０で切り換え
て、走査ドライバ出力１、２、・・・ｎおよびデータド
ライバ出力１、２、・・・ｍを出力する。これらの出力
は図５の液晶パネルの上部透明電極３および下部透明電
極４にそれぞれ与えられる。基準電源回路３０の出力は
Ｖ0 、Ｖ1 、Ｖ2 、Ｖ3 、Ｖ4 およびＶ5 の６レベルあ
り、この内、走査ドライバ出力１、２・・・・ｎは、例
えば、Ｖ0 、Ｖ1、Ｖ4 、Ｖ5 のいずれかの出力がスイ
ッチ回路４０により時間で切り換えて出力され、また、
データドライバ出力１、２・・・ｍは、例えば、Ｖ0 、
Ｖ2 、Ｖ3、Ｖ5 のいずれかの出力がスイッチ回路４０
により時間で切り換えて出力される。
【０００６】基準電源回路の従来例を図７を用いて説明
する。図７は基準電源回路を液晶駆動に用いた例であ
る。基準電源回路は分圧抵抗であるＲ13、Ｒ14、Ｒ15、
Ｒ16、Ｒ17およびＲ18と演算増幅回路であるＯＰ19、Ｏ
Ｐ20、ＯＰ21、ＯＰ22およびＯＰ23で構成され、演算増
幅器の出力は、演算増幅器の反転入力端子（−入力端
子）と接続しボルテージフォロワ回路を構成し、且つ、
基準電源回路の出力Ｖ0 、Ｖ1 、Ｖ2 、Ｖ3 、Ｖ4 、Ｖ
5 となる。またＲ13は電源の高電位側（ＶDD）に接続さ
れ、Ｒ18は電源のグランド側（ＧＮＤ）と接続し、また
Ｖ0 はＶDDと接続し、またＶ1 はＯＰ23の出力と接続
し、ＯＰ23の＋入力端子はＲ17とＲ18との接続点１７に
接続されている。このＶ0 とＶ5 の電位レベルは選択電
位レベルと呼ばれている。またＶ1 、Ｖ2 、Ｖ3 、Ｖ4
はＯＰ19、ＯＰ20、ＯＰ21、ＯＰ22を介してＲ13とＲ14
の接続点１３、Ｒ13とＲ14の接続点１４、Ｒ14とＲ15の
接続点１５、Ｒ15とＲ16の接続点１６およびＲ16とＲ17
の接続点１６とそれぞれ接続される。またＶ1 、Ｖ2 、
Ｖ3 、Ｖ4 は走査ドライバおよびデータドライバの非選
択電位レベルと呼ばれている。走査ドライバ出力とデー
タドライバ出力の差の電圧が液晶パネルに与えられ、し
きい値を超えると液晶の色（白黒）が変化し、そのしき
い値は｜Ｖ0 −Ｖ5 ｜である。これより小さいと色は変
化しない。
する。図７は基準電源回路を液晶駆動に用いた例であ
る。基準電源回路は分圧抵抗であるＲ13、Ｒ14、Ｒ15、
Ｒ16、Ｒ17およびＲ18と演算増幅回路であるＯＰ19、Ｏ
Ｐ20、ＯＰ21、ＯＰ22およびＯＰ23で構成され、演算増
幅器の出力は、演算増幅器の反転入力端子（−入力端
子）と接続しボルテージフォロワ回路を構成し、且つ、
基準電源回路の出力Ｖ0 、Ｖ1 、Ｖ2 、Ｖ3 、Ｖ4 、Ｖ
5 となる。またＲ13は電源の高電位側（ＶDD）に接続さ
れ、Ｒ18は電源のグランド側（ＧＮＤ）と接続し、また
Ｖ0 はＶDDと接続し、またＶ1 はＯＰ23の出力と接続
し、ＯＰ23の＋入力端子はＲ17とＲ18との接続点１７に
接続されている。このＶ0 とＶ5 の電位レベルは選択電
位レベルと呼ばれている。またＶ1 、Ｖ2 、Ｖ3 、Ｖ4
はＯＰ19、ＯＰ20、ＯＰ21、ＯＰ22を介してＲ13とＲ14
の接続点１３、Ｒ13とＲ14の接続点１４、Ｒ14とＲ15の
接続点１５、Ｒ15とＲ16の接続点１６およびＲ16とＲ17
の接続点１６とそれぞれ接続される。またＶ1 、Ｖ2 、
Ｖ3 、Ｖ4 は走査ドライバおよびデータドライバの非選
択電位レベルと呼ばれている。走査ドライバ出力とデー
タドライバ出力の差の電圧が液晶パネルに与えられ、し
きい値を超えると液晶の色（白黒）が変化し、そのしき
い値は｜Ｖ0 −Ｖ5 ｜である。これより小さいと色は変
化しない。
【０００７】尚、同図の点線５０内の回路は単位の基準
電源回路である。またＲ18は可変抵抗であり、この抵抗
値を変えることで、Ｖ5 の電位を変え、液晶が確実に相
変化を起こすようにする。図８はスイッチ回路の構成図
である。基準電源回路の出力Ｖ0 、Ｖ1 、Ｖ2 、Ｖ3 、
Ｖ4 、Ｖ5 にそれぞれスイッチ素子６０( ここではｐチ
ャネルＭＯＳＦＥＴとｎチャネルＭＯＳＦＥＴ）が接続
される。走査ドライバ出力１、２・・・ｎはこのスイッ
チ素子６０の一つをオンすることでＶ0 、Ｖ1 、Ｖ4 、
Ｖ5 のいずれかが出力され、またデータドライバ出力
１、２・・・ｍは同様にこのスイッチ素子６０の一つを
オンすることでＶ0 、Ｖ2 、Ｖ3 、Ｖ5 のいずれかが出
力される。また走査ドライバおよびデータドライバの出
力はここではそれぞれ１つ示したが、実際は同様の接続
をそれぞれ数十個から数百個して多数の出力を得てい
る。
電源回路である。またＲ18は可変抵抗であり、この抵抗
値を変えることで、Ｖ5 の電位を変え、液晶が確実に相
変化を起こすようにする。図８はスイッチ回路の構成図
である。基準電源回路の出力Ｖ0 、Ｖ1 、Ｖ2 、Ｖ3 、
Ｖ4 、Ｖ5 にそれぞれスイッチ素子６０( ここではｐチ
ャネルＭＯＳＦＥＴとｎチャネルＭＯＳＦＥＴ）が接続
される。走査ドライバ出力１、２・・・ｎはこのスイッ
チ素子６０の一つをオンすることでＶ0 、Ｖ1 、Ｖ4 、
Ｖ5 のいずれかが出力され、またデータドライバ出力
１、２・・・ｍは同様にこのスイッチ素子６０の一つを
オンすることでＶ0 、Ｖ2 、Ｖ3 、Ｖ5 のいずれかが出
力される。また走査ドライバおよびデータドライバの出
力はここではそれぞれ１つ示したが、実際は同様の接続
をそれぞれ数十個から数百個して多数の出力を得てい
る。
【０００８】図９は走査ドライバ出力とデータドライバ
出力の電圧波形例を示す。ｔ1 の期間は走査ドライバ出
力１とデータドライバ出力１の電位レベルの差はＶ0 −
Ｖ5の電圧となる。この電圧により、図５（ｂ）の液晶
パネルの上部透明電極３と下部透明電極４が交差した箇
所（画素）の液晶５は色が変化する。一方、走査ドライ
バ出力２の電位レベルはＶ4 であり、Ｖ4 −Ｖ5 は液晶
の色が変化する電圧より小さく色は変化しない。他の時
間帯でも同様のことが言える。このようにして、液晶パ
ネルの像が形成される。ところで、Ｔ1 の期間の電圧波
形のみ常時液晶に印加されると、液晶に印加される電圧
の極性が一定となる。このように直流成分が液晶に印加
されると、液晶が劣化を起す。それを防止するために、
Ｔ2 ではＴ1 の電圧波形と上下対称な波形にして、Ｔ1
での直流成分を打ち消している。そのため、非選択電位
レベルを出力する基準電源回路の出力Ｖ1 、Ｖ2 、Ｖ3
、Ｖ4 の４つレベルとなる。 このようにすること
で、一方の極性に偏極しなくなり、液晶が劣化すること
もない。
出力の電圧波形例を示す。ｔ1 の期間は走査ドライバ出
力１とデータドライバ出力１の電位レベルの差はＶ0 −
Ｖ5の電圧となる。この電圧により、図５（ｂ）の液晶
パネルの上部透明電極３と下部透明電極４が交差した箇
所（画素）の液晶５は色が変化する。一方、走査ドライ
バ出力２の電位レベルはＶ4 であり、Ｖ4 −Ｖ5 は液晶
の色が変化する電圧より小さく色は変化しない。他の時
間帯でも同様のことが言える。このようにして、液晶パ
ネルの像が形成される。ところで、Ｔ1 の期間の電圧波
形のみ常時液晶に印加されると、液晶に印加される電圧
の極性が一定となる。このように直流成分が液晶に印加
されると、液晶が劣化を起す。それを防止するために、
Ｔ2 ではＴ1 の電圧波形と上下対称な波形にして、Ｔ1
での直流成分を打ち消している。そのため、非選択電位
レベルを出力する基準電源回路の出力Ｖ1 、Ｖ2 、Ｖ3
、Ｖ4 の４つレベルとなる。 このようにすること
で、一方の極性に偏極しなくなり、液晶が劣化すること
もない。
【０００９】
【発明が解決しようとする課題】つぎに、図９のように
液晶パネルのデータドライバ出力が時間とともに変化す
るときの走査ドライバ出力の電圧波形について説明す
る。図１０はデータドライバ出力と走査ドライバ出力の
電圧波形である。この波形は図９のＡの時点とＢ時点を
拡大したものである。データドライバ出力が同図（ａ）
のような矩形波状に変化すると、前記したように、液晶
パネルの上部透明電極の電圧は下部透明電極とコンデン
サ結合しているために、同図（ｂ）のような、この矩形
波を微分したひげ状のスパイク電圧が発生し、それが走
査ドライバ出力に重畳する。
液晶パネルのデータドライバ出力が時間とともに変化す
るときの走査ドライバ出力の電圧波形について説明す
る。図１０はデータドライバ出力と走査ドライバ出力の
電圧波形である。この波形は図９のＡの時点とＢ時点を
拡大したものである。データドライバ出力が同図（ａ）
のような矩形波状に変化すると、前記したように、液晶
パネルの上部透明電極の電圧は下部透明電極とコンデン
サ結合しているために、同図（ｂ）のような、この矩形
波を微分したひげ状のスパイク電圧が発生し、それが走
査ドライバ出力に重畳する。
【００１０】この微分波形が走査ドライバ出力に重畳さ
れると、液晶の色を変える電圧（しきい値電圧）が確保
できなくなり、所謂クロストーク（Ｃｒｏｓｓ ｔａｌ
ｋ：液晶の色がはっきりしない現象）が現れて、色調品
位を損なう。一方これを防止しようとして、上部透明電
極の過渡的な電位変化を吸収するために、演算増幅器の
出力インピーダンスを小さくすると、定常的に大きな電
流が演算増幅器に流れて基準電源回路の消費電力が増大
してしまう。
れると、液晶の色を変える電圧（しきい値電圧）が確保
できなくなり、所謂クロストーク（Ｃｒｏｓｓ ｔａｌ
ｋ：液晶の色がはっきりしない現象）が現れて、色調品
位を損なう。一方これを防止しようとして、上部透明電
極の過渡的な電位変化を吸収するために、演算増幅器の
出力インピーダンスを小さくすると、定常的に大きな電
流が演算増幅器に流れて基準電源回路の消費電力が増大
してしまう。
【００１１】この発明の目的は、前記の課題を解決し
て、出力電圧が安定し、且つ、消費電力を小さくできる
基準電源回路を提供することにある。
て、出力電圧が安定し、且つ、消費電力を小さくできる
基準電源回路を提供することにある。
【００１２】
【課題を解決するための手段】前記の目的を達成するた
めに、基準電源で、電源のグランド側（ＧＮＤ）と高電
位側（ＶDD）との間に複数の分圧抵抗を接続し、該分圧
抵抗で分圧された電位を演算増幅器で構成されるボルテ
ージフォロワ回路の入力に印加する基準電源回路におい
て、ボルテージフォロワ回路の出力と接続するスイッチ
ング素子を備える構成とする。
めに、基準電源で、電源のグランド側（ＧＮＤ）と高電
位側（ＶDD）との間に複数の分圧抵抗を接続し、該分圧
抵抗で分圧された電位を演算増幅器で構成されるボルテ
ージフォロワ回路の入力に印加する基準電源回路におい
て、ボルテージフォロワ回路の出力と接続するスイッチ
ング素子を備える構成とする。
【００１３】ゲートを前記ボルテージフォロワ回路の入
力に接続し、ソースを該ボルテージフォロワの出力に接
続し、ドレインを前記電源の高電位側に接続したｎチャ
ネルＭＯＳＦＥＴと、ゲートを前記ボルテージフォロワ
回路の入力に接続し、ソースを該ボルテージフォロワの
出力に接続し、ドレインを前記電源のグランド側に接続
したｐチャネルＭＯＳＦＥＴとを有する構成とするとよ
い。
力に接続し、ソースを該ボルテージフォロワの出力に接
続し、ドレインを前記電源の高電位側に接続したｎチャ
ネルＭＯＳＦＥＴと、ゲートを前記ボルテージフォロワ
回路の入力に接続し、ソースを該ボルテージフォロワの
出力に接続し、ドレインを前記電源のグランド側に接続
したｐチャネルＭＯＳＦＥＴとを有する構成とするとよ
い。
【００１４】また、ゲートを前記ボルテージフォロワ回
路の入力に接続し、ソースを該ボルテージフォロワの出
力に接続し、ドレインを前記電源の高電位側に接続した
ｎチャネルＭＯＳＦＥＴと、ゲートを前記ボルテージフ
ォロワ回路の入力に接続し、ソースを該ボルテージフォ
ロワの出力に接続し、ドレインを前記電源のグランド側
に接続したｐチャネルＭＯＳＦＥＴとのいずれかを有す
る構成としてもよい。
路の入力に接続し、ソースを該ボルテージフォロワの出
力に接続し、ドレインを前記電源の高電位側に接続した
ｎチャネルＭＯＳＦＥＴと、ゲートを前記ボルテージフ
ォロワ回路の入力に接続し、ソースを該ボルテージフォ
ロワの出力に接続し、ドレインを前記電源のグランド側
に接続したｐチャネルＭＯＳＦＥＴとのいずれかを有す
る構成としてもよい。
【００１５】さらに、ゲートを前記ボルテージフォロワ
回路の入力により高い電位となる抵抗分圧した点に接続
し、ソースを該ボルテージフォロワの出力に接続し、ド
レインが前記電源の高電位側に接続したｎチャネルＭＯ
ＳＦＥＴと、ゲートを、前記ボルテージフォロワ回路の
入力より低い電位となる抵抗分圧した点に接続し、ソー
スを該ボルテージフォロワの出力に接続し、ドレインを
前記電源のグランド側に接続したｐチャネルＭＯＳＦＥ
Ｔとを有する構成とする。
回路の入力により高い電位となる抵抗分圧した点に接続
し、ソースを該ボルテージフォロワの出力に接続し、ド
レインが前記電源の高電位側に接続したｎチャネルＭＯ
ＳＦＥＴと、ゲートを、前記ボルテージフォロワ回路の
入力より低い電位となる抵抗分圧した点に接続し、ソー
スを該ボルテージフォロワの出力に接続し、ドレインを
前記電源のグランド側に接続したｐチャネルＭＯＳＦＥ
Ｔとを有する構成とする。
【００１６】また、ゲートを前記ボルテージフォロワ回
路の入力により高い電位となる抵抗分圧した点に接続
し、ソースを該ボルテージフォロワの出力に接続し、ド
レインが前記電源の高電位側に接続したｎチャネルＭＯ
ＳＦＥＴと、ゲートを、前記ボルテージフォロワ回路の
入力より低い電位となる抵抗分圧した点に接続し、ソー
スを該ボルテージフォロワの出力に接続し、ドレインを
前記電源のグランド側に接続したｐチャネルＭＯＳＦＥ
Ｔとのいずれかを有する構成とするとよい。
路の入力により高い電位となる抵抗分圧した点に接続
し、ソースを該ボルテージフォロワの出力に接続し、ド
レインが前記電源の高電位側に接続したｎチャネルＭＯ
ＳＦＥＴと、ゲートを、前記ボルテージフォロワ回路の
入力より低い電位となる抵抗分圧した点に接続し、ソー
スを該ボルテージフォロワの出力に接続し、ドレインを
前記電源のグランド側に接続したｐチャネルＭＯＳＦＥ
Ｔとのいずれかを有する構成とするとよい。
【００１７】また、ｎチャネルＭＯＳＦＥＴをｎｐｎト
ランジスタに置き換え、ｐチャネルＭＯＳＦＥＴをｐｎ
ｐトランジスタに置き換えてもよい。前記のようにする
と、低しきい値のソースフォロワ接続されたｎチャネル
ＭＯＳＦＥＴとｐチャネルＭＯＳＦＥＴが、ボルテージ
フォロワ回路の出力に接続されているので、出力が容量
性負荷により変動した場合、ソースフォロワ接続された
ＮＭＯＳまたはＰＭＯＳが導通し、出力電圧が入力電圧
±しきい値電圧以内に入るまで急速に戻すように作用す
る。
ランジスタに置き換え、ｐチャネルＭＯＳＦＥＴをｐｎ
ｐトランジスタに置き換えてもよい。前記のようにする
と、低しきい値のソースフォロワ接続されたｎチャネル
ＭＯＳＦＥＴとｐチャネルＭＯＳＦＥＴが、ボルテージ
フォロワ回路の出力に接続されているので、出力が容量
性負荷により変動した場合、ソースフォロワ接続された
ＮＭＯＳまたはＰＭＯＳが導通し、出力電圧が入力電圧
±しきい値電圧以内に入るまで急速に戻すように作用す
る。
【００１８】また、出力が入力レベル付近まで戻ると、
ソースフォロワ接続されたｎチャネルＭＯＳＦＥＴとｐ
チャネルＭＯＳＦＥＴはオフする。さらに、通常用いら
れているしきい値と同じｎチャネルＭＯＳＦＥＴとｐチ
ャネルＭＯＳＦＥＴをソースフォロワ接続し、ゲート端
子をこの素子が導通する電位側（高電位側、またはグラ
ンド側）の抵抗分圧した点に接続することで、ゲートに
入力される電位（グランドに対する電位）を入力電圧
（グランドに対する電位）より分圧抵抗で発生する電圧
分だけ高く（または低く）する。そうすると、出力の僅
かな変動でもゲート電圧がしきい値電圧を超えるように
なり、ｎチャネルＭＯＳＦＥＴまたはｐチャネルＭＯＳ
ＦＥＴが導通する。このＭＯＳＦＥＴが導通すること
で、出力電圧が入力電圧±（しきい値電圧−分圧抵抗で
発生する電圧）となる電圧になるまで、出力電圧は急速
に戻り、定常状態となる。
ソースフォロワ接続されたｎチャネルＭＯＳＦＥＴとｐ
チャネルＭＯＳＦＥＴはオフする。さらに、通常用いら
れているしきい値と同じｎチャネルＭＯＳＦＥＴとｐチ
ャネルＭＯＳＦＥＴをソースフォロワ接続し、ゲート端
子をこの素子が導通する電位側（高電位側、またはグラ
ンド側）の抵抗分圧した点に接続することで、ゲートに
入力される電位（グランドに対する電位）を入力電圧
（グランドに対する電位）より分圧抵抗で発生する電圧
分だけ高く（または低く）する。そうすると、出力の僅
かな変動でもゲート電圧がしきい値電圧を超えるように
なり、ｎチャネルＭＯＳＦＥＴまたはｐチャネルＭＯＳ
ＦＥＴが導通する。このＭＯＳＦＥＴが導通すること
で、出力電圧が入力電圧±（しきい値電圧−分圧抵抗で
発生する電圧）となる電圧になるまで、出力電圧は急速
に戻り、定常状態となる。
【００１９】また出力が入力レベル付近まで戻ると、ソ
ースフォロワ接続されたｎチャネルＭＯＳＦＥＴとｐチ
ャネルＭＯＳＦＥＴはオフするため、電流は流れず消費
電力を小さくできる。
ースフォロワ接続されたｎチャネルＭＯＳＦＥＴとｐチ
ャネルＭＯＳＦＥＴはオフするため、電流は流れず消費
電力を小さくできる。
【００２０】
【発明の実施の形態】図１はこの発明の第１実施例の基
準電源回路である。ここでは図７の点線５０で示す単位
の基準電源回路を示す。図１において、分圧抵抗Ｒ1 と
分圧抵抗Ｒ2 の接続点１を、演算増幅器ＯＰ１の出力を
反転入力端子（−入力端子）に帰還かけたボルテージフ
ォロワ回路７０の入力と接続する。またゲート７がボル
テージフォロワ回路７０の入力に接続されたソースフォ
ロワのｎチャネルＭＯＳＦＥＴであるＮＭＯＳ１と、ｐ
チャネルＭＯＳＦＥＴであるＰＭＯＳ１とが、ボルテー
ジフォロワ回路７０の出力に並列接続する構成とする。
つまり、同図ではＮＭＯＳのドレイン９は電源の高電位
側（ＶDD）と、またＰＭＯＳ１のドレイン１０は電源の
グランド側（ＧＮＤ）と接続し、ＮＭＯＳ１のソース１
１およびＰＭＯＳ１のソース１２はボルテージフォロワ
回路７０の出力Ｖ１と接続している。またＮＭＯＳ１と
ＰＭＯＳ１のソース同志が接続しているので、ソースフ
ォロワと呼ばれている。
準電源回路である。ここでは図７の点線５０で示す単位
の基準電源回路を示す。図１において、分圧抵抗Ｒ1 と
分圧抵抗Ｒ2 の接続点１を、演算増幅器ＯＰ１の出力を
反転入力端子（−入力端子）に帰還かけたボルテージフ
ォロワ回路７０の入力と接続する。またゲート７がボル
テージフォロワ回路７０の入力に接続されたソースフォ
ロワのｎチャネルＭＯＳＦＥＴであるＮＭＯＳ１と、ｐ
チャネルＭＯＳＦＥＴであるＰＭＯＳ１とが、ボルテー
ジフォロワ回路７０の出力に並列接続する構成とする。
つまり、同図ではＮＭＯＳのドレイン９は電源の高電位
側（ＶDD）と、またＰＭＯＳ１のドレイン１０は電源の
グランド側（ＧＮＤ）と接続し、ＮＭＯＳ１のソース１
１およびＰＭＯＳ１のソース１２はボルテージフォロワ
回路７０の出力Ｖ１と接続している。またＮＭＯＳ１と
ＰＭＯＳ１のソース同志が接続しているので、ソースフ
ォロワと呼ばれている。
【００２１】前記のＮＭＯＳ１およびＰＭＯＳ１はｎ形
の同一基板上にＣＭＯＳプロセスにより形成される。Ｎ
ＭＯＳ１の基板はｐウエル（これはｎ形基板に形成され
たｐ形領域のことで、この領域の表面層にソース領域、
ドレイン領域を形成してＮＭＯＳ１とするため、ＮＭＯ
Ｓ１の基板となる）であり、ソースと短絡しているが、
ＰＭＯＳ１の基板はｎ形基板であり、ＶDDと接続する。
通常ＭＯＳＦＥＴのしきい値は約１Ｖ程度であるが、Ｎ
ＭＯＳ１とＰＭＯＳ１はチャネル部のイオン注入などに
よるしきい値調整により、０．１Ｖ程度に下げることが
できる。しかし、この場合は製造コストが上昇する。
の同一基板上にＣＭＯＳプロセスにより形成される。Ｎ
ＭＯＳ１の基板はｐウエル（これはｎ形基板に形成され
たｐ形領域のことで、この領域の表面層にソース領域、
ドレイン領域を形成してＮＭＯＳ１とするため、ＮＭＯ
Ｓ１の基板となる）であり、ソースと短絡しているが、
ＰＭＯＳ１の基板はｎ形基板であり、ＶDDと接続する。
通常ＭＯＳＦＥＴのしきい値は約１Ｖ程度であるが、Ｎ
ＭＯＳ１とＰＭＯＳ１はチャネル部のイオン注入などに
よるしきい値調整により、０．１Ｖ程度に下げることが
できる。しかし、この場合は製造コストが上昇する。
【００２２】基準電源回路の出力が安定しているとき
（出力電圧が変動しないで一定である場合）は、ＮＭＯ
Ｓ１およびＰＭＯＳ１はオフしているので、通常のボル
テージフォロワ回路として動作し、ＮＭＯＳ１およびＰ
ＭＯＳ１には電流は流れない。しかし、図９のように基
準電源回路の出力が液晶の容量を介し、過渡的に変動す
ると、例えば、＋側に変動した場合はＰＭＯＳ１がオン
し、出力を下げるように働き、定常値に素早く戻る。逆
に−側に変動した場合はＮＭＯＳ１がオンし、出力を上
げるように働き、やはり素早く定常値にもどる。そのた
め、基準電源回路の消費電力が小さく、また出力を安定
化することができる。
（出力電圧が変動しないで一定である場合）は、ＮＭＯ
Ｓ１およびＰＭＯＳ１はオフしているので、通常のボル
テージフォロワ回路として動作し、ＮＭＯＳ１およびＰ
ＭＯＳ１には電流は流れない。しかし、図９のように基
準電源回路の出力が液晶の容量を介し、過渡的に変動す
ると、例えば、＋側に変動した場合はＰＭＯＳ１がオン
し、出力を下げるように働き、定常値に素早く戻る。逆
に−側に変動した場合はＮＭＯＳ１がオンし、出力を上
げるように働き、やはり素早く定常値にもどる。そのた
め、基準電源回路の消費電力が小さく、また出力を安定
化することができる。
【００２３】図２は図１のボルテージフォロワ回路の出
力波形を示す図である。同図では従来回路の出力波形と
本発明である図１の回路の出力波形を比較した。この出
力波形は図９の矩形波のデータドライバ出力に対応する
走査ドライバ出力に相当する波形である。従来回路では
過渡的な電圧（スパイク電圧）の時間幅は長いが、図１
の回路では、しきい値電圧までは急激に電圧は低下する
ため、その時間幅は半分程度に短くなる。尚、ここでは
ＮＭＯＳ１、ＰＭＯＳ１のしきい値は厳密に制御してい
ない場合で、１Ｖ程度の場合の例であり、さらにしきい
値の低いＭＯＳＦＥＴを用いれば、前記の時間幅はさら
に短くなるが、ＭＯＳＦＥＴの製造コストが上昇する。
力波形を示す図である。同図では従来回路の出力波形と
本発明である図１の回路の出力波形を比較した。この出
力波形は図９の矩形波のデータドライバ出力に対応する
走査ドライバ出力に相当する波形である。従来回路では
過渡的な電圧（スパイク電圧）の時間幅は長いが、図１
の回路では、しきい値電圧までは急激に電圧は低下する
ため、その時間幅は半分程度に短くなる。尚、ここでは
ＮＭＯＳ１、ＰＭＯＳ１のしきい値は厳密に制御してい
ない場合で、１Ｖ程度の場合の例であり、さらにしきい
値の低いＭＯＳＦＥＴを用いれば、前記の時間幅はさら
に短くなるが、ＭＯＳＦＥＴの製造コストが上昇する。
【００２４】つぎに、小さなしきい値のＭＯＳＦＥＴを
用いなくても、前記の時間幅を小さくできる回路につい
て説明する。図３はこの発明の第１実施例の基準電源回
路である。ここでは図７の点線５０で示す単位の基準電
源回路を示す。図３はＮＭＯＳ２およびＰＭＯＳ２のゲ
ートが分圧抵抗Ｒ11、分圧抵抗Ｒ12および分圧抵抗Ｒ2
1、分圧抵抗Ｒ22での接続点２１、２２と接続している
点が図１と異なる。また図３では、図１のようにＮＭＯ
Ｓ１およびＰＭＯＳ１を製作するときに、特に厳密なし
きい値の制御は行わなくても構わない。そのため、使用
するＭＯＳＦＥＴが安価になる。
用いなくても、前記の時間幅を小さくできる回路につい
て説明する。図３はこの発明の第１実施例の基準電源回
路である。ここでは図７の点線５０で示す単位の基準電
源回路を示す。図３はＮＭＯＳ２およびＰＭＯＳ２のゲ
ートが分圧抵抗Ｒ11、分圧抵抗Ｒ12および分圧抵抗Ｒ2
1、分圧抵抗Ｒ22での接続点２１、２２と接続している
点が図１と異なる。また図３では、図１のようにＮＭＯ
Ｓ１およびＰＭＯＳ１を製作するときに、特に厳密なし
きい値の制御は行わなくても構わない。そのため、使用
するＭＯＳＦＥＴが安価になる。
【００２５】ソースフォロワ接続されるＮＭＯＳ２は演
算増幅器ＯＰ２の入力電位よりも抵抗12で分圧された電
圧分だけ高いゲート電圧としている。この電圧は、ＮＭ
ＯＳ２のしきい値電圧より僅かに低い電圧となるように
分圧抵抗Ｒ12で調整されている。同様に、ソースフォロ
ワ接続されるＰＭＯＳ２は演算増幅器ＯＰ２の入力電位
よりも分圧抵抗Ｒ21で分圧された電圧分だけ低いゲート
電圧としている。
算増幅器ＯＰ２の入力電位よりも抵抗12で分圧された電
圧分だけ高いゲート電圧としている。この電圧は、ＮＭ
ＯＳ２のしきい値電圧より僅かに低い電圧となるように
分圧抵抗Ｒ12で調整されている。同様に、ソースフォロ
ワ接続されるＰＭＯＳ２は演算増幅器ＯＰ２の入力電位
よりも分圧抵抗Ｒ21で分圧された電圧分だけ低いゲート
電圧としている。
【００２６】図４は図３のボルテージフォロワ回路の出
力波形を示す図である。図３の説明にあるように、予め
バイアスを掛けているいるので、図１のＭＯＳＦＥＴの
しきい値電圧に相当する電圧が回路的に極めて低く
（０．１Ｖ以下）できる。そのため、ＭＯＳＦＥＴのし
きい値を小さくしなくとも、スパイク電圧の時間幅は図
１と比べて短くできる。また、従来回路の１／１０程度
まで短縮することができる。
力波形を示す図である。図３の説明にあるように、予め
バイアスを掛けているいるので、図１のＭＯＳＦＥＴの
しきい値電圧に相当する電圧が回路的に極めて低く
（０．１Ｖ以下）できる。そのため、ＭＯＳＦＥＴのし
きい値を小さくしなくとも、スパイク電圧の時間幅は図
１と比べて短くできる。また、従来回路の１／１０程度
まで短縮することができる。
【００２７】このことにより、ボルテージフォロワ回路
の出力電位変動が起こったときにのみ、素早くオンし、
図３および図４のように入力電位を保持するように働
く。前記の説明はＭＯＳＦＥＴを用いた場合の例である
が、ＮＭＯＳをｎｐｎトランジスタに、ＰＭＯＳをｐｎ
ｐトランジスタに置き換えても勿論同様の効果が得られ
る。
の出力電位変動が起こったときにのみ、素早くオンし、
図３および図４のように入力電位を保持するように働
く。前記の説明はＭＯＳＦＥＴを用いた場合の例である
が、ＮＭＯＳをｎｐｎトランジスタに、ＰＭＯＳをｐｎ
ｐトランジスタに置き換えても勿論同様の効果が得られ
る。
【００２８】また、ボルテージフォロワ回路を構成する
演算増幅器の定電流源側のみが、通電能力不足の場合
（前記のスパイク電圧を吸収できない場合）は、ソース
フォロワ接続されたＭＯＳＦＥＴは定電流源側にのみ並
列接続することで、同じ効果が得られる。その場合は、
ＮＭＯＳまたはＰＭＯＳのみとなり素子面積を小さくで
きてコスト的に有利となる。
演算増幅器の定電流源側のみが、通電能力不足の場合
（前記のスパイク電圧を吸収できない場合）は、ソース
フォロワ接続されたＭＯＳＦＥＴは定電流源側にのみ並
列接続することで、同じ効果が得られる。その場合は、
ＮＭＯＳまたはＰＭＯＳのみとなり素子面積を小さくで
きてコスト的に有利となる。
【００２９】これまで説明してきたように、この発明
を、液晶ディスプレイなどの駆動回路に用いた場合、液
晶の色を変えるしきい値電圧の確保が容易となり、クロ
ストークの発生を抑制し、優れた色調品位を得ることが
できるために、液晶ディスプレイ等の駆動回路に好適で
ある。
を、液晶ディスプレイなどの駆動回路に用いた場合、液
晶の色を変えるしきい値電圧の確保が容易となり、クロ
ストークの発生を抑制し、優れた色調品位を得ることが
できるために、液晶ディスプレイ等の駆動回路に好適で
ある。
【００３０】
【発明の効果】この発明によれば、ボルテージフォロワ
回路に、スイッチング素子で構成されたソースフォロワ
回路を並列接続することで、基準電源回路を小消費電力
化、基準電圧の安定化および低コスト化することができ
る。
回路に、スイッチング素子で構成されたソースフォロワ
回路を並列接続することで、基準電源回路を小消費電力
化、基準電圧の安定化および低コスト化することができ
る。
【図１】この発明の第１実施例の基準電源回路図
【図２】図１の基準電源回路の出力波形を示す図
【図３】この発明の第２実施例の基準電源回路図
【図４】図３の基準電源回路の出力波形を示す図
【図５】液晶パネルの概念図と等価回路図であり、
（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した
１画素の断面図、（ｃ）は液晶パネルの等価回路図
（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した
１画素の断面図、（ｃ）は液晶パネルの等価回路図
【図６】従来の液晶駆動回路の構成図
【図７】従来の基準電源回路図
【図８】スイッチ回路の構成図
【図９】走査ドライバ出力とデータドライバ出力の電圧
波形例を示した図
波形例を示した図
【図１０】データドライバ出力と走査ドライバ出力の電
圧波形の図
圧波形の図
１ 接続点 ２ 接続点 ３ 上部透明電極 ４ 下部透明電極 ５ 液晶 ６ コンデンサ ７ ゲート ８ ゲート ９ ドレイン １０ ドレイン １１ ソース １２ ソース １３ 接続点 １４ 接続点 １５ 接続点 １６ 接続点 １７ 接続点 ２１ 接続点 ２２ 接続点 ３０ 基準電源回路図 ４０ スイッチ回路図 ５０ 単位の基準電源回路図 ６０ スイッチ素子 ７０ ボルテージフォロワ回路 ＮＭＯＳ１ ｎチャネルＭＯＳＦＥＴ ＰＭＯＳ１ ｐチャネルＭＯＳＦＥＴ ＮＭＯＳ２ ｎチャネルＭＯＳＦＥＴ ＰＯＭＳ２ ｐチャネルＭＯＳＦＥＴ Ｒ１ 分圧抵抗 Ｒ２ 分圧抵抗 Ｒ11 分圧抵抗 Ｒ12 分圧抵抗 Ｒ13 分圧抵抗 Ｒ14 分圧抵抗 Ｒ15 分圧抵抗 Ｒ16 分圧抵抗 Ｒ17 分圧抵抗 Ｒ18 分圧抵抗 Ｒ21 分圧抵抗 Ｒ22 分圧抵抗 ＯＰ１ 演算増幅器 ＯＰ２ 演算増幅器 ＯＰ19 演算増幅器 ＯＰ20 演算増幅器 ＯＰ21 演算増幅器 ＯＰ22 演算増幅器 ＯＰ23 演算増幅器 ＶDD 電源の高電位側 ＧＮＤ 電源のグランド側
Claims (7)
- 【請求項１】基準電源回路で、電源のグランド側（ＧＮ
Ｄ）と高電位側（ＶDD）との間に複数の分圧抵抗を接続
し、該分圧抵抗で分圧された電位を演算増幅器で構成さ
れるボルテージフォロワ回路の入力に印加する基準電源
回路において、 ボルテージフォロワ回路の出力と接続するスイッチング
素子を備えることを特徴とする基準電源回路。 - 【請求項２】請求項１において、ゲートを前記ボルテー
ジフォロワ回路の入力に接続し、ソースを該ボルテージ
フォロワの出力に接続し、ドレインを前記電源の高電位
側に接続したｎチャネルＭＯＳＦＥＴと、 ゲートを前記ボルテージフォロワ回路の入力に接続し、
ソースを該ボルテージフォロワの出力に接続し、ドレイ
ンを前記電源のグランド側に接続したｐチャネルＭＯＳ
ＦＥＴとを有することを特徴とする基準電源回路。 - 【請求項３】請求項１において、ゲートを前記ボルテー
ジフォロワ回路の入力に接続し、ソースを該ボルテージ
フォロワの出力に接続し、ドレインを前記電源の高電位
側に接続したｎチャネルＭＯＳＦＥＴと、 ゲートを前記ボルテージフォロワ回路の入力に接続し、
ソースを該ボルテージフォロワの出力に接続し、ドレイ
ンを前記電源のグランド側に接続したｐチャネルＭＯＳ
ＦＥＴとのいずれかを有することを特徴とする基準電源
回路。 - 【請求項４】請求項１において、ゲートを前記ボルテー
ジフォロワ回路の入力より高い電位となる抵抗分圧した
点に接続し、ソースを該ボルテージフォロワの出力に接
続し、ドレインを前記電源の高電位側に接続したｎチャ
ネルＭＯＳＦＥＴと、 ゲートを、前記ボルテージフォロワ回路の入力より低い
電位となる抵抗分圧した点に接続し、ソースを該ボルテ
ージフォロワの出力に接続し、ドレインを前記電源のグ
ランド側に接続したｐチャネルＭＯＳＦＥＴとを有する
ことを特徴とする基準電源回路。 - 【請求項５】請求項１において、ゲートを前記ボルテー
ジフォロワ回路の入力より高い電位となる抵抗分圧した
点に接続し、ソースを該ボルテージフォロワの出力に接
続し、ドレインが前記電源の高電位側に接続したｎチャ
ネルＭＯＳＦＥＴと、 ゲートを、前記ボルテージフォロワ回路の入力より低い
電位となる抵抗分圧した点に接続し、ソースを該ボルテ
ージフォロワの出力に接続し、ドレインを前記電源のグ
ランド側に接続したｐチャネルＭＯＳＦＥＴとのいずれ
かを有することを特徴とする基準電源回路。 - 【請求項６】請求項２ないし５において、ｎチャネルＭ
ＯＳＦＥＴをｎｐｎトランジスタに置き換え、ｐチャネ
ルＭＯＳＦＥＴをｐｎｐトランジスタに置き換えること
を特徴とする基準電源回路。 - 【請求項７】請求項１ないし６において、前記基準電源
回路を液晶ディスプレイの駆動回路に用いたことを特徴
とする基準電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4526098A JPH11242528A (ja) | 1998-02-26 | 1998-02-26 | 基準電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4526098A JPH11242528A (ja) | 1998-02-26 | 1998-02-26 | 基準電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11242528A true JPH11242528A (ja) | 1999-09-07 |
Family
ID=12714329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4526098A Withdrawn JPH11242528A (ja) | 1998-02-26 | 1998-02-26 | 基準電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11242528A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100384379B1 (ko) * | 2000-03-23 | 2003-05-22 | 인터내셔널 비지네스 머신즈 코포레이션 | 전압 공급 회로 및 디스플레이 장치 |
| JP2009517975A (ja) * | 2005-11-30 | 2009-04-30 | アナログ デバイセス インコーポレーテッド | 大信号出力ブースト段を備えた小信号増幅器 |
| CN106559046A (zh) * | 2015-09-30 | 2017-04-05 | 联发科技股份有限公司 | 芯片、芯片的输入级及控制芯片中的源极跟随器的方法 |
-
1998
- 1998-02-26 JP JP4526098A patent/JPH11242528A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100384379B1 (ko) * | 2000-03-23 | 2003-05-22 | 인터내셔널 비지네스 머신즈 코포레이션 | 전압 공급 회로 및 디스플레이 장치 |
| JP2009517975A (ja) * | 2005-11-30 | 2009-04-30 | アナログ デバイセス インコーポレーテッド | 大信号出力ブースト段を備えた小信号増幅器 |
| JP4865804B2 (ja) * | 2005-11-30 | 2012-02-01 | アナログ デバイセス インコーポレーテッド | 大信号出力ブースト段を備えた小信号増幅器 |
| CN106559046A (zh) * | 2015-09-30 | 2017-04-05 | 联发科技股份有限公司 | 芯片、芯片的输入级及控制芯片中的源极跟随器的方法 |
| CN106559046B (zh) * | 2015-09-30 | 2019-08-30 | 联发科技股份有限公司 | 芯片、芯片的输入级及控制芯片中的源极跟随器的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6919743B2 (en) | Drive circuit with low current consumption | |
| KR100375259B1 (ko) | 출력 회로 | |
| US6232948B1 (en) | Liquid crystal display driving circuit with low power consumption and precise voltage output | |
| KR960001979B1 (ko) | 디지탈 그레이 스케일용 액정 디스플레이 데이타 드라이버 회로 | |
| EP0807918B1 (en) | Active matrix display | |
| US6567327B2 (en) | Driving circuit, charge/discharge circuit and the like | |
| US7324079B2 (en) | Image display apparatus | |
| US7196568B2 (en) | Input circuit, display device and information display apparatus | |
| EP0631269B1 (en) | Liquid crystal driving power supply circuit | |
| US6970152B1 (en) | Stacked amplifier arrangement for graphics displays | |
| KR20020040609A (ko) | 개선된 전압준위변환회로를 가지는 표시장치 | |
| US6917236B2 (en) | Method and apparatus for level shifting | |
| US20040246215A1 (en) | Driving circuit for liquid crystal display device and method of driving the same | |
| JPH09222591A (ja) | オフ電圧発生回路 | |
| US7573451B2 (en) | Sample hold circuit and image display device using the same | |
| US20010035789A1 (en) | Differential amplifier, semiconductor device, power supply circuit and electronic equipment using the same | |
| JPH11242528A (ja) | 基準電源回路 | |
| US6630863B2 (en) | Differential amplifier, semiconductor device, power supply circuit and electronic equipment using the same | |
| JPH09230829A (ja) | ソースドライバの出力回路 | |
| JP3295953B2 (ja) | 液晶表示体駆動装置 | |
| US20070268282A1 (en) | System for driving columns of a liquid crystal display | |
| JPH07221560A (ja) | 演算増幅器及びこれを内蔵した半導体集積回路並びにその使用方法 | |
| EP1089433B1 (en) | A method and apparatus for level shifting | |
| EP1086449A1 (en) | Circuit for transferring high voltage video signal without signal loss | |
| JP3525468B2 (ja) | アクティブマトリクス液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050221 |