CN106559046B - 芯片、芯片的输入级及控制芯片中的源极跟随器的方法 - Google Patents

芯片、芯片的输入级及控制芯片中的源极跟随器的方法 Download PDF

Info

Publication number
CN106559046B
CN106559046B CN201610417792.1A CN201610417792A CN106559046B CN 106559046 B CN106559046 B CN 106559046B CN 201610417792 A CN201610417792 A CN 201610417792A CN 106559046 B CN106559046 B CN 106559046B
Authority
CN
China
Prior art keywords
source follower
voltage
output end
chip
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610417792.1A
Other languages
English (en)
Other versions
CN106559046A (zh
Inventor
黄沐尘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN106559046A publication Critical patent/CN106559046A/zh
Application granted granted Critical
Publication of CN106559046B publication Critical patent/CN106559046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/69—Indexing scheme relating to amplifiers the amplifier stage being a common drain coupled MOSFET, i.e. source follower

Abstract

本发明公开了一种芯片、芯片的输入级及控制芯片中的源极跟随器的方法。其中，该芯片的输入级包括：源极跟随器，用于接收交流耦合信号，以在所述源极跟随器的输出端产生输出信号；以及感应和钳位电路，耦合至所述源极跟随器，用于将所述源极跟随器的输出端的直流电压钳制为固定的直流电压。本发明，通过将源极跟随器的输出端的直流电压钳制为固定的直流电压，从而改善源极跟随器的线性度。

Description

芯片、芯片的输入级及控制芯片中的源极跟随器的方法
技术领域
本发明涉及电子电路技术领域，尤其涉及一种芯片、芯片的输入级及控制芯片中的源极跟随器的方法。
背景技术
在采用CVBS(Composite Video Broadcast Signal，复合视频广播信号)或者VGA(Video Graphics Array，视频图形阵列)标准的电视系统中，信号经由AC(AlternatingCurrent，交流)耦合电容馈入集成电路中，并且一般由源极跟随器来实现输入级，以提供驱动能力和高输入阻抗。然而，源极跟随器的输入DC(Direct Current，直流)电平一般由钳位电路(clamping circuit)决定而输出DC电平没有被适当定义，导致信号路径的糟糕的线性度以及在后续的电路中使用低压设备时的潜在可靠性问题。
发明内容
有鉴于此，本发明提供了一种芯片、芯片的输入级及控制芯片中的源极跟随器的方法，可以改善输入级中的源极跟随器的线性度。
本发明提供了一种芯片的输入级，包括：
源极跟随器，用于接收交流耦合信号，以在所述源极跟随器的输出端产生输出信号；以及
感应和钳位电路，耦合至所述源极跟随器，用于将所述源极跟随器的输出端的直流电压钳制为固定的直流电压。
其中，所述芯片包括：接垫；所述源极跟随器从所述接垫直接接收所述交流耦合信号。
其中，所述感应和钳位电路包括：运算放大器，所述运算放大器的一输入端耦合至参考电压，另一输入端耦合至所述源极跟随器的输出端。
其中，所述运算放大器的输出端耦合至所述源极跟随器的输入端。
其中，所述感应和钳位电路进一步包括：开关，耦合在所述源极跟随器的输入端和所述运算放大器的输出端之间；所述开关用于将所述源极跟随器的输入端选择性地连接或不连接至所述运算放大器的输出端。
其中，所述源极跟随器的输入端的直流电压是基于所述源极跟随器的输出端处的所述固定的直流电压而确定的。
其中，所述源极跟随器的输入端的直流电压没有被任何电压钳位电路直接固定。
其中，所述源极跟随器为开环源极跟随器。
本发明提供了一种控制芯片中的源极跟随器的方法，所述源极跟随器用于接收交流耦合信号以在所述源极跟随器的输出端产生输出信号；
所述方法包括：
将所述源极跟随器的输出端的直流电压钳制为固定的直流电压。
其中，所述芯片包括：接垫，所述源极跟随器从所述接垫直接接收所述交流耦合信号。
其中，所述将所述源极跟随器的输出端的直流电压固定为固定的直流电压的步骤包括：
提供运算放大器，其中，所述运算放大器的一输入端耦合至参考电压，另一输入端耦合至所述源极跟随器的输出端，以将所述源极跟随器的输出端的直流电压固定为固定的直流电压。
其中，所述运算放大器的输出端耦合至所述源极跟随器的输入端。
其中，还包括：将所述源极跟随器的输入端选择性地连接或不连接至所述运算放大器的输出端。
其中，还包括：所述源极跟随器的输入端的直流电压没有直接被钳制为任何固定的直流电压。
本发明提供了一种芯片，包括：
第一驱动电路，用于接收第一交流耦合信号，以在所述第一输出电路的输出端产生第一输出信号；以及
第一感应和钳位电路，耦合至所述第一驱动电路，用于将所述第一驱动电路的输出端的直流电压钳制为固定的直流电压。
其中，还包括：
第二驱动电路，用于接收第二交流耦合信号，以在所述第二驱动电路的输出端产生第二输出信号；以及
第二感应和钳位电路，耦合至所述第二驱动电路，用于将所述第二驱动电路的输出端的直流电压固定为另一固定的直流电压；
其中，所述第一交流耦合信号和所述第二交流耦合信号为差分对。
其中，所述第一驱动电路和所述第二驱动电路作为所述芯片的输入级，所述第一交流耦合信号和所述第二交流耦合信号直接来源于所述芯片的接垫。
其中，所述第一驱动电路的输入端的直流电压是基于所述第一驱动电路的输出端的所述固定的直流电压而确定的，以及所述第二驱动电路的输入端的直流电压是基于所述第二驱动电路的输出端的所述另一固定的直流电压而确定的。
其中，所述第一驱动电路的输入端的直流电压或者所述第二驱动电路的输入端的直流电压没有被任何电压钳位电路直接钳制住。
其中，所述第一驱动电路和所述第二驱动电路均为开环源极跟随器。
本发明的有益效果是：
本发明通过将源极跟随器(或者驱动电路)的输出端的直流电压钳制为固定的直流电压，从而改善源极跟随器(或者驱动电路)的线性度。
附图说明
图1至4分别为根据本发明不同实施例的芯片的结构示意图；
图5是根据本发明实施例的控制芯片中的源极跟随器的方法的流程示意图。
具体实施方式
在本申请说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”、“包含”为一开放式的用语，故应解释成“包括(含)但不限定于”。另外，“耦接”一词在此为包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接至该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。
请参考图1，是根据本发明一实施例的芯片100的结构示意图。如图1所示，芯片100包括：接垫N1，作为输入级的驱动电路110，感应和钳位电路120，以及处理电路130。其中，接垫N1耦合至芯片100外部的AC耦合电容器C。芯片100可应用于采用CVBS、VGA或者其他任意音频/视频标准的TV系统。
在芯片100的运行中，驱动电路110可以由源极跟随器实现，以经由接垫N1自AC耦合电容器C接收AC耦合信号Vin，从而产生输出信号Vout，并且该输出信号Vout输入至处理电路130。与此同时，感应和钳位电路120用于将驱动电路110的输出端的直流电压钳制为固定的DC电压(例如，图1中所示的参考电压VREF)，从而使得驱动电路110具有更好的线性度。
图1所示的芯片100为概念上的模块图，在接下来的附图和相关批露中，将描述芯片100的详细结构的实施例。
请参考图2，是根据本发明另一实施例的芯片200的结构示意图。如图2所示，芯片200包括：接垫N1、作为输入级的源极跟随器210、作为电流源的晶体管M1，作为感应和钳位电路的运算放大器220，以及开关SW1。源极跟随器210为开环源极跟随器并且由NMOS(N-channel metal oxide semiconductor，N沟道金属氧化物半导体)实现。源极跟随器210的输入端耦合至接垫N1，并且源极跟随器210用于经由接垫N1自AC耦合电容器C接收AC耦合信号Vin，从而产生输出信号Vout。运算放大器220的正向输入端耦合带隙电压(bandgapvoltage)产生器产生的参考电压VREF，运算放大器220的负向输入端耦合至源极跟随器210的输出端，以及运算放大器220的输出端经由开关SW1耦合至源极跟随器210的输入端。
通过使用图2所示的电路结构，源极跟随器210的输出端的直流电压可以固定为固定的DC电压，也就是参考电压VREF。并且，该固定的DC电压不受输入信号Vin以及源极跟随器210的PVT(Process,Voltage and Temperature；工艺，电压和温度)变化的影响。如此，可以改善源极跟随器210的线性度。
另外，在本实施例中，源极跟随器210的输入端的DC电压未被任何钳位电路直接地固定住。并且，源极跟随器210的输入端的DC电压是基于其输出端处的固定的DC电压(即VREF)和源极跟随器210的栅源电压(Vgs)而确定的。
另外，开关SW1为可选元件，并且开关SW1用于开启或者禁用钳位功能。详细地，当开关SW1闭合时，源极跟随器210的输出端的直流电压被钳制为参考电压VREF；以及当开关SW1断开时，源极跟随器210的输出端的直流电压没有被运算放大器220钳制住。
请参考图3，是根据本发明另一实施例的芯片300的结构示意图。如图3所示，芯片300包括：接垫N1，作为输入级的源极跟随器310，作为电流源的晶体管M2，作为感应和钳位电路的运算放大器320，以及开关SW2。源极跟随器310为开环源极跟随器并且由PMOS(P沟道金属氧化物半导体)实现。源极跟随器310的输入端耦合至接垫N1，并且源极跟随器310用于经由接垫N1从AC耦合电容器C接收AC耦合信号Vin，以产生输出信号Vout。运算放大器320的正向输入端耦合带隙电压产生器产生的参考电压VREF，运算放大器320的负向输入端耦合至源极跟随器210的输出端，以及运算放大器320的输出端经由开关SW2耦合至源极跟随器310的输入端。在本实施例中，源极跟随器310的输入端的DC电压未被任何钳位电路直接钳制住，并且源极跟随器310的输入端的DC电压基于其输出端处的固定的DC电压(即VREF)和源极跟随器310的栅源电压(Vgs)而确定。通过使用图3所示的电路结构，源极跟随器310的输出端的直流电压可以被钳制为固定的DC电压，也就是参考电压VREF。并且，该固定的DC电压不受输入信号Vin和源极跟随器310的PVT变化的影响。如此，可以改善源极跟随器310的线性度。
另外，开关SW2为可选元件，并且该开关SW2用于开启或者禁用钳位功能。详细地，当开关SW2闭合时，源极跟随器310的输出端的直流电压被钳制为参考电压VREF；以及当开关SW2断开时，源极跟随器310的输出端的直流电压未被运算放大器320钳制住。
请参考图4，是根据本发明另一实施例的芯片400的结构示意图。如图4所示，芯片400包括：两个接垫N1和N2，作为输入级的两个源极跟随器410_1和410_2，作为电流源的且受偏置电压VB控制的两个晶体管M3和M4，作为感应和钳位电路的两个运算放大器420_1和420_2。源极跟随器410_1为开环源极跟随器并且由NMOS实现，源极跟随器410_1的输入端耦合至接垫N1，以及源极跟随器410_1用于经由接垫N1自AC耦合电容器C1接收AC耦合信号Vin_P，以产生输入信号Vout_P。运算放大器420_1的正向输入端耦合带隙电压产生器产生的参考电压VREF1，运算放大器420_1的负向输入端耦合至源极跟随器410_1的输出端，以及运算放大器420_1的输出端耦合至源极跟随器410_1的输入端。另外，源极跟随器410_2为开环源极跟随器并且由NMOS实现，源极跟随器410_2的输入端耦合至接垫N2，以及源极跟随器410_2用于经由接垫N2自AC耦合电容器C2接收AC耦合信号Vin_N，以产生输出信号Vout_N。运算放大器420_2的正向输入端耦合带隙电压产生器产生的参考电压VREF2，运算放大器420_2的负向输入端耦合至源极跟随器410_2的输出端，以及运算放大器420_2的输出端耦合至源极跟随器410_2的输入端。在本实施例中，AC耦合信号Vin_P和AC耦合信号Vin_N为差分对。
另外，在本实施例中，源极跟随器410_1和410_2的输入端的DC电压未被任何钳位电路直接固定住，并且，源极跟随器410_1的输入端的DC电压基于其输出端的固定的DC电压(即VREF2)和源极跟随器410_1的栅源电压(Vgs)确定，源极跟随器410_2的输入端的DC电压基于其输出端的固定的DC电压(即VREF2)和源极跟随器410_2的栅源电压(Vgs)确定。
通过使用图4所示的电路结构，源极跟随器410_1和410_2的输出端的直流电压可以分别被钳制为固定的DC电压，也就是参考电压VREF1和VREF2。并且，该固定的DC电压不受输入信号Vin_P/Vin_N和源极跟随器410_1和410_2的PVT变化的影响。如此，可以改善源极跟随器410_1和410_2的线性度。
在另一实施例中，一个或多个开关可以设置在运算放大器420_1/420_2的输出端和源极跟随器410_1/410_2的输入端之间，以开启或者禁用钳位功能。该可选设计落入本发明的范围内。
另外，在另一实施例中，由NMOS实现的源极跟随器410_1和410_2，以及由NMOS实现的电流源M3和M4可以由图3中所示的PMOS元件取代。由于本领域技术人员在阅读完图3和4所示的实施例之后，能够理解如何设计详细的电路，因此此处省略进一步的细节描述。
在以上实施例中，由带隙电压产生器产生的参考电压VREF、VREF1和VREF2中的每一个。换言之，参考电压VREF、VREF1和VREF2中的每一个可以追踪稳健的(robust)带隙电压，以最小化PVT变化。但是，在另一实施例中，通过将电源电压VDD进行分压(dividing)来产生参考电压VREF、VREF1和VREF2中的至少部分。换言之，参考电压VREF、VREF1和/或VREF2可以追踪电源电压VDD，从而最大化源极跟随器的余量(headroom)。
图5是根据本发明实施例的控制芯片中的源极跟随器的方法的流程示意图。一并参考图1～5，该流程如下。
步骤500：流程开始。
步骤502：开启钳位功能。
步骤504：将源极跟随器的输出端的直流电压固定为固定的DC电压。
总之，在本发明的输入级中，通过将源极跟随器的输出端的直流电压钳制为固定的DC电压，从而改善源极跟随器的线性度，同时也避免了潜在可靠性问题(如果后续的电路中使用低电压设备)。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种芯片的输入级，其特征在于，包括：
源极跟随器，用于接收交流耦合信号，以在所述源极跟随器的输出端产生输出信号；以及
感应和钳位电路，耦合至所述源极跟随器，用于将所述源极跟随器的输出端的直流电压钳制为固定的直流电压；
所述感应和钳位电路包括：运算放大器，所述运算放大器的一输入端耦合至参考电压，另一输入端耦合至所述源极跟随器的输出端，所述运算放大器的输出端耦合至所述源极跟随器的输入端。
2.如权利要求1所述的芯片的输入级，其特征在于，所述芯片包括：接垫；所述源极跟随器从所述接垫直接接收所述交流耦合信号。
3.如权利要求1所述的芯片的输入级，其特征在于，所述感应和钳位电路进一步包括：开关，耦合在所述源极跟随器的输入端和所述运算放大器的输出端之间；所述开关用于将所述源极跟随器的输入端选择性地连接或不连接至所述运算放大器的输出端。
4.如权利要求1所述的芯片的输入级，其特征在于，所述源极跟随器的输入端的直流电压是基于所述源极跟随器的输出端的所述固定的直流电压而确定的。
5.如权利要求4所述的芯片的输入级，其特征在于，所述源极跟随器的输入端的直流电压没有被任何电压钳位电路直接固定。
6.如权利要求1所述的芯片的输入级，其特征在于，所述源极跟随器为开环源极跟随器。
7.一种控制芯片中的源极跟随器的方法，其特征在于，所述源极跟随器用于接收交流耦合信号以在所述源极跟随器的输出端产生输出信号；
所述方法包括：
将所述源极跟随器的输出端的直流电压钳制为固定的直流电压；
所述将所述源极跟随器的输出端的直流电压钳制为固定的直流电压的步骤包括：
提供运算放大器，其中，所述运算放大器的一输入端耦合至参考电压，另一输入端耦合至所述源极跟随器的输出端，所述运算放大器的输出端耦合至所述源极跟随器的输入端，以将所述源极跟随器的输出端的直流电压钳制为固定的直流电压。
8.如权利要求7所述的方法，其特征在于，所述芯片包括：接垫，所述源极跟随器从所述接垫直接接收所述交流耦合信号。
9.如权利要求7所述的方法，其特征在于，还包括：将所述源极跟随器的输入端选择性地连接或不连接至所述运算放大器的输出端。
10.如权利要求7所述的方法，其特征在于，还包括：所述源极跟随器的输入端的直流电压没有被直接钳制为任何固定的直流电压。
11.一种芯片，其特征在于，包括：
第一驱动电路，用于接收第一交流耦合信号，以在第一输出电路的输出端产生第一输出信号；
第一感应和钳位电路，耦合至所述第一驱动电路，用于将所述第一驱动电路的输出端的直流电压钳制为固定的直流电压；以及
第二驱动电路，用于接收第二交流耦合信号，以在所述第二驱动电路的输出端产生第二输出信号；以及
第二感应和钳位电路，耦合至所述第二驱动电路，用于将所述第二驱动电路的输出端的直流电压钳制为另一固定的直流电压；
其中，所述第一交流耦合信号和所述第二交流耦合信号为差分对；
所述第一驱动电路的输入端的直流电压是基于所述第一驱动电路的输出端的所述固定的直流电压而确定的，以及所述第二驱动电路的输入端的直流电压是基于所述第二驱动电路的输出端的所述另一固定的直流电压而确定的。
12.如权利要求11所述的芯片，其特征在于，所述第一驱动电路和所述第二驱动电路作为所述芯片的输入级，所述第一交流耦合信号和所述第二交流耦合信号直接来源于所述芯片的接垫。
13.如权利要求11所述的芯片，其特征在于，所述第一驱动电路的输入端的直流电压或者所述第二驱动电路的输入端的直流电压没有被任何电压钳位电路直接钳制。
14.如权利要求11所述的芯片，其特征在于，所述第一驱动电路和所述第二驱动电路均为开环源极跟随器。
CN201610417792.1A 2015-09-30 2016-06-12 芯片、芯片的输入级及控制芯片中的源极跟随器的方法 Active CN106559046B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562234670P 2015-09-30 2015-09-30
US62/234,670 2015-09-30
US15/152,513 US10056898B2 (en) 2015-09-30 2016-05-11 Input stage of chip and method for controlling source driver of chip
US15/152,513 2016-05-11

Publications (2)

Publication Number Publication Date
CN106559046A CN106559046A (zh) 2017-04-05
CN106559046B true CN106559046B (zh) 2019-08-30

Family

ID=56098004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610417792.1A Active CN106559046B (zh) 2015-09-30 2016-06-12 芯片、芯片的输入级及控制芯片中的源极跟随器的方法

Country Status (3)

Country Link
US (1) US10056898B2 (zh)
EP (1) EP3151423A1 (zh)
CN (1) CN106559046B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622980B1 (en) * 2018-11-09 2020-04-14 Analog Devices, Inc. Apparatus and methods for setting and clamping a node voltage

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11242528A (ja) * 1998-02-26 1999-09-07 Fuji Electric Co Ltd 基準電源回路
CN1808894A (zh) * 2005-01-18 2006-07-26 瑞昱半导体股份有限公司 源极跟随器及其稳定电流反馈电路
CN101217274A (zh) * 2007-01-03 2008-07-09 统宝光电股份有限公司 源极跟随器
CN101887677A (zh) * 2009-05-14 2010-11-17 奇景光电股份有限公司 具有低功率消耗的源极驱动器及其驱动方法
CN103294089A (zh) * 2012-03-02 2013-09-11 株式会社理光 电子线路
CN104681083A (zh) * 2008-10-06 2015-06-03 桑迪士克3D有限责任公司 用于检测存储器件中可逆电阻转换元件的重置过程的装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3626521B2 (ja) * 1994-02-28 2005-03-09 三菱電機株式会社 基準電位発生回路、電位検出回路および半導体集積回路装置
US7133074B1 (en) * 1999-09-28 2006-11-07 Zoran Corporation Image sensor circuits including sampling circuits used therein for performing correlated double sampling
JP3880345B2 (ja) * 2001-08-27 2007-02-14 キヤノン株式会社 差動増幅回路及びそれを用いた固体撮像装置並びに撮像システム
US7023497B2 (en) * 2002-07-31 2006-04-04 Texas Instruments Incorporated Clamping circuit with wide input dynamic range for video or other AC coupled signals
US8581634B2 (en) 2010-02-24 2013-11-12 Texas Instruments Incorporated Source follower input buffer
US8497714B2 (en) * 2011-01-14 2013-07-30 Infineon Technologies Austria Ag System and method for driving a switch transistor
CN102695341B (zh) * 2012-05-28 2014-07-16 矽力杰半导体技术(杭州)有限公司 一种适应于电子变压器的led驱动电源

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11242528A (ja) * 1998-02-26 1999-09-07 Fuji Electric Co Ltd 基準電源回路
CN1808894A (zh) * 2005-01-18 2006-07-26 瑞昱半导体股份有限公司 源极跟随器及其稳定电流反馈电路
CN101217274A (zh) * 2007-01-03 2008-07-09 统宝光电股份有限公司 源极跟随器
CN104681083A (zh) * 2008-10-06 2015-06-03 桑迪士克3D有限责任公司 用于检测存储器件中可逆电阻转换元件的重置过程的装置
CN101887677A (zh) * 2009-05-14 2010-11-17 奇景光电股份有限公司 具有低功率消耗的源极驱动器及其驱动方法
CN103294089A (zh) * 2012-03-02 2013-09-11 株式会社理光 电子线路

Also Published As

Publication number Publication date
EP3151423A1 (en) 2017-04-05
US10056898B2 (en) 2018-08-21
CN106559046A (zh) 2017-04-05
US20170093395A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
CN102025263B (zh) 电源启动检测电路
US8415985B2 (en) Circuits and methods for sampling and holding differential input signals
US20200401169A1 (en) Low leakage low dropout regulator with high bandwidth and power supply rejection, and associated methods
US20160226506A1 (en) Switch circuit, analog-to-digital converter, and integrated circuit
US10191526B2 (en) Apparatus and method for transmitting data signal based on different supply voltages
CN106559046B (zh) 芯片、芯片的输入级及控制芯片中的源极跟随器的方法
US9686628B2 (en) Audio channel control circuit
CN114690825B (zh) 一种用于保护内部电路的电压钳位电路及其操作方法
US9397682B2 (en) Reference buffer with wide trim range
US20140139017A1 (en) Rail-to-rail constant transconductance differential input stage
JPWO2013094535A1 (ja) 高周波モジュール
US9106189B2 (en) Operational amplifier circuit and method for enhancing driving capacity thereof
US9048724B2 (en) Controlled switch for opening or closing on demand a section of an electrical circuit of a power stage
US8441319B2 (en) Method and apparatus for biasing rail to rail DMOS amplifier output stage
CN109470293B (zh) 一种自适应编码器输出的检测装置和检测方法
CN104170257A (zh) 基于源极跟随器的电压模式发送器
EP2899885B1 (en) A low power level-shift circuit for data dependent signals
KR20160114538A (ko) 강화된 보호 멀티플렉서
US10158332B2 (en) Output stage circuit
CA1307821C (en) Integratable synchronous rectifier
CN110138368A (zh) 切换电路和控制切换的方法
CN105048978B (zh) 放大器输入保护的装置和方法
US20060268476A1 (en) Switch for handling terminal voltages exceeding control voltage
CN104038166B (zh) 运算放大器电路及提高其驱动能力的方法
KR101433027B1 (ko) 분기 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant