JP2000311025A - クロック信号線制御方式 - Google Patents
クロック信号線制御方式Info
- Publication number
- JP2000311025A JP2000311025A JP11121832A JP12183299A JP2000311025A JP 2000311025 A JP2000311025 A JP 2000311025A JP 11121832 A JP11121832 A JP 11121832A JP 12183299 A JP12183299 A JP 12183299A JP 2000311025 A JP2000311025 A JP 2000311025A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- output driver
- clock signal
- load state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 未実装あるいは動作していないデバイスに対
するクロック出力を停止することにより、電力消費の低
減とＥＭＩ（不要電磁波放射）規制に対して有効な手段
を提供する。 【解決手段】 出力電流感知回路３は、出力ドライバ２
から出力される電流を監視しており、出力電流が設定値
以下の時には、当該出力ドライバは無負荷状態であると
判断し、出力ドライバに対してクロック出力の停止を指
示する制御信号を出力する。この制御信号を受けた出力
ドライバ２は、クロック信号の出力を停止する。従っ
て、無負荷状態を検出した出力ドライバはクロック信号
の出力を停止するので、無駄な電力消費を防ぐことがで
きるとともに、無負荷状態の出力ドライバからＥＭＩ
（不要電磁波放射）が放出されることもない。
するクロック出力を停止することにより、電力消費の低
減とＥＭＩ（不要電磁波放射）規制に対して有効な手段
を提供する。 【解決手段】 出力電流感知回路３は、出力ドライバ２
から出力される電流を監視しており、出力電流が設定値
以下の時には、当該出力ドライバは無負荷状態であると
判断し、出力ドライバに対してクロック出力の停止を指
示する制御信号を出力する。この制御信号を受けた出力
ドライバ２は、クロック信号の出力を停止する。従っ
て、無負荷状態を検出した出力ドライバはクロック信号
の出力を停止するので、無駄な電力消費を防ぐことがで
きるとともに、無負荷状態の出力ドライバからＥＭＩ
（不要電磁波放射）が放出されることもない。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路内で作成
されたクロック信号を、集積回路外部の複数のデバイス
それぞれに別個にクロック信号線を介して供給するクロ
ック信号線制御方式に関する。
されたクロック信号を、集積回路外部の複数のデバイス
それぞれに別個にクロック信号線を介して供給するクロ
ック信号線制御方式に関する。
【０００２】
【従来の技術】特開平９−６２６２２号公報には、パー
ソナルコンピュータシステムのバスに結合される複数の
デバイスと、プログラム可能に構成され、前記デバイス
毎にクロック供給の許可／禁止を指示するクロックドラ
イブ制御情報がセットされるレジスタと、前記複数のデ
バイスのそれぞれのクロック信号線をドライブする複数
のバッファ回路を有し、前記デバイス毎にクロック信号
を供給するクロックドライブ装置において、前記レジス
タにセットされているクロックドライブ制御情報に従っ
てクロック信号線のドライブ動作が許可／禁止されるよ
うに前記各バッファ回路を制御する手段を備え、利用さ
れていないデバイスに対してクロックの供給を停止する
ことにより無駄な電力消費を低減する技術が記載されて
いる。
ソナルコンピュータシステムのバスに結合される複数の
デバイスと、プログラム可能に構成され、前記デバイス
毎にクロック供給の許可／禁止を指示するクロックドラ
イブ制御情報がセットされるレジスタと、前記複数のデ
バイスのそれぞれのクロック信号線をドライブする複数
のバッファ回路を有し、前記デバイス毎にクロック信号
を供給するクロックドライブ装置において、前記レジス
タにセットされているクロックドライブ制御情報に従っ
てクロック信号線のドライブ動作が許可／禁止されるよ
うに前記各バッファ回路を制御する手段を備え、利用さ
れていないデバイスに対してクロックの供給を停止する
ことにより無駄な電力消費を低減する技術が記載されて
いる。
【０００３】図４は、上記従来の信号線制御方式を示す
ブロック図である。図４において、クロック生成回路１
で作成されたクロック信号は、分岐されて複数のクロッ
ク出力ドライバ２（３−ステート型）を通って集積回路
外部に接続されたそれぞれのデバイス毎に独立に供給さ
れる。
ブロック図である。図４において、クロック生成回路１
で作成されたクロック信号は、分岐されて複数のクロッ
ク出力ドライバ２（３−ステート型）を通って集積回路
外部に接続されたそれぞれのデバイス毎に独立に供給さ
れる。
【０００４】一方、各出力ドライバーに接続されている
各デバイスの動作モードや実装情報によって制御される
クロック制御回路７により、クロック出力ドライバ２の
ＥＮ（enable）端子を制御し、動作していないデバイス
あるいは実装されていないデバイスに対しては、該当す
るクロック出力ドライバ２からのクロック送信を停止す
る。
各デバイスの動作モードや実装情報によって制御される
クロック制御回路７により、クロック出力ドライバ２の
ＥＮ（enable）端子を制御し、動作していないデバイス
あるいは実装されていないデバイスに対しては、該当す
るクロック出力ドライバ２からのクロック送信を停止す
る。
【０００５】このような構成とすることにより、動作中
のデバイスに対してのみクロック信号を供給し、非動作
中のデバイスあるいは未実装のデバイスに対するクロッ
ク出力を停止することができるので、無駄な電力消費の
低減が可能となるとともに、未実装のデバイスに対する
クロック出力ドライバから放出されるＥＭＩ（不要電磁
波放射）を抑制することができる。
のデバイスに対してのみクロック信号を供給し、非動作
中のデバイスあるいは未実装のデバイスに対するクロッ
ク出力を停止することができるので、無駄な電力消費の
低減が可能となるとともに、未実装のデバイスに対する
クロック出力ドライバから放出されるＥＭＩ（不要電磁
波放射）を抑制することができる。
【０００６】特に、近年、電子機器のＥＭＩ（不要電磁
波放射）規制が厳しくなっているが、一方、電子回路で
使用されるクロックの周波数はより高くなる傾向にあ
り、クロックの周波数が高くなればなるほどＥＭＩは増
加する傾向があるので、この面からみても無駄なクロッ
ク信号の送出を抑制することは重要である。
波放射）規制が厳しくなっているが、一方、電子回路で
使用されるクロックの周波数はより高くなる傾向にあ
り、クロックの周波数が高くなればなるほどＥＭＩは増
加する傾向があるので、この面からみても無駄なクロッ
ク信号の送出を抑制することは重要である。
【０００７】
【発明が解決しようとする課題】上記従来の回路におい
ては、各クロック出力ドライバに接続されているデバイ
スが動作していない系であるか、あるいは未実装である
かを設定するためにレジスタ等を備え、このレジスタに
書き込む情報を予めプログラムにより設定したり、ある
いはデバイスが実装されたことをデバイス接続側からク
ロック制御回路へ通知する手段を設ける必要があり、構
成が複雑となるという問題があった。
ては、各クロック出力ドライバに接続されているデバイ
スが動作していない系であるか、あるいは未実装である
かを設定するためにレジスタ等を備え、このレジスタに
書き込む情報を予めプログラムにより設定したり、ある
いはデバイスが実装されたことをデバイス接続側からク
ロック制御回路へ通知する手段を設ける必要があり、構
成が複雑となるという問題があった。
【０００８】本発明の目的は、クロック出力ドライバに
接続されているデバイスが動作状態であるか否か、ある
いは未実装であるか否かを判別して、クロック出力を停
止する手段を簡単な構成で実現し、それにより、電力消
費の低減とＥＭＩ（不要電磁波放射）規制に対して有効
な手段を提供することにある。
接続されているデバイスが動作状態であるか否か、ある
いは未実装であるか否かを判別して、クロック出力を停
止する手段を簡単な構成で実現し、それにより、電力消
費の低減とＥＭＩ（不要電磁波放射）規制に対して有効
な手段を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、集積回路にお
けるクロック並びに信号線の出力バッファに、前記出力
バッファの出力電流を検出する手段と、前記出力電流の
値が所定値よりも小さいときに当該出力バッファからの
出力を停止する手段を備えたことを特徴とするものであ
る。
けるクロック並びに信号線の出力バッファに、前記出力
バッファの出力電流を検出する手段と、前記出力電流の
値が所定値よりも小さいときに当該出力バッファからの
出力を停止する手段を備えたことを特徴とするものであ
る。
【００１０】このような構成とすることにより、各出力
ドライバは、それぞれ独自にクロック出力の制御を行う
ことができ、各出力ドライバからのクロック出力を制御
するためのレジスタ等を不要とすることができる。
ドライバは、それぞれ独自にクロック出力の制御を行う
ことができ、各出力ドライバからのクロック出力を制御
するためのレジスタ等を不要とすることができる。
【００１１】
【発明の実施の形態】図１は、本発明の実施の形態を示
すブロック図である。図１において、集積回路内部のク
ロック生成回路１で作成されたクロック信号は、分岐さ
れ複数の出力ドライバ２（３−ステート型）でそれぞれ
増幅され、出力電流感知回路３を経由して集積回路外部
に供給される。
すブロック図である。図１において、集積回路内部のク
ロック生成回路１で作成されたクロック信号は、分岐さ
れ複数の出力ドライバ２（３−ステート型）でそれぞれ
増幅され、出力電流感知回路３を経由して集積回路外部
に供給される。
【００１２】出力電流感知回路３は、出力ドライバ２か
ら出力される電流を監視しており、出力電流が設定値以
下の時には、当該出力ドライバは無負荷状態であると判
断し、出力ドライバに対してクロック出力の停止を指示
する制御信号を出力する。この制御信号を受けた出力ド
ライバ２は、クロック信号の出力を停止する。
ら出力される電流を監視しており、出力電流が設定値以
下の時には、当該出力ドライバは無負荷状態であると判
断し、出力ドライバに対してクロック出力の停止を指示
する制御信号を出力する。この制御信号を受けた出力ド
ライバ２は、クロック信号の出力を停止する。
【００１３】従って、無負荷状態を検出した出力ドライ
バはクロック信号の出力を自動的に停止するので、無駄
な電力消費を防ぐことができるとともに、無負荷状態の
出力ドライバからＥＭＩ（不要電磁波放射）が放出され
ることもない。
バはクロック信号の出力を自動的に停止するので、無駄
な電力消費を防ぐことができるとともに、無負荷状態の
出力ドライバからＥＭＩ（不要電磁波放射）が放出され
ることもない。
【００１４】図２は、本発明における出力電流感知回路
の一例を示しており、出力ドライバの信号出力線に直列
に接続された抵抗値が０．１Ω〜数Ω程度の微少抵抗４
と、この微少抵抗４の両端の電圧を比較する電圧比較器
５によって構成されている。
の一例を示しており、出力ドライバの信号出力線に直列
に接続された抵抗値が０．１Ω〜数Ω程度の微少抵抗４
と、この微少抵抗４の両端の電圧を比較する電圧比較器
５によって構成されている。
【００１５】出力ドライバ２に何も接続されていなけれ
ば、微少抵抗４には電流が流れず、電圧比較器５の比較
電圧は設定値以下となり、出力ドライバ２に対してクロ
ック出力の停止用の制御信号を出力する。この制御信号
により出力ドライバ２に入力されるクロック信号を遮断
したりあるいは出力ドライバのゲインを十分に小さくす
る等の制御が行われ、出力ドライバ２からのクロック出
力が停止される。
ば、微少抵抗４には電流が流れず、電圧比較器５の比較
電圧は設定値以下となり、出力ドライバ２に対してクロ
ック出力の停止用の制御信号を出力する。この制御信号
により出力ドライバ２に入力されるクロック信号を遮断
したりあるいは出力ドライバのゲインを十分に小さくす
る等の制御が行われ、出力ドライバ２からのクロック出
力が停止される。
【００１６】一方、出力ドライバの出力線に負荷が接続
されると、微少抵抗４を介して負荷に電流が流れるの
で、電圧比較器５の比較電圧が設定値以上となり、出力
ドライバ２に対してクロック信号の送出を指示する制御
信号を出力する。この制御信号により、出力ドライバ２
からは増幅されたクロック信号が出力される。
されると、微少抵抗４を介して負荷に電流が流れるの
で、電圧比較器５の比較電圧が設定値以上となり、出力
ドライバ２に対してクロック信号の送出を指示する制御
信号を出力する。この制御信号により、出力ドライバ２
からは増幅されたクロック信号が出力される。
【００１７】図３は、本発明の他の実施の形態を示すブ
ロック図であり、本発明と図４記載の従来例を組み合わ
せることにより、出力ドライバ２の無負荷検出と外部設
定の両方からクロック出力の停止を可能にしたものであ
る。
ロック図であり、本発明と図４記載の従来例を組み合わ
せることにより、出力ドライバ２の無負荷検出と外部設
定の両方からクロック出力の停止を可能にしたものであ
る。
【００１８】この実施の形態では、出力電流感知回路３
により、出力電流が流れていないことが検知された場合
に、出力ドライバ２のクロック出力を停止するととも
に、負荷が接続されて出力電流が流れている場合であっ
ても、その負荷が使用されておらず、動作モード・実装
情報からクロック停止制御信号がクロック制御回路６に
入力された場合には、出力ドライバ２の動作を停止し、
クロック出力を停止するように制御される。
により、出力電流が流れていないことが検知された場合
に、出力ドライバ２のクロック出力を停止するととも
に、負荷が接続されて出力電流が流れている場合であっ
ても、その負荷が使用されておらず、動作モード・実装
情報からクロック停止制御信号がクロック制御回路６に
入力された場合には、出力ドライバ２の動作を停止し、
クロック出力を停止するように制御される。
【００１９】
【発明の効果】本発明は、負荷となるデバイスが未接続
の出力ドライバのクロック出力を、その出力電流値に基
づいて自動的に停止するので、終端処理の必要がなくな
り、回路設計が容易となる。
の出力ドライバのクロック出力を、その出力電流値に基
づいて自動的に停止するので、終端処理の必要がなくな
り、回路設計が容易となる。
【００２０】また、不必要に回路が動作しないので、消
費電力が抑えられ、さらにＥＭＩ放射が少なくなるの
で、クロックが高速化されてもＥＭＩ規格を満足する設
計が可能になる。
費電力が抑えられ、さらにＥＭＩ放射が少なくなるの
で、クロックが高速化されてもＥＭＩ規格を満足する設
計が可能になる。
【図１】本発明の実施の形態を示すブロック図である。
【図２】本発明における出力電流感知回路の一例を示す
図である。
図である。
【図３】本発明の他の実施の形態を示すブロック図であ
る。
る。
【図４】従来例を示すブロック図である。
１ クロック生成回路 ２ 出力ドライバ ３ 出力電流感知回路 ４ 微少抵抗 ５ 電圧比較器 ６，７ クロック制御回路
Claims (5)
- 【請求項１】 クロック生成回路からのクロック信号を
電流増幅してデバイスに供給するクロック出力ドライバ
と、該クロック出力ドライバの出力端に接続されて前記
デバイスが前記クロック出力ドライバに接続されていな
い無負荷状態を検知する無負荷状態検知手段と、該無負
荷状態検知手段が無負荷状態を検知したとき前記クロッ
ク出力ドライバのクロック出力を停止する手段を備えた
ことを特徴とするクロック信号線制御方式。 - 【請求項２】 クロック生成回路からのクロック信号を
電流増幅してデバイスに供給するクロック出力ドライバ
と、該クロック出力ドライバの出力端に接続されて前記
デバイスが前記クロック出力ドライバに接続されていな
い無負荷状態を検知する無負荷状態検知手段と、該無負
荷状態検知手段が無負荷状態を検知したとき前記クロッ
ク出力ドライバのクロック出力を停止する手段と、動作
モード・実装情報からクロック停止制御信号を受けて前
記クロック出力ドライバの動作を停止してクロック出力
を停止する手段を備えていることを特徴とするクロック
信号線制御方式。 - 【請求項３】 前記無負荷状態検知手段は、前記クロッ
ク出力ドライバの出力電流を検出する出力電流感知回路
によって構成されていることを特徴とする請求項１また
は２記載のクロック信号線制御方式。 - 【請求項４】 前記出力電流感知回路は、前記クロック
出力ドライバの出力線に直列に接続された微少抵抗と、
該微少抵抗の両端の電圧を比較する電圧比較回路を有し
ていることを特徴とする請求項３記載のクロック信号線
制御方式。 - 【請求項５】 前記のクロック出力ドライバを複数備
え、前記クロック信号生成回路からのクロック信号を分
岐して前記複数のクロック出力ドライバに入力し、前記
複数のクロック出力ドライバからの出力をそれぞれ異な
るデバイスへ出力することを特徴とする請求項１〜４の
いずれかに記載のクロック信号線制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11121832A JP2000311025A (ja) | 1999-04-28 | 1999-04-28 | クロック信号線制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11121832A JP2000311025A (ja) | 1999-04-28 | 1999-04-28 | クロック信号線制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000311025A true JP2000311025A (ja) | 2000-11-07 |
Family
ID=14821044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11121832A Pending JP2000311025A (ja) | 1999-04-28 | 1999-04-28 | クロック信号線制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000311025A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004021795A (ja) * | 2002-06-19 | 2004-01-22 | Seiko Epson Corp | 拡散量制御装置 |
| KR100933676B1 (ko) * | 2008-04-30 | 2009-12-23 | 주식회사 하이닉스반도체 | 캘리브래이션 회로, 이를 포함하는 반도체 메모리장치, 및캘리브래이션 회로의 동작 방법 |
| KR101106748B1 (ko) * | 2003-12-03 | 2012-01-18 | 삼성전자주식회사 | 전자 기기의 클럭 공급 장치 및 그 방법 |
| JP2012199631A (ja) * | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | 回路装置及び電子機器 |
-
1999
- 1999-04-28 JP JP11121832A patent/JP2000311025A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004021795A (ja) * | 2002-06-19 | 2004-01-22 | Seiko Epson Corp | 拡散量制御装置 |
| KR101106748B1 (ko) * | 2003-12-03 | 2012-01-18 | 삼성전자주식회사 | 전자 기기의 클럭 공급 장치 및 그 방법 |
| KR100933676B1 (ko) * | 2008-04-30 | 2009-12-23 | 주식회사 하이닉스반도체 | 캘리브래이션 회로, 이를 포함하는 반도체 메모리장치, 및캘리브래이션 회로의 동작 방법 |
| US7755383B2 (en) | 2008-04-30 | 2010-07-13 | Hynix Semiconductor, Inc. | Calibration circuit, semiconductor memory device including the same, and operating method of the calibration circuit |
| JP2012199631A (ja) * | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | 回路装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6675305B1 (en) | Power saving in a USB peripheral by providing gated clock signal to CSR block in response to a local interrupt generated when an operation is to be performed | |
| JPH11212687A (ja) | バス制御装置 | |
| JPH07200110A (ja) | ポータブルコンピュータシステムおよびその電力管理方法 | |
| JP2009534832A (ja) | 多電圧チップのためのパワーｏｋの伝達 | |
| JP4006399B2 (ja) | 省電力 | |
| JP2006319316A (ja) | 複数の機能を制御するための単一ピン | |
| EP0991191A3 (en) | System and method for reducing power dissipation in a circuit | |
| JP2000311025A (ja) | クロック信号線制御方式 | |
| JP3264680B2 (ja) | マイコンシステムのウォッチドッグタイマ装置 | |
| US6140714A (en) | Power control apparatus for a battery-powered communication system | |
| EP1141846B1 (en) | Method and apparatus for disabling a graphics device when an upgrade device is installed | |
| US20070201612A1 (en) | Fan system and detector thereof | |
| JP3362027B2 (ja) | Ｕｓｂ装置 | |
| US6262605B1 (en) | Automated line driver control circuit for power managed system | |
| JP2001358572A (ja) | 信号線制御方式 | |
| JP3615189B2 (ja) | 入出力バッファ回路 | |
| JPH1118430A (ja) | 温度異常検出保護回路 | |
| JPH0561433A (ja) | 表示制御回路 | |
| JP3143323B2 (ja) | レジューム機能付コンピュータシステム | |
| JP4507777B2 (ja) | 電源制御装置 | |
| JPH10143294A (ja) | パワーダウン回路 | |
| US20060195714A1 (en) | Clock control device, microprocessor, electronic device, clock control method, and clock control program | |
| JP3597151B2 (ja) | 電源オン・オフ時サウンドノイズミュート回路 | |
| JPH06195305A (ja) | バスフローティング防止回路 | |
| JP2006048306A (ja) | コンピュータ周辺機器用電流制御回路および該電流制御回路を備えたコンピュータ周辺機器 |