JP2001358572A - 信号線制御方式 - Google Patents
信号線制御方式Info
- Publication number
- JP2001358572A JP2001358572A JP2000173820A JP2000173820A JP2001358572A JP 2001358572 A JP2001358572 A JP 2001358572A JP 2000173820 A JP2000173820 A JP 2000173820A JP 2000173820 A JP2000173820 A JP 2000173820A JP 2001358572 A JP2001358572 A JP 2001358572A
- Authority
- JP
- Japan
- Prior art keywords
- output current
- output
- signal line
- unit
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 外部負荷に見合った出力駆動電流を自動設定
することにより、ＥＭＩ放射を最小限にする手段を提供
する。 【解決手段】 集積回路内の出力ドライバ１の出力電流
は、出力電流感知部２で検出され、半周期検出部３に入
力される。半周期検出部３では、出力電流の半周期分を
検出し、その半周期間を積分回路４で積分し、その積分
出力値が出力電流制御部５に供給される。出力電流制御
部５は、出力ドライバ１に求められる出力電流となるよ
うに出力ドライバ１の出力電流を自動制御する。従っ
て、ＥＭＩ規格を満足するように、最初に出力ドライバ
１の出力電流が接続された外部負荷に対して最適な値と
なるように設定すれば、その後は自動的にその最適出力
電流値が維持される。
することにより、ＥＭＩ放射を最小限にする手段を提供
する。 【解決手段】 集積回路内の出力ドライバ１の出力電流
は、出力電流感知部２で検出され、半周期検出部３に入
力される。半周期検出部３では、出力電流の半周期分を
検出し、その半周期間を積分回路４で積分し、その積分
出力値が出力電流制御部５に供給される。出力電流制御
部５は、出力ドライバ１に求められる出力電流となるよ
うに出力ドライバ１の出力電流を自動制御する。従っ
て、ＥＭＩ規格を満足するように、最初に出力ドライバ
１の出力電流が接続された外部負荷に対して最適な値と
なるように設定すれば、その後は自動的にその最適出力
電流値が維持される。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路外の負荷
を駆動する集積回路内出力ドライバ回路に関し、特に、
集積回路内出力ドライバと外部負荷を接続する信号線か
らのＥＭＩ（不要電磁波放射）放射を防止する技術に関
する。
を駆動する集積回路内出力ドライバ回路に関し、特に、
集積回路内出力ドライバと外部負荷を接続する信号線か
らのＥＭＩ（不要電磁波放射）放射を防止する技術に関
する。
【０００２】
【従来の技術】従来、集積回路には、その集積回路に接
続される外部負荷を駆動するために、出力バッファが設
けられており、この出力バッファにより内部信号を所定
の出力に増幅して外部負荷に供給するようになってい
る。この出力バッファの駆動能力は、接続される外部負
荷容量等を考慮して集積回路の製造時点で決定される。
続される外部負荷を駆動するために、出力バッファが設
けられており、この出力バッファにより内部信号を所定
の出力に増幅して外部負荷に供給するようになってい
る。この出力バッファの駆動能力は、接続される外部負
荷容量等を考慮して集積回路の製造時点で決定される。
【０００３】このように、出力バッファの駆動能力が固
定されていると、その後、接続される外部負荷がより大
きな負荷容量のものに変更された場合には、更に外部に
バッファ回路を接続する必要が生じたり、また、より小
さな負荷容量のものに変更された場合には、必要以上に
大きな駆動能力を有することによる出力波形の歪みや、
電磁波ノイズを発生するようになる。
定されていると、その後、接続される外部負荷がより大
きな負荷容量のものに変更された場合には、更に外部に
バッファ回路を接続する必要が生じたり、また、より小
さな負荷容量のものに変更された場合には、必要以上に
大きな駆動能力を有することによる出力波形の歪みや、
電磁波ノイズを発生するようになる。
【０００４】このような問題を解決するために、例えば
特開平９−１３５１５９号公報には、並列接続された複
数のバッファ回路によって出力バッファを構成してお
き、動作させるバッファ回路の数を外部負荷容量の大き
さに応じて変更することにより、出力バッファの駆動能
力を変更可能にする技術が記載されている。
特開平９−１３５１５９号公報には、並列接続された複
数のバッファ回路によって出力バッファを構成してお
き、動作させるバッファ回路の数を外部負荷容量の大き
さに応じて変更することにより、出力バッファの駆動能
力を変更可能にする技術が記載されている。
【０００５】
【発明が解決しようとする課題】近年、電子機器のＥＭ
Ｉ（不要電磁波放射）規制が厳しくなり、単に装置全体
をシールドする程度では規格に入らなくなっている。こ
の規制をクリアするには、最初からＥＭＩを出さない回
路設計が求められている。
Ｉ（不要電磁波放射）規制が厳しくなり、単に装置全体
をシールドする程度では規格に入らなくなっている。こ
の規制をクリアするには、最初からＥＭＩを出さない回
路設計が求められている。
【０００６】一方、電子回路は高速化が進んで、信号の
立ち上がりが速くなり、低負荷に対して高出力ドライバ
が接続された場合には、負荷に過大な駆動電流が流れる
が、ＥＭＩは、外部に接続される負荷に対して過大な駆
動電流を流すと増大する。
立ち上がりが速くなり、低負荷に対して高出力ドライバ
が接続された場合には、負荷に過大な駆動電流が流れる
が、ＥＭＩは、外部に接続される負荷に対して過大な駆
動電流を流すと増大する。
【０００７】上記公報記載の技術によれば、外部負荷容
量の大きさに応じて出力バッファの駆動能力を変更する
ことが可能であるので、出力バッファの駆動能力が正確
に設定されれば外部負荷に過大な駆動電流が流れること
はなく、ＥＭＩ放射は低く抑えることができる。しかし
ながら、負荷容量は回路の作り方により変動したりある
いは経年変動等があるので、ＥＭＩ放射は低く抑えるた
めには、外部負荷容量に応じて出力バッファの駆動能力
をその都度変更し直さなければならないと云う問題があ
る。
量の大きさに応じて出力バッファの駆動能力を変更する
ことが可能であるので、出力バッファの駆動能力が正確
に設定されれば外部負荷に過大な駆動電流が流れること
はなく、ＥＭＩ放射は低く抑えることができる。しかし
ながら、負荷容量は回路の作り方により変動したりある
いは経年変動等があるので、ＥＭＩ放射は低く抑えるた
めには、外部負荷容量に応じて出力バッファの駆動能力
をその都度変更し直さなければならないと云う問題があ
る。
【０００８】発明の目的は、上記問題点に鑑み、外部負
荷に見合った出力駆動電流を自動設定することにより、
ＥＭＩ放射を最小限にすることができ、かつクロックが
高速化されてもＥＭＩ規格を満足する設計が可能な手段
を提供することにある。
荷に見合った出力駆動電流を自動設定することにより、
ＥＭＩ放射を最小限にすることができ、かつクロックが
高速化されてもＥＭＩ規格を満足する設計が可能な手段
を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、集積回路にお
ける出力ドライバ部分に、出力電流を直接検出する出力
電流感知部と、該検出された電流を測定する出力電流測
定部と、測定された出力電流に応じて出力ドライバの駆
動電流を自動調整する出力電流制御部を設けたことを特
徴とする。
ける出力ドライバ部分に、出力電流を直接検出する出力
電流感知部と、該検出された電流を測定する出力電流測
定部と、測定された出力電流に応じて出力ドライバの駆
動電流を自動調整する出力電流制御部を設けたことを特
徴とする。
【００１０】
【発明の実施の形態】図１は、本発明の第１の実施形態
を示すブロック図である。図１において、集積回路内の
出力ドライバ１の出力電流は、出力電流感知部２を経由
して集積回路外部の接続負荷である入力レシーバ７を駆
動している。この出力ドライバ１から流れる電流波形の
一例を図２に示す。出力ドライバがＣＭＯＳ回路であれ
ばこの電流波形に従って電流の吐き出しと吸い込みが繰
り返される。
を示すブロック図である。図１において、集積回路内の
出力ドライバ１の出力電流は、出力電流感知部２を経由
して集積回路外部の接続負荷である入力レシーバ７を駆
動している。この出力ドライバ１から流れる電流波形の
一例を図２に示す。出力ドライバがＣＭＯＳ回路であれ
ばこの電流波形に従って電流の吐き出しと吸い込みが繰
り返される。
【００１１】この電流波形に相当する出力電流が出力電
流感知部２で検出され、半周期検出部３により、図２に
おいてハッチングした部分の波形を抽出して積分回路４
へ出力する。積分回路４ではこの半周期分の波形を積分
して出力電流制御部５へ出力する。
流感知部２で検出され、半周期検出部３により、図２に
おいてハッチングした部分の波形を抽出して積分回路４
へ出力する。積分回路４ではこの半周期分の波形を積分
して出力電流制御部５へ出力する。
【００１２】外部負荷である入力レシーバ７に供給され
る電流容量は、図２に示された波形のハッチングした部
分の面積に対応している。そこで、半周期検出部３によ
り出力電流の半周期分を検出し、その半周期間を積分回
路４で積分し、その積分出力値により出力ドライバ１に
求められる出力電流となるように出力電流制御部５によ
り出力ドライバ１の出力電流を自動制御する。
る電流容量は、図２に示された波形のハッチングした部
分の面積に対応している。そこで、半周期検出部３によ
り出力電流の半周期分を検出し、その半周期間を積分回
路４で積分し、その積分出力値により出力ドライバ１に
求められる出力電流となるように出力電流制御部５によ
り出力ドライバ１の出力電流を自動制御する。
【００１３】従って、ＥＭＩ規格を満足するように、最
初に出力ドライバ１の出力電流が接続された外部負荷に
対して最適な値となるように設定すれば、その後は自動
的にその最適出力電流値が維持されるので、常に外部負
荷に見合った最適出力電流を供給することができる。
初に出力ドライバ１の出力電流が接続された外部負荷に
対して最適な値となるように設定すれば、その後は自動
的にその最適出力電流値が維持されるので、常に外部負
荷に見合った最適出力電流を供給することができる。
【００１４】図３は、図１における集積回路内の回路の
一例を示したものである。出力ドライバは、４個の並列
に接続されているバッファ回路１１〜１４により構成さ
れ、各バッファ回路１１〜１４の出力は、それぞれスイ
ッチ１５〜１８を介して共通接続され、微小抵抗２１を
介して出力（ｏｕｔ端子）に接続される。
一例を示したものである。出力ドライバは、４個の並列
に接続されているバッファ回路１１〜１４により構成さ
れ、各バッファ回路１１〜１４の出力は、それぞれスイ
ッチ１５〜１８を介して共通接続され、微小抵抗２１を
介して出力（ｏｕｔ端子）に接続される。
【００１５】微小抵抗２１の両端は、出力電流測定回路
２２を構成する電圧比較器に接続され、この電圧比較器
の出力を積分回路４で積分し、出力電流制御回路５に供
給する。出力電流制御回路５は、積分回路４の積分出力
値に応じてスイッチ１５〜１８のオン・オフを制御す
る。
２２を構成する電圧比較器に接続され、この電圧比較器
の出力を積分回路４で積分し、出力電流制御回路５に供
給する。出力電流制御回路５は、積分回路４の積分出力
値に応じてスイッチ１５〜１８のオン・オフを制御す
る。
【００１６】出力ドライバの入力（ｉｎ端子）から入っ
た信号は、４個の並列に接続されているバッファ回路１
１〜１４で増幅され、スイッチ１５〜１８を通り、微小
抵抗２１を経由して出力（ｏｕｔ端子）される。
た信号は、４個の並列に接続されているバッファ回路１
１〜１４で増幅され、スイッチ１５〜１８を通り、微小
抵抗２１を経由して出力（ｏｕｔ端子）される。
【００１７】微小抵抗２１は、０．１Ω〜数Ωまでの値
の抵抗が用いられ、その両端の電位差から流れる電流が
測定できる。微小抵抗２１で検出された電流は、出力電
流測定回路２２の電圧比較器でその半周期分が抽出さ
れ、積分回路４で積分される。出力電流制御回路５は、
積分回路４の出力値に応じて何個のバッファ回路で駆動
するかを決定し、スイッチ１５〜１８を制御する。図３
の例では４個のバッファ回路があるので１〜４個までの
バッファ回路が選べる。
の抵抗が用いられ、その両端の電位差から流れる電流が
測定できる。微小抵抗２１で検出された電流は、出力電
流測定回路２２の電圧比較器でその半周期分が抽出さ
れ、積分回路４で積分される。出力電流制御回路５は、
積分回路４の出力値に応じて何個のバッファ回路で駆動
するかを決定し、スイッチ１５〜１８を制御する。図３
の例では４個のバッファ回路があるので１〜４個までの
バッファ回路が選べる。
【００１８】なお、図３の実施例では、スイッチ１５〜
１８を各バッファ回路の出力側に設けているが、スイッ
チ１５〜１８を入力側に設けることも可能である。ま
た、スイッチを設ける代わりに、各バッファ回路１１〜
１４を直接動作状態または停止状態に制御しても同様の
作用効果が得られる。
１８を各バッファ回路の出力側に設けているが、スイッ
チ１５〜１８を入力側に設けることも可能である。ま
た、スイッチを設ける代わりに、各バッファ回路１１〜
１４を直接動作状態または停止状態に制御しても同様の
作用効果が得られる。
【００１９】また、図３の実施例では、出力ドライバを
並列接続された複数のバッファ回路によって構成してい
るが、出力ドライバを一つのバッファ回路によって構成
し、該バッファ回路の増幅度を制御することによりその
出力電流を調整することも当然可能である。
並列接続された複数のバッファ回路によって構成してい
るが、出力ドライバを一つのバッファ回路によって構成
し、該バッファ回路の増幅度を制御することによりその
出力電流を調整することも当然可能である。
【００２０】図４は、本発明の第２の実施形態を示すブ
ロック図である。本実施の形態では、出力電流感知部２
で検出された出力電流を最大電流検出部６に入力して出
力電流の最大電流値を検出し、この最大電流値を出力電
流制御部５へ出力することにより出力ドライバ１の駆動
能力を制御する。
ロック図である。本実施の形態では、出力電流感知部２
で検出された出力電流を最大電流検出部６に入力して出
力電流の最大電流値を検出し、この最大電流値を出力電
流制御部５へ出力することにより出力ドライバ１の駆動
能力を制御する。
【００２１】図２に示された電流波形からも明らかなよ
うに、外部負荷である入力レシーバ７に供給される電流
容量は出力電流波形の最大値にも対応している。最大電
流検出部６は、例えばピーク電流検出回路等を用いるこ
とにより構成することができる。本実施の形態では、電
流を積分して出力電流の平均値を求めるための積分回路
を必要としないので、回路構成上は簡単になる。
うに、外部負荷である入力レシーバ７に供給される電流
容量は出力電流波形の最大値にも対応している。最大電
流検出部６は、例えばピーク電流検出回路等を用いるこ
とにより構成することができる。本実施の形態では、電
流を積分して出力電流の平均値を求めるための積分回路
を必要としないので、回路構成上は簡単になる。
【００２２】
【発明の効果】本発明は、出力ドライバからの出力電流
を直接検出して、その出力電流値を常時制御しているの
で、出力バッファの駆動能力を常に最適な値に自動設定
することができ、ＥＭＩ放射を常に規格内に抑えること
ができる。
を直接検出して、その出力電流値を常時制御しているの
で、出力バッファの駆動能力を常に最適な値に自動設定
することができ、ＥＭＩ放射を常に規格内に抑えること
ができる。
【００２３】また本発明によれば、クロックが高速化さ
れてもＥＭＩ規格を満足するように設計することが容易
に可能となる。
れてもＥＭＩ規格を満足するように設計することが容易
に可能となる。
【図１】本発明の第１の実施形態を示すブロック図であ
る。
る。
【図２】本発明の動作を説明するための波形図である。
【図３】図１における集積回路の詳細例を示す図であ
る。
る。
【図４】本発明の第２の実施形態を示すブロック図であ
る。
る。
１ 出力ドライバ ２ 出力電流感知部 ３ 半周期検出部 ４ 積分回路 ５ 出力電流制御部 ６ 最大電流検出部 ７ 入力レシーバ １１，１２，１３，１４ 出力バッファ回路 １５，１６，１７，１８ スイッチ ２１ 微小抵抗 ２２ 出力電流測定回路
Claims (5)
- 【請求項１】 外部負荷に出力電流を供給する出力ドラ
イバを備えた集積回路において、 前記出力ドライバの出力電流を直接検出する出力電流感
知部と、該検出された出力電流を測定する出力電流測定
部と、該測定された出力電流に応じて前記出力ドライバ
の出力電流を自動調整する出力電流制御部を設けたこと
を特徴とする信号線制御方式。 - 【請求項２】 前記出力電流感知部は、前記出力ドライ
バの出力線に直列に接続された微小抵抗と、該微小抵抗
の両端の電位差を検出する手段により構成されているこ
とを特徴とする請求項１記載の信号線制御方式。 - 【請求項３】 前記出力電流測定部は、前記出力電流感
知部で検出された出力電流の半周期を検出する半周期検
出手段と該半周期検出手段により検出された半周期部分
の出力電流を積分する積分回路によって構成されている
ことを特徴とする請求項１または２記載の信号線制御方
式。 - 【請求項４】 前記出力電流測定部は、前記出力電流感
知部で検出された出力電流の最大値を検出する最大電流
検出手段によって構成されていることを特徴とする請求
項１または２記載の信号線制御方式。 - 【請求項５】 前記出力ドライバは、並列に接続された
複数のバッファ回路によって構成され、前記出力電流制
御部は、前記測定された出力電流に応じて前記出力電流
を取り出すバッファの数を変更する制御を行う手段を有
していることを特徴とする請求項１〜４のいずれかに記
載の信号線制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000173820A JP3520913B2 (ja) | 2000-06-09 | 2000-06-09 | 信号線制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000173820A JP3520913B2 (ja) | 2000-06-09 | 2000-06-09 | 信号線制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001358572A true JP2001358572A (ja) | 2001-12-26 |
| JP3520913B2 JP3520913B2 (ja) | 2004-04-19 |
Family
ID=18675972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000173820A Expired - Fee Related JP3520913B2 (ja) | 2000-06-09 | 2000-06-09 | 信号線制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3520913B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009229819A (ja) * | 2008-03-24 | 2009-10-08 | Epson Imaging Devices Corp | 表示装置 |
| JP5093346B2 (ja) * | 2008-05-15 | 2012-12-12 | 富士通株式会社 | ドライバの出力電流調整方法、ドライバの出力電流調整装置及び電子装置 |
| CN103716033A (zh) * | 2013-12-18 | 2014-04-09 | 上海仪电科学仪器股份有限公司 | 一种自动匹配多量程切换点的方法 |
| JP2016518732A (ja) * | 2013-03-15 | 2016-06-23 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 高周波数クロックインターコネクトのための出力振幅検出器をもつ電流モードバッファ |
-
2000
- 2000-06-09 JP JP2000173820A patent/JP3520913B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009229819A (ja) * | 2008-03-24 | 2009-10-08 | Epson Imaging Devices Corp | 表示装置 |
| JP5093346B2 (ja) * | 2008-05-15 | 2012-12-12 | 富士通株式会社 | ドライバの出力電流調整方法、ドライバの出力電流調整装置及び電子装置 |
| JP2016518732A (ja) * | 2013-03-15 | 2016-06-23 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 高周波数クロックインターコネクトのための出力振幅検出器をもつ電流モードバッファ |
| CN103716033A (zh) * | 2013-12-18 | 2014-04-09 | 上海仪电科学仪器股份有限公司 | 一种自动匹配多量程切换点的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3520913B2 (ja) | 2004-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10622988B2 (en) | Power semiconductor module and drive circuit | |
| JP2010045865A (ja) | スイッチング回路をプッシュ−プルする不感時間の適宜な制御 | |
| EP1294092A3 (en) | Method and apparatus for power reduction in switched capacitor circuits | |
| US6194913B1 (en) | Output circuit for digital integrated circuit devices | |
| JP2001358572A (ja) | 信号線制御方式 | |
| JP2010277226A (ja) | 直流安定化電源装置及びそれを備えた電子機器 | |
| JP4008612B2 (ja) | スルーレートの限定されたノードを介してデジタル信号を伝搬する装置及び操作方法 | |
| US20080260185A1 (en) | Method And Apparatus For Automatically Detecting Audio Signal And Sending Control Signal | |
| JP3836723B2 (ja) | スイッチング回路をプッシュ−プルする不感時間の適宜な制御 | |
| US10338649B2 (en) | Fan control apparatus and method of operating the same | |
| US10897221B2 (en) | Motor control circuit and motor controller | |
| JP2005070045A (ja) | 電流を測定するシステムおよび方法 | |
| JP2750796B2 (ja) | オーディオ用パワーアンプｉｃ | |
| JP4851149B2 (ja) | 電磁流量計 | |
| WO2005084197A3 (en) | Analytical response circuit interrupter | |
| JP2011171854A (ja) | バッファリング回路および増幅回路 | |
| JP2000311025A (ja) | クロック信号線制御方式 | |
| JPH10290128A (ja) | マイクロフォン回路 | |
| US7629837B2 (en) | Noise reduction for switched capacitor assemblies | |
| US10924050B2 (en) | Motor control circuit and motor controller | |
| JP2930018B2 (ja) | 電圧変換回路 | |
| JP2672235B2 (ja) | 半導体装置 | |
| KR20030094376A (ko) | 주파수 조정 회로 | |
| JP2000221225A (ja) | 断線検知装置及び該断線検知装置を備えた画像入力装置 | |
| JP3496978B2 (ja) | 半導体試験装置用ドライバー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |