JP2007329987A - 負荷異常検出回路 - Google Patents

負荷異常検出回路 Download PDF

Info

Publication number
JP2007329987A
JP2007329987A JP2006157085A JP2006157085A JP2007329987A JP 2007329987 A JP2007329987 A JP 2007329987A JP 2006157085 A JP2006157085 A JP 2006157085A JP 2006157085 A JP2006157085 A JP 2006157085A JP 2007329987 A JP2007329987 A JP 2007329987A
Authority
JP
Japan
Prior art keywords
load
voltage level
microcomputer
transistor
abnormality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006157085A
Other languages
English (en)
Inventor
Koji Tanigawa
幸司 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006157085A priority Critical patent/JP2007329987A/ja
Priority to US11/633,471 priority patent/US20070279818A1/en
Publication of JP2007329987A publication Critical patent/JP2007329987A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0826Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

【課題】負荷のVB電源ショート時またはレアショート時に、負荷動作を停止させて、負荷制御用のトランジスタの発熱損傷を防止した負荷異常検出回路を得る。
【解決手段】負荷20にコレクタCが接続されたトランジスタ3と、ベースBに駆動信号Dを与えて負荷20を駆動するマイコン1と、コレクタ−エミッタ間の電圧レベルVceを検出してマイコン1に入力する電圧検出回路4とを備えている。マイコン1は、負荷20の異常時の電圧レベルに対応した閾値を設定する閾値設定手段と、電圧レベルVceと閾値との比較に基づいて負荷20の異常を検出する異常検出手段とを有する。異常検出手段は、負荷20の駆動直後の電圧レベルと閾値との第1の比較結果と、負荷20を一定時間駆動したときの電圧レベルと閾値との第2の比較結果と、の少なくとも2点の比較結果に基づいて、負荷20の異常の有無を検出する。
【選択図】図1

Description

この発明は、負荷を駆動するためのバッテリ電源(以下、「VB電源」という)およびトランジスタを有するシステムの負荷異常検出回路に関し、特にシステムに接続された負荷ラインがVB電源ショートした場合、または負荷がレアショートした場合に、トランジスタに過電流が流れるのを防止する保護機能を備えた負荷異常検出回路に関するものである。
一般に、負荷を駆動するトランジスタを有するシステムのコントロールユニットは、マイクロコンピュータ(以下、「マイコン」という)およびトランジスタを有しており、トランジスタのベースはマイコンの駆動信号出力ポートに接続され、トランジスタのエミッタはグランドに接地され、コレクタはコントロールユニットの出力端子に接続されている。
また、コントロールユニットの出力端子は、負荷の端子に接続され、負荷の端子はVB電源に接続されている。
この種のシステムにおいて、負荷のON/OFFは、マイコンの駆動信号出力ポートから出力される駆動信号の電圧レベルにより制御される。
すなわち、駆動信号出力ポートがハイ(H)レベルの場合には、トランジスタがONし、VB電源から負荷および出力端子を介して、トランジスタのコレクタからエミッタに向けて電流が流れる。
一方、駆動信号出力ポートがロー(L)レベルの場合には、トランジスタのベースとエミッタとが同電位となってトランジスタがOFFするので、VB電源から負荷に電流が流れず、負荷はオフされる。
このように駆動信号のON/OFFによって変動するトランジスタのコレクタ部の電圧レベルをマイコンでモニタして負荷の異常を検出するために、従来から、トランジスタのコレクタ部の電圧レベルを検出する電圧検出回路が用いられている(たとえば、特許文献1参照)。
特開2005−248923号公報
従来の負荷異常検出回路では、単にトランジスタのコレクタ部の電圧レベルを検出しているのみなので、負荷の端子とコントロールユニットの出力端子とを含む負荷ラインがVB電源ショートした場合、または負荷がレアショートした場合には、負荷の動作を停止することができず、VB電源からトランジスタに過大な電流が流れて、トランジスタが発熱して損傷する可能性があるという課題があった。
この発明は上述のような課題を解決するためになされたもので、負荷の端子とコントロールユニットの出力端子とを含む負荷ラインがVB電源ショートした場合、または負荷がレアショートした場合でも、負荷駆動中の少なくとも2点のタイミングで検出された電圧レベルとマイコン内でプログラム設定した閾値との比較結果に基づき、負荷の異常を確実に検出することのできる負荷異常検出回路を得ることを目的とする。
また、異常検出時に負荷の動作を停止させて、VB電源からの電流を遮断して過電流が流れるのを確実に防止することのできる保護機能を実現した負荷異常検出回路を得ることを目的とする。
この発明に係る負荷異常検出回路は、VB電源に接続された負荷を駆動するとともに、負荷の異常を検出するコントロールユニットからなる負荷異常検出回路であって、コントロールユニットは、負荷にコレクタが接続されたローサイドのトランジスタと、トランジスタのベースに駆動信号を与えて負荷を駆動するマイコンと、トランジスタのコレクタ−エミッタ間の電圧レベルを検出してマイコンに入力する電圧検出回路とを備え、マイコンは、負荷の異常時の電圧レベルに対応した閾値を設定する閾値設定手段と、電圧検出回路から入力された電圧レベルと閾値との比較に基づいて負荷が異常であることを検出する異常検出手段とを有し、異常検出手段は、負荷の駆動直後に検出される第1の電圧レベルと閾値との第1の比較結果と、負荷を一定時間駆動したときに検出される第2の電圧レベルと閾値との第2の比較結果と、の少なくとも2点の比較結果に基づいて、負荷の異常の有無を検出するものである。
この発明によれば、負荷のVB電源ショートまたはレアショートを検出した場合に、マイコンにより負荷の動作を停止させることによって、負荷の動作を制御するトランジスタが発熱して損傷するのを防止することができる。
実施の形態1.
以下、図1〜図3を参照しながら、この発明の実施の形態1について詳細に説明する。
図1はこの発明の実施の形態1に係る負荷異常検出回路を示す回路ブロック図であり、VB電源30に接続された負荷20を駆動するECU(電子制御ユニット)10からなるシステムを概略的に示している。
図1において、コントロールユニットを構成するECU10は、マイコン1と、トランジスタ3からなる負荷駆動回路2と、電圧検出回路4とを備えており、出力端子10aを介して負荷20を駆動するとともに負荷20の異常を検出する。
トランジスタ3は、負荷20にコレクタCが接続されたローサイドのトランジスタからなる。
マイコン1の出力ポートは、トランジスタ3のベースBに接続されており、マイコン1は、トランジスタ3のベースBに駆動信号Dを与えて負荷20を駆動する。
トランジスタ3のエミッタEはグランドに接地され、トランジスタ3のコレクタCは、ECU10の出力端子10aに接続されている。
ECU10の出力端子10aは、負荷20の一端に接続されており、負荷20の他端は、バッテリからなるVB電源30に接続されている。
負荷20のON/OFFは、マイコン1から出力される駆動信号Dの電圧レベルにより制御される。
すなわち、駆動信号DがHレベルの場合にはトランジスタ3がONし、VB電源30から、負荷20および出力端子10aを介して、トランジスタ3のコレクタCからエミッタEに向けて電流が流れる。
一方、駆動信号Dがロー(L)レベルの場合には、トランジスタ3のベースBとエミッタEとが同電位となって、トランジスタ3がOFFするので、VB電源30から負荷20に電流が流れず、負荷20はオフされる。
このとき、電圧検出回路4は、駆動信号DのON/OFFにより変動するトランジスタ3のコレクタ部の電圧レベルVce(コレクタ−エミッタ間のコレクタ電圧)をモニタしてマイコン1に入力する。
マイコン1は、負荷20の異常時の電圧レベルに対応した閾値Th1、Th2を設定する閾値設定手段と、電圧検出回路4から入力された電圧レベルVceと閾値Th1、Th2との比較に基づいて負荷20が異常であることを検出する異常検出手段とを有する。
異常検出手段は、負荷20を駆動中におけるトランジスタ3のコレクタ−エミッタ間の電圧レベルVceに着目して負荷20の異常の有無を検出する。
すなわち、後述するように、マイコン1内の異常検出手段は、負荷20の駆動直後(時刻t1)に検出される第1の電圧レベルVce1と閾値Th1との第1の比較結果と、負荷20を一定時間τだけ駆動したとき(時刻t2)に検出される第2の電圧レベルVce2と閾値Th2との第2の比較結果と、の少なくとも2点の比較結果に基づいて、負荷20の異常の有無を検出する。
また、マイコン1は、異常検出手段により負荷20の異常が検出された場合に、負荷20の動作を停止させる異常停止手段を有する。
図2はマイコン1にモニタされる電圧レベルVceを示すタイミングチャートであり、駆動信号Dに応答して変動する電圧レベルVceの挙動を、負荷20が正常の場合と、負荷20に各種の異常が発生した場合とについて、それぞれ対比させて示している。
図3は図2内の各電圧レベルの違いを拡大して示すタイミングチャートである。
図3において、実線波形は負荷20が正常の場合の電圧レベルを示し、破線はオープン異常発生時、2点鎖線はVB電源30へのショート異常発生時、1点鎖線は負荷20のレアショート異常発生時の各電圧レベルを示している。
この場合、電圧検出回路4により電圧レベルVceを検出(モニタ)するタイミングとしては、負荷20を駆動した直後の時刻t1と、負荷20を一定時間τだけ駆動した時刻t2との2点が設定されている。
負荷20の正常時(実線参照)において、時刻t1で検出される電圧レベルVce1と、時刻t2で検出される電圧レベルVce2との関係は、Vce1<Vce2となる。
また、レアショート時(1点鎖線参照)においては、時刻t1で検出される電圧レベルVce1と、時刻t2で検出される電圧レベルVce2rとの関係は、Vce1<Vce2rとなる。
ただし、図3から明らかなように、時刻t2において、正常時の電圧レベルVce2とレアショート時の電圧レベルVce2rとの関係は、Vce2<Vce2rとなる。
一方、負荷20のオープン時(破線参照)においては、時刻t1で検出される電圧レベルVce1oと、時刻t2で検出される電圧レベルVce2oとの関係は、Vce1o=Vce2o=0(「L」レベル)となる。
また、VB電源30へのショート時(2点鎖線参照)においては、時刻t1で検出される電圧レベルVce1sと、時刻t2で検出される電圧レベルVce2sとの関係は、Vce1s=Vce2sとなる。
ただし、図3から明らかなように、負荷20のオープン時の電圧レベルVce1o(=Vce2o=0)と、VB電源ショート時の電圧レベルVce1s(=Vce2s)との関係は、Vce1o<Vce1sとなり、さらに、Vce2r<Vce1sとなる。
そこで、各異常状態を判別するために、マイコン1内の閾値設定手段により、点線で示すように、レベルの異なる閾値Th1、Th2(Th1<Th2)が設定されている。
この場合、図3から明らかなように、閾値Th1は、Vce1<Th1<Vce2の関係を満たすように設定され、閾値Th2は、Vce2<Th2<Vce2rの関係を満たすように設定される。
以下、この発明の実施の形態1における異常発生時の電圧レベルVceの挙動および異常検出動作について、負荷20の正常時と、オープン時、VB電源ショート時およびレアショート時とに分けて説明する。
まず、図3に示すように、マイコン1は、閾値設定手段により閾値Th1、Th2を設定し、電圧検出回路4は、電圧レベルVceを検出してマイコン1にモニタ入力するタイミングt1、t2を決定する。
このとき、負荷20が正常であれば、前述のように、駆動信号DがHレベルとなるタイミングでトランジスタ3がONし、VB電源30から、負荷20を介して、トランジスタ3のコレクタCからエミッタEへと電流が流れるので、トランジスタ3に過剰な電流が流れることはなく、トランジスタ3の発熱はわずかであり、発熱によってトランジスタ3が損傷する可能性はない。
この場合、駆動直後の時刻t1で検出される電圧レベルはVce1(>0)となり、一定時間τだけ駆動した後の時刻t2での電圧レベルはVce2(>Vce1)となる。
一方、負荷20にオープン異常が発生した場合には、駆動信号DがHレベルまたはLレベルであっても、時刻t1、t2で検出される電圧レベルVce1o、Vce2oは常に「0」(Lレベル)になる。
また、負荷20にVB電源ショート異常が発生した場合には、駆動信号DがLレベルであれば、トランジスタ3がOFFしてVB電源30から電流が流れないので、トランジスタ3が発熱することはない。
しかし、負荷20にVB電源ショート異常が発生した場合に、駆動信号DがHレベルであれば、トランジスタ3がONして、VB電源30から直接的に、トランジスタ3のコレクタCからエミッタEへと電流が流れ、トランジスタ3に過大な電流が流れるので、電圧検出回路4により検出される電圧レベルVceは、Vce1s(=Vce2s>Vce2r)となる。
このとき、マイコン1は、電圧検出回路4を用いて、時刻t1、t2における電圧レベルVce1s、Vce2sをモニタする。
また、マイコン1内において、閾値設定手段は閾値Th1をプログラム設定し、異常検出手段は、電圧レベルVceと閾値Th1との比較に基づき負荷20の異常の有無を検出する。
さらに、マイコン1内の異常停止手段は、負荷20の駆動中に電圧レベルVce1s(=Vce2s)が閾値Th1を超えたこと(異常発生状態)を検出した時点で、負荷20の動作を停止させる。
ここで、閾値Th1の設定条件は、以下の式(1)のように定義される。
Vce1<Th1<Vce1s(=Vce2s) ・・・(1)
なお、負荷20のVB電源ショート時においては、負荷20の駆動直後の時刻t1で負荷20の異常の有無を判別することができるので、電圧レベルVceをモニタするタイミングとして、時刻t1、t2のどちらを選択してもよい。
また、負荷20にレアショート異常が発生した場合には、駆動信号DがLレベルであれば、トランジスタ3がOFFしてVB電源30から電流が流れないので、トランジスタ3が発熱することはない。
続いて、レアショート異常時に駆動信号DがHレベルとなり、負荷20が駆動された直後(時刻t1)においては、電圧検出回路4を介してモニタされる電圧レベルVceは、正常時と同じ電圧レベルVce1であり、異常の有無を判別することはできない。
しかし、負荷20を一定時間τだけ駆動した後の時刻t2においては、正常時よりも過大な電流が流れるので、トランジスタ3のコレクタ部の電圧レベルVceは、Vce2rとなる。
したがって、レアショート時において、マイコン1は、電圧検出回路4を介して、時刻t2での電圧レベルVce2rをモニタする。
このとき、マイコン1内において、閾値設定手段は閾値Th2をプログラム設定し、異常検出手段は、電圧レベルVceと閾値Th2との比較に基づき負荷20の異常の有無を検出する。
さらに、マイコン1内の異常停止手段は、負荷20の駆動中の時刻t2で電圧レベルVce2rが閾値Th2を超えたこと(異常発生状態)を検出した時点で、負荷20の動作を停止させる。
ここで、閾値Th2の設定条件は、上記閾値Th1と関連付けて、以下の式(2)のように定義される。
Vce1<Th1<Vce2<Th2<Vce2r<Vce2s ・・・(2)
なお、負荷20のレアショート時においては、電圧レベルVceをモニタするタイミングとして、時刻t2が選択される。
以上のように、この発明の実施の形態1によれば、負荷20において、VB電源ショートまたはレアショートによる異常が発生した場合には、異常発生状態を確実に検出して負荷20の動作を停止させ、トランジスタ3が発熱して損傷するのを未然に防止することができる。
また、マイコン1に負荷20に関する情報を入力することにより、ECU10に接続される負荷20に合わせて、異常検出用の比較基準となる閾値Th1、Th2を最適な値にプログラム設定することができる。
また、マイコン1にVB電源30の出力電圧を入力することにより、VB電源30の電圧値に応じて、閾値Th1、Th2を追従設定することができる。
また、負荷20がVB電源ショートした場合(図3内の2点鎖線参照)には、負荷20の駆動直後の時刻t1で異常発生状態を検出することができるので、迅速に負荷20の駆動を停止させて、負荷20を駆動するトランジスタ3を保護することができる。
さらに、この発明の実施の形態1によれば、負荷20の状態を、正常時と、オープン時、VB電源ショート時、レアショート時などの各異常状態とに分けて検出することができるので、負荷20の各状態をマイコン1内で解析してダイアグ機能に表示または保存することができる。
この発明の実施の形態1に係る負荷異常検出回路を示す回路ブロック図である。 この発明の実施の形態1により検出される電圧レベルの挙動を示すタイミングチャートである。 この発明の実施の形態1により検出される電圧レベルと閾値との関係を示すタイミングチャートである。
符号の説明
1 マイコン(マイクロコンピュータ)、2 負荷駆動回路、3 トランジスタ、4 電圧検出回路、10 ECU(コントロールユニット)、11 マイコン、20 負荷、30 VB電源、B ベース、C コレクタ、D 駆動信号、E エミッタ、Vce 電圧レベル、Vce1、Vce1o、Vce1r、Vce1s 第1の電圧レベル、Vce2、Vce2o、Vce2r、Vce2s 第2の電圧レベル、Th1、Th2 閾値、t1、t2 電圧レベルを検出するタイミング、τ 一定時間。

Claims (2)

  1. VB電源に接続された負荷を駆動するとともに、前記負荷の異常を検出するコントロールユニットからなる負荷異常検出回路であって、
    前記コントロールユニットは、
    前記負荷にコレクタが接続されたローサイドのトランジスタと、
    前記トランジスタのベースに駆動信号を与えて前記負荷を駆動するマイコンと、
    前記トランジスタのコレクタ−エミッタ間の電圧レベルを検出して前記マイコンに入力する電圧検出回路とを備え、
    前記マイコンは、
    前記負荷の異常時の電圧レベルに対応した閾値を設定する閾値設定手段と、
    前記電圧検出回路から入力された電圧レベルと前記閾値との比較に基づいて前記負荷が異常であることを検出する異常検出手段とを有し、
    前記異常検出手段は、
    前記負荷の駆動直後に検出される第1の電圧レベルと前記閾値との第1の比較結果と、
    前記負荷を一定時間駆動したときに検出される第2の電圧レベルと前記閾値との第2の比較結果と、
    の少なくとも2点の比較結果に基づいて、前記負荷の異常の有無を検出することを特徴とする負荷異常検出回路。
  2. 前記マイコンは、前記異常検出手段により前記負荷の異常が検出された場合に、前記負荷の動作を停止させる異常停止手段を有することを特徴とする請求項1に記載の負荷異常検出回路。
JP2006157085A 2006-06-06 2006-06-06 負荷異常検出回路 Pending JP2007329987A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006157085A JP2007329987A (ja) 2006-06-06 2006-06-06 負荷異常検出回路
US11/633,471 US20070279818A1 (en) 2006-06-06 2006-12-05 Load abnormality detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006157085A JP2007329987A (ja) 2006-06-06 2006-06-06 負荷異常検出回路

Publications (1)

Publication Number Publication Date
JP2007329987A true JP2007329987A (ja) 2007-12-20

Family

ID=38789809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006157085A Pending JP2007329987A (ja) 2006-06-06 2006-06-06 負荷異常検出回路

Country Status (2)

Country Link
US (1) US20070279818A1 (ja)
JP (1) JP2007329987A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102452B1 (ko) * 2008-02-20 2012-01-05 주식회사 만도 로우 사이드 구동회로의 이상 검출장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3966194B2 (ja) * 2003-03-17 2007-08-29 株式会社デンソー モータ制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102452B1 (ko) * 2008-02-20 2012-01-05 주식회사 만도 로우 사이드 구동회로의 이상 검출장치

Also Published As

Publication number Publication date
US20070279818A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
KR100843366B1 (ko) 부하구동장치
JP2007135294A (ja) 給電回路の異常検出装置
JP6582133B2 (ja) 車載制御装置
US8653782B2 (en) Motor driving device
JP2009247072A (ja) 異常検出保護回路及び方法、プログラム
JP2006230111A (ja) Dc/dcコンバータ
US9537300B2 (en) Load driving device
JP3585105B2 (ja) 過熱保護機能付き半導体装置の制御回路
JP2000308253A (ja) 電源供給制御装置および電源供給制御方法
JP2007336665A (ja) ゲート駆動装置およびそれを備えた電力変換装置
JP2011160289A (ja) 負荷駆動回路
JP2007329987A (ja) 負荷異常検出回路
JP2008130821A (ja) ソレノイド駆動装置
EP3627686A1 (en) Motor drive device
JP2007074791A (ja) モータの駆動装置
JP5817585B2 (ja) 電子制御装置
JP6753348B2 (ja) スイッチング素子の駆動回路
JP2005176525A (ja) ファンモータ制御装置
JP2018046670A (ja) 駆動回路、制御装置、および駆動回路の保護方法
JP2010107341A (ja) 電源回路
JP2005033963A (ja) ファンモータ制御装置
JP2005150920A (ja) 出力回路
US7558035B2 (en) Anomaly control device for a dual fan of computer
US20240095126A1 (en) Microcontroller and electronic circuit
JP2016181127A (ja) Usb電源保護機能を有するusbファン装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819