JP3742474B2 - オーディオ装置を有するコンピュータ・システム - Google Patents

Description

【０００１】
【発明の技術分野】
本発明は、コンピュータ用のオーディオ・システムに関し、より詳細には、コンピュータ全体及びその一部に電力が供給されたとき、または電力が切断されたときに発生するノイズを除去するためのオーディオ管理システムに関する。
【０００２】
【従来の技術】
ユーザの要求によってグラフィック、音声、及びイメージ情報を表示するためのものとして、マルチメディアは、コンピュータ・システムに関する最も急速に成長しているアプリケーションの１つである。マルチメディアは、テキスト、オーディオ、グラフィック、スチール・イメージ、及び動画の集合体を、コンピュータが制御できる単一のプロダクトに変換する。マルチメディアは、コンピュータ、ビデオまたはコンパクトディスク・プレーヤ、ビデオ・モニタ、光学的スキャナ、オーディオ・カード、ミュージック・シンセサイザ等の組み合わせを含んでおり、これらは有効なソフトウエアによって結合されている。
【０００３】
マルチメディアへの傾向は、コンパクト・ディスク・プレーヤと同等の音響品質を有する、ますます改良されたコンピュータ音響システムの提供を必要とすることになった。このような音響品質を得るために、コンピュータ中に複数の別々のオーディオ増幅器を備えて、高品質音響を内部／外部スピーカまたはヘッドフォンに供給すようにしている。さらに、マルチメディア・システムは通常、ブート・ビート音、警報音、音声注釈、音楽等の音声再生のために、ラウド・スピーカ及びヘッドフォンのいずれか一方または両方のための、一体的なジャックを備えている。
【０００４】
このような一体的なオーディオ増幅器及びラウド・スピーカが提供されることにより、コンピュータへの電源の変動に関連するある種の問題が生じてしまう。通常、オーディオ・システムへの電源を急速に遮断したり又は供給したりすることにより、「クリック」音及び「ポップ」音として通常知られている異質でいらいらするノイズ音が生じてしまう。このようなクリック音及びポップ音は、オーディオ増幅器のアセンブリからから電源を急激に遮断することによって生じるとともに、オーディオ増幅器に該増幅器の標準動作範囲外の電圧が供給されることによって生じる。これら以外も、クリック音及びポップ音は、オーディオ増幅器アセンブリから電源が遮断される前に、オーディオ増幅器へのオーディオ入力が不安定になった場合にも発生する。いずれの場合においても、オーディオ増幅器は、１またはそれ以上のいらいらするクリック音又はポップ音をスピーカを介して発生してしまう。コンピュータ・システムに電源が変動的（周期的）に供給された時のノイズを除去することが好ましい。さらに、この動作を制御するためにディジタル・ピンの数を制限することができるが、このようにすると、制御が難しくなる。したがって、ピンの数を少なくして、マルチメディア・コンピュータのターンオン及びターンオフに関連して発生するポップ音又はクリック音を制御するための方法が必要である。
【０００５】
別の傾向においては、コンピュータの適切な電源管理が、エネルギ保存及び環境保護等の種々の理由により重要である。今日のデスクトップ型のパーソナル・コンピュータの多くは、エネルギを節約するためにパワーダウン機能を有している。このようなシステムにおいては、コンピュータが所定時間の間アイドリング状態を継続すると、該コンピュータが自動的にデイスク・ドライブをパワーダウンし、かつある種の電子装置から電源を遮断する。キーボード操作の検出、または予め設定した他のイベント動作の検出により、コンピュータは、多数の電子的サブシステムに電源を供給することによって、自動的に「ウェイク・アップ（目を覚ます）」する。さらに、オーディオ発生を必要としないアプリケーションにおいては、オーディオ・システムを「スリープ（眠らせる）」させることによって、該オーディオ・システムから電源を遮断することが好ましい。しかしながら、エネルギ節約の目的でオーディオ・システムの電源供給の増大または低下を行うことはまた、電源がオーディオ増幅器に変動的に供給されることになり、ポップ音及びスナップ音が生じてしまうことになる。しかしながら、現在においては、ポップ音及びスナップ音はもはや、システム動作の大多数のイベントに関連するだけではない。事実、ポップ音及びスナップ音は通常、コンピュータが使用されていないときでも発生する。したがって、このようなランダムに発生する可能性のあるポップ音及びスナップ音は、解決しなければならない問題である。さらに、ランダムに発生するポップ音及びスナップ音の除去は、ディジタル制御ピンをできるだけ少なく用いて、実行する必要がある。
【０００６】
【発明の概要】
コンピュータ全体またはその一部分のターンオフに関連して発生する可聴ノイズを除去することができる、コンピュータ用のオーディオ電源制御システムが提供される。コンピュータは、電源を有しており、該電源は、許容できる安定した動作レベルに到達したことを表す電源適正（ＰＯＷＥＲＧＯＯＤ）信号を提供する。遅延発生器が備えられ、該遅延発生器は、ＰＯＷＥＲＧＯＯＤ信号のアサートから所定の遅延時間後に出力を供給する。遅延発生器の出力はまた、オーディオ増幅器をミューティングして該オーディオ増幅器への電源の変動的供給に関連して発生するポップ音を除去するために、ＰＯＷＥＲＧＯＯＤ信号のデアサートが生じると直ちに、デアサートされる。ある実施例においては、オーディオ増幅器のミューティングは、ＦＥＴスイッチによって実行される。別の実施例においては、オーディオ増幅器のミューティングは、アナログ・スイッチによって実行される。
【０００７】
本発明はまた、電源電圧ラインとオーディオ増幅器及びデカップリング・コンデンサとの間に接続されたダイオードを備えている。電源が遮断されると、該ダイオードは逆バイアスされて、電源電圧ラインをオーディオ増幅器の電源電圧入力端子及びデカップリング・コンデンサから分離する。デカップリング・コンデンサに蓄積されたエネルギはオーディオ増幅器に供給され、これにより、オーディオ増幅器への電源電圧はゆっくりと低下する。その結果、１つだけのディジタル信号を用いて、ポップ音、クリック音、スナップ音が発生せずに、オーディオ・システムの遮断が指令される。
【０００８】
他の実施例においては、オーディオ電源制御システムは、コンピュータの「ウェイクアップ」または「スリープ」に関連する可聴ノイズを排除する。「スリープ」モードの期間中は、トランジェント（遷移）・ノイズを低減するために、増幅器から電源を遮断する前に、オーディオ・システムはスピーカ・ミューティング信号をアサートする。「ウェイクアップ」モードの期間中は、増幅器に電源が供給されてから所定の期間中、スピーカ・ミューティング信号が増幅器へ供給される。この制御は、単一のディジタル出力を用いて経済的に実行される。本発明のこれら及び他の特徴は、図面に沿った以下の説明を読めば、理解されるであろう。
【０００９】
【実施の態様】
図１には、本発明によるオーディオ・サブシステムを備えたコンピュータ・システムＳが示されている。これは、コンピュータ・システムを例示的に表しているだけであり、当業者にとっては、他の変形が極めて簡単に実現できるものである。好適な実施例においては、該システムＳに対して２つの主要なバスが接続されている。該バスの一方は、アドレス／データ部分及び制御信号部分を含んでいるＰＣＩバス、すなわち周辺要素相互接続バスＰである。システムＳにおける他方の主要なバスは、ＩＳＡバスＩである。ＩＳＡバスＩは、アドレス部分、データ部分１１０、及び制御信号部分１１２を含んでいる。ＰＣＩバスＰ及びＩＳＡバスＩは、システムＳの根幹を形成するものである。
【００１０】
ＣＰＵ／メモリ・サブシステム１００が、ＰＣＩバスＰに接続されている。プロセッサ２００は、インテル社のペンティアムプロセッサであることが好ましく、６０ＭＨｚまたは６６ＭＨｚで動作することが好ましいが、必要に応じて、インテル社の８０４８６、該８０４８６にコンパチブルなプロセッサ、または他のプロセッサを用いることができる。プロセッサ２００は、データ部分２０２、アドレス部分２０４、及び制御部分２０６を提供し、これらはホスト・バスＨＢを形成している。レベル２（Ｌ２）の、すなわち外部キャッシュ・メモリ・システム２０８はホスト・バスＨＢに接続されており、コンピュータ・システムの動作を改善するための付加的なキャッシュ容量を提供している。Ｌ２キャッシュ２０８を、必要に応じて、固定的に具備することもでき、また取り外し可能にすることもできる。キャッシュ／メモリ・コントローラ及びＰＣＩブリッジ・チップ２１０は、制御部分２０６、アドレス部分２０４に接続されており、該チップ２１０は、インテル社の８２４３４Ｘで構成されるか、または、タイトルが“SINGLE BANK, MULTIPLE WAY CACHE MEMORY”の米国特許出願０８／３２４０１６、タイトルが“MEMORY CONTROLLER WITH POSTING QUEUES FOR PROCESSOR AND I/O BUS OPERATIONS AND ORDERING LOGIC FOR CONTROLLING THE QUEUES”の米国特許出願０８／３２４２４６に開示されているチップで構成される。なお、これらの米国特許出願は、１９９４年１０月１４日に出願されたものであり、これらは本出願において参照される。ブリッジ・チップ２１０は、Ｌ２キャッシュ２０８と接続され、キャッシュ・コントローラを備えており、それにより、Ｌ２キャッシュ２０８内のキャッシュ・メモリ・デバイスの動作を制御する。ブリッジ・チップ２１０はまた、一連のデータ・バッファ２１２を制御するよう接続されている。データ・バッファ２１２は、インテル社の８２４３３Ｘ、若しくは、上記した米国特許出願０８／３２４２６、またはタイトルが“DATA ERROR DETECTION AND CORRECTION SYSTEM”で1994年10月14日に出願された米国特許出願０８／３２３２６３に開示されているものと同様なバッファで構成することが好ましい。なお、米国特許出願０８／３２３２６３も本出願において参照される。また、データ・バッファ２１２は、主メモリ・アレイへのデータを処理するために用いられている。該データ・バッファ２１２は、プロセッサ・データ部分２０２に接続されており、ブリッジ・チップ２１０から制御信号を受信する。データ・バッファ２１２はまた、ＰＣＩバスＰにも接続されており、該バスを介してデータを転送する。メモリ・アレイ２１４には、データ・バッファ２１２からメモリ・データ・バス２１８が接続され、一方、メモリ・アドレス及びメモリ制御信号バス２２０がブリッジ・チップ２１０から接続されている。
【００１１】
ビデオ・コントローラ３００はＰＣＩバスＰに接続されている。ビデオ・メモリ３０４は、グラフィック・データを記憶するために用いられ、またビデオ・グラフィック・コントローラ３００及びディジタル／アナログ変換器（ＲＡＭＤＡＣ）３０６に接続されている。ビデオ・グラフィック・コントローラ３００は、ビデオ・メモリ３０４の動作を制御して、要求があったときに、データを書き込み及び読み出すことができるようにする。ビデオ・コネクタ３０８がＲＡＭＤＡＣ３０６に接続されている。モニタ（図示せず）がビデオ・コネクタ３０８に接続されている。ネットワーク・インターフェース・コントローラ（ＮＩＣ）１２０が、ＰＣＩバスＰに接続されている。好ましくは、該コントローラ１２０は、単一の集積回路で構成され、またＰＣＩバス・マスタ／スレーブとして動作するに必要な能力を有し、かつイーサネット・インターフェースとして動作する回路を備えている。相互イーサネット・コネクタ１２４が、システムＳに備えられており、かつフィルタ／変換回路１２６に接続されている。該回路１２６はコントローラ１２０に接続されている。これにより、ネットワークまたはイーサネット接続を形成し、コンピュータ／システムをローカル・エリア・ネットワーク（ＲＡＮ）へ接続する。
【００１２】
ＰＣＩ−ＩＳＡブリッジ１３０は、ＰＣＩバスＰとＩＳＡバスＩとの間で信号を変換するために用いられている。ＰＣＩ−ＩＳＡブリッジ１３０は、必要なアドレス・バッファ及びデータ・バッファ及びラッチ、ＰＣＩバスに対するアトリビューション（属性）及びバス・マスタ制御ロジック、ＩＳＡアトリビューション回路、ＩＳＡシステムに通常用いられているＩＳＡバス・コントローラ、ＩＤＥ（集積化されている駆動電子装置）インターフェース、及びＤＡＭコントローラを備えている。ＰＣＩ−ＩＳＡブリッジ１３０は、好適には単一の集積化回路で構成されるが、他の組み合わせ回路を用いることも可能である。一連のＩＳＡスロット１３４は、ＩＳＡバスＩに接続されており、ＩＳＡアダプタ・カードを受け取る。一連のＩＤＥスロット１３３は、ＩＳＡバスＩ及びＰＣＩ−ＩＳＡブリッジ・チップ１３０に接続されており、ハードディスク・ドライブ、テープ・ドライブ及びＣＤ−ＲＯＭドライブ等の種々のＩＤＥデバイスからの信号を受け取る。一連のＰＣＩスロット１３５はＰＣＩバスＰに接続され、ＰＣＩアダプタ・カードを受け取る。
【００１３】
組み合わせＩ／Ｏチップ１３６は、ＩＳＡバスＩに接続されている。該組み合わせＩ／Ｏチップ１３６は、好適には、フロッピ・ディスク・コントローラ、リアルタイム・クロック発生器（ＲＴＣ）、ＣＭＯＳメモリ、２つのＵＡＲＴ、及び種々のアドレス・デコード・ロジックを含んでいる。フロッピ・ディスク・ドライブへのケーブルに接続されているフロッピ・ディスク・コントローラ１３８は、組み合わせＩ／Ｏチップ１３６、及びＩＳＡバスＩへ接続されている。シリアル・ポート・コネクタ１３７がまた、組み合わせＩ／Ｏチップ１３６に接続されている。データ・バッファ１４４がＩＳＡバスＩに接続されており、本発明によるコンピュータ・システムＳへ、種々のオーディオ機能を提供するオーディオ・システム４００を含むコンピュータ・システムの種々の追加の構成要素に対する追加ＸバスＸを備えている。フラッシュＲＯＭ１５４は、自身の制御信号、データ信号及びアドレス・デコード信号を、データ転送用のＸバスＸから受け取る。好適には、フラッシュＲＯＭ１５４は、コンピュータ・システムに対するＢＩＯＳ情報を含み、ＢＩＯＳの校正を許可するために再度プログラムすることができる。８０４２またはキーボード・コントローラ１５６は、ＸバスＸに接続されている。キーボード・コントローラ１５６は、汎用設計のものであり、キーボード・コネクタ１５８、及びマウスまたはポインティング・デバイスのコネクタ１６０に接続されている。さらに、種々の機能のシステム・ロジック・チップ１３２がＸバスＸに接続されている。該種々の機能のシステム・ロジック・チップ１３２は、パーソナル・コンピュータ・システムに通常備えられているカウンタ、ＰＣＩバスＰ及びＩＳＡバスＩの両方のためのインターラプト・コントローラ、改善されたパラレル・ポート回路、及び電源管理ロジック、並びに、他の機能の回路とを含んでいる。
【００１４】
コンピュータ・システムＳは、調整された電源６００により動作し、該電源は、すべての構成要素に接続されているとともに、システム内の種々の回路に安定した電源を供給することにより、不安定な電源電圧または電源電圧変動によって生じるデータ消失または他の機能システム・エラーを排除することができる。このようなシステムにおける構成要素の不安定な動作または不所望な動作は、特にパワーアップ等の動作エベントの遷移期間に生じるものである。また、調整された電源６００のにおける障害により、電源電圧をそのレベル以上または以下にしてしまい、このような電源障害がシステムの動作中の構成要素に供給されると、該構成要素に一時的または永久的な障害が生じてしまう。したがって、以下に説明するような、電源監視／制御回路がコンピュータ・システムＳにおいて用いられ、それにより、システムの調整された電源６００の出力をモニタし、かつ、該出力電圧が所定の範囲外になった場合に構成要素の動作を不能化するようにしている。電源６００は、電源適正（ＰＯＷＥＲＧＯＯＤ）信号を供給し、該ＰＯＷＥＲＧＯＯＤ信号は、オーディオ・システム４００を含む複数のシステムにおいて用いられる。ＰＯＷＥＲＧＯＯＤ信号はＴＴＬ信号であり、調整された電源６００によって出力された電源電圧が正常の電圧であり、かつ電源に障害が生じていないことを表している。ＰＯＷＥＲＧＯＯＤ信号は、ＣＰＵ等のシステムの構成要素をイネーブル（不動作）状態にするために用いられる。逆に言えば、ＰＯＷＥＲＧＯＯＤ信号はリセット信号と考えることもでき、ＰＯＷＥＲＧＯＯＤラインが障害状態を表しているとき、該ＰＯＷＥＲＧＯＯＤ信号をＣＰＵ等の構成要素が受信したときに、該構成要素はリセット、スタンバイ、または他の非動作状態となる。電源６００及びＰＯＷＥＲＧＯＯＤ信号の詳細については、Ｔｒａｎ等に付与され本出願人に譲渡された米国特許第５２２４０１０号に開示されており、その内容は、本明細書において参照されている。
【００１５】
図には、オーディオ・サブシステム４００の詳細な構成が示されている。オーディオ・サブシステム４００は、コンピュータ・システムＳに関する、ＣＤ-ＲＯＭオーディオ出力信号を搬送するＣＤ-ＲＯＭヘッダ４０１と、スピーカ入力信号及びスピーカ出力信号を搬送するスピーカ・ヘッダ４０２とを備え、これにより、スピーカ・サブシステム４００ではなく、コンピュータ・システムＳ内に通常具備されるスピーカを一体化することができる。ＸバスＸ上の制御、アドレス、及びデータ信号は、ＦＭシンセサイザ・デバイス４０８、及びオーディオ・コーディック（ＣＯＤＥＣ：符号／復号器）４１０に供給される。ＦＭシンセサイザ・デバイス４０８は、その出力信号をコーディック４１０への入力信号として供給する。コーディック４１０は多数の会社から入手可能であるが、該コーディックは、アナログ／ディジタル変換器、ディジタル／アナログ変換器、コーディック４１０の内部レジスタと通信を行うためのディジタル・インターフェースを備えた、１６ビットのステレオ・コーディックであることが好ましい。
【００１６】
図２にさらに示されているように、コーディック４１０は、アナログ・ステレオ出力信号を、ラインアウト・ドライバ４１４、ヘッドフォン・ドライバ４１６、及びＰＣスピーカ・ドライバ４１８に供給する。オーディオ・システム４００はまた、ボリューム制御ポテンショメータ４２０を備え、それにより、ヘッドフォン・ドライバ４１６及びスピーカ・ドライバ４１８への信号の音量レベルを制御することができる。スピーカ・ヘッダ４２２は、スピーカ・ドライバ４１８からコンピュータ・システムＳの内部スピーカへスピーカ出力信号を供給するために、具備されている。ヘッドフォン・ジャック４２４は、図示されていないヘッドフォンとヘッドフォン・ドライバ４１６との間を電気的に接続するために具備されている。同様に、ラインアウト・ジャック４２６は、ラインアウト・ドライバ４１４への電気的接続を行うために備えられている。ラインイン・ジャック４２８及びマイクロフォン・ジャック４３０は、コーディック４１０のアナログ入力に対応するデバイスを接続するために、オーディオ・システム４００に設けられている。コーディック４１０、ヘッドフォン・ドライバ４１６、及びスピーカ・ドライバ４１８は、オーディオ電源制御装置４１２から、コンピュータの電源供給ラインの状態信号を受け取る。オーディオ電源制御装置４１２は、コーディック４１０の汎用目的のＩ／ＯビットからＰＯＷＥＲ（電源）信号を受け取り、該信号により、コンピュータの一部分または全体がスリープ・モードにあるか、ウエィクアップ・モードにあるかを報知する。
【００１７】
図３には、システムＳの全体がターンオンまたはターンオフに期間中に発生されるポップ音及びクリック音を除去するためのオーディオ電源制御装置の構成が示されている。この実施例においては、ＰＯＷＥＲＧＯＯＤ信号が遅延して供給されるように構成しており、これにより、コンピュータ・システムＳのパワーアップのときに、コンピュータ・システムＳのオーディオ増幅器７００をミューティングすることができるようにしている。さらに、コンピュータ・システムＳのパワーダウンのときにも、ＰＯＷＥＲＧＯＯＤ信号によりオーディオ増幅器７００をミューティングできるようにしている。
【００１８】
図３の実施例においては、オーディオ増幅器は、ミューティングすなわちボリューム制御入力ピンを備えている。オーディオ増幅器７００として、フィリップス社の半導体デバイスＴＤＡ７０５６Ａを用いることが好ましく、ヘッドフォン・ドライバ４１６中のオーディオ増幅器７００、及びスピーカ・ドライバ４１８（図７）中のオーディオ増幅器７００の２つを用いることが好ましい。ＴＤＡ７０５６Ａは、対数制御特性のＤＣボリューム制御機能を有する増幅器である。ＤＣボリューム制御電圧が０．３Ｖ以下の場合には、デバイスはミューティング・モードに切り替わる。オーディオ増幅器７００はまた、電圧入力、オーディオ入力等の他の入力、及びオーディオ出力を備えている。
【００１９】
コンピュータが電源遮断（シャットダウン）しているとき、コンピュータ・システムＳの他のサブシステム、例えば、ディスク・ドライバは、電源電圧ラインの残存電圧を素早く消費してしまう。増幅器７００から電源電圧を極めて高速で遮断することにより、増幅器７００が推奨範囲外で動作することになってしまい、これにより、ミューティング入力が入力された場合でも、クリック音、ポップ音、またはスナップ音が発生してしまう可能性がある。この問題を解決するために、ダイオード７０２からなるスイッチを用いて、コンピュータのシャットダウンのときに、増幅器への電源電圧入力を電源電圧ラインから分離する。さらに、エネルギ・レゾルバが備えられ、該レゾルバは、増幅器から電源電圧をゆるやかに遮断するために用いられる。
【００２０】
図３に示されるように、オーディオ増幅器７００の電圧入力は、ダイオード７０２に接続されている。該ダイオード７０２のアノード端子は、電源６００から１２Ｖの電圧を供給する電源電圧ラインに接続されており、ダイオード７０２のカソード端子は、オーディオ増幅器７００の電圧入力端子に接続されている。複数のエネルギ・レゾルバ、すなわちデカップリング・キャパシタ７０４、７０６が、ダイオード７０２のカソード端子に接続されている。デカップリング・アプリケーションにおいて一般的であるように、キャパシタ７０４、７０６の他端は、アースされている。パワーダウンの期間中、ダイオード７０２が逆バイアスされ、それにより、電源電圧ラインを、デカップリング・キャパシタ７０４、７０６及びオーディオ増幅器７００の電圧入力から分離する。デカップリング・キャパシタ７０４、７０６に充電されたエネルギはオーディオ増幅器７００に供給され、それにより、オーディオ増幅器７００への電源電圧はゆるやかに低下する。その結果、ポップ音、クリック音またはスパップ音を発生することなく、オーディオ・システムの遮断を実現できる。
【００２１】
オーディオ増幅器７００へのオーディオ入力に関しては、コーディック４１０からのオーディオ信号が、抵抗７０８の一端に供給される。抵抗７０８の他端は、第１の端子どうしが接続されかつ第２の端子がそれぞれアースされた、並列接続された抵抗７１０及びキャパシタ７１２からなるＲＣ結合に接続されている。抵抗７０８の第２の端子と抵抗７１０の第１の端子とキャパシタ７１２とは、キャパシタ７１４の一端に接続されている。キャパシタ７１４の他端は、オーディオ増幅器のオーディオ入力に接続されている。抵抗７０８、７１０及びキャパシタ７１２、７１４は、ローパス・フィルタ（ＬＰフィルタ）を構成しており、該ローパス・フィルタによりオーディオ帯域外の信号を除去する。さらに、抵抗７０８、７１０及びキャパシタ７１２、７１４は、オーディオ増幅器７００を、ノイズに関連する電磁的干渉（ＥＭＩ）から保護する。
【００２２】
ミューティング回路に関しては、ＰＯＷＥＲＧＯＯＤ信号がＡＮＤゲート７４４の第１の入力端子に供給される。ＡＮＤゲート７４４の第２の入力端子はプルアップ用の抵抗とキャパシタからなる（ＲＣ）結合に接続されており、該ＲＣ結合は、＋５Ｖに接続された抵抗７４０と一端がアースされているキャパシタ７４２とで形成されている。抵抗７４０とキャパシタ７４２の接続点は、ＡＮＤゲート７４４の第２の入力端子に接続されている。以下に説明するように、ＲＣ結合７４０、７４２は、ＰＯＷＥＲＧＯＯＤ信号を遅延させてＡＮＤゲート７４４を介して出力し、ＰＯＷＥＲＧＯＯＤ信号の供給（アサート）から短時間後に、オーディオ信号をミューティングする。ＡＮＤゲート７４４はまた、ＰＯＷＥＲＧＯＯＤ信号の消滅（デアサート）から直ちにオーディオ信号をミューティングする。このようにしない場合は、オーディオ増幅器７００がオーディオ信号を増幅してスピーカ７３０にオーディオ出力を供給してしまうことになる。
【００２３】
ＡＮＤゲート７４４の出力、すなわちＡＵＤＩＯ ＯＮ信号は、抵抗７１６に供給される。該抵抗７１６の他端は、キャパシタ７１８の第１の端子に接続されている。該キャパシタ７１８の他方の端子は、アースされている。ＲＣ結合７１６、７１８は、電源６００から生じたノイズに関連するＥＭＩがオーディオ増幅器７００を介して生じないようにする。キャパシタ７１８の第１の端子は、ＰチャンネルＭＯＳＦＥＴ７２０のゲート入力端子に接続されている。該ＭＯＳＦＥＴ７２０のソース端子はアースされており、ドレイン端子はオーディオ増幅器７００のボリューム入力端子に接続されている。さらに、デカップリング・キャパシタ７２２の一方の端子はオーディオ増幅器７００のボリューム入力端子に接続され、他方の端子はアースされている。ＭＯＳＦＥＴ７２０は、フィリップス・セミコンダクタ社等の多数の製造会社から入手可能なＪ１７６であることが好ましい。ＭＯＳＦＥＴ７２０は、ＰＯＷＥＲＧＯＯＤ信号のＴＴＬレベルを、ＴＤＡ７０５６Ａの内部バイアス要求から分離する。ＰＯＷＥＲＧＯＯＤ信号がデアサートされると、ＭＯＳＦＥＴ７２０が導通状態になり、かつオーディオ増幅器７００のＤＣボリューム制御電圧を０．３Ｖ以下にプルダウンして、オーディオ・システムをミューティングする。このようにして、パワーオン及びパワーダウンの期間中、電源４００が安定していない場合でも、オーディオ・システムは短時間の間ミューティングされる。オーディオ増幅器７００のオーディオ出力は続いてスピーカ７３０に供給され、ユーザに対してオーディオ再生を発生する。
【００２４】
図４（Ａ）及び（Ｂ）には、ＰＯＷＥＲＧＯＯＤ信号とＡＵＤＩＯ ＯＮ信号とのタイミング関係が示されている。図４（Ａ）は、パワーアップのシーケンスを示している。番号７５２に示されている期間中、ＰＯＷＥＲＧＯＯＤ信号が低レベルであり、それにより、電源が適切ではないことを表している。それに対応して、電源６００の電圧出力からの＋５ ＶＤＣ信号、オーディオ増幅器７００（図３）からのＶ_IN信号、ＡＵＤＩＯ ＯＮ信号がゼロである。７５４によって表した期間に、電源６００から電源電圧が有効状態になると、ＰＯＷＥＲＧＯＯＤ信号がアサートされる。このとき、＋５ ＶＤＣ供給が、電源６００の出力に得られる。しかしながら、電源電圧ラインの電圧Ｖ_INがキャプティブ負荷を駆動するので、５Ｖに到達するためには所定の短い時間を要する。したがって、期間７５４において、オーディオ増幅器７００はポップ音及びクリック音をランダムに発生する可能性がある。したがって、本発明においては、期間７５４の間、オーディオ増幅器７００を不動作状態にするものである。期間７５４の終点において、Ｖ_INは、オーディオ増幅器７００が必要とする最低動作電圧の１．５Ｖに到達する。
【００２５】
期間７５６の始点において、Ｖ_INが必要最低限の電圧レベルに到達すると、ＡＵＤＩＯ ＯＮ信号がアサートされて、スピーカ７３０にオーディオ増幅器７００が音声信号を供給できるようになる。抵抗７４０及びキャパシタ７４２のインピーダンス値は、Ｖ_INが増幅器７００の最低動作電圧１．５Ｖに到達した後にＡＵＤＩＯ ＯＮ信号が好適にアサートされるように、選択されている。
【００２６】
図４（Ｂ）には、ＰＯＷＥＲＧＯＯＤ信号とＡＵＤＩＯ ＯＮ信号とのタイミング関係のパワーダウン場合のシーケンスが示されている。図４（Ｂ）において、電源が遮断されたことを示すために、ＰＯＷＥＲＧＯＯＤ信号が期間７６０においてデアサートされる。ＰＯＷＥＲＧＯＯＤ信号がデアサートされた後に、＋５Ｖの電源ラインの電圧がゼロ・ボルトに低下しはじめる。期間７６２の間、Ｖ_INもまた、ゆっくりではあるが、ゼロ・ボルトに低下する。ＡＵＤＩＯ ＯＮ信号は、期間７６２においてＰＯＷＥＲＧＯＯＤ信号がデアサートされるとすぐに、デアサートされる。ＡＵＤＩＯ ＯＮ信号の速やかなデアサートは、オーディオ増幅器７００が電源の遮断時にすぐにミューティングされなければならないので、必要である。期間７６４において、電源が遮断された後、ＰＯＷＥＲＧＯＯＤ、＋５ ＶＤＣ、Ｖ_IN、ＡＵＤＩＯ ＯＮを含むすべての信号がゼロ・レベルになる。したがって、図３及び図４に示されているように、ＡＮＤゲート７４４に関連して抵抗７４０及びキャパシタ７４２からなるＲＣ結合を追加したことにより、コンピュータ・システムのパワーアップの期間に、ＡＵＤＩＯ ＯＮ信号をＰＯＷＥＲＧＯＯＤ信号より遅延させることができる。さらに、ＡＵＤＩＯ ＯＮ信号は、ＰＯＷＥＲＧＯＯＤ信号がデアサートされるやいなや、デアサートされる。このように、図３の回路は、コンピュータ・システムＳのパワーアップ及びパワーダウンに関連してオーディオ構成要素から発生されるポップ音及びクリック音のような可聴ノイズの生成から、保護することができる。
【００２７】
抵抗及びキャパシタのインピーダンスは、アプリケーションでの要求に応じて遅延時間が調整されるように、可変とすることも可能である。例えば、あるコンピュータ・システムは平均的なコンピュータ・システムよりも、周辺機器をより多く駆動し、それにより電源ラインの電圧Ｖ_INの負荷が増大する。電源６００の電源電圧ラインの電圧Ｖ_INに大きな負荷がかかっていると、Ｖ_INはゆっくりと増大することになる。このような場合、抵抗７４０及びキャパシタ７４２のインピーダンス値は、ＲＣ遅延時間を変化させ、かつＶ_INのスルー（ｓｌｅｗ）・レート特性を較正するために調整される。
【００２８】
図５及び図６には、パワーアップ及びパワーダウンに関連しているポップ音及びクリック音からコンピュータＳを保護するための回路が示されており、該回路は、ミューティング制御入力端子を備えていないオーディオ増幅器に対するものである。このような増幅器は、ミューティング入力端子が無いため、コンピュータ・システムのパワーアップ及びパワーダウンに関連するポップ音及びクリック音を除去するには好適ではない。なお、このような理由により、該増幅器は安価である。図５及び図６の実施例は、安価な増幅器を用いているコンピュータ・システムのための、ノイズ保護を提供する。
【００２９】
図５の実施例はステレオ・システムであり、よって２つのオーディオ信号、すなわち、右側オーディオ信号ＡＵＤＩＯ Ｒ及び左側オーディオ信号ＡＵＤＩＯ Ｌを受け取る。図５の上段をみると、抵抗７０８、７１０及びキャパシタ７１２（図３）で示されるような適宜のローパス・フィルタ（ＬＰフィルタ）を介した後のオーディオ入力ＡＵＤＩＯ Ｒが、ＡＣカップリング・キャパシタ８００に供給され、該キャパシタ８００により、ＡＵＤＩＯ ＲのＤＣ（直流）成分を除去する。キャパシタ８００は抵抗８０２に接続され、該抵抗８０２は抵抗８０４に接続されている。抵抗８０４の出力は、増幅器８０６の反転入力端子に接続されている。増幅器８０６は、カリフォルニアのサンバレにあるフィリップス・セミコンダクタ社から入手できるＴＤＡ１３０８ヘッドフォーン・ドライバを用いることが好適である。
【００３０】
抵抗８０８は、増幅器８０６の出力端子と該増幅器８０６の反転入力端子との間に接続されている。２つの抵抗８０４及び８０８の組み合わせにより、オーディオ増幅器８０６の出力を調整するための利得ファクタを決定している。オーディオ増幅器８０６の出力端子はＡＣカップリング・キャパシタ８２０に接続され、該キャパシタ８２０はスピーカ７３０に接続されている。ＡＣカップリング・キャパシタ８２０は、増幅器８０６の出力がスピーカ７３０に供給される前にそのＤＣ電圧を除去する。なおこれは、すべてのスピーカはＡＣ入力を必要とするからである。
【００３１】
オーディオ増幅器８０６の正側（非反転）入力端子はキャパシタ８１０に接続され、該キャパシタの他方端はアースされている。増幅器８０６の非反転入力端子はまた、プルダウン抵抗８１２とプルアップ抵抗８１４とに接続されている。オーディオ増幅器８０６の非反転入力端子はさらに、ＭＯＳＦＥＴトランジスタ８１６のソース端子に接続されており、該トランジスタ８１６はフィリップス・セミコンダクタ社から入手可能な２Ｎ７００２トランジスタを用いることが好ましい。トランジスタ８１６のドレイン端子は、２つの抵抗８０２、８０４の接続点に接続されている。トランジスタ８１６のゲート端子は、プルアップ抵抗８２４及びＭＯＳＦＥＴトランジスタ８２２のドレイン端子に接続されており、該トランジスタ８２２もまた、モデル２Ｎ７００２で構成されることが好ましい。トランジスタ８２２のソース端子はアースされており、一方、ゲート端子はＡＮＤゲート７４４の出力端子に接続されている。図３に関連して先に説明したように、ＡＮＤゲート７４４は、その一方の入力としてＰＯＷＥＲＧＯＯＤ信号を受け取り、他方の信号として抵抗７４０とキャパシタ７４２のＲＣ結合の出力を受け取る。
【００３２】
右側オーディオ信号に関連した上記したものと同様な構成要素の回路が、図５のステレオ回路の左側オーディオ信号ＡＵＤＩＯ Ｌのための第２のオーディオ・チャンネルを駆動するために具備されている。この場合、第２のオーディオ信号ＡＵＤＩＯ Ｌが同様なローパス・フィルタ（ＬＰフィルタ）を通過した後に、ＡＣカップリング・キャパシタ８４０に供給される。キャパシタ８４０の出力は、抵抗８４２に供給されている。抵抗８４２の出力端子は抵抗８４４に接続され、該抵抗８４４はオーディオ増幅器８０７の反転入力端子に接続されている。２つの抵抗８４２、８４４の接続点は、ＭＯＳＦＥＴトランジスタ８１８のドレイン端子に接続されており、該トランジスタ８１８は、２Ｎ７００２トランジスタであることが好ましい。トランジスタ８１８のソース端子はトランジスタ８１６のソース端子に接続され、該トランジスタ８１８のゲート端子はトランジスタ８１６のゲート端子に接続されている。これにより、ＡＮＤゲート７４４からのＡＵＤＩＯ ＯＮ信号は、トランジスタ８１６、８１８の両方を駆動して、左右のオーディオ・チャンネルのミューティングを制御する。
【００３３】
抵抗８４６は、増幅器８０７の反転入力端子と増幅器８０７の出力との間に接続されている。増幅器８０７の出力端子は、ＡＣカップリング・キャパシタ８４８に供給される。該キャパシタ８４８の出力は、第２のスピーカ７３１に接続されている。このように、ミューテイング回路が第２のオーディオ・チャンネルを制御するように構成されている。
【００３４】
これら増幅器のＶ_CC入力は、ダイオード７０２、キャパシタ７０４、７０６に接続されている。図３に関連して先に述べたように、ダイオード７０２は一方向スイッチとして動作して、電源電圧を、エネルギ・レゾルバ、すなわちキャパシタ７０４、７０６への方向にのみ供給する。電源遮断の期間中、キャパシタ７０４、７０６は増幅器８０６、８０７に一時的に電圧を供給し、それにより、電源電圧が完全に遮断されるまで、これらの増幅器をミューテイングすることができる。
【００３５】
コンピュータ・システムＳのパワーアップ及びパワーダウンの間、ＡＮＤゲート７４４の出力がトランジスタ８２２のゲート端子を駆動する。増幅器８０６、８０７がミューテイングされるべきであることを示すためにＡＵＤＩＯ ＯＮ信号がデアサートされると、トランジスタ８２２、８１６はターンオンして、増幅器８０６の反転入力端子をＡＣグランドにシャントする。ＡＣグランドは、キャパシタ８１０及び抵抗８１２、８１４からなる分圧器によって提供される。増幅器８０６の反転入力端子はＡＣグランドにシャントする必要があるが、これは、ＤＣ的アースではスピーカ７３０にポップ音を発生してしまうからである。ＡＵＤＩＯ ＯＮ信号がアサートされると、トランジスタ８２２、８１６はオフ状態となってＡＣグランドへのシャント経路を遮断する。したがって、増幅器８０６、８０７はもはやミューテイングされておらず、スピーカ７３０、７３１に音声信号を供給することができる。
【００３６】
図５の実施例においては、個別のトランジスタを用いており、該トランジスタの各々は、ボードの別々の位置に配置され、かつテストされることを必要とする。組み立て及びテストのコストを低減するための、本発明の第３の実施例が図６に示されている。この実施例においては、トランジスタ８１６、８１８がアナログ・スイッチ８５２、８５４に置き換えられている。４つのアナログ・スイッチが１つのパッケージ内に収納できるので、システムの製造時に４つのアナログ・スイッチを同時に配置することができ、したがって、コンピュータ・システムＳの組み立て及びテストを単純化することができる。
【００３７】
図６の実施例は図５の実施例と多数の構成要素が共通であり、したがって、図５において同様な番号がつけられた構成要素の説明を、図６の構成要素の説明に適用できるものである。図６において、ＡＮＤゲート７４４の出力はインバータ８５０に供給される。該インバータ８５０の出力は、アナログ・スイッチ８５２、８５４に供給され、これらのアナログ・スイッチは、好適には、モトロラ社のスイッチＭＣ１４０６６で構成される。アナログ・スイッチ８５２、８５４はそれぞれ、増幅器８０６、８０７の入力端子及び出力端子間に接続されている。ＡＵＤＩＯ ＯＮ信号がデアサートされると、インバータ８５０は、アナログ・スイッチ８５２、８５４をオンして、オーディオ増幅器８０６、８０７の反転入力端子と出力端子とをショートする。このような動作により、オーディオ増幅器８０６、８０７の利得がゼロになり、したがって、オーディオ増幅器８０６、８０７をミューティングすることができる。
【００３８】
また、ＡＵＤＩＯ ＯＮ信号がデアサートされたときに、アナログ・スイッチ８５２、８５４はオフ状態にされる。したがって、オーディオ増幅器８０６の抵抗８０２、８０８の値によって定まる利得、及びオーディオ増幅器８０７の抵抗８４２、８４６の値によって定まる利得は、５〜６が好適である新しい利得ファクタに変更され、オーディオ信号がスピーカ７３０、７３１への出力端子に供給される。
【００３９】
図７及び図８には、オーディオ・システム４００の第４の実施例が示されており、該オーディオ・システムは、節電機能すなわち「グリーンＰＣ」を有するシステムをサポートすることができる。図７及び図８に示された回路は、コンピュータ・システムＳの「スリープ」モードまたは「ウェイクアップ」モードの期間中に発生されるノイズから、または、節電の目的のためにオーディオ・サブシステムだけを選択的にパワーオンまたはパワーオフすることからユーザを保護する機能をさらに備えている。図７において、ＰＯＷＥＲ信号が一対の遅延発生器４３７、４３９に供給される。遅延発生器４３７においては、ＰＯＷＥＲ信号がインバータ４４０に供給され、該インバータの出力端子は抵抗４４２及びダイオード４４４のカソード端子に接続されている。抵抗４４２の他方の端子及びダイオード４４４のアノード端子は、キャパシタ４４６、４４８の一方の端子に接続され、かつインバータ４５０の入力端子に接続されており、これらのキャパシタ４４６、４４８の他方の端子はアースされている。インバータ４５０の出力端子はインバータ４５２の入力端子に接続されており、インバータ４５２の出力端子に自動パワーダウン制御（ＡＰＤＣ）信号を発生する。
【００４０】
同様に、第２の遅延発生器４３９において、抵抗４５６及びダイオード４５８のアノード端子に接続された出力端子を有するインバータ４５４に、ＰＯＷＥＲ信号が供給される。抵抗４５６の他方の端子及びダイオード４５４のカソード端子は、キャパシタ４６０、４６２の一方の端子及びインバータ４６４の入力端子に接続されており、これらキャパシタ４６０、４６２の他方の端子はアースされている。インバータ４６４の出力端子インバータ４６８の入力端子に接続され、該インバータ４６８の出力端子からスピーカ・ミューティング（ＳＰＫＭＵＴＥ）信号を出力する。インバータ４５０、４６４は、入力信号が標準的なディジタル遷移状態をではなくアナログ遷移状態を有しているので、発振を防止するためにシュミット・トリガ型で構成されることが好ましい。
【００４１】
コンピュータ・システムＳが所定の時間アイドリング状態にあるとき、パワーダウン・シーケンスが実行される。アイドリング状態であるかどうか及びパワーダウン・シーケンスであるかどうかの決定の詳細については、周知であるので、ここでは詳細に説明しない。一例は、米国特許第４９８０８３６号に開示されている。このパワーダウン・シーケンスの期間中、ＰＯＷＥＲ信号は、該信号を低レベルにすることによって、否定化される。インバータ４４０、４５４は、論理的低レベル入力をその出力端子において論理的高レベルにすることによって否定化する。ダイオード４５８が順方向バイアスされるので、高レベルの信号が抵抗４５６をバイパスし、それにより、キャパシタ４６０、４６２がインバータ４５４の出力によって急速に充電される。したがって、ＳＰＫＭＵＴＥ信号は、ＰＯＷＥＲ信号が低レベルになってから極めて短時間の遅延の後に高レベルになる。これと反対に、インバータ４４０からの反転されたＰＯＷＥＲ信号は、ダイオード４４４が逆バイアスされるので、抵抗４４２を介することになり、キャパシタ４４６、４４８との組み合わせで、比較的長い遅延を得ることができる。ＡＰＤＣ信号は、該比較的長い遅延の後、すなわちＳＰＫＭＵＴＥ信号の遅延よりも十分に長い遅延の後に、出力（アサート）される。このように、コンピュータがパワーダウンしたとき、ＡＰＤＣ信号がアクティブ状態になる少し前に、ＳＰＫＭＵＴＥ信号がアクティブ状態になる。これにより、増幅器がターンオフする前にオーディオ出力をミューティングすることができ、よって、パワーダウンによって生じる生じるポップ音及びスナップ音を除去することができる。
【００４２】
コンピュータ・システムＳがパワーダウン状態からウェイクアップ状態になると、ＰＯＷＥＲ信号がアサートされる。インバータ４４０、４５４は、高レベルの入力信号を論理的低レベルの出力信号に反転する。ダイオード４４４が順方向バイアスされるので、信号が抵抗４４２をバイパスし、ＡＰＤＣ信号は比較的急速に反転される。一方、ＳＰＫＭＵＴＥ信号は、インバータ４５４の低レベル出力がダイオード４５８を逆バイアスして抵抗４５６とキャパシタ４６０、４６２が放電回路を形成するので、比較的長い遅延時間の間保持される。このように、ＳＰＫＭＵＴＥ信号が反転されるよりも所定時間前に、ＡＰＤＣ信号が反転される。したがって、ＳＰＫＭＵＴＥ信号がＰＯＷＥＲ信号が供給された後にデアサートされるので、パワーアップによって生じるポップ音及びスナップ音が除去される。
【００４３】
図８には、残りの、電源及びドライバ回路が、オーディオ電源制御ブロック４１２の出力に関連して示されている。
【００４４】
図８の上方左側に示されているように、ダイオード５６８が、オーディオ増幅器５２０、５３０、５５４に対して一方の方向に電流を供給するようにバック・バイアスされている。ダイオード５６８のアノード端子は電源に供給されており、ダイオード５６８のカソード端子は複数のデカップリング・キャパシタ４９６、４９８、５５０、及びオーディオ増幅器５２０、５３０、５５４の電源供給端子に接続されている。コンピュータ・システムＳ全体に電源を変動的に供給している間、ダイオード５６８は逆バイアスされて、デカップリング・キャパシタ４９６〜５００及びオーディオ増幅器５２０、５３０、５５４の電源供給端子を電源電圧ラインから分離する。電源が遮断されると、ダイオード５６８は、オーディオ・システム４００へ供給される電源電圧を分離し、一方、デカップリング・キャパシタ４９６〜５５０に充電されたエネルギは、オーディオ増幅器５２０、５３０、５５４に供給され、それにより、オーディオ増幅器５２０、５３０、５５４への電源はゆっくりと低下するので、オーディオ・ノイズを発生することなく遮断制御を確実に実行することができる。
【００４５】
図８の下方左側に示されているように、インバータ４６８からのＳＰＫＭＵＴＥ信号はＮＰＮトランジスタ５０４のベースに供給されており、該トランジスタのエミッタはアースされている。トランジスタ５０４のコレクタは、プルアップ抵抗５０８、デカップリング・キャパシタ５０６、及び増幅器５２０、５３０のボリューム制御入力に接続されている。トランジスタ５０４のコレクタはまた、ヘッドフォンのボリューム（音量）を調整するためのポテンショメータ５１０の一端に接続されており、該ポテンショメータ５１０の他端はアースされている。ＳＰＫＭＵＴＥ信号がアサートされると、増幅器５２０、５３０のボリューム入力端子が低レベルにクランプされ、それにより増幅器５２０、５３０をミューティングする。
【００４６】
増幅器５２０、５３０それぞれのボリューム制御入力は、コンピュータへ電源を変動的に供給する間にノイズを除去する回路にも接続されている。図８において、ＰＯＷＥＲＧＯＯＤ信号が抵抗５７０に供給される。なお、抵抗５７０の他方の端子はキャパシタ５７２の第１の端子に接続されている。キャパシタ５７２の第２の端子はアースされている。ＲＣ結合５７０、５７２は、電源６００によって生じたノイズに関連するＥＭＩが、オーディオ増幅器５２０、５３０を介して発生されるのを防止する。キャパシタ５７２の第１の端子はＰチャンネルＭＯＳＦＥＴトランジスタ５７４のゲート端子に接続されている。ＭＯＳＦＥＴ５７４のソース端子はアースされており、ドレイン端子はオーディオ増幅器５２０、５３０のそれぞれのボリューム入力端子に接続されている。さらに、デカップリング・キャパシタ５７６がオーディオ増幅器５２０、５３０のそれぞれのボリューム入力端子に接続されており、該キャパシタ５７６の他方の端子がアースされている。ＭＯＳＦＥＴ５７４は、フィリップス・セミコンダクタ社等の多数の製造業者から入手可能なＪ１７６を用いることが好ましい。ＭＯＳＦＥＴ５７４は、ＰＯＷＥＲＧＯＯＤ信号のＴＴＬレベルを、オーディオ増幅器５２０、５３０が必要とする内部バイアスから分離する。ＰＯＷＥＲＧＯＯＤ信号がデアサートされると、ＭＯＳＦＥＴ５７４が導通状態となり、オーディオ・システムをミューティングするために、オーディオ増幅器５２０、５３０のＤＣボリューム制御電圧を０．３Ｖ以下にする。
【００４７】
図８の下方右側に示されているように、左側オーディオ（ＡＵＤＩＯ Ｌ）信号が増幅器５２０の入力端子に供給されて、該増幅器が左側ヘッドフォン出力（ＬＨＰＯＵＴ）を出力し、右側オーディオ（ＡＵＤＩＯ Ｒ）信号が増幅器５３０の入力端子に供給されて、該増幅器が右側ヘッドフォン出力（ＲＨＰＯＵＴ）を出力する。増幅器５２０の出力は抵抗５２２の一方の端子に接続され、該抵抗５２２の他方の端子はデカップリング・キャパシタ５２４及びＡＣカップリング・キャパシタ５２６に接続されている。キャパシタ５２６の他方の端子はヘッドフォン・ジャック４２４の左側ヘッドフォン入力端子に接続されている。同様に、増幅器５３０の出力端子は抵抗５３２の一方の端子に接続され、該抵抗５３２の他方の端子はデカップリング・キャパシタ５３４及びＡＣカップリング・キャパシタ５３６に接続されている。ＡＣカップリング・キャパシタ５３６のは、ヘッドフォン・ジャック４２４の右側ヘッドフォン入力端子に接続されている。
【００４８】
図８の上方右側には、内部スピーカ５５６用の増幅器５５４に関連するサポート回路が示されている。インバータ４６８からのＳＰＫＭＵＴＥ信号は、ＮＰＮトランジスタ５５２のベース端子に接続されており、該トランジスタのエミッタ端子はアースされている。該トランジスタ５５２のコレクタ端子は増幅器５５４のボリューム制御入力端子に接続されており、それにより、ＳＰＫＭＵＴＥ信号がアサートされると、増幅器５５４をミューティングすることができる。増幅器５５４のボリューム制御入力端子はさらに、ポテンショメータ５１２、キャパシタ５１４、抵抗５１６の組み合わせに接続されており、該組み合わせは、増幅器５５４がミューティングされるべきではないときに、スピーカの音量を調整するためのものである。
【００４９】
増幅器５５４のボリューム制御入力はさらに、コンピュータに電源を変動的に供給する期間にノイズを除去するための回路に接続されている。図８の上方右側に示されているように、ＰＯＷＥＲＧＯＯＤ信号は抵抗５６０の一方の端子に供給され、該抵抗５６０の他方の端子はキャパシタ５６２の一方の端子に接続されている。キャパシタ５６２の他方の端子はアースされている。ＲＣ結合５６０、５６２は、電源６００から生じたノイズに関連するＥＭＩがオーディオ増幅器５５４を介して出力されるのを防止する。キャパシタ５６２の一方の端子は、ＰチャンネルＭＯＳＦＥＴトランジスタ５６４のゲート端子に接続され、該ＭＯＳＦＥＴ５６４のソース端子はアースされており、ドレイン端子はオーディオ増幅器５５４のボリューム入力端子に接続されている。さらに、デカップリング・キャパシタ５６６がオーディオ増幅器５５４のボリューム入力端子の一方の端子に接続されており、該キャパシタ５６６の他方の端子はアースされている。ＭＯＳＦＥＴ５６４は、フィリップス・セミコンダクタ社等の多数の製造業者から入手可能なＪＩ７６を用いることが好ましい。ＦＥＴ５６６は、ＰＯＷＥＲＧＯＯＤ信号のＴＴＬレベルを、オーディオ増幅器５２０、５３０が必要とする内部バイアスから分離する。コンピュータがターンオフされると、ＰＯＷＥＲＧＯＯＤ信号がデアサートされ、それにより、ＭＯＳＦＥＴ５６４が導通し、オーディオ増幅器５５４のＤＣボリューム制御電圧を０．３Ｖ以下にして、オーディオ・システムをミューティングする。
【００５０】
この実施例においては、右側オーディオ信号は抵抗５４６及びキャパシタ５４８に供給されている。該右側オーディオ信号は、キャパシタ５５０を介して増幅器５５４の入力端子に交流的に結合されている。増幅器５５４の出力はスピーカ５５６に供給され、ユーザにオーディオ情報を伝達する。この実施例においては、ノモラル・スピーカ・システムに関連して説明したが、ステレオ・スピーカ・システムにおいても適用できることは明らかであり、この場合、右側オーディオ信号を処理する増幅器５５４とともに、左側オーディオ信号を処理する第２の増幅器を用いることになる。
【００５１】
コンピュータ・システムＳが通常の節電パワーダウン状態からパワーアップされると、ＡＰＤＣ信号がアクティブ状態となっている時間よりも長い間、ＳＰＫＭＵＴＥ信号がアクティブ状態となるので、増幅器はターンオンされつつある期間中、ミューティングされる。コンピュータ・システムＳが節電動作期間中にパワーダウンされる場合に、ＡＰＤＣ信号がアクティブ状態になる前にＳＰＫＭＵＴＥ信号がアクティブ状態になって、オーディオ増幅器から電力が遮断される前にミューティングすることができることも、明らかであろう。したがって、コンピュータ・システムＳをウェイクアップするか、またはスリープ状態にする場合に生じるポップ音及びスナップ音は、ディジタル制御ピンを最小数だけ用いて実行される上記したような制御により、除去できる。
【００５２】
さらに、コンピュータ・システムＳ全体のターンオン及びターンオフの期間中に発生するポップ音、スナップ音またはクリック音もまた、除去することができる。電源遮断においては、ダイオード５６８が、電源電圧ラインをデカップリング・キャパシタ４９６〜５００及びオーディオ増幅器５２０、５３０、５５４への電圧入力端子から分離する。デカップリング・キャパシタ４９６〜５００に充電されたエネルギはオーディオ増幅器５２０、５３０、５５４に供給され、各増幅器への電源電圧がゆっくりと低下する。その結果、オーディオ増幅器５２０、５３０、５５４の遮断が指令される。さらに、ＰＯＷＥＲＧＯＯＤ信号がデアサートされて電源電圧がもはや動作電圧範囲にないことが示されると、ＦＥＴ５６４、５７４は、それぞれのＤＣボリューム制御入力端子を介してオーディオ増幅器５２０、５３０、５５４を直ちにミューティングする。したがって、オーディオ・システムは、ＡＣ電源電圧が供給された後及び遮断された後の短い期間、効果的にミューティングされる。ミューティングの制御と、供給電圧及びオーディオ増幅器の分離との組み合わせにより、コンピュータ・システムの電源変動によって生じるポップ音、クリック音またはスナップ音を除去することができる、低価格の装置を提供することができる。
【００５３】
上記した本発明の説明は例示的かつ説明的なものであり、サイズ、形状、材料、構成要素、回路要素、ワイヤ接続及び接続端子、並びに図示された回路及び構造並びに動作方法の詳細についての種々の変形が、本発明の技術思想から逸脱することなく可能であることが明らかである。
【図面の簡単な説明】
【図１】本発明によるオーディオ・システムを備えたコンピュータ・システムのブロック図である。
【図２】本発明のオーディオ・システムのブロック図である。
【図３】コンピュータに電源を変動的に供給するときに発生するノイズを除去するための、オーディオ・サブシステムの第１の実施例の該略図である。
【図４】図３の回路の動作を示しているタイミング図である。
【図５】コンピュータに電源を変動的に供給するときに発生するノイズを除去するための、オーディオ・サブシステムの第２の実施例の該略図である。
【図６】コンピュータに電源を変動的に供給するときに発生するノイズを除去するための、オーディオ・サブシステムの第３の実施例の該略図である。
【図７】コンピュータが電源セーブ・モードに入るかまたは出るときにノイズを除去するための、オーディオ・システムの第４の実施例の部分の概略図である。
【図８】電源周期的供給中、及び電源セーブ・モードへの入出中にノイズを除去するための、オーディオ・システムの第４の実施例の別の部分の概略図である。

Claims (20)

1. コンピュータ・システムにおいて、
   プロセッサと、
   前記プロセッサに接続されたディスプレイと、
   前記プロセッサに接続されたディスクと、
   前記プロセッサに接続されたキーボードと、
   前記プロセッサに接続され、オーディオ信号を発生するためのコーディック（符号／復号器）と、
   前記コンピュータ・システムに電力を供給するための電源であって、該電源からの電力の適正状態を示すステータス信号を有している電源と、
   前記ステータス信号を受け取るよう結合された遅延発生器であって、前記ステータス信号のアサートから所定の時間後にアサートされ、該ステータス信号がデアサートされると同時にデアサートされる出力を有する遅延発生器と、
   前記オーディオ信号を増幅するための増幅器であって、電源入力を有し、かつ利得ファクタを受け取るよう構成された増幅器と、
   前記遅延発生器の出力及び前記増幅器に接続されて、該増幅器に利得ファクタを供給する利得制御回路であって、前記遅延発生器の出力のアサートが生じるときに前記増幅器をミューティングするために、該増幅器の利得をゼロにし、それ以外の場合は利得ファクタでオーディオ信号を増幅するように、前記増幅器を制御するための利得制御回路と、
   前記電源と前記増幅器の電源入力端子との間に接続された電源スイッチであって、電力が前記電源からのみ前記増幅器の電源入力端子に供給されるようにする電源スイッチと、
   前記増幅器の電源入力端子に接続されたエネルギ・レゾルバと
   を備えていることを特徴とするコンピュータ・システム。
2. 請求項１記載のコンピュータ・システムにおいて、前記遅延発生器は、前記ステータス信号に結合される第１の入力端子と、抵抗とキャパシタンスとに接続された第２の入力端子とを有するＡＮＤゲートを備えていることを特徴とするコンピュータ・システム。
3. 請求項２記載のコンピュータ・システムにおいて、前記所定の時間は、前記抵抗とキャパシタンスとによって定められることを特徴とするコンピュータ・システム。
4. 請求項１記載のコンピュータ・システムにおいて、前記エネルギ・レゾルバは、１または複数のキャパシタンスで構成されていることを特徴とするコンピュータ・システム。
5. 請求項１記載のコンピュータ・システムにおいて、前記増幅器は、前記オーディオ信号を受け取るオーディオ入力端子を有し、該システムはさらに、前記オーディオ信号と前記オーディオ入力端子との間に接続されたローパス・フィルタを備えていることを特徴とするコンピュータ・システム。
6. 請求項５記載のコンピュータ・システムにおいて、前記ローパス・フィルタは、
   第１及び第２の端子を有し、該第１の端子が前記オーディオ入力端子に接続された第１の抵抗と、
   第１の端子と第２の端子を有する第２の抵抗と、第１の端子と第２の端子を有する第１のキャパシタンスとであって、これらの第１の端子が前記第１の抵抗の前記第２の端子に接続され、これら第２の端子がアースに接続されている第２の抵抗及び第１のキャパシタンスと、
   前記第１の抵抗の前記第２の端子に接続された第１の端子と、前記増幅器の前記オーディオ入力端子に接続された第２の端子とを有する第２のキャパシタンスと
   を備えていることを特徴とするコンピュータ・システム。
7. 請求項１記載のコンピュータ・システムにおいて、該システムはさらに、前記ステータス信号と前記ミューティング・スイッチの制御入力端子との間に接続された電磁的干渉フィルタを備えていることを特徴とするコンピュータ・システム。
8. 請求項７記載のコンピュータ・システムにおいて、前記干渉フィルタは、
   前記ステータス信号に結合された第１の端子と前記ミューティング・スイッチの制御入力端子に接続された第２の端子とを有する抵抗と、
   前記ミューティング・スイッチの制御入力端子に接続された第１の端子とアースに接続された第２の端子とを有するキャパシタと
   を備えていることを特徴とするコンピュータ・システム。
9. 請求項１記載のコンピュータ・システムにおいて、前記電源スイッチは、カソードとアノードとを有するダイオードを備え、該アノードは前記電源に接続され、前記カソードは前記増幅器の電源入力端子に接続されていることを特徴とするコンピュータ・システム。
10. 請求項１記載のコンピュータ・システムにおいて、前記コーディックはさらに第２のオーディオ信号を発生し、該システムはさらに、
    前記第２のオーディオ信号を増幅する第２の増幅器であって、電源入力端子を有し、かつ第２の利得ファクタを受け取るよう構成されている第２の増幅器と、
    前記遅延発生器の出力端子と前記第２の増幅器とに接続されて、該第２の増幅器に利得ファクタを供給する第２の利得制御回路であって、前記遅延発生器の出力がアサートされたときに前記第２の増幅器の利得をゼロにして該第２の増幅器をミューティングし、それ以外の場合に前記第２の増幅器が第２の利得ファクタで前記第２のオーディオ信号を増幅するように、制御する第２の利得制御回路と、
    前記電源と前記第２の増幅器の電源入力端子との間に接続された第２の電源スイッチであって、前記電源からのみ前記第２の増幅器の電源入力端子に電力を供給するようにするための第２の電源スイッチと、
    前記第２の増幅器の電源入力端子に接続された第２のエネルギ・レゾルバと
    を備えていることを特徴とするコンピュータ・システム。
11. コンピュータ・システムにおいて、
    プロセッサと、
    前記プロセッサに接続されたディスプレイと、
    前記プロセッサに接続されたディスクと、
    前記プロセッサに接続されたキーボードと、
    前記プロセッサに接続され、オーディオ信号を発生するためのコーディックと、
    前記コンピュータ・システムに電力を供給するための電源であって、該電源からの電力の適正状態を示すステータス信号を有している電源と、
    前記ステータス信号を受け取るよう結合された遅延発生器であって、前記ステータス信号のアサートから所定の時間後にアサートされ、該ステータス信号がデアサートされると同時にデアサートされる出力を有する遅延発生器と、
    前記オーディオ信号を増幅するための増幅器であって、電源入力端子を有し、かつ利得ファクタを受け取るよう構成された増幅器と、
    前記電源と前記増幅器の電圧入力端子との間に接続された電源スイッチであって、前記電源からのみ前記増幅器の電圧入力端子に電力を供給するようにするための第２の電源スイッチと、
    前記第増幅器の電圧入力端子に接続されたエネルギ・レゾルバと、
    前記遅延発生器の出力端子に接続されたミューティング・スイッチであって、前記増幅器のボリューム制御入力端子に接続された出力端子を有し、前記遅延発生器の出力のアサートが生じたときに該増幅器をミューティングするためのミューティング・スイッチと
    を備えていることを特徴とするコンピュータ・システム。
12. 請求項１１記載のコンピュータ・システムにおいて、前記遅延発生器は、前記ステータス信号に結合される第１の入力端子と、抵抗とキャパシタンスとに接続された第２の入力端子とを有するＡＮＤゲートを備えていることを特徴とするコンピュータ・システム。
13. 請求項１２記載のコンピュータ・システムにおいて、前記所定の時間は、前記抵抗とキャパシタンスとによって定められることを特徴とするコンピュータ・システム。
14. 請求項１１記載のコンピュータ・システムにおいて、前記エネルギ・レゾルバは、１または複数のキャパシタンスで構成されていることを特徴とするコンピュータ・システム。
15. 請求項１１記載のコンピュータ・システムにおいて、前記増幅器は、前記オーディオ信号を受け取るオーディオ入力端子を有し、該システムはさらに、前記オーディオ信号と前記オーディオ入力端子との間に接続されたローパス・フィルタを備えていることを特徴とするコンピュータ・システム。
16. 請求項１５記載のコンピュータ・システムにおいて、前記ローパス・フィルタは、
    第１及び第２の端子を有し、該第１の端子が前記オーディオ入力端子に接続された第１の抵抗と、
    第１の端子と第２の端子を有する第２の抵抗と、第１の端子と第２の端子を有する第１のキャパシタンスとであって、これらの第１の端子が前記第１の抵抗の前記第２の端子に接続され、これら第２の端子がアースに接続されている第２の抵抗及び第１のキャパシタンスと、
    前記第１の抵抗の前記第２の端子に接続された第１の端子と、前記増幅器の前記オーディオ入力端子に接続された第２の端子とを有する第２のキャパシタンスと
    を備えていることを特徴とするコンピュータ・システム。
17. 請求項１１記載のコンピュータ・システムにおいて、該システムはさらに、前記ステータス信号と前記ミューティング・スイッチの制御入力端子との間に接続された電磁的干渉フィルタを備えていることを特徴とするコンピュータ・システム。
18. 請求項１７記載のコンピュータ・システムにおいて、前記干渉フィルタは、
    前記ステータス信号に結合された第１の端子と前記ミューティング・スイッチの制御入力端子に接続された第２の端子とを有する抵抗と、
    前記ミューティング・スイッチの制御入力端子に接続された第１の端子とアースに接続された第２の端子とを有するキャパシタと
    を備えていることを特徴とするコンピュータ・システム。
19. 請求項１１記載のコンピュータ・システムにおいて、前記電源スイッチは、カソードとアノードとを有するダイオードを備え、該アノードは前記電源に接続され、前記カソードは前記増幅器の電源入力端子に接続されていることを特徴とするコンピュータ・システム。
20. 請求項１１記載のコンピュータ・システムにおいて、前記コーディックはさらに第２のオーディオ信号を発生し、該システムはさらに、
    前記第２のオーディオ信号を増幅する第２の増幅器であって、電源入力端子を有し、第２の利得ファクタを受け取るよう構成されている第２の増幅器と、
    前記電源と前記第２の増幅器の電源入力端子との間に接続された第２の電源スイッチであって、前記電源からのみ前記第２の増幅器の電源入力端子に電力を供給するようにするための第２の電源スイッチと、
    前記第２の増幅器の電源入力端子に接続された第２のエネルギ・レゾルバと、
    前記遅延発生回路の出力端子に接続された制御入力端子と前記第２の増幅器のボリューム制御入力端子に接続された出力端子とを有する第２のミューティング・スイッチであって、前記遅延発生回路の出力のアサートが生じたときに前記第２の増幅器をミューティングする第２のミューティング・スイッチと
    を備えていることを特徴とするコンピュータ・システム。

Images