JPH034606A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH034606A JPH034606A JP1138921A JP13892189A JPH034606A JP H034606 A JPH034606 A JP H034606A JP 1138921 A JP1138921 A JP 1138921A JP 13892189 A JP13892189 A JP 13892189A JP H034606 A JPH034606 A JP H034606A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- transistor
- differential amplifier
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000035939 shock Effects 0.000 abstract description 13
- 239000003990 capacitor Substances 0.000 abstract description 9
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 4
- 230000002265 prevention Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、入力段に差動増幅回路を用いた増幅回路に関
するもので、特に音響増幅器に使用されるものである。
するもので、特に音響増幅器に使用されるものである。
（従来の技術）
一般に音響用増幅回路では、電源オン・オフ時等のショ
ック音に対する要求は厳しく、特にスピーカを駆動する
出力の電力増幅器では、この傾向が強い。
ック音に対する要求は厳しく、特にスピーカを駆動する
出力の電力増幅器では、この傾向が強い。
従来、電源オフ時には、電源のデカップリング・コンデ
ンサあるいはリップルフィルタ用のコンデンサの時定数
を利用して、出力にミューティングをかけるタイプのも
のがよく使われている。この例を第３図に示す。ここで
コンデンサ１．抵抗２〜４はリップルフィルタ回路を構
成する。抵抗５゜６、トランジスタ７〜ＩＯは電源オフ
時ショック音防止回路を示す。ただし第３図では、入力
段の差動回路は図示省略しである。
ンサあるいはリップルフィルタ用のコンデンサの時定数
を利用して、出力にミューティングをかけるタイプのも
のがよく使われている。この例を第３図に示す。ここで
コンデンサ１．抵抗２〜４はリップルフィルタ回路を構
成する。抵抗５゜６、トランジスタ７〜ＩＯは電源オフ
時ショック音防止回路を示す。ただし第３図では、入力
段の差動回路は図示省略しである。
第３図において、抵抗２と３の比と、抵抗５と６の比は
、定常動作時にはトランジスタ７および８のベース電位
が、エミッタ電位と同じかそれ以上になるように設定し
ておく、従ってトランジスタ７．８はオフしている。電
源オフ時には、ＶＣＣラインの立ち下がりは、リップル
フィルタラインの立ち下がりより早く、トランジスタ７
および８のベース電位がエミッタ電位より低くなってト
ランジスタ７および８が動作する。トランジスタ７はト
ランジスタ９を、トランジスタ８はトランジスタｌＯを
それぞれ駆動する。トランジスタ９はリップルフィルタ
コンデンサ１を放電し、トランジスタｌＯは出力端子Ｏ
ｕｔを強制的に引き下げ、この出力端子にミューティン
グをかける。
、定常動作時にはトランジスタ７および８のベース電位
が、エミッタ電位と同じかそれ以上になるように設定し
ておく、従ってトランジスタ７．８はオフしている。電
源オフ時には、ＶＣＣラインの立ち下がりは、リップル
フィルタラインの立ち下がりより早く、トランジスタ７
および８のベース電位がエミッタ電位より低くなってト
ランジスタ７および８が動作する。トランジスタ７はト
ランジスタ９を、トランジスタ８はトランジスタｌＯを
それぞれ駆動する。トランジスタ９はリップルフィルタ
コンデンサ１を放電し、トランジスタｌＯは出力端子Ｏ
ｕｔを強制的に引き下げ、この出力端子にミューティン
グをかける。
このようにして、電源オフ時のショック音を防止してい
る。
る。
（発明が解決しようとする課題）
前述の回路では、通常の単発での電源オフに対しては有
効であるが、電源が連続してオン・オフをくり返した場
合、再度のオンでシ１ツク音を発生する場合がある。即
ち通常集積回路では、入力段回路に、差動増幅回路を用
いることが多いが、この差動増幅回路の入力側と、ＮＦ
側（ネガティブフィードバック→反転入力端側）の時定
数は異なっていることが多く、このような場合差動回路
はアンバランス状態となっている。ここで、再度、電源
オンすると、このアンバランスがそのまま出力変動して
現われ、ショック音となる。
効であるが、電源が連続してオン・オフをくり返した場
合、再度のオンでシ１ツク音を発生する場合がある。即
ち通常集積回路では、入力段回路に、差動増幅回路を用
いることが多いが、この差動増幅回路の入力側と、ＮＦ
側（ネガティブフィードバック→反転入力端側）の時定
数は異なっていることが多く、このような場合差動回路
はアンバランス状態となっている。ここで、再度、電源
オンすると、このアンバランスがそのまま出力変動して
現われ、ショック音となる。
これは、自動車のカーステレオ用等の場合、キー操作で
、セルモータを回してエンジンを始動させたりするとき
、ごく短い間、電源が切れることになるので、特に問題
となる。可能性がある。
、セルモータを回してエンジンを始動させたりするとき
、ごく短い間、電源が切れることになるので、特に問題
となる。可能性がある。
本発明は、従来回路に対し、３〜４素子の追加で、すば
やく入力段差動増幅回路の電源オフ（またはこれと等価
の状態）後のアンバランス状態をリセットし、連続して
の電源オン、オフでもショック音を発生しない増幅回路
を提供することを目的としている。
やく入力段差動増幅回路の電源オフ（またはこれと等価
の状態）後のアンバランス状態をリセットし、連続して
の電源オン、オフでもショック音を発生しない増幅回路
を提供することを目的としている。
［発明の構成］
（課題を解決するための手段と作用）
本発明は、入力段に差動増幅回路を使用する増幅回路に
おいて、前記差動増幅回路を含む増幅回路本体の動作停
止を検出する第１のトランジスタと、この第１のトラン
ジスタによって駆動され。
おいて、前記差動増幅回路を含む増幅回路本体の動作停
止を検出する第１のトランジスタと、この第１のトラン
ジスタによって駆動され。
コレクタが前記差動増幅回路の入力端に、エミッタが接
地にそれぞれ接続されたＮＰＮ型の第２のトランジスタ
と、ベースが前記差動増幅回路の入力端に、エミッタが
前記差動増幅回路の反転入力端側にそれぞれ接続された
ＰＮＰ型の第３のトランジスタと、この第３のトランジ
スタのコレクタにベースが、コレクタが前記差動増幅回
路の反転入力端側に、エミッタが接地にそれぞれ接続さ
れたＮＰＮ型め第４のトランジスタとを具備したことを
特徴とする増幅回路である。
地にそれぞれ接続されたＮＰＮ型の第２のトランジスタ
と、ベースが前記差動増幅回路の入力端に、エミッタが
前記差動増幅回路の反転入力端側にそれぞれ接続された
ＰＮＰ型の第３のトランジスタと、この第３のトランジ
スタのコレクタにベースが、コレクタが前記差動増幅回
路の反転入力端側に、エミッタが接地にそれぞれ接続さ
れたＮＰＮ型め第４のトランジスタとを具備したことを
特徴とする増幅回路である。
即ち本発明では、電源オフを検出して動作する第１のト
ランジスタと、この第１のトランジスタによって駆動さ
れ、入力段差動増幅回路の入力にコレクタを接続された
第２のトランジスタによって入力端子を急激に引き下げ
ている。そしてさらに、入力段差動増幅回路の入力側が
ベース、ＮＦ側がエミッタに接続された第３のＰＮＰ
トランジスタと、この第３のトランジスタのコレクタを
ベースに、コレクタが差動増幅回路のＮＦ側に、エミッ
タが接地に、それぞれ接続された第４のトランジスタに
よって、入力側と連動してＮＦ側も急激に引き下げ、差
動増幅回路のアンバランス状態をすばやく解消し、連続
しての電源オンオフ時にもショック音を発生しないよう
にしている。
ランジスタと、この第１のトランジスタによって駆動さ
れ、入力段差動増幅回路の入力にコレクタを接続された
第２のトランジスタによって入力端子を急激に引き下げ
ている。そしてさらに、入力段差動増幅回路の入力側が
ベース、ＮＦ側がエミッタに接続された第３のＰＮＰ
トランジスタと、この第３のトランジスタのコレクタを
ベースに、コレクタが差動増幅回路のＮＦ側に、エミッ
タが接地に、それぞれ接続された第４のトランジスタに
よって、入力側と連動してＮＦ側も急激に引き下げ、差
動増幅回路のアンバランス状態をすばやく解消し、連続
しての電源オンオフ時にもショック音を発生しないよう
にしている。
（実施例）
以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例の回路図であるが、これは第３図のものと
対応させた場合の例であるから。
図は同実施例の回路図であるが、これは第３図のものと
対応させた場合の例であるから。
対応個所には同一符号を付して説明１を省略し１．特徴
とする部分を説明する。第１図においてトランジスタ１
１〜１４は、本発明の要部である連続ショック音防止回
路を構成する。トランジスタ１５〜１８、抵抗１９．２
０は入力段差動増幅回路３０を構成する。
とする部分を説明する。第１図においてトランジスタ１
１〜１４は、本発明の要部である連続ショック音防止回
路を構成する。トランジスタ１５〜１８、抵抗１９．２
０は入力段差動増幅回路３０を構成する。
２１はＮＦカップリングコンデンサ、２２．２３は帰還
抵抗である。
抵抗である。
ここで増幅回路本体は主に差動増幅回路３０の部分であ
り、トランジスタ１１は抵抗５，６で増幅回路本体の動
作停止を検出する。ＮＰＮトランジスタ１２は、トラン
ジスタ＋１により駆動され、コレクタが差動増幅回路３
０の入力端ＩＮに接続され、エミッタが接地される。Ｐ
ＮＰトランジスタ１３は、ベースが差動増幅回路３０の
入力端ＩＮに、エミッタが同回路３０のＮＦ入力側に接
続されている。ＮＰＮトランジスタ１４は、ベースがト
ランジスタ１３のコレクタに、コレクタが差動増幅回路
３０のＮＦ入力側に、エミッタが接地に接続されている
。
り、トランジスタ１１は抵抗５，６で増幅回路本体の動
作停止を検出する。ＮＰＮトランジスタ１２は、トラン
ジスタ＋１により駆動され、コレクタが差動増幅回路３
０の入力端ＩＮに接続され、エミッタが接地される。Ｐ
ＮＰトランジスタ１３は、ベースが差動増幅回路３０の
入力端ＩＮに、エミッタが同回路３０のＮＦ入力側に接
続されている。ＮＰＮトランジスタ１４は、ベースがト
ランジスタ１３のコレクタに、コレクタが差動増幅回路
３０のＮＦ入力側に、エミッタが接地に接続されている
。
第１図の回路は、電源ＶＣＣオフ時にトランジスタ７お
よび８が、リップルフィルタコンデンサｌを放電し、出
力にミュートをかけるのは従来回路と同じであるが、ト
ランジスタ７および８と同時に動作するトランジスタ１
１がトランジスタ１２を駆動し、トランジスタ１５．１
６．１７．１８と抵抗１９．２０からなる入力段差動増
幅回路３０の入力端ＩＮを急激に引き下げる。
よび８が、リップルフィルタコンデンサｌを放電し、出
力にミュートをかけるのは従来回路と同じであるが、ト
ランジスタ７および８と同時に動作するトランジスタ１
１がトランジスタ１２を駆動し、トランジスタ１５．１
６．１７．１８と抵抗１９．２０からなる入力段差動増
幅回路３０の入力端ＩＮを急激に引き下げる。
一方ＮＦ側は、カップリングコンデンサ２１があるため
急患に電位は低下しないが、入力ＩＮ側がトランジスタ
１２で急激に電位が低下すると、ＰＮＰトランジスタ１
３がオンし、ＮＰＮトランジスタ１４を駆動する。この
トランジスタ１４によって、ＮＦカップリングコンデン
サ２１は急速放電され、入力段差動増幅回路３０は入力
ＩＮ側、ＮＦ側ともすばやく引き下げられる。
急患に電位は低下しないが、入力ＩＮ側がトランジスタ
１２で急激に電位が低下すると、ＰＮＰトランジスタ１
３がオンし、ＮＰＮトランジスタ１４を駆動する。この
トランジスタ１４によって、ＮＦカップリングコンデン
サ２１は急速放電され、入力段差動増幅回路３０は入力
ＩＮ側、ＮＦ側ともすばやく引き下げられる。
従ってこの回路では、入力段差動増幅回路３０の電源Ｖ
ＣＣオフ後のアンバランス状態がすばやく解消されるの
で、連続しての電源■。。オン時にも、最初から立ち上
がるのと同じことになりショック音を発生することはな
い。
ＣＣオフ後のアンバランス状態がすばやく解消されるの
で、連続しての電源■。。オン時にも、最初から立ち上
がるのと同じことになりショック音を発生することはな
い。
第２図はスタンバイ回路を適用した本発明の他の実施例
である。ここでスタンバイ端子４１、抵抗４２、トラン
ジスタ４３〜４５はスタンバイスイッチ回路を構成する
。トランジスタ４４のコレクタは抵抗４６を介してリッ
プルフィルタライン４７に接続される。電源ｖ０゜はス
イッチングトランジスタ４５を介してスタンバイライン
４８へ電源を供給する。スタンバイ回路は電源ｖ０゜を
入れっばなしにすると消費電力が大になるので、スタン
バイ端子４１への入力でトランジスタ４５をスイッチ制
御して、必要以外はアンプ本体を不動作にしている。第
２図の場合、第１図のトランジスタ１１に相当する素子
はトランジスタ４４と考えてよい。
である。ここでスタンバイ端子４１、抵抗４２、トラン
ジスタ４３〜４５はスタンバイスイッチ回路を構成する
。トランジスタ４４のコレクタは抵抗４６を介してリッ
プルフィルタライン４７に接続される。電源ｖ０゜はス
イッチングトランジスタ４５を介してスタンバイライン
４８へ電源を供給する。スタンバイ回路は電源ｖ０゜を
入れっばなしにすると消費電力が大になるので、スタン
バイ端子４１への入力でトランジスタ４５をスイッチ制
御して、必要以外はアンプ本体を不動作にしている。第
２図の場合、第１図のトランジスタ１１に相当する素子
はトランジスタ４４と考えてよい。
第２図において、スタンバイ端子４１の電位がＰＮ順方
向電圧ＶＦ以下に下がると、 トランジスタ４３および
４４がオフし、スタンバイ状態となる。このとき、トラ
ンジスタ４４は、定常動作時には、トランジスタ１２へ
のベース電流を切っているが、スタンバイ状態になると
、トランジスタ１２がオンし、入力段差動増幅回路３０
の入力端ＩＮを引き下げる。
向電圧ＶＦ以下に下がると、 トランジスタ４３および
４４がオフし、スタンバイ状態となる。このとき、トラ
ンジスタ４４は、定常動作時には、トランジスタ１２へ
のベース電流を切っているが、スタンバイ状態になると
、トランジスタ１２がオンし、入力段差動増幅回路３０
の入力端ＩＮを引き下げる。
この後は、前実施例と同様にトランジスタ１３およびト
ランジスタ１４によって、入力段差動増幅回路３０のア
ンバランスはすばやく解消される。従ってスタンバイ後
の連続してのスタンバイ解除でのショック音を発生する
ことはない。
ランジスタ１４によって、入力段差動増幅回路３０のア
ンバランスはすばやく解消される。従ってスタンバイ後
の連続してのスタンバイ解除でのショック音を発生する
ことはない。
なお本発明は実施例のみに限られず種々の応用が可能で
ある。例えば本発明は、使用トランジスタのＰＮＰとＮ
ＰＮ型を逆とした回路にも適用できる。
ある。例えば本発明は、使用トランジスタのＰＮＰとＮ
ＰＮ型を逆とした回路にも適用できる。
［発明の効果］
以上説明した如く本発明によれば、増幅回路本体の動作
と停止によるショック音を、簡単な構成で除去できるも
のである。
と停止によるショック音を、簡単な構成で除去できるも
のである。
第１図、第２図は本発明の各実施例の回路図、第３図は
従来の電源オフ時のショック音防止回路である。 １１、４４・・・第１のトランジスタ、１２・・・第２
のトランジスタ、１３・・・第３のトランジスタ、１４
・・・第４のトランジスタ、３０・・・差動増幅回路、
ＩＮ・・・差動入力端、ＮＦ・・・反転入力端。
従来の電源オフ時のショック音防止回路である。 １１、４４・・・第１のトランジスタ、１２・・・第２
のトランジスタ、１３・・・第３のトランジスタ、１４
・・・第４のトランジスタ、３０・・・差動増幅回路、
ＩＮ・・・差動入力端、ＮＦ・・・反転入力端。
Claims (1)
- 入力段に差動増幅回路を使用する増幅回路において、前
記差動増幅回路を含む増幅回路本体の動作停止を検出す
る第１のトランジスタと、この第１のトランジスタによ
って駆動され、コレクタが前記差動増幅回路の入力端に
、エミッタが接地にそれぞれ接続されたＮＰＮ型の第２
のトランジスタと、ベースが前記差動増幅回路の入力端
に、エミッタが前記差動増幅回路の反転入力端側にそれ
ぞれ接続されたＰＮＰ型の第３のトランジスタと、この
第３のトランジスタのコレクタにベースが、コレクタが
前記差動増幅回路の反転入力端側に、エミッタが接地に
それぞれ接続されたＮＰＮ型の第４のトランジスタとを
具備したことを特徴とする増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1138921A JP2609723B2 (ja) | 1989-05-31 | 1989-05-31 | 増幅回路 |
| KR1019900007695A KR960009445B1 (ko) | 1989-05-31 | 1990-05-28 | 증폭회로 |
| US07/530,619 US5059919A (en) | 1989-05-31 | 1990-05-30 | Amplifying apparatus with a differential amplifier stage |
| DE69005903T DE69005903T2 (de) | 1989-05-31 | 1990-05-31 | Verstärkungsgerät mit Differenzverstärkerstufe. |
| EP90110362A EP0400643B1 (en) | 1989-05-31 | 1990-05-31 | Amplifying apparatus with a differential amplifier stage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1138921A JP2609723B2 (ja) | 1989-05-31 | 1989-05-31 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH034606A true JPH034606A (ja) | 1991-01-10 |
| JP2609723B2 JP2609723B2 (ja) | 1997-05-14 |
Family
ID=15233249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1138921A Expired - Fee Related JP2609723B2 (ja) | 1989-05-31 | 1989-05-31 | 増幅回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5059919A (ja) |
| EP (1) | EP0400643B1 (ja) |
| JP (1) | JP2609723B2 (ja) |
| KR (1) | KR960009445B1 (ja) |
| DE (1) | DE69005903T2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04265580A (ja) * | 1991-02-20 | 1992-09-21 | Fujitsu Ltd | 磁気ディスク装置 |
| JPH04268021A (ja) * | 1991-02-20 | 1992-09-24 | Nippon Steel Corp | 磁気特性の優れた無方向性電磁厚板の製造法 |
| JPH04268020A (ja) * | 1991-02-20 | 1992-09-24 | Nippon Steel Corp | 磁気特性の優れた無方向性電磁厚板の製造方法 |
| JPH04268024A (ja) * | 1991-02-20 | 1992-09-24 | Nippon Steel Corp | 良電磁厚板の製造方法 |
| JPH04333519A (ja) * | 1991-05-09 | 1992-11-20 | Nippon Steel Corp | 良電磁厚板の製造法 |
| JPH04333517A (ja) * | 1991-05-09 | 1992-11-20 | Nippon Steel Corp | 磁気特性の優れた無方向性電磁厚板の製造方法 |
| JPH04333520A (ja) * | 1991-05-09 | 1992-11-20 | Nippon Steel Corp | 良電磁厚板の製造方法 |
| JPH04333518A (ja) * | 1991-05-09 | 1992-11-20 | Nippon Steel Corp | 磁気特性の優れた無方向性電磁厚板の製造法 |
| US5411605A (en) * | 1991-10-14 | 1995-05-02 | Nkk Corporation | Soft magnetic steel material having excellent DC magnetization properties and corrosion resistance and a method of manufacturing the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3112522B2 (ja) * | 1991-09-11 | 2000-11-27 | ローム株式会社 | オーディオ信号増幅回路 |
| EP0576770B1 (en) * | 1992-05-22 | 1999-12-22 | STMicroelectronics S.r.l. | Audio Amplifier turn-off control circuit |
| FR2762504B1 (fr) | 1997-04-29 | 1999-09-10 | Cird Galderma | Procede d'epilation |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5471966A (en) * | 1977-11-18 | 1979-06-08 | Toshiba Corp | Low frequency amplifier circuit |
| JPS54139363A (en) * | 1978-04-20 | 1979-10-29 | Hitachi Ltd | Noise mute circuit |
| JPH0112411Y2 (ja) * | 1980-09-22 | 1989-04-11 | ||
| JP2547781B2 (ja) * | 1987-07-13 | 1996-10-23 | 株式会社東芝 | Ｂｔｌ電力増幅回路 |
-
1989
- 1989-05-31 JP JP1138921A patent/JP2609723B2/ja not_active Expired - Fee Related
-
1990
- 1990-05-28 KR KR1019900007695A patent/KR960009445B1/ko not_active IP Right Cessation
- 1990-05-30 US US07/530,619 patent/US5059919A/en not_active Expired - Lifetime
- 1990-05-31 DE DE69005903T patent/DE69005903T2/de not_active Expired - Fee Related
- 1990-05-31 EP EP90110362A patent/EP0400643B1/en not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2503112B2 (ja) * | 1991-02-20 | 1996-06-05 | 新日本製鐵株式会社 | 良電磁厚板の製造方法 |
| JPH04268021A (ja) * | 1991-02-20 | 1992-09-24 | Nippon Steel Corp | 磁気特性の優れた無方向性電磁厚板の製造法 |
| JPH04268020A (ja) * | 1991-02-20 | 1992-09-24 | Nippon Steel Corp | 磁気特性の優れた無方向性電磁厚板の製造方法 |
| JPH04268024A (ja) * | 1991-02-20 | 1992-09-24 | Nippon Steel Corp | 良電磁厚板の製造方法 |
| JPH04265580A (ja) * | 1991-02-20 | 1992-09-21 | Fujitsu Ltd | 磁気ディスク装置 |
| JP2503111B2 (ja) * | 1991-02-20 | 1996-06-05 | 新日本製鐵株式会社 | 磁気特性の優れた無方向性電磁厚板の製造法 |
| JP2503110B2 (ja) * | 1991-02-20 | 1996-06-05 | 新日本製鐵株式会社 | 磁気特性の優れた無方向性電磁厚板の製造方法 |
| JPH04333519A (ja) * | 1991-05-09 | 1992-11-20 | Nippon Steel Corp | 良電磁厚板の製造法 |
| JPH04333517A (ja) * | 1991-05-09 | 1992-11-20 | Nippon Steel Corp | 磁気特性の優れた無方向性電磁厚板の製造方法 |
| JPH04333520A (ja) * | 1991-05-09 | 1992-11-20 | Nippon Steel Corp | 良電磁厚板の製造方法 |
| JPH04333518A (ja) * | 1991-05-09 | 1992-11-20 | Nippon Steel Corp | 磁気特性の優れた無方向性電磁厚板の製造法 |
| JP2503124B2 (ja) * | 1991-05-09 | 1996-06-05 | 新日本製鐵株式会社 | 良電磁厚板の製造法 |
| US5411605A (en) * | 1991-10-14 | 1995-05-02 | Nkk Corporation | Soft magnetic steel material having excellent DC magnetization properties and corrosion resistance and a method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900019344A (ko) | 1990-12-24 |
| US5059919A (en) | 1991-10-22 |
| DE69005903T2 (de) | 1994-06-16 |
| EP0400643A2 (en) | 1990-12-05 |
| KR960009445B1 (ko) | 1996-07-19 |
| EP0400643A3 (en) | 1991-05-22 |
| EP0400643B1 (en) | 1994-01-12 |
| JP2609723B2 (ja) | 1997-05-14 |
| DE69005903D1 (de) | 1994-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH034606A (ja) | 増幅回路 | |
| US7940940B2 (en) | Muting circuit and semiconductor integrated circuit | |
| JPH0618294B2 (ja) | 音声出力増幅器 | |
| US6954537B2 (en) | Power-off noise suppression circuit and associated methods for an audio amplifier device | |
| JPH08213849A (ja) | 音声ミュート回路 | |
| JPH0793537B2 (ja) | ミューティング方式 | |
| JPH0666592B2 (ja) | 電力増幅装置 | |
| JPH0221686B2 (ja) | ||
| JP2869255B2 (ja) | 増幅器 | |
| JP3332102B2 (ja) | ショック音防止回路 | |
| JPH08148942A (ja) | 増幅器 | |
| JPH0417562B2 (ja) | ||
| JPS6240807A (ja) | ミユ−テイング回路 | |
| JPH0691376B2 (ja) | 電力増幅回路のシヨツク音防止回路 | |
| KR880001800B1 (ko) | 뮤팅 회로를 내장한 소전력 증폭용 집적회로 | |
| JPH0513047Y2 (ja) | ||
| JPS612406A (ja) | 半導体集積回路 | |
| KR940002970B1 (ko) | 쇼크음 방지회로 | |
| KR860002760Y1 (ko) | 대출력 앰프에서의 음성 뮤팅회로 | |
| KR0116529Y1 (ko) | 오디오 내장 모니터의 오디오 뮤트 회로 | |
| KR920004062Y1 (ko) | 뮤트회로 | |
| KR900010906Y1 (ko) | 전원"온-오프"시 노이즈 제거회로 | |
| KR940000648Y1 (ko) | 팝 노이즈 제거회로 | |
| JPS6085608A (ja) | 増幅回路 | |
| KR950002459Y1 (ko) | Pop 노이즈 제거회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |