JP7271256B2

JP7271256B2 - 受電装置

Info

Publication number: JP7271256B2
Application number: JP2019063474A
Authority: JP
Inventors: 隆士太矢
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2019-03-28
Filing date: 2019-03-28
Publication date: 2023-05-11
Anticipated expiration: 2039-03-28
Also published as: US20200313462A1; JP2020167759A; CN111756098A; US11146110B2

Description

本発明は、外部の送電装置から無線で電力を受け取る受電装置に関する。

近年、スマートフォン、タブレット、電子ペンなどの種々の電子機器のバッテリに無線で（又は無接点で）給電する技術が一般化されつつある（例えば、特許文献１など）。無線給電は、例えば磁界を媒体とした電力伝送を行うことで実現することができる。

特許第6443608号公報

無線給電システムは、利便性が大幅に向上するなどの多くの利点を有する一方、給電状態が不安定になるという課題を有している。不安定な給電状態の例としては、伝送媒体となる磁界の強度が一時的に大きく上昇又は低下することが挙げられる。この場合、規格値から外れた電圧が受電側の装置に印加されることとなり、例えば正確にバッテリへの給電を行うことが困難となる場合がある。

特に、受電側の装置に一時的に大きな磁界が印加される場合、装置内で大きな電圧が生成される。この場合、バッテリのみならず受電された電圧を動作電圧として動作する他の負荷回路にも大きな電圧が印加され、当該負荷回路の動作が不安定になるのみならず、回路及び回路内の素子が破損する場合がある。

本発明は上記した点に鑑みてなされたものであり、受電電圧が急に上昇した場合でも高い応答性で負荷回路への受電電圧の供給を制限することが可能な受電装置を提供することを目的としている。

本発明による受電装置は、交流電圧の印加によって直流電圧を生成し、直流電圧を出力する第１及び第２の出力端を有する整流回路と、第１及び第２の出力端にドレイン及びソースが接続されたトランジスタと、第１及び第２の出力端間の電圧に応じてトランジスタのゲート電圧を制御するゲート駆動回路と、一端にトランジスタのドレインが接続されかつ他端にトランジスタのゲートに接続されたキャパシタと、を有することを特徴としている。

本発明による受電装置においては、受電電圧が急に上昇した直後はキャパシタの電圧上昇によってトランジスタが導通状態となることで出力電圧が制限される。その後、電流源回路によってトランジスタのゲート電圧が制御されることで、出力電圧が制限される。これによって、例えば急な受電電圧の増大に対しても高い応答性で電圧制限を行うことができる。従って、出力電圧が安定する。

実施例１に係る送電装置及び受電装置を含む電子システムのブロック図である。実施例１に係る受電装置の回路図である。実施例１に係る受電装置における電圧制限回路の回路図である。実施例１に係る受電装置に印加される磁界の強度及び当該受電装置内で生成される電圧及び電流の変化を示すタイミングチャートである。実施例１の変形例に係る受電装置の回路図である。実施例１の変形例に係る受電装置の動作フローを示す図である。

以下に本発明の実施例について詳細に説明する。

図１は、実施例１に係る電子システム１０のブロック図である。本実施例においては、電子システム１０は、無線での送電機能のみを有する電子機器２０と、電子機器２０から送電された電力を受電する受電装置４０を含む電子機器３０と、を含む。また、電子システム１０は、電子機器２０及び３０間で交流磁界を介した電力伝送を行う。

本実施例においては、電子機器２０は、送電機能のみを有し、送電装置として機能する。例えば、電子機器２０は、無線給電が可能なテーブル（充電台）である。例えば、電子機器２０は、電子機器３０のみならず、電子機器２０の近傍の空間に対して磁気的に電力を放出（出力）する。なお、電子機器２０は、送電機能を有していればよく、他の機能を有していてもよい。

本実施例においては、電子機器２０は、コイルＬ１及びキャパシタＣ１を含む共振回路２１を有する。共振回路２１は、電磁変換を行い、本実施例においては、電圧の印加によって交流磁界を生成する。共振回路２１は、電子機器２０における送電部として機能する。例えば、共振回路２１は、１３．５６ＭＨｚの共振周波数を有する。

また、電子機器２０は、共振回路２１に交流電圧を印加しかつその電圧特性を制御する送電制御部２２を有する。例えば、送電制御部２２は、電子機器２０の外部電源に接続され、当該外部電源からの電力を受けることで、交流電圧を生成する。そして、送電制御部２２は、当該生成した交流電圧を共振回路２１に供給する。

例えば、送電制御部２２は、１３．５６ＭＨｚの交流電圧を共振回路２１に供給する。従って、電子機器２０は、共振回路２１から、１３．５６ＭＨｚの交流磁界を出力する。また、本実施例においては、共振回路２１のコイルＬ１は、交流磁界を電力として出力する送電アンテナとして機能する。このように、電子機器２０は、交流磁界を出力する。

また、電子機器３０は、電子機器３０の受電回路として機能する受電装置４０と、受電装置４０によって受電された電力を消費する負荷回路５０と、を有する。本実施例においては、負荷回路５０は、電子機器３０内の他の機能素子（図示せず）の動作電源となるバッテリ５１と、バッテリ５１の充電を行う充電部５２と、を有する。例えば、電子機器３０は、スマートフォン、タブレット、スマートウォッチ、電子ペンなどである。

また、本実施例においては、受電装置４０は、コイルＬ２及びキャパシタＣ２を含む共振回路４１を有する。共振回路４１は、電磁変換を行い、本実施例においては、磁界の印加によって交流電圧を生成する。共振回路４１は、受電装置４０における受電部として機能する。例えば、共振回路４１は、１３．５６ＭＨｚの共振周波数を有する。

また、共振回路４１のコイルＬ２は、電子機器３０が電子機器２０の近傍に配置されることで、電子機器２０（送電装置）のコイルＬ１と磁気的に結合するように構成されている。すなわち、コイルＬ２は、交流磁界を電力として受け取る受電アンテナとして機能する。

受電装置４０は、共振回路４１によって生成された交流電圧を直流電圧に変換し、その電圧特性を制御する受電制御部４２を有する。受電制御部４２は、当該変換した直流電圧を負荷回路５０の動作電圧（電源電圧）として供給する。このように、受電装置４０は、交流磁界を受け取って直流電圧を出力する。例えば、受電装置４０によって出力された直流電圧によって、電子機器３０のバッテリ５１が充電される。

図２は、受電装置４０の回路図である。図２を用いて、受電装置４０の構成例について説明する。まず、共振回路４１は、コイルＬ２に並列に接続されたキャパシタＣ２と、コイルＬ２に直列に接続されたキャパシタＣ３とを有する。キャパシタＣ２及びＣ３は、共振回路４１と共振回路２１との周波数マッチングを行うマッチングキャパシタとして機能する。

また、共振回路４１は、交流電圧を出力する一対の電圧出力端（以下、第１及び第２の交流電圧出力端と称する場合がある）Ｎ１１及びＮ１２を有する。本実施例においては、第１の交流電圧出力端Ｎ１１は、キャパシタＣ３におけるコイルＬ２との接続端とは反対側の端部である。また、第２の交流電圧出力端Ｎ１２は、キャパシタＣ２及びコイルＬ２におけるキャパシタＣ３との接続端とは反対側の端部である。なお、第１及び第２の交流電圧出力端Ｎ１１及びＮ１２の各々は、受電装置４０における受電端子として機能する。

次に、受電制御部４２の構成例について説明する。受電制御部４２は、共振回路４１における交流電圧出力端Ｎ１１及びＮ１２に接続され、交流電圧を直流電圧に変換する整流回路４３を有する。整流回路４３は、共振回路４１の交流電圧出力端Ｎ１１及びＮ１２から出力された交流電圧を直流電圧に変換する。

また、整流回路４３は、直流電圧を出力する一対の電圧出力端（以下、第１及び第２の直流電圧出力端と称する場合がある）Ｎ２１及びＮ２２を有する。整流回路４３の第１及び第２の直流電圧出力端Ｎ２１及びＮ２２は、負荷回路５０に接続されている。なお、第１及び第２の直流電圧出力端Ｎ２１及びＮ２２は、受電装置４０における電力出力端子として機能する。

本実施例においては、整流回路４３は、第１の交流電圧出力端Ｎ１１にアノード端子が接続されたダイオードＤ１と、ダイオードＤ１のアノード端子にカソード端子が接続されたダイオードＤ２と、第２の交流電圧出力端Ｎ１２にアノード端子が接続されたダイオードＤ３と、ダイオードＤ３のアノード端子にカソード端子が接続されたダイオードＤ４と、を有する。ダイオードＤ１のカソード端子はダイオードＤ３のカソード端子に接続され、ダイオードＤ２のアノード端子はダイオードＤ４のアノード端子に接続されている。

また、整流回路４３は、ダイオードＤ１のカソード端子に一端が接続され、ダイオードＤ４のアノード端子に他端が接続されたキャパシタＣ４を有する。キャパシタＣ４は、整流回路４３内において、直流電圧を平滑化するように構成されている。本実施例においては、整流回路４３における第１の直流電圧出力端Ｎ２１はキャパシタＣ４の当該一端であり、第２の直流電圧出力端Ｎ２２はキャパシタＣ４の当該他端である。

また、受電制御部４２は、整流回路４３の第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧、すなわち受電装置４０から出力される電圧（以下、出力電圧と称する）を制限する電圧制限回路４４を有する。

本実施例においては、電圧制限回路４４は、第１及び第２の直流電圧出力端Ｎ２１及びＮ２２にそれぞれドレイン及びソースが接続されたトランジスタＱ１と、一端にトランジスタＱ１のドレインが接続されかつ他端にトランジスタＱ１のゲートが接続されたキャパシタＣ５と、を有する。本実施例においては、トランジスタＱ１は、ＮチャネルＭＯＳＦＥＴである。

また、電圧制限回路４４は、第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧に応じてトランジスタＱ１のゲート電圧を制御するゲート駆動回路４４Ｓを有する。ゲート駆動回路４４Ｓは、ゲート電圧を制御することによって、トランジスタＱ１のドレイン及びソース間の導通及び非導通を切替える。

本実施例においては、ゲート駆動回路４４Ｓは、電圧制限を行うための基準となる基準電圧（制限電圧）を生成する基準電圧生成回路４４Ａと、基準電圧と第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧とを比較する電圧比較回路４４Ｂと、を有する。

また、ゲート駆動回路４４Ｓは、電圧比較回路４４Ｂによる電圧比較結果に基づいてキャパシタＣ５の他端に対して電荷を注入及び放出することでゲート電圧を制御する電流源回路４４Ｃを有する。

例えば、電圧比較回路４４Ｂは、基準電圧と第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧との差分を示す差分信号を電流源回路４４Ｃに供給する。電流源回路４４Ｃは、当該差分信号に基づいて、キャパシタＣ５への電荷注入及びキャパシタＣ５からの電荷放出を切替える。

例えば、電流源回路４４Ｃは、第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧が基準電圧よりも高い場合にはキャパシタＣ５の他端に電荷を注入してトランジスタＱ１のドレイン及びソース間を導通状態とする。また、電流源回路４４Ｃは、第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧が基準電圧よりも低い場合にはキャパシタＣ４の他端から電荷を放出（抽出）してトランジスタＱ１のドレイン及びソース間を非導通状態とする。

図３は、電圧制限回路４４の回路図である。図３を用いて、電圧制限回路４４の構成例について説明する。まず、本実施例においては、電圧比較回路４４Ｂは、複数のトランジスタ及び抵抗からなる差動増幅回路である。また、電流源回路４４Ｃは、複数のトランジスタからなるカレントミラー回路である。

より具体的には、本実施例においては、電流源回路４４Ｃは、第１の直流電圧出力端Ｎ２１にソースがそれぞれ接続されたトランジスタＱ２１、Ｑ２２及びＱ２３と、トランジスタＱ２１、Ｑ２２及びＱ２３のドレインにそれぞれソースが接続されたトランジスタＱ２４、Ｑ２５及びＱ２６と、を有する。

また、トランジスタＱ２１、Ｑ２２及びＱ２３の各々のゲートは互いに接続されている。また、トランジスタＱ２４、Ｑ２５及びＱ２６の各々のゲートは互いに接続されている。本実施例においては、トランジスタＱ２１～Ｑ２６の各々は、ＰチャネルＭＯＳＦＥＴである。

また、電流源回路４４Ｃは、第２の直流電圧出力端Ｎ２２にソースがそれぞれ接続されたトランジスタＱ２７、Ｑ２８及びＱ２９を有する。本実施例においては、トランジスタＱ２７～Ｑ２９の各々は、ＮチャネルＭＯＳＦＥＴである。

トランジスタＱ２７のドレインはトランジスタＱ２４のドレインに接続されている。トランジスタＱ２８及びＱ２９のドレインはそれぞれトランジスタＱ２５及びＱ２６のドレインに接続されている。また、トランジスタＱ２７及びＱ２８のゲートは互いに接続されている。トランジスタＱ２８のゲート及びドレインは互いに接続されている。

また、トランジスタＱ２１及びＱ２２の各々のドレインは電圧比較回路４４Ｂに接続されている。また、トランジスタＱ２９のゲートは電圧比較回路４４Ｂに接続されている。また、トランジスタＱ２４のドレインはキャパシタＣ５の他端及びトランジスタＱ１のゲートに接続されている。

電圧比較回路４４Ｂは、電流源回路４４ＣにおけるトランジスタＱ２１のドレインにドレインが接続されたトランジスタＱ３１と、電流源回路４４ＣにおけるトランジスタＱ２２のドレインにドレインが接続されたトランジスタＱ３２と、を有する。また、電圧比較回路４４Ｂは、トランジスタＱ３１及びＱ３２の各々のソースにドレインが接続され、第２の直流電圧出力端Ｎ２２にソースが接続されたトランジスタＱ３３を有する。本実施例においては、トランジスタＱ３１～Ｑ３３の各々はＮチャネルＭＯＳＦＥＴである。

また、電圧比較回路４４Ｂは、第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間に直列に接続された抵抗Ｒ１及びＲ２を有する。抵抗Ｒ１の一端は第１の直流電圧出力端Ｎ２１に接続され、抵抗Ｒ１の他端は抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は第２の直流電圧出力端Ｎ２２に接続されている。トランジスタＱ３２のゲートは抵抗Ｒ１の他端に接続されている。

また、トランジスタＱ３１のゲートは基準電圧生成回路４４Ａに接続されている。トランジスタＱ３３のゲートは、電流源回路４４Ｃにおけるトランジスタ２９のゲートに接続されている。

また、本実施例においては、電圧制限回路４４は、電圧比較回路４４Ｂ及び電流源回路４４Ｃの動作源となるバイアス回路４４Ｄを有する。バイアス回路４４Ｄは、第１の直流電圧出力端Ｎ２１に接続されたバイアス電流源Ｂ１と、バイアス電流源Ｂ１にドレインが接続されたトランジスタＱ４と、を有する。

トランジスタＱ４のソースは第２の直流電圧出力端Ｎ２２に接続されている。また、トランジスタＱ４のゲートは、トランジスタＱ４のドレインに接続されている。また、トランジスタＱ４のゲートは、電圧比較回路４４ＢにおけるトランジスタＱ３３のゲート、及び電流源回路４４ＣにおけるトランジスタＱ２９のゲートに接続されている。本実施例においては、トランジスタＱ４は、ＮチャネルＭＯＳＦＥＴである。

例えば、本実施例においては、電圧制限回路４４は、キャパシタＣ５及びトランジスタＱ１を除いて集積回路として構成されている。そして、キャパシタＣ５及びトランジスタＱ１は、外付け部品として構成されている。

図４は、受電装置４０に入力される磁界及び受電回路４０内で生成される電圧及び電流の波形を模式的に示す図である。図４を用いて、受電回路４０の動作例について説明する。なお、図４は、正常に受電動作を行っている途中のタイミングｔ１において基準電圧に対応する強度よりも大きな強度の磁界が受電装置４０に入力された際の受電装置４０の動作例（応答特性）を示す。

まず、タイミングｔ１より前の期間、すなわち第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧が基準電圧以下の場合の電圧制限回路４４の動作について説明する。この場合、電流源回路４４Ｃは、キャパシタＣ５の他端に対する電荷の放出を行ってトランジスタＱ１のソース及びドレイン間を非導通（高抵抗）状態とする。

この状態で動作している途中のタイミングｔ１において、共振回路４１、すなわちコイルＬ２に印加される磁界が急増した場合を考える。この場合、整流回路４３によって生成される直流電圧の電圧値が突発的に増大する。従って、第１及び第２の直流電圧出力端Ｎ２１及びＮ２２を介して電圧制限回路４４に入力される電圧が増大する。

ここで、本実施例においては、キャパシタＣ５の静電容量は、整流回路４３のキャパシタＣ４の静電容量、及びトランジスタＱ１のゲート容量など、周辺回路の寄生容量よりも十分に大きくなるように設定されている。例えば、キャパシタＣ５は、約１μＦの静電容量を有する。また、例えば、トランジスタＱ１は大電流駆動に対応する（例えば数百ｐＦのゲート容量を有する）ように構成されている。

従って、タイミングｔ１において、キャパシタＣ５の両端の電圧が瞬時に上昇する。これによって、トランジスタＱ１のゲート電圧（ゲート－ドレイン間電圧）が上昇することで、トランジスタＱ１のソース及びドレイン間が導通（低抵抗）状態となり、ドレイン電流が瞬時に増大する。

また、この後、ゲート駆動回路４４Ｓが動作することによって、トランジスタＱ１のゲート電圧が上昇する。これによって、第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧が基準電圧よりも小さくなるまで、トランジスタＱ１のソース及びドレイン間に電流が流れることとなる。

このように、受電装置４０の出力電圧である第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧は、タイミングｔ１の直後においてもほとんど変化しない。従って、タイミングｔ１において過大な磁界が入力された場合でも、その前後で受電装置４０から出力される電圧が安定する。従って、負荷回路５０に過大な電圧が印加されることが抑制され、負荷回路５０の動作が安定する。

また、本実施例においては、キャパシタＣ５の他端には、トランジスタＱ１のゲート及び電流源回路４４Ｃのみが接続されている。従って、トランジスタＱ１のゲートにはほとんど電流が流れない。従って、キャパシタＣ５への電荷の注入及び放出のために電流源回路４４Ｃが必要とする電流は小さい。

従って、例えば１μＦの静電容量のキャパシタＣ５に対して１Ｖの電圧調整を行うための電荷注入又は電荷放出にかかる時間は、約１秒程度である。この時間は、電子機器の無線給電には十分許容可能な時間である。また、例えばバイアス回路４４Ｄが電圧比較回路４４Ｂ及び電流源回路４４Ｃに供給するのに必要な電流は数μＡ程度である。従って、小さな消費電力で安定した電圧制限を行うことができる。

また、抵抗Ｒ１及びＲ２の抵抗値を調節することで、基準電圧を調節することなく、制限する出力電圧を調節することができる。従って、例えば高精度で電圧制限を行うことができるなど、電圧制限の自由度が向上する。

なお、上記した電子システム１０の構成、及び受電装置４０の構成は一例に過ぎない。例えば、例えば、図３に示した電圧比較回路４４Ｂ及び電流源回路４４Ｃの構成は一例に過ぎない。また、例えば、図３に示した抵抗Ｒ１及びＲ２の接続構成は一例に過ぎない。

また、例えば、本実施例においては、電子システム１０が１３．５６ＭＨｚの交流磁界を介した電力伝送を行う場合について説明した。しかし、電力伝送を行う際の磁界の特性は種々調節可能である。例えば、電子システム１０は、６．７８ＭＨｚ、１００ｋＨｚなど、他の周波数の交流磁界を介して電力伝送を行うように構成されていてもよい。

また、本実施例においては、共振回路４１が交流磁界の印加によって交流電圧を生成する場合について説明した。しかし、共振回路４１は、種々の特性の磁界を印加することで交流電圧を生成するように構成されていればよい。

また、本実施例においては、電子システム１０が無線による電力伝送を行う場合について説明した。しかし、例えば受電装置４０は、有線で磁界が印加されるように構成されていてもよい。すなわち、受電装置４０は、外部から磁界を印加可能な種々の装置から受電動作を行うことができる。例えば、受電装置４０は、コイルＬ２及びキャパシタＣ２を有し、コイルＬ２への交流磁界の印加によって交流電圧を生成して整流回路４３に供給する共振回路４１を有していればよい。

このように、本実施例においては、受電装置４０は、交流電圧の印加によって直流電圧を生成し、直流電圧を出力する第１及び第２の出力端Ｎ２１及びＮ２２を有する整流回路４３と、第１及び第２の出力端Ｎ２１及びＮ２２間にドレイン及びソースがそれぞれ接続されたトランジスタＱ１と、第１及び第２の出力端Ｎ２１及びＮ２２間の電圧に基づいてトランジスタＱ１のゲートに印加する電圧を制御するゲート駆動回路４４Ｓと、一端にトランジスタＱ１のドレインが接続されかつ他端にトランジスタＱ１のゲートが接続されたキャパシタＣ５と、を有する。従って、受電電圧が急に上昇した場合でも高い応答性で負荷回路５０への受電電圧の供給を制限することが可能な受電装置４０を提供することができる。

図５は、実施例２に係る受電装置４０Ａの回路図である。受電装置４０Ａは、第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧を制限する電圧（以下、制限電圧と称する）を調節する制限電圧調節回路４５を有する点を除いては、受電装置４０と同様の構成を有する。

本実施例においては、制限電圧調節回路４５は、第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間において互いに直列に接続され、第１の直流電圧出力端Ｎ２１と電圧比較回路４４Ｂとの間の接続状態を切替可能な抵抗Ｒ３１、Ｒ３２、Ｒ３３、Ｒ３４及びＲ３５からなるラダー抵抗を有する。

また、制限電圧調節回路４５は、第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧を測定する出力電圧測定回路４５Ａと、第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧の測定結果に基づいて制限電圧を設定する制限電圧設定回路４５Ｂと、を有する。また、制限電圧調節回路４５は、抵抗Ｒ３１～Ｒ３５と電圧比較回路４４Ｂの入力端との間の接続状態を切替える切替回路４５Ｃを有する。

本実施例においては、電圧比較回路４４Ｂは、基準電圧と、制限電圧調節回路４５によって調節された電圧とを比較する。例えば、本実施例においては、トランジスタＱ３２のゲートは、切替回路４５Ｃを介して抵抗Ｒ３１～Ｒ３５のいずれかに接続されている。

そして、電流源回路４４Ｃは、この２つの電圧の差に基づいて、キャパシタＣ５の他端への電荷の注入及び放出を行う。例えば、制限電圧設定回路４５Ｂによって切替回路４５Ｃが抵抗Ｒ３１の他端と電圧比較回路４４Ｂとが接続されるような切替動作を行う場合、第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧は、抵抗Ｒ３１のみを介した第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧に制限される。また、これらの制限電圧の設定は、出力電圧測定回路４５Ｃによる第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧の実測値に基づいて行われる。

図６は、受電回路４０Ａの動作フローを示す図である。図６を用いて、受電回路４０Ａにおける動作例について説明する。本実施例においては、まず、制限電圧設定回路４５Ｂは、整流回路４３の第１及び第２の直流電圧出力端Ｎ２１及びＮ２２から直流電圧の出力が開始されてから所定の期間（第１の期間又は受電開始初期）においては、第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧を、所定の初期値に設定する（ステップＳ０１）。

例えば、初期値となる制限電圧としては、目標値よりも小さな値が挙げられる（例えば、目標値が５Ｖの場合、初期値を４Ｖに設定する）。なお、この制限電圧の初期値は、電子機器２０（送電装置）によって設定された設計上の初期送電電圧の特性に基づいて算出された値であればよい。

次に、電圧制限回路４４は、電子機器２０が電力を送電する状態にあるか（初期状態から送電状態に移行したか）否かを判定する（ステップＳ０２）。例えば、電圧制限回路４４は、電子機器２０から電子機器２０の動作状態に関する情報を取得するか、送電状態に至るまでの予め定められた期間が経過したかを判定するかなどによって、電子機器２０が送電状態にあるか否かを判定する。なお、例えば、送電状態においては、電子機器２０は、初期状態よりも高い電圧に対応する磁界を出力する。

次に、出力電圧測定回路４５Ａは、第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧を測定する（ステップＳ０３）。ここでは、第１及び第２の直流電圧出力端Ｎ２１及びＮ２２間の電圧が実測される。

続いて、制限電圧設定回路４５Ｂは、測定された出力電圧が目標となる電圧以上であるか否かを判定する（ステップＳ０３）。すなわち、制限電圧設定回路４５Ｂは、負荷回路５０に供給する状態に適した電圧が受電されているか否かを判定する。

出力電圧が目標値未満でないと判定された場合、制限電圧設定回路４５Ｂは、切替回路４５Ｃを制御することで、制限電圧を目標値になるように調節する（例えば５Ｖに設定する）（ステップＳ０４）。これによって、例えば、実際に電子機器２０から送電が行われる際の送電電圧に合致するような出力電圧が出力されるように、出力電圧を制限することができる。

続いて、出力電圧が目標値以上であると判定した場合、電圧制限回路４４は、整流回路４３と負荷回路５０とを接続し、負荷回路５０に送電を開始する（ステップＳ０６）。このように、受電回路４０Ａにおいては、制限電圧調節回路４５は、出力電圧を実測し、電圧制限回路４４によって制限する出力電圧を調節しつつ受電動作を行う。従って、例えば、回路内の素子の製造誤差や環境温度の変化に対しても安定した受電（電力供給）を行うことができるなど、受電電圧を高精度に制限することができる。

また、制限電圧調節回路４５の制限電圧設定回路４５Ｂは、整流回路４３が第１及び第２の直流電圧出力端Ｎ２１及びＮ２２から直流電圧の出力を開始した後の第１の期間においては、制限電圧を第１の値（例えば初期値）に設定し、その後の第２の期間においては、制限電圧を第１の値よりも高い第２の値（例えば目標値）に設定する。これによって、例えば、電子機器２０及び３０間で電力伝送を行う準備が整う前の動作初期段階においても、正確かつ安全に電圧制限を行うことができる。

なお、上記した種々の構成及び動作は一例に過ぎない。例えば、制限電圧調節回路４５の構成は一例に過ぎない。また、例えば、抵抗Ｒ３１～Ｒ３５の接続構成は一例に過ぎない。

４０受電装置
４１共振回路
４３整流回路
４４電圧制限回路

Claims

交流電圧の印加によって直流電圧を生成し、前記直流電圧を出力する第１及び第２の出力端を有する整流回路と、
前記第１及び第２の出力端にドレイン及びソースが接続されたトランジスタと、
前記第１及び第２の出力端間の電圧に応じて前記トランジスタのゲートに印加されるゲート電圧を制御するゲート駆動回路と、
一端に前記トランジスタの前記ドレインが接続されかつ他端に前記トランジスタの前記ゲートに接続され、前記第１及び第２の出力端間の電圧の上昇変化に応じて前記トランジスタの前記ゲートに電圧を印加するキャパシタと、を有することを特徴とする受電装置。
前記キャパシタの静電容量は、前記トランジスタのゲート容量よりも大きいことを特徴とする請求項１に記載の受電装置。
コイル及びキャパシタを有し、前記コイルへの交流磁界の印加によって前記交流電圧を生成して前記整流回路に供給する共振回路を有することを特徴とする請求項１又は２に記載の受電装置。
前記共振回路は、１３．５６Ｍｈｚの共振周波数を有することを特徴とする請求項３に記載の受電装置。
前記ゲート駆動回路は、基準電圧を生成する基準電圧生成回路と、前記基準電圧と前記第１及び第２の出力端間の電圧とを比較する電圧比較回路と、前記第１及び第２の出力端間の電圧が前記基準電圧よりも高い場合は前記キャパシタの前記他端に電荷を注入し、前記第１及び第２の出力端間の電圧が前記基準電圧よりも低い場合は前記キャパシタの前記他端から電荷を放出する電流源回路と、を有することを特徴とする請求項１乃至４のいずれか１つに記載の受電装置。
前記第１及び第２の出力端間の電圧を制限する制限電圧を調節する制限電圧調節回路を有することを特徴とする請求項１乃至５のいずれか１つに記載の受電装置。
前記制限電圧調節回路は、前記第１及び第２の出力端間の電圧を測定する出力電圧測定回路と、前記出力電圧測定回路によって測定された第１及び第２の出力端間の電圧に基づいて前記制限電圧を設定する制限電圧設定回路と、を有することを特徴とする請求項６に記載の受電装置。
前記制限電圧設定回路は、前記整流回路が前記直流電圧の出力を開始した後の第１の期間においては前記制限電圧を第１の値に設定し、前記第１の期間の後の第２の期間においては前記制限電圧を前記第１の値よりも高い第２の値に設定することを特徴とする請求項７に記載の受電装置。