JP2015164291A - 信号送信回路、スイッチングシステム、及びマトリックスコンバータ - Google Patents

信号送信回路、スイッチングシステム、及びマトリックスコンバータ Download PDF

Info

Publication number
JP2015164291A
JP2015164291A JP2015009647A JP2015009647A JP2015164291A JP 2015164291 A JP2015164291 A JP 2015164291A JP 2015009647 A JP2015009647 A JP 2015009647A JP 2015009647 A JP2015009647 A JP 2015009647A JP 2015164291 A JP2015164291 A JP 2015164291A
Authority
JP
Japan
Prior art keywords
signal
input
terminal
insulating element
modulated signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015009647A
Other languages
English (en)
Other versions
JP6519912B2 (ja
Inventor
永井 秀一
Shuichi Nagai
秀一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2015009647A priority Critical patent/JP6519912B2/ja
Publication of JP2015164291A publication Critical patent/JP2015164291A/ja
Application granted granted Critical
Publication of JP6519912B2 publication Critical patent/JP6519912B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
    • H02M5/04Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
    • H02M5/22Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M5/275Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/297Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal for conversion of frequency
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Ac-Ac Conversion (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

【課題】信号出力に使用する消費電力を低減する信号送信回路を提供する。
【解決手段】信号送信回路は、入力信号が入力される入力端子と、高周波を出力する高周波発振回路と、入力信号に応じて高周波を変調して、第一、第二および第三の被変調信号を含む複数の被変調信号を生成するスイッチング混合回路と、第一の被変調信号が出力される第一の出力端子と、第二の被変調信号が出力される第二の出力端子と、第三の被変調信号が出力される第三の出力端子とを備え、第一の被変調信号が第一の出力端子から出力される間、第二および第三の被変調信号は出力されず、第二の被変調信号が第二の出力端子から出力される間、第一および第三の被変調信号が出力されず、第三の被変調信号が第三の出力端子から出力される間、第一および第二の被変調信号が出力されない。
【選択図】図1

Description

本開示は、例えば、信号送信回路、スイッチングシステム、及びマトリックスコンバータに関する。
ゲート駆動回路は、半導体スイッチのゲート端子にゲート電圧を印加し、半導体スイッチのオンオフを制御する。ゲート駆動回路は、高耐圧の半導体スイッチのゲート端子にゲート電圧を印加する。
特許文献1は、GaN半導体を用いた双方向スイッチを開示している。双方向スイッチは、オン時に2端子間のどちらの方向にも電流を流すことができ、オフ時に双方向の電流を遮断できる。
1次側と2次側の間で直流成分を絶縁する素子は、信号絶縁素子、あるいは非接触信号伝送器と呼ばれる。信号絶縁素子は、高耐圧の半導体スイッチを駆動するためには不可欠な素子である。
特許文献2は、ゲート信号と電力を絶縁伝送できるオープンリング型の電磁共鳴結合器を開示している。
特許第5552230号公報 特開2008−067012号公報
従来技術において、信号出力に使用する消費電力を小さくすることが望まれていた。
本開示の一態様に係る信号送信回路は、少なくとも1つの入力信号が入力される少なくとも1つの入力端子と、高周波を出力する高周波発振回路と、前記少なくとも1つの入力信号に応じて前記高周波を変調して、第一の被変調信号、第二の被変調信号および第三の被変調信号を含む複数の被変調信号を生成するスイッチング混合回路と、前記第一の被変調信号が出力される第一の出力端子と、前記第二の被変調信号が出力される第二の出力端子と、前記第三の被変調信号が出力される第三の出力端子とを備え、前記第一の被変調信号が前記第一の出力端子から出力される間、前記第二の被変調信号および前記第三の被変調信号は出力されず、前記第二の被変調信号が前記第二の出力端子から出力される間、前記第一の被変調信号および前記第三の被変調信号が出力されず、前記第三の被変調信号が前記第三の出力端子から出力される間、前記第一の被変調信号および前記第二の被変調信号が出力されない。
本開示によれば、例えば、信号出力に使用する消費電力を、小さくすることができる。
スイッチングシステムの構成例を示すブロック図である。 スイッチング混合回路の入出力信号の時間波形の一例を示す図である。 第一の受信回路の入出力信号の時間波形の一例を示す図である。 スイッチング混合回路の具体例を示す回路図である。 信号送信回路の実施例に係る被変調信号の時間波形を示す図である。 3相ACマトリックスコンバータシステムの構成例を示すブロック構成図である。 3相ACマトリックスコンバータシステムの具体例を示す上面図である。 図7におけるA−A’線上の断面図である。 従来の3相マトリックスコンバータを示すブロック図である。
(実施の形態の概要)
本開示の一態様に係る信号送信回路は、少なくとも1つの入力信号が入力される少なくとも1つの入力端子と、高周波を出力する高周波発振回路と、前記少なくとも1つの入力信号に応じて前記高周波を変調して、第一の被変調信号、第二の被変調信号および第三の被変調信号を含む複数の被変調信号を生成するスイッチング混合回路と、前記第一の被変調信号が出力される第一の出力端子と、前記第二の被変調信号が出力される第二の出力端子と、前記第三の被変調信号が出力される第三の出力端子とを備え、前記第一の被変調信号が前記第一の出力端子から出力される間、前記第二の被変調信号および前記第三の被変調信号は出力されず、前記第二の被変調信号が前記第二の出力端子から出力される間、前記第一の被変調信号および前記第三の被変調信号が出力されず、前記第三の被変調信号が前記第三の出力端子から出力される間、前記第一の被変調信号および前記第二の被変調信号が出力されない。
以上の構成によれば、信号送信回路は、3つ以上の被変調信号を出力できる。これにより、例えば、1つの電源の電力を複数の被変調信号に振り分けて使用することができる。この場合、消費電力は低減される。第一の被変調信号、第二の被変調信号および第三の被変調信号のうち1つが出力されるとき、他の2つは出力されないため、出力される信号の強度が維持される。
本開示の一態様に係る信号送信回路において、例えば、前記高周波は、高周波正弦波であってもよい。
これにより、例えば、特定の周波数の高周波を伝送する絶縁素子と組み合わされた場合であっても、高周波正弦波が入力信号を搬送しうる。
本開示の一態様に係る信号送信回路は、例えば、前記第一の出力端子に接続され、前記第一の被変調信号を絶縁伝送する第一の絶縁素子と、前記第二の出力端子に接続され、前記第二の被変調信号を絶縁伝送する第二の絶縁素子と、前記第三の出力端子に接続され、前記第三の被変調信号を絶縁伝送する第三の絶縁素子と、をさらに備えてもよい。
本開示の一態様に係る信号送信回路において、例えば、前記第一の絶縁素子は、第一の電磁界共鳴結合器であり、前記第二の絶縁素子は、第二の電磁界共鳴結合器であり、前記第三の絶縁素子は、第三の電磁界共鳴結合器であってもよい。
電磁界共鳴結合器は、高絶縁耐圧、高速動作、及び/又は、高効率で駆動される。
本開示の一態様に係る信号送信回路において、例えば、前記少なくとも1つの入力信号は、第一の入力信号、第二の入力信号、第三の入力信号を含み、前記少なくとも1つの入力端子は、前記第一の入力信号が入力される第一の入力端子と、前記第二の入力信号が入力される第二の入力端子と、前記第三の入力信号が入力される第三の入力端子とを含み、前記スイッチング混合回路は、前記第一の入力信号に応じて前記高周波を変調して、前記第一の被変調信号を生成し、前記第二の入力信号に応じて前記高周波を変調して、前記第二の被変調信号を生成し、前記第三の入力信号に応じて前記高周波を変調して、前記第三の被変調信号を生成してもよい。
本開示の一態様に係る信号送信回路において、例えば、前記第一の入力信号が前記第一の入力端子から入力される間、前記第二の入力端子および前記第三の入力端子に信号が入力されず、前記第二の入力信号が前記第二の入力端子から入力される間、前記第一の入力端子および前記第三の入力端子に信号が入力されず、前記第三の入力信号が前記第三の入力端子から入力される間、前記第一の入力端子および前記第二の入力端子に信号が入力されなくてもよい。
例えば、互いに排他的な3つの入力信号が信号送信回路に入力される場合、それに応じて互いに排他的な被変調信号が出力される。
本開示の一態様に係る信号送信回路において、例えば、前記スイッチング混合回路は、前記高周波発振回路から前記高周波が入力される高周波入力端子と、電源電位を与える電源端子と、グランド電位を与えるグランド端子と、前記高周波入力端子に接続される第一のゲート端子と、前記グランド端子に接続される第一のソース端子と、第一のドレイン端子とを具備する第一のトランジスタと、前記第一の入力端子に接続される第二のゲート端子と、前記第一のトランジスタの前記第一のドレイン端子に接続される第二のソース端子と、前記第一の出力端子及び前記電源端子に接続される第二のドレイン端子とを具備する第二のトランジスタと、前記第二の入力端子に接続される第三のゲート端子と、前記第一のトランジスタの前記第一のドレイン端子に接続される第三のソース端子と、前記第二の出力端子及び前記電源端子に接続される第三のドレイン端子とを具備する第三のトランジスタと、前記第三の入力端子に接続される第四のゲート端子と、前記第一のトランジスタの前記第一のドレイン端子に接続される第四のソース端子と、前記第三の出力端子及び前記電源端子に接続される第四のドレイン端子とを具備する第四のトランジスタと、を含んでもよい。
以上の構成によれば、スイッチング混合回路を簡素な構成で実現できる。そのため、信号送信回路が小型化されうる。
本開示の一態様に係るスイッチングシステムは、例えば、上記の信号送信回路と、前記第一の絶縁素子に接続され、前記第一の絶縁素子から受信した前記第一の被変調信号を復調して、第一のゲート信号を生成する第一の受信回路と、前記第二の絶縁素子に接続され、前記第二の絶縁素子から受信した前記第二の被変調信号を復調して、第二のゲート信号を生成する第二の受信回路と、前記第三の絶縁素子に接続され、前記第三の絶縁素子から受信した前記第三の被変調信号を復調して、第三のゲート信号を生成する第三の受信回路と、前記第一の受信回路に接続され、前記第一のゲート信号によって駆動する第一のパワーデバイスと、前記第二の受信回路に接続され、前記第二のゲート信号によって駆動する第二のパワーデバイスと、前記第三の受信回路に接続され、前記第三のゲート信号によって駆動する第三のパワーデバイスと、を含む。
本開示の一態様に係るスイッチングシステムにおいて、例えば、前記第一のパワーデバイスは、第一の双方向スイッチであり、前記第二のパワーデバイスは、第二の双方向スイッチであり、前記第三のパワーデバイスは、第三の双方向スイッチであってもよい。
本開示の一態様に係るスイッチングシステムにおいて、例えば、前記第一の絶縁素子は、前記第一の被変調信号を複数に分割して絶縁伝送し、前記第二の絶縁素子は、前記第二の被変調信号を複数に分割して絶縁伝送し、前記第三の絶縁素子は、前記第三の被変調信号を複数に分割して絶縁伝送してもよい。
これにより、例えば、分割された2つの被変調信号に基づいて生成された同形の2つのゲート信号を双方向スイッチに入力することができる。これにより、スイッチング特性が向上し、効率の向上、消費電力の低減が実現されうる。
本開示の一態様に係るスイッチングシステムにおいて、例えば、前記第一の受信回路、前記第二の受信回路、前記第三の受信回路、前記第一のパワーデバイス、前記第二のパワーデバイス、および前記第三のパワーデバイスが集積されていてもよい。
本開示の一態様に係るスイッチングシステムにおいて、例えば、前記信号送信回路、前記第一の受信回路、前記第二の受信回路、前記第三の受信回路、前記第一のパワーデバイス、前記第二のパワーデバイス、および前記第三のパワーデバイスの少なくとも1つが窒化ガリウム半導体から形成されていてもよい。
これにより、耐熱性が向上する。例えば、スイッチングシステムの少なくとも一部が集積される場合において、熱密度が高くても安定して動作しうる。
本開示の一態様に係るスイッチングシステムは、例えば、前記信号送信回路を含む複数の信号送信回路が集積された集積送信回路と、前記第一の受信回路、前記第二の受信回路、および前記第三の受信回路を含む複数の受信回路と、前記第一のパワーデバイス、前記第二のパワーデバイス、および前記第三のパワーデバイスを含む複数のパワーデバイスとが集積された集積パワーデバイスと、を備えてもよい。
複数の受信回路と複数のパワーデバイスとが集積されることにより、両者を接続する工程が削減される。スイッチングシステムが小型化されることにより、配線距離に起因する遅延等が低減され、スイッチング特性が向上する。
本開示の一態様に係るスイッチングシステムにおいて、例えば、前記集積送信回路は、前記第一の絶縁素子、前記第二の絶縁素子、および前記第三の絶縁素子が集積された集積絶縁素子を含んでもよい。
本開示の一態様に係るスイッチングシステムにおいて、例えば、前記集積絶縁素子が、プリント基板で形成されていてもよい。
これにより、低コストで集積絶縁素子が形成される。
本開示の一態様に係るスイッチングシステムにおいて、例えば、前記集積絶縁素子が、基板の内部に形成され、前記集積送信回路が、前記基板の上に配置されていてもよい。
これにより、小型のスイッチングシステムが実現される。
本開示の一態様に係るスイッチングシステムにおいて、例えば、前記集積送信回路と前記集積パワーデバイスの間に、前記集積絶縁素子が配置されていてもよい。
これにより、ノイズに強く、安定して動作するスイッチングシステムが実現される。
本開示の一態様に係るスイッチングシステムは、例えば、ヒートシンクと、前記ヒートシンク上に配置され、貫通穴を有する基板とをさらに備え、前記集積パワーデバイスが、前記貫通穴に配置され、前記ヒートシンクと接触していてもよい。
これにより、集積パワーデバイスの放熱性が向上し、高温化でも安定して動作しうる。
本開示の一態様に係るマトリックスコンバータは、例えば、上記の信号送信回路を含む少なくとも3つの信号送信回路が集積された集積送信回路と、少なくとも9つの絶縁素子が集積された集積絶縁素子であって、前記少なくとも9つの絶縁素子のそれぞれが、前記信号送信回路から入力された前記被変調信号を複数に分割して絶縁伝送する、前記集積絶縁素子と、少なくとも18個の受信回路と少なくとも9つの双方向スイッチとが集積された集積パワーデバイスであって、前記少なくとも18個の受信回路のそれぞれが、前記集積絶縁素子から入力された前記被変調信号を復調してゲート信号を生成し、前記9つの双方向スイッチのそれぞれが、2つの受信回路から入力される2つのゲート信号に応じて駆動する、集積パワーデバイスと、を備える。
以上の構成によれば、小型で安定して動作するマトリックスコンバータが実現される。
以下、実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、波形、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
なお、以下の全ての図において、同一又は相当部分には、同一の符号が付され、重複する説明は省略される場合がある。
(本開示の基礎となった知見)
まず、本開示の発明者らの着眼点について説明する。
双方向スイッチは、例えば、マトリックスコンバータに用いられる。マトリックスコンバータは、交流電力を、振幅や周波数が異なる交流電力に直接変換する電力変換回路である。マトリックスコンバータにおいて、双方向スイッチはマトリックス状に配置される。
図9は、3相のACマトリックスコンバータシステムを示す。図9に示されるACマトリックスコンバータは、9個の双方向スイッチと、18個のゲート駆動回路とで構成される。ゲート駆動回路は、それぞれ絶縁トランスとフォトカップラとを含む。図9に示されるACマトリックスコンバータは、三相交流電源から任意の周波数の交流電流を生成し、三相モータを回転させることができる。
双方向スイッチは、2つのゲート端子、2つのソース端子を有している。双方向スイッチのオンオフを制御するために、例えば、それぞれのソース端子に対して正のゲート電圧が印加される。双方向スイッチが配置された回路において、各ソースの電圧は変動する。そのため、各ソースは、他の電位から直流的に絶縁されたフローティング状態にされる。つまり、半導体スイッチにゲート信号(駆動信号)を出力するゲート駆動回路内の2次側は、入力信号が入力されるゲート駆動回路内の1次側と直流成分で絶縁される。
電力変換回路は、多くの素子を用いているため、複雑な配線構造を有する。特に、マトリックスコンバータは、多くのゲート制御配線を有する。配線の多さは、組立てコストを高くする。加えて、高い耐圧を確保しながら多くの配線が配置されるため、配線の占める領域が大きくなる。配線による遅延が発生するならば、動作が不安定になるおそれがある。
したがって、マトリックスコンバータを構成する素子が集積されれば、小型で、低コストで、安定したマトリックスコンバータが実現されうる。
従来のゲート駆動回路は、絶縁トランスによって常に電力が供給され、その電力がフォトカップラによってスイッチされる。そのため、従来のゲート駆動回路は、多くの電源を必要とし、消費電力が大きかった。
さらに、従来のゲート駆動回路は、トランスやフォトカップラを使用しているので、ゲート駆動回路を集積化することができなかった。そのため、従来のゲート駆動回路は、小型化が困難であり、配線距離の増大が信号の遅延を招く場合があった。その結果、従来のゲート駆動回路は、動作の不安定化、スイッチング特性の悪化、及び/又は、雑音に弱い等の課題を有していた。
これに対し、本発明者らは、消費電力を低減し、小型化が可能な信号送信回路を検討し、本開示に至った。
(実施の形態)
(構造)
実施の形態に係るスイッチングシステムの構成例について説明する。
図1は、本実施の形態のスイッチングシステムの構成例を示すブロック図である。スイッチングシステムは、信号送信回路100と、第一の絶縁素子141と、第二の絶縁素子142と、第三の絶縁素子143と、第一の受信回路151と、第二の受信回路152と、第三の受信回路153と、第一の双方向スイッチ161と、第二の双方向スイッチ162と、第三の双方向スイッチ163とを備える。信号送信回路100、第一の絶縁素子141、および第一の受信回路151は、第一の双方向スイッチ161の2つのゲートを駆動するゲート駆動回路として機能する。信号送信回路100、第二の絶縁素子142、および第二の受信回路152は、第二の双方向スイッチ162の2つのゲートを駆動するゲート駆動回路として機能する。信号送信回路100、第三の絶縁素子143、および第三の受信回路153は、第三の双方向スイッチ163の2つのゲートを駆動するゲート駆動回路として機能する。
信号送信回路100は、第一の入力端子121と、第二の入力端子122と、第三の入力端子123と、第一の出力端子126と、第二の出力端子127と、第三の出力端子128とを有している。信号送信回路100は、高周波発振回路120とスイッチング混合回路101を備える。高周波発振回路120は、高周波を発生する。高周波とは、例えば、1MHz以上100GHz以下の周波数を有する電磁波を意味する。高周波は、例えば5GHzである。高周波は例えば、正弦波高周波である。正弦高周波は、例えば、単一の周波数を有する。
高周波発振回路120は、スイッチング混合回路101に接続されている。第一の入力端子121、第二の入力端子122及び、第三の入力端子123は、例えば配線を介して、スイッチング混合回路101に接続されている。スイッチング混合回路101は、第一の出力端子126、第二の出力端子127、第三の出力端子128と接続されている。
第一の出力端子126は、第一の絶縁素子141に接続される。第一の絶縁素子141は、第一の受信回路151に接続される。第一の受信回路151は、第一の双方向スイッチ161のゲートに接続される。第二の出力端子127は、第二の絶縁素子142を接続される。第二の絶縁素子142は、第二の受信回路152に接続される。第二の受信回路152は、第二の双方向スイッチ162のゲートに接続される。第三の出力端子128は、第三の絶縁素子143に接続される。第三の絶縁素子143は、第三の受信回路153に接続される。第三の受信回路153は、第三の双方向スイッチ163に接続される。
第一の双方向スイッチ161は、2つのゲート端子と、2つのソース端子を有する。第一の双方向スイッチ161の一方のソース端子は、第一の端子166に接続され、他方のソース端子は、第四の端子169に接続される。第二の双方向スイッチ162は2つのソース端子を有する。第二の双方向スイッチ162の一方のソース端子は、第二の端子167に接続され、他方のソース端子は、第四の端子169に接続される。第三の双方向スイッチ163は2つのソース端子を有する。第三の双方向スイッチ163の一方のソース端子は第三の端子168に接続され、他方のソース端子は第四の端子169に接続される。
スイッチング混合回路101は、入力された高周波と、第一の入力端子121、第二の入力端子122、または、第三の入力端子123から入力された低周波の入力信号とを混合して、出力する。言い換えると、スイッチング混合回路101は、高周波を、第一の入力端子121、第二の入力端子122、または第三の入力端子123から入力された低周波の入力信号に応じて、振幅変調して、被変調信号を出力する。高周波の周波数は例えば、5GHzである。
第一の入力端子121から第一の入力信号が入力された場合、第一の出力端子126から第一の被変調信号が出力される。第二の入力端子122から第二の入力信号が入力された場合、第二の出力端子127から第二の被変調信号が出力される。第三の入力端子123から第三の入力信号が入力された場合、第三の出力端子128から第三の被変調信号が出力される。第一の絶縁素子141、第二の絶縁素子142、及び第三の絶縁素子143のそれぞれは、電磁界共鳴結合器である。電磁界共鳴結合器は、1次側から入力された信号を、2次側に出力する素子である。電磁界共鳴結合器において、1次側の信号配線及び基準グランド配線と、2次側の信号配線及び基準グランドとは、直流的に絶縁されている。
第一の絶縁素子141、第二の絶縁素子142、及び第三の絶縁素子143のぞれぞれは、1次側から入力される信号を2つに分割して、2次側へ出力する。第一の受信回路151、第二の受信回路152、及び第三の受信回路153のそれぞれは、被変調信号の高周波成分を整流して直流にする。言い換えると、各受信回路は、高周波成分を含む被変調信号が入力されたときに、その振幅の包絡線を検出する。各受信回路は、振幅変調された高周波信号が入力されると、高周波信号の振幅に相当する低周波の波形を出力する。
第一の双方向スイッチ161は、第一の端子166と第四の端子169との間の抵抗値を変化させる、またはオン、オフさせることができる。第一の双方向スイッチ161の一方のゲート端子には、第一の端子166を基準とするゲート電圧が印加される。第一の双方向スイッチ161の他方のゲート端子には、第四の端子169を基準とするゲート電圧が印加される。これらのゲート電圧により第一の双方向スイッチ161は制御される。第二の双方向スイッチ162は、第二の端子167と第四の端子169との間の抵抗値を変化させる、またはオン、オフさせることができる。第二の双方向スイッチ162の一方のゲート端子には、第二の端子167を基準とするゲート電圧が印加される。第二の双方向スイッチ162の他方のゲート端子には、第四の端子169を基準とするゲート電圧が印加される。これらのゲート電圧により第二の双方向スイッチ162は制御される。第三の双方向スイッチ163は、第三の端子168と第四の端子169との間の抵抗値を変化させる、またはオン、オフさせることができる。第三の双方向スイッチ163の一方のゲート端子には、第三の端子168を基準とするゲート電圧が印加される。第三の双方向スイッチ163の他方のゲート端子には、第四の端子169を基準とするゲート電圧が印加される。これらのゲート電圧により第三の双方向スイッチ163は制御される。
第一の双方向スイッチ161のゲートには第一の受信回路151が接続されている。そのため、第一の受信回路151に高周波が入力されたとき、第一の双方向スイッチ161は、第一の端子166と第四の端子169間を導通させる。信号送信回路100、第一の受信回路151、第二の受信回路152、第三の受信回路153、第一の双方向スイッチ161と、第二の双方向スイッチ162、及び第三の双方向スイッチ163は、窒化ガリウム(GaN)半導体から形成されていてもよい。第一の絶縁素子141、第二の絶縁素子142、第三の絶縁素子143は、プリント基板で作製されていてもよい。
(動作)
スイッチングシステムの全体動作の一例について、図1から図3を参照しながら説明する。図2は、スイッチング混合回路101に入出力される信号の時間波形を例示している。図3は、第一の入力信号171と、第一の受信回路151に入出力される信号の時間波形を例示している。
第一の入力信号171が第一の入力端子121に入力されると、第一の入力信号171はスイッチング混合回路101に入力される。スイッチング混合回路101には、高周波発振回路120からの高周波が入力されている。高周波は例えば5GHzの周波数を有する。スイッチング混合回路は、第一の入力信号171で高周波を変調して第一の被変調信号176を生成し、これを第一の出力端子126に出力する。図2は、第一の入力信号171と第一の被変調信号176の時間波形の一例を示している。
第一の出力端子126から出力された第一の被変調信号176は、第一の絶縁素子141に入力される。
第一の絶縁素子141は、第一の被変調信号176を第一の被変調信号176aと第一の被変調信号176bに分割して、それらを出力する。図3は、第一の絶縁素子141が出力する第一の被変調信号176aと第一の被変調信号176bの時間波形の一例を示している。第一の絶縁素子141は、例えば、電磁界共鳴結合器である。この場合、第一の絶縁素子141の入力側である1次側と、第一の絶縁素子141の出力である2次側は、直流的に絶縁されている。言い換えると、第一の絶縁素子141において、一次側の信号配線及びグランド配線と、二次側の信号配線及びグランド配線とは、直流的に絶縁されている。
第一の絶縁素子141から出力された2つの第一の被変調信号176a,176bは、第一の受信回路151に入力される。第一の受信回路151は、高周波を整流する回路である。第一の受信回路151は、2つの第一の被変調信号176a,176bを整流して、2つの第一のゲート信号181a,181bを出力する。図3は、第一の受信回路151が出力する第一のゲート信号181aの時間波形と第一のゲート信号181bの時間波形の一例を示している。例えば、第一の受信回路151は、第一の被変調信号176aを整流して、第一の被変調信号176aの振幅の包絡線に相当する波形を有する第一のゲート信号181aを生成する。第一のゲート信号181aは、第一の入力信号171と同等の波形を有する。
第一の受信回路151で生成された第一のゲート信号181aは、第一の端子166を基準グランドとして、第一の双方向スイッチ161の一方のゲートに入力される。第一の受信回路151で生成された第一のゲート信号181bは、第四の端子169を基準グランドとして、第一の双方向スイッチ161の他方のゲートに入力される。第一の双方向スイッチ161の2つのゲートに第一のゲート信号181a,181bが入力されると、第一の双方向スイッチ161はオン状態となり、第一の端子166と第四の端子169との間が導通する。
第二の入力端子122に第二の入力信号172が入力された場合、第三の入力端子123に第三の入力信号173が入力された場合も同様な動作が行われうる。第二の入力端子122に第二の入力信号172が入力された場合、第二の双方向スイッチ162がオン状態となり、第二の端子167と第四の端子169との間が導通する。第三の入力端子123に第三の入力信号173が入力された場合、第三の双方向スイッチ163がオン状態となり、第三の端子168と第四の端子169との間が導通する。
(スイッチング混合回路101:構成)
スイッチング混合回路101について、詳しく述べる。
スイッチング混合回路101は、1つの高周波入力端子124と、3つの制御入力端子と、3つの出力端子を有する。スイッチング混合回路101は、3つの出力端子から1つの出力端子を選択し、かつ、選択される出力端子を切り替えることによって、1つの高周波から3つの被変調信号を出力する。図4は、スイッチング混合回路101の具体例を図4示す。
図4に示されるスイッチング混合回路101は、高周波入力端子124、電源端子125、グランド端子129、第一の入力端子121、第二の入力端子122、第三の入力端子123、第一の出力端子126、第二の出力端子127、第三の出力端子128、第一のトランジスタ131、第二のトランジスタ132、第三のトランジスタ133、及び第四のトランジスタ134を含む。
第二のトランジスタ132のドレインは、第一の出力端子126に接続されている。第三のトランジスタ133のドレインは、第二の出力端子127に接続されている。第四のトランジスタ134のドレインは、第三の出力端子128に接続されている。第二のトランジスタ132のドレインは、第一のバイアス回路を介して、電源端子125にさらに接続されている。第三のトランジスタ133のドレインは、第二のバイアス回路を介して、電源端子125にさらに接続されている。第四のトランジスタ134のドレインは、第三のバイアス回路を介して、電源端子125にさらに接続されている。各バイアス回路は、インダクタを具備する。第二のトランジスタ132のソースは第一のトランジスタ131のドレインに接続されている。第三のトランジスタ133のソースは第一のトランジスタ131のドレインに接続されている。第四のトランジスタ134のソースは第一のトランジスタ131のドレインに接続されている。第二のトランジスタ132のゲートは、抵抗を介して、第一の入力端子121と接続されている。第三のトランジスタ133のゲートは、抵抗を介して、第二の入力端子122と接続されている。第四のトランジスタ134のゲートは、抵抗を介して、第三の入力端子123と接続されている。
第一のトランジスタ131のゲートは、高周波入力端子124と接続され、第一のトランジスタ131のソースはグランド端子に接続されている。第一のトランジスタ131、第二のトランジスタ132、第三のトランジスタ133、及び第四のトランジスタ134は、例えば、ディップレッション型、かつ、ノーマリーオン型のGaNの電界効果トランジスタである。
(スイッチング混合回路101:動作)
スイッチング混合回路101において、電源電圧は、グランド端子129を基準として電源端子125に印加されている。高周波入力端子124には、連続波である高周波が入力される。第一の入力端子121には第一の入力信号171が入力され、第二の入力端子122には第二の入力信号172が入力され、第三の入力端子123には第三の入力信号173が入力される。第一のトランジスタ131のゲートに、高周波入力端子124から入力された高周波が入力されている。これにより、ゲートに入力される高周波振幅に応じて、第一のトランジスタ131がオンまたはオフする。言い換えると、第一のトランジスタ131は、高周波入力端子124から入力された高周波を増幅し、増幅された高周波を第一のトランジスタ131のドレインから出力する。
第二のトランジスタ132、第三のトランジスタ133及び、第四のトランジスタ134は、それぞれ、スイッチの役割をしている。第一の入力端子121に電圧が印加されると、第二のトランジスタ132がオンとなり、第一の出力端子126と第一のトランジスタ131のドレインとの間を導通させる。このとき、第一のトランジスタ131によって増幅された高周波は、第二のトランジスタ132を通じて第一の出力端子126から出力される。この第一の出力端子126から出力される高周波は、第一の被変調信号176を構成する。第三のトランジスタ133、及び第四のトランジスタ134の動作も同様に説明される。
図2は、第一の入力信号171、第一の被変調信号176、第二の入力信号172、第二の被変調信号177、第三の入力信号173、及び、第三の被変調信号178の時間波形を例示している。第一の入力端子121に第一の入力信号171が入力されると、第一の出力端子126から、第一の被変調信号176が出力される。第二の入力端子122から第二の入力信号172が入力されると、第二の出力端子127から第二の被変調信号177が出力される。第三の入力端子123から第三の入力信号173が入力されると、第三の出力端子128から、第三の被変調信号178が出力される。
図2に示されるように、第一の入力信号171、第二の入力信号172、および第三の入力信号173のうち1つが入力される間、他の2つは入力されない。言い換えると、第一の入力信号171が入力されるタイミングと、第二の入力信号172が入力されるタイミングと、第三の入力信号173が入力されるタイミングとは、排他関係にある。例えば、第一の入力信号171が入力されている期間には、第二の入力信号172及び第三の入力信号173は入力されない。
3×3マトリックスコンバータにおいて、例えば、3相電源の1つの端子に共通して接続された3つの双方向スイッチのうち2つ以上が同時にオンになると、貫通電流によって回路素子やモータが破壊されるおそれがある。これに対して、スイッチング混合回路101は、互いに排他的な3つの被変調信号を出力するため、例えば、3×3マトリックスコンバータに適用されうる。
スイッチング混合回路101は、3つの出力端子のうち、1つの出力端子からのみしか高周波を出力しない。なお、着目する出力端子が「高周波を出力しない」あるいは「被変調信号を出力しない」とき、着目する出力端子からの出力強度に対する別の出力端子からの出力強度の比は10dB以上である。換言すると、本開示における「被変調信号が出力されない」は、そのような関係を満たすものとして定義される。他方、着目する出力端子が「高周波を出力する」あるいは「被変調信号を出力する」とき、別の出力端子からの出力強度に対する着目する出力端子からの出力強度の比は10dB以上である。換言すると、本開示における「被変調信号が出力される」は、そのような関係を満たすものとして定義される。
図5は、信号送信回路100の実施例において、各出力端子から出力された被変調信号の時間波形を示す。図5に示されるように、第一の出力端子126からの出力、第二の出力端子127からの出力、及び第三の出力端子128からの出力は、互いに排他的な関係を有していた。
信号送信回路100は、このような排他的な出力動作によって、1つの高周波から、3つの制御信号を作成することができる。すなわち、3つの制御信号に対して高周波発振回路120を1つとすることができる。これにより、消費電力が小さい信号送信回路100、ゲート駆動回路、及びパワースイッチングシステムを実現できる。
信号送信回路100は、例えば、ワンチップで実現されうる。これにより、3つの被変調信号を出力する信号送信回路100が、小型化されうる。信号送信回路100が集積されている場合、配線のための領域が小さくなり、ワイヤ接続などの組立てコストを安くすることができる。さらに、各配線距離に起因する信号の遅延をなくすことができ、タイミングのそろった被変調信号を生成できる。このような信号送信回路100が、例えば図1に示されるようなスイッチングシステムに適用される場合、双方向スイッチなどのパワーデバイスを効率よく駆動することができ、スイッチング特性を向上させることができる。
従来のゲート駆動回路は、3つのゲート信号を生成するために、3つの絶縁電源を備え、常に3系統の電力が供給されていた。一方、本実施の形態の信号送信回路100は、1つの電源の電力を、各3つのゲート信号(厳密に言うと、3つのゲート信号の元となる3つの被変調信号)に振り分けて使用する。つまり、信号送信回路100は、ある1つのゲート信号がオフ状態の間は、他のオン状態のゲート信号に電力が使用される。そのため、信号送信回路100は、電力を3分の1に低減することができ、効率が良い。
従来の3つの双方向スイッチを有するスイッチングシステムは、3つの双方向スイッチを駆動するために、6個の絶縁電源を備えていた。一方、図1に示されるように、各絶縁素子が被変調信号を2つに分割して出力する場合、本実施の形態の信号送信回路100は、1つの電力で3つの双方向スイッチを駆動することができる。これにより、信号送信回路100を備えるスイッチングシステムは、消費電力が6分の1とすることができる。
従来のゲート駆動回路は、絶縁トランスやフォトカップラが別々に備えていた。本実施の形態のスイッチングシステムにおいて、一方、各絶縁素子が電磁界共鳴結合器である場合、システムを小型化できる。
本実施の形態のスイッチングシステムにおいて、複数の信号間の遅延、及びタイミングずれはほとんど発生しない。そのため、本実施の形態のスイッチングシステムは、例えば、デットタイムなしで動作するマトリックスコンバータを実現しうる。
さらに、本実施の形態のスイッチングシステムが双方向スイッチを有する場合、スイッチングシステムは、例えば、還流ダイオードを有さないマトリックスコンバータを実現しうる。
本実施の形態のスイッチングシステムにおいて、絶縁素子が電磁界共鳴結合器である場合、配線数の削減、ワイヤ接続の工程削減による低コスト化、配線領域の削減による小型化、配線遅延の削減による高速化の少なくとも1つが実現されうる。
(マトリックスコンバータ)
図6は、本実施の形態に係る信号送信回路を含む3相ACマトリックスコンバータシステムの一例を示す。
図6に示される3相ACマトリックスコンバータシステムは、集積送信回路602、集積絶縁素子603、集積パワーデバイス604で構成される。集積送信回路602は、本実施の形態に係る信号送信回路を含む複数の信号送信回路が集積されている。集積送信回路602は、例えば、第一の入力端子621、第二の入力端子622、第三の入力端子623とを備える。集積絶縁素子603は、被変調信号を絶縁伝送する素子である。集積絶縁素子603は、例えば、共鳴結合器が集積化されている。集積パワーデバイス604は、被変調信号を整流してゲート信号を生成する受信回路と、ゲート信号で駆動される双方向スイッチとが集積化されている。3相ACマトリックスコンバータは、三相電源から第四の端子669を介して電力が供給される。3相ACマトリックスコンバータの出力は、三相モータの第一の端子666、第二の端子667、及び第三の端子668に供給される。
集積送信回路602は、9個の高周波信号を出力する回路である。集積送信回路602は、例えば、図1の信号送信回路100を3個で構成される。集積絶縁素子603は、例えば、9個の電磁界共鳴結合器で構成される。各電磁界共鳴結合器は、1つの被変調信号が入力され、2つの高周波信号を出力する。集積パワーデバイス604は9個のユニットを含み、各ユニットは、双方向スイッチと受信回路とが組み合わされて構成されている。集積パワーデバイス604は、第一の双方向スイッチ661、第二の双方向スイッチ662、第三の双方向スイッチ663、第一の受信回路651、第二の受信回路652、及び第三の受信回路653を含む。以上の構成により、非常に小型のマトリックスコンバータが実現されうる。
図7は、図9の3相ACマトリックスコンバータシステムの具体例の上面図を示す。図8は、図7に示されるA−A’線上の断面模式図を示す。
ヒートシンク605の上にプリント基板が配置されている。集積絶縁素子603は、プリント基板内に形成されている。基板の上部に集積送信回路602が実装されている。プリント基板の一部に、ヒートシンク605まで貫通する穴が形成されている。その穴の中に集積パワーデバイス604が配置され、ヒートシンク605と接触している。集積絶縁素子603は、集積パワーデバイス604と集積送信回路602との間に配置されている。このような配置とすることで、高周波領域と低周波領域を分けることができ、安定して動作するマトリックスコンバータシステムが実現されうる。
集積送信回路602は、例えば、集積絶縁素子603の上に設置されてもよい。
本実施の形態に係る共鳴結合器を含むスイッチングシステムは、これに限定されない。スイッチングシステムは、例えば、その他のマトリクスコンバータ、または、電力変換装置であってもよい。電力変換装置は、例えば、2相3相変換システム、単相3相変換システム、または2相2相変換システムであってもよい。
スイッチング混合回路101は、少なくとも1つの入力端子を備えればよい。例えば、スイッチング混合回路101は、1つだけの入力端子を有してもよい。この場合、スイッチング混合回路101は、例えば、入力端子から入力された入力信号が高周波を変調する各タイミングをずらして、第一の入力信号171、第二の入力信号172、及び第三の入力信号173を生成してもよい。
第一の入力端子121に第一の入力信号171が入力される期間と、第二の入力端子122に第二の入力信号172が入力される期間と、第三の入力端子123に第三の入力信号173が入力される期間との少なくともいずれかの間に、第一の入力端子121、第二の入力端子122、および第三の入力端子123のいずれにも信号が入力されないデットタイムが設けられてもよい。
第一の出力端子126から第一の被変調信号176が出力される期間、第二の出力端子127から第二の被変調信号177が出力される期間、第三の出力端子128から第三の被変調信号178が出力される期間に加えて、さらに、第一の出力端子126、第二の出力端子127、及び第三の出力端子128のいずれからも信号が出力されない期間が設けられてもよい。
第一のトランジスタ131、第二のトランジスタ132、及び第三のトランジスタ133は、ノーマリーオフ型であってもよい。
信号送信回路100、第一の受信回路151、第二の受信回路152、第三の受信回路153、第一の双方向スイッチ161、第二の双方向スイッチ162、及び第三の双方向スイッチ163の少なくとも1つは、窒化ガリウム(GaN)以外の半導体から形成されてもよい。第一の絶縁素子141、第二の絶縁素子142、及び、第三の絶縁素子143は、プリント基板以外の基板に作製されてもよい。第一の絶縁素子141、第二の絶縁素子142、及び、第三の絶縁素子143は、例えば、セラミック、多層誘電体、半導体などの基板に作成されてもよい。第一の絶縁素子141及び、第二の絶縁素子142及び、第三の絶縁素子143は、電磁界共鳴結合器でなくてもよい。第一の絶縁素子141及び、第二の絶縁素子142及び、第三の絶縁素子143は、例えば、容量結合器やトランスであってもよい。第一の絶縁素子141、第二の絶縁素子142、及び第三の絶縁素子143は、入力された被変調信号を分割して出力しなくてもよい。第一の絶縁素子141、第二の絶縁素子142、及び第三の絶縁素子143は、入力された被変調信号を、3つ以上の複数に分割してもよい。第一の双方向スイッチ161、第二の双方向スイッチ162、第三の双方向スイッチ163の替わりに、第一の単方向のスイッチ、第二の単方向スイッチ、第三の単方向スイッチが設けられてもよい。
高周波の周波数は、例えば、数MHzから100GHzの間の任意の値であってもよい。高周波の周波数が高いほど、システムを小型化できる。
なお、本開示は、これらの実施の形態またはその変形例に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態またはその変形例に施したもの、あるいは異なる実施の形態またはその変形例における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
本開示は、例えば、マトリックスコンバータ等の電力変換器やパワーシステムなどに利用されうる。
100 信号送信回路
101 スイッチング混合回路
602 集積送信回路
603 集積絶縁素子
604 集積パワーデバイス
605 ヒートシンク
120 高周波発振回路
121,621 第一の入力端子
122,622 第二の入力端子
123,623 第三の入力端子
124 高周波入力端子
125 電源端子
126 第一の出力端子
127 第二の出力端子
128 第三の出力端子
129 グランド端子
131 第一のトランジスタ
132 第二のトランジスタ
133 第三のトランジスタ
134 第四のトランジスタ
141 第一の絶縁素子
142 第二の絶縁素子
143 第三の絶縁素子
151,651 第一の受信回路
152,652 第二の受信回路
153,653 第三の受信回路
161,661 第一の双方向スイッチ
162,662 第二の双方向スイッチ
163,663 第三の双方向スイッチ
166,666 第一の端子
167,667 第二の端子
168,668 第三の端子
169,669 第四の端子
171 第一の入力信号
172 第二の入力信号
173 第三の入力信号
176,176a,176b 第一の被変調信号
177 第二の被変調信号
178 第三の被変調信号
181a,181b 第一のゲート信号

Claims (19)

  1. 少なくとも1つの入力信号が入力される少なくとも1つの入力端子と、
    高周波を出力する高周波発振回路と、
    前記少なくとも1つの入力信号に応じて前記高周波を変調して、第一の被変調信号、第二の被変調信号および第三の被変調信号を含む複数の被変調信号を生成するスイッチング混合回路と、
    前記第一の被変調信号が出力される第一の出力端子と、
    前記第二の被変調信号が出力される第二の出力端子と、
    前記第三の被変調信号が出力される第三の出力端子とを備え、
    前記第一の被変調信号が前記第一の出力端子から出力される間、前記第二の被変調信号および前記第三の被変調信号は出力されず、
    前記第二の被変調信号が前記第二の出力端子から出力される間、前記第一の被変調信号および前記第三の被変調信号が出力されず、
    前記第三の被変調信号が前記第三の出力端子から出力される間、前記第一の被変調信号および前記第二の被変調信号が出力されない、
    信号送信回路。
  2. 前記高周波は、高周波正弦波である、
    請求項1に記載の信号送信回路。
  3. 前記第一の出力端子に接続され、前記第一の被変調信号を絶縁伝送する第一の絶縁素子と、
    前記第二の出力端子に接続され、前記第二の被変調信号を絶縁伝送する第二の絶縁素子と、
    前記第三の出力端子に接続され、前記第三の被変調信号を絶縁伝送する第三の絶縁素子と、をさらに備える、
    請求項1または2に記載の信号送信回路。
  4. 前記第一の絶縁素子は、第一の電磁界共鳴結合器であり、
    前記第二の絶縁素子は、第二の電磁界共鳴結合器であり、
    前記第三の絶縁素子は、第三の電磁界共鳴結合器である、
    請求項3に記載の信号送信回路。
  5. 前記少なくとも1つの入力信号は、第一の入力信号、第二の入力信号、第三の入力信号を含み、
    前記少なくとも1つの入力端子は、前記第一の入力信号が入力される第一の入力端子と、前記第二の入力信号が入力される第二の入力端子と、前記第三の入力信号が入力される第三の入力端子とを含み、
    前記スイッチング混合回路は、
    前記第一の入力信号に応じて前記高周波を変調して、前記第一の被変調信号を生成し、
    前記第二の入力信号に応じて前記高周波を変調して、前記第二の被変調信号を生成し、
    前記第三の入力信号に応じて前記高周波を変調して、前記第三の被変調信号を生成する、
    請求項1から4のいずれか一項に記載の信号送信回路。
  6. 前記第一の入力信号が前記第一の入力端子から入力される間、前記第二の入力端子および前記第三の入力端子に信号が入力されず、
    前記第二の入力信号が前記第二の入力端子から入力される間、前記第一の入力端子および前記第三の入力端子に信号が入力されず、
    前記第三の入力信号が前記第三の入力端子から入力される間、前記第一の入力端子および前記第二の入力端子に信号が入力されない、
    請求項5に記載の信号送信回路。
  7. 前記スイッチング混合回路は、
    前記高周波発振回路から前記高周波が入力される高周波入力端子と、
    電源電位を与える電源端子と、
    グランド電位を与えるグランド端子と、
    前記高周波入力端子に接続される第一のゲート端子と、前記グランド端子に接続される第一のソース端子と、第一のドレイン端子とを具備する第一のトランジスタと、
    前記第一の入力端子に接続される第二のゲート端子と、前記第一のトランジスタの前記第一のドレイン端子に接続される第二のソース端子と、前記第一の出力端子及び前記電源端子に接続される第二のドレイン端子とを具備する第二のトランジスタと、
    前記第二の入力端子に接続される第三のゲート端子と、前記第一のトランジスタの前記第一のドレイン端子に接続される第三のソース端子と、前記第二の出力端子及び前記電源端子に接続される第三のドレイン端子とを具備する第三のトランジスタと、
    前記第三の入力端子に接続される第四のゲート端子と、前記第一のトランジスタの前記第一のドレイン端子に接続される第四のソース端子と、前記第三の出力端子及び前記電源端子に接続される第四のドレイン端子とを具備する第四のトランジスタと、を含む、
    請求項5に記載の信号送信回路。
  8. 請求項3または4に記載の信号送信回路と、
    前記第一の絶縁素子に接続され、前記第一の絶縁素子から受信した前記第一の被変調信号を復調して、第一のゲート信号を生成する第一の受信回路と、
    前記第二の絶縁素子に接続され、前記第二の絶縁素子から受信した前記第二の被変調信号を復調して、第二のゲート信号を生成する第二の受信回路と、
    前記第三の絶縁素子に接続され、前記第三の絶縁素子から受信した前記第三の被変調信号を復調して、第三のゲート信号を生成する第三の受信回路と、
    前記第一の受信回路に接続され、前記第一のゲート信号によって駆動する第一のパワーデバイスと、
    前記第二の受信回路に接続され、前記第二のゲート信号によって駆動する第二のパワーデバイスと、
    前記第三の受信回路に接続され、前記第三のゲート信号によって駆動する第三のパワーデバイスと、を含む、
    スイッチングシステム。
  9. 前記第一のパワーデバイスは、第一の双方向スイッチであり、
    前記第二のパワーデバイスは、第二の双方向スイッチであり、
    前記第三のパワーデバイスは、第三の双方向スイッチである、
    請求項8に記載のスイッチングシステム。
  10. 前記第一の絶縁素子は、前記第一の被変調信号を複数に分割して絶縁伝送し、
    前記第二の絶縁素子は、前記第二の被変調信号を複数に分割して絶縁伝送し、
    前記第三の絶縁素子は、前記第三の被変調信号を複数に分割して絶縁伝送する、
    請求項8または9に記載のスイッチングシステム。
  11. 前記第一の受信回路、前記第二の受信回路、前記第三の受信回路、前記第一のパワーデバイス、前記第二のパワーデバイス、および前記第三のパワーデバイスが集積されている、
    請求項8から10のいずれか一項に記載のスイッチングシステム。
  12. 前記信号送信回路、前記第一の受信回路、前記第二の受信回路、前記第三の受信回路、前記第一のパワーデバイス、前記第二のパワーデバイス、および前記第三のパワーデバイスの少なくとも1つが窒化ガリウム半導体から形成されている、
    請求項8から11のいずれか一項に記載のスイッチングシステム。
  13. 前記信号送信回路を含む複数の信号送信回路が集積された集積送信回路と、
    前記第一の受信回路、前記第二の受信回路、および前記第三の受信回路を含む複数の受信回路と、前記第一のパワーデバイス、前記第二のパワーデバイス、および前記第三のパワーデバイスを含む複数のパワーデバイスとが集積された集積パワーデバイスと、を備える、
    請求項8から12のいずれか一項に記載のスイッチングシステム。
  14. 前記集積送信回路は、前記第一の絶縁素子、前記第二の絶縁素子、および前記第三の絶縁素子が集積された集積絶縁素子を含む、
    請求項13に記載のスイッチングシステム。
  15. 前記集積絶縁素子が、プリント基板で形成されている、
    請求項14に記載のスイッチングシステム。
  16. 前記集積絶縁素子が、基板の内部に形成され、
    前記集積送信回路が、前記基板の上に配置されている、
    請求項14に記載のスイッチングシステム。
  17. 前記集積送信回路と前記集積パワーデバイスの間に、前記集積絶縁素子が配置されている、
    請求項14に記載のスイッチングシステム。
  18. ヒートシンクと、
    前記ヒートシンク上に配置され、貫通穴を有する基板とをさらに備え、
    前記集積パワーデバイスが、前記貫通穴に配置され、前記ヒートシンクと接触する、
    請求項13または14に記載のスイッチングシステム。
  19. 請求項1に記載の信号送信回路を含む少なくとも3つの信号送信回路が集積された集積送信回路と、
    少なくとも9つの絶縁素子が集積された集積絶縁素子であって、前記少なくとも9つの絶縁素子のそれぞれが、前記信号送信回路から入力された前記被変調信号を複数に分割して絶縁伝送する、前記集積絶縁素子と、
    少なくとも18個の受信回路と少なくとも9つの双方向スイッチとが集積された集積パワーデバイスであって、前記少なくとも18個の受信回路のそれぞれが、前記集積絶縁素子から入力された前記被変調信号を復調してゲート信号を生成し、前記9つの双方向スイッチのそれぞれが、2つの受信回路から入力される2つのゲート信号に応じて駆動する、集積パワーデバイスと、を備える、
    マトリックスコンバータ。
JP2015009647A 2014-01-29 2015-01-21 信号送信回路、スイッチングシステム、及びマトリックスコンバータ Expired - Fee Related JP6519912B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015009647A JP6519912B2 (ja) 2014-01-29 2015-01-21 信号送信回路、スイッチングシステム、及びマトリックスコンバータ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014014499 2014-01-29
JP2014014499 2014-01-29
JP2015009647A JP6519912B2 (ja) 2014-01-29 2015-01-21 信号送信回路、スイッチングシステム、及びマトリックスコンバータ

Publications (2)

Publication Number Publication Date
JP2015164291A true JP2015164291A (ja) 2015-09-10
JP6519912B2 JP6519912B2 (ja) 2019-05-29

Family

ID=53680018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015009647A Expired - Fee Related JP6519912B2 (ja) 2014-01-29 2015-01-21 信号送信回路、スイッチングシステム、及びマトリックスコンバータ

Country Status (2)

Country Link
US (1) US9654097B2 (ja)
JP (1) JP6519912B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287963A (ja) * 1988-09-21 1990-03-28 Nippon Inter Electronics Corp Mos−fetゲート駆動回路
JP2008160347A (ja) * 2006-12-22 2008-07-10 Matsushita Electric Works Ltd 半導体リレー装置
JP2010166793A (ja) * 2009-01-19 2010-07-29 Daikin Ind Ltd 双方向スイッチ及びスイッチング素子
WO2013065254A1 (ja) * 2011-11-01 2013-05-10 パナソニック株式会社 ゲート駆動回路
WO2013114818A1 (ja) * 2012-01-30 2013-08-08 パナソニック株式会社 ゲート駆動回路
WO2015029363A1 (ja) * 2013-08-27 2015-03-05 パナソニックIpマネジメント株式会社 ゲート駆動回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169390A (ja) 1983-03-16 1984-09-25 M Syst Giken:Kk 交流電動機の制御装置
JPH0787739A (ja) 1993-09-17 1995-03-31 Fuji Facom Corp スイッチング電源装置
JP3565181B2 (ja) 1995-06-28 2004-09-15 富士電機デバイステクノロジー株式会社 高耐圧ic
JP3228093B2 (ja) 1995-06-28 2001-11-12 富士電機株式会社 高耐圧ic
JP4093479B2 (ja) 2003-10-17 2008-06-04 オリジン電気株式会社 電源装置
JP4835334B2 (ja) 2006-09-06 2011-12-14 国立大学法人徳島大学 高周波信号伝送装置
JP5552230B2 (ja) 2006-11-20 2014-07-16 パナソニック株式会社 半導体装置及びその駆動方法
JP5895170B2 (ja) 2010-02-23 2016-03-30 パナソニックIpマネジメント株式会社 2線式交流スイッチ
JP2011228946A (ja) 2010-04-20 2011-11-10 Sumitomo Electric Ind Ltd パルス変調回路
US20150008767A1 (en) 2012-03-30 2015-01-08 Hiroshi Shinoda Insulated transmission medium and insulated transmission apparatus
US8836747B2 (en) * 2012-10-02 2014-09-16 Lexmark International, Inc. Motor control system and method for a laser scanning unit of an imaging apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287963A (ja) * 1988-09-21 1990-03-28 Nippon Inter Electronics Corp Mos−fetゲート駆動回路
JP2008160347A (ja) * 2006-12-22 2008-07-10 Matsushita Electric Works Ltd 半導体リレー装置
JP2010166793A (ja) * 2009-01-19 2010-07-29 Daikin Ind Ltd 双方向スイッチ及びスイッチング素子
WO2013065254A1 (ja) * 2011-11-01 2013-05-10 パナソニック株式会社 ゲート駆動回路
WO2013114818A1 (ja) * 2012-01-30 2013-08-08 パナソニック株式会社 ゲート駆動回路
WO2015029363A1 (ja) * 2013-08-27 2015-03-05 パナソニックIpマネジメント株式会社 ゲート駆動回路

Also Published As

Publication number Publication date
US20150214852A1 (en) 2015-07-30
US9654097B2 (en) 2017-05-16
JP6519912B2 (ja) 2019-05-29

Similar Documents

Publication Publication Date Title
JP5866506B2 (ja) ゲート駆動回路
JP5861055B2 (ja) ゲート駆動回路
US8847663B2 (en) Gate drive circuit
JP6544580B2 (ja) 高周波受信回路及び絶縁型信号伝送装置
US9362963B2 (en) Radio-frequency signal reception circuit and isolated signal transmission apparatus
US9438231B2 (en) Gate drive circuit
US9634655B2 (en) Drive device having first and second switching devices with different gate widths
TW201601438A (zh) 柔性切換式雙向電源轉換器及其操作方法
WO2018179985A1 (ja) 電磁共鳴結合器、並びに、これを用いたゲート駆動回路、及び、信号伝送装置
JP6471962B2 (ja) 共鳴結合器、伝送装置、スイッチングシステム、および、方向性結合器
JP6566294B2 (ja) マトリックスコンバータ
JP2015164291A (ja) 信号送信回路、スイッチングシステム、及びマトリックスコンバータ
JP2016140065A (ja) 信号反転装置、電力伝送装置、および、負電圧生成回路
WO2019187484A1 (ja) ゲート駆動回路およびそれを用いたスイッチング装置
JP2018164352A (ja) スイッチ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190412

R151 Written notification of patent or utility model registration

Ref document number: 6519912

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees