JP2513826Y2

JP2513826Y2 - 高周波インバ―タのドライブ回路

Info

Publication number: JP2513826Y2
Application number: JP3028890U
Authority: JP
Inventors: 正行加藤
Original assignee: 日本電気精器株式会社
Priority date: 1990-03-23
Filing date: 1990-03-23
Publication date: 1996-10-09
Anticipated expiration: 2005-03-23
Also published as: JPH03121730U

Description

【考案の詳細な説明】〔産業上の利用分野〕この考案は高周波インバータのドライブ回路に関する
ものであり、詳しくは２組の半導体スイッチング素子に
よって構成した高周波インバータへそれぞれ別個のスイ
ッチング用の制御信号を供給するドライブ回路に関する
ものである。

〔従来の技術〕

２組の半導体スイッチング素子によって構成した高周
波ハーフ・ブリッジ・インバータへ制御信号を送出する
ドライブ回路は、ブリッジ方式、フォワード方式および
トーテムポール方式などによって構成したドライブ回路
が使用されていた。

また、パルス・トランスは変換効率が高く高周波伝送
特性も優れているので、上記ドライブ回路からの制御信
号を上記高周波ハーフ・ブリッジ・インバータへ送出す
るために使用されていた。

〔考案が解決しようとする課題〕

パルス・トランスを使用したドライブ回路において
は、パルス・トランスの偏磁を抑制することが肝要であ
る。このため、ドライブ回路への入力信号のパルス構成
を工夫することによってパルス・トランスの偏磁を抑制
していたが、このパルス発生回路の構成は複雑なもので
あり、安価で小形のインバータ装置に適したものではな
かった。

この考案は、上述した高周波インバータのドライブ回
路の欠点を除去するためになされたものであって、パル
ス・トランスの偏磁を抑制できるパルス構成の信号を出
力する簡単な回路構成の信号変換回路を備えた高周波イ
ンバータのドライブ回路を提供することを目的とするも
のである。

〔課題を解決するための手段〕

上述した目的を達成するために、この考案による高周
波インバータのドライブ回路は、互いに180度位相の異
なる入力クロック信号をそれぞれ入力し、セット出力信
号とリセット出力信号をそれぞれアンド回路16と17、お
よび18と19に送出するＪ−Ｋフリップ・フロップ10と11
と、PWM制御信号を入力し遅延回路５を介して出力信号
をシュミット・トリガ・インバータ14へ送出すると共に
インバータ13と遅延回路６を介してシュミット・トリガ
・インバータ15へも上記出力信号を送出するインバータ
12と、上記シュミット・トリガ・インバータ14の出力お
よびゲートパルス始動信号をそれぞれ入力すると共にＪ
−Ｋフリップ・フロップ10のセット出力信号またはリセ
ット出力信号を入力するアンド回路16と17と、同じくシ
ュミット・トリガ・インバータ15の出力、ゲートパルス
始動信号およびＪ−Ｋフリップ・フロップ11の信号を入
力するアンド回路18と19とによって構成した第１の回路
１と、それぞれバッファと抵抗を介して上記アンド回路
16と17の出力信号を入力し整流回路７を２次側に接続し
たパルス・トランス51へ制御信号を出力するそれぞれ２
個のＮ形トランジスタ48と50、Ｐ形トランジスタ47と49
より成るブリッジ回路３と、上記アンド回路18と19の出
力信号を入力し整流回路８へ制御信号を出力するブリッ
ジ回路３と同一回路構成のブリッジ回路４とによって構
成した第２の回路２を具備したものである。

〔作用〕

第２の回路を構成する２組のブリッジ回路を駆動する
ための信号は、第１の回路へ位相が180度異なる２つの
入力クロック信号とPWM制御信号とを信号変換させた上
で４つのアンド回路において合成し２組のブリッジ回路
へ供給する。

上記信号を受けたブリッジ回路のトランジスタはそれ
ぞれ２個が同時にONもしくはOFFとなり、かつ、この動
作を交互に行うのでパルストランスの１次側コイル電流
は交互に反転する。即ちリセット電流をパルストランス
に供給するのと同じ効果が生ずるのでパルストランスの
偏磁を抑制できる。

またパルストランスの２次側に接続された整流回路に
おいて、パルストランス１次側の信号は整流されて同一
極性をもった制御信号に変換される。

〔実施例〕

以下、この考案に係る高周波インバータのドライブ回
路の実施例を第１図および第２図によって説明する。

第１図はこの考案による高周波インバータのドライブ
回路の構成を示すブロック図であって、２つの入力クロ
ック信号の信号変換回路である第１の回路１と、上記信
号によって駆動された半導体スイッチング素子の制御信
号を出力するドライブ回路である第２の回路２によって
構成している。

第１の回路１は、互いに位相を180度異にする２つの
入力クロック信号S₀とS₁を入力し、それぞれのセット出
力信号S₇とS₁₁およびリセット出力信号S₈とS₁₂をアンド
回路16と18およびアンド回路17と19へ出力する２つのＪ
−Ｋフリップ・フロップ10と11を備えている。

また、PWM制御信号S₄はインバータ12へ入力し、その
出力信号は抵抗21と22、コンデンサ23、ダイオード20よ
り成る遅延回路５を介してシュミット・トリガ・インバ
ータ14へ送出されると共にインバータ13および上記遅延
回路５と同一回路構成をもった遅延回路６を介してシュ
ミット・トリガ・インバータ15へ送出される。

さらに、上記シュミット・トリガ・インバータ14の出
力信号S₅をそれぞれ入力しＪ−Ｋフリップ・フロップ10
の出力信号S₇またはS₈を別個に入力するアンド回路16と
17と、同じくシュミット・トリガ・インバータ15の出力
信号S₆をそれぞれ入力しＪ−Ｋフリップ・フロップ11の
出力信号S₁₁またはS₁₂を別個に入力するアンド回路18と
19よりなる４つのアンド回路を備えており、共にゲート
パルス始動信号によって制御されるものである。

次に、第２の回路であるそれぞれ４つのトランジスタ
よりなる２組のブリッジ回路は全く同一の回路構成であ
り、アンド回路16の出力信号S₉とアンド回路17の出力信
号S₁₀を入力するブリッジ回路３と、同じくアンド回路1
8と19の出力信号であるS₁₃とS₁₄を入力するブリッジ回
路４によって構成しているので、ブリッジ回路３につい
て詳細に説明しブリッジ回路４の説明は省略する。

即ち、アンド回路16の出力信号S₉はバッファ41と抵抗
43を介して、それぞれ抵抗44を介してマイナス制御電源
と接続したＮ形トランジスタ48とＰ形トランジスタ47の
ベース端子に入力される。

上記Ｎ形トランジスタ48のコレクタ端子はプラス制御
電源に、Ｐ形トランジスタ47のコレクタ端子はマイナス
制御電源に接続さており、上記２つのトランジスタのエ
ミッタ端子は共にパルストランス51の１次側コイルの一
端に接続されている。

また、上記ブリッジ回路を構成するＮ形トランジスタ
50とＰ形トランジスタ49の回路構成は上記トランジスタ
48と47の回路構成と同一であり、パルトスランス51の１
次側コイルの他端にそれぞれのエミッタ端子を接続して
いる。

さらに、上記ブリッジ回路３のパルス・トランス51の
２次側には整流回路７（単相ブリッジ）が接続されてお
り、同じくブリッジ回路４のパルス・トランスの２次側
には整流回路が接続されている。

第２図はこの考案による高周波インバータのドライブ
回路の各部における波形を示す説明図である。

信号S₀はＪ−Ｋフリップ・フロップ10への入力クロッ
ク信号であり、信号S₁は信号S₀と180度位相を異にする
入力クロック信号であってＪ−Ｋフリップ・フロップ11
へ入力され、それぞれのセット出力端子とリセット出力
端子から信号S₇と信号S₈および信号S₁₁と信号S₁₂を出力
し４つのアンド回路16と17および18と19へ入力される。

また、PWM制御信号S₄はインバータ12へ入力され、遅
延回路５とシュミット・トリガ・インバータ14を介して
アンド回路16と117への信号S₅およびインバータ13、遅
延回路６、シュミット・トリガ・インバータ15を介して
アンド18と19への信号S₆となる。

アンド回路16は上記信号S₅と信号S₇を、アンド回路17
は信号S₅と信号S₈を入力し、共にゲートパルス始動信号
を入力すると作動して信号S₉と信号S₁₀をブリッジ回路
３のバッファ41と42を介してブリッジ回路３へ供給し、
ブリッジ回路を構成するＮ形トランジスタ48とＰ形トラ
ンジスタ49より成るグループおよびＮ形トランジスタ50
とＰ形トランジスタ47よりグループを交互にON・OFF制
御する。

この結果、パルス・トランス51の１次側コイルには電
流方向が交互に反転するパルス電流が流れ２次側コイル
には信号S₁₅が出力され、この出力信号S₁₅は整流回路７
によって整流されて信号S₁₆となり高周波インバータを
構成する半導体スイッチング素子のゲート回路31へ入力
される。

同様にして、アンド回路18と19への入力信号である信
号S₆とS₁₁および信号S₆とS₁₂は、ゲートパルス始動信号
を入力すると出力信号S₁₃とS₁₄となりブリッジ回路４へ
入力され、整流回路８の出力端では信号S₁₇となって高
周波インバータを構成するもう１つの半導体スイッチン
グ素子のゲート回路32へ入力される。

即ち、高周波インバータ用の２つの半導体スイッチン
グ素子を駆動する制御信号は、２つの異なる入力クロッ
ク信号を簡単な信号変換回路によって４つの信号を合成
し、これら信号を２組のブリッジ回路へ入力させてON・
OFF制御し、パルス・トランスを偏磁させることなくス
イッチング用の２つの制御信号を取り出すようにした。

〔考案の効果〕

以上説明したように、この考案による高周波インバー
タのドライブ回路は、２つのＪ−Ｋフリップ・フロッ
プ、２つのインバータ、それぞれ遅延回路を備えた２つ
のシュミット・トリガ・インバータ、および４つのアン
ド回路によって構成した信号変換回路と、それぞれ２つ
のＮ形とＰ形のトランジスタによって構成した２組のブ
リッジ回路、およびこのブリッジ回路出力を取り出す整
流回路を２次側に接続した２組のパルス・トランスによ
って構成した。

従って、パルス・トランスの偏磁を抑制できるパルス
構成をもった信号をドライブ回路へ送出する簡単な回路
構成の信号変換回路を備えたドライブ回路を構成できる
ので、主回路と電子回路を信号絶縁して耐ノイズ特性を
高めることができ、安価で小形のインバータ装置にも適
用可能となる効果がある。

また、キャリア周波数を変えてもパルス構成回路を変
更する必要はなく、パルス・トランスの偏磁を抑制しス
イッチング素子を駆動できる利点もある。

【図面の簡単な説明】

第１図はこの考案の実施例を示す高周波インバータのド
ライブ回路のブロック図、第２図は高周波インバータの
ドライブ回路の各部における波形を示す説明図である。 3,4……ブリッジ回路、5,6……遅延回路、7,8……整流
回路、10,11……Ｊ−Ｋフリップ・フロップ、12,13……
インバータ、14,15……シュミット・トリガ・インバー
タ、16,17……アンド回路、18,19……アンド回路、31,3
2……ゲート回路、41,42……バッファ、47,48……トラ
ンジスタ,49,50……トランジスタ、51……パルス・トラ
ンス。

Claims

(57)【実用新案登録請求の範囲】

【請求項１】入力クロック信号を受けセット出力信号を
アンド回路（16）へリセット出力信号をアンド回路（1
7）へ出力するＪ−Ｋフリップ・フロップ（10）と、上
記入力クロック信号と180度位相を異にする入力クロッ
ク信号を受けセット出力信号をアンド回路（18）へリセ
ット出力信号をアンド回路（19）へ出力するＪ−Ｋフリ
ップ・フロップ（11）と、PWM制御信号を入力し出力信
号を２つの抵抗、コンデンサ、ダイオードより成る遅延
回路（５）へ送出すると共にインバータ（13）を介して
上記遅延回路（５）と同一構成の遅延回路（６）へ送出
するインバータ（12）と、上記遅延回路（５）の出力信
号を入力し上記２つのアンド回路（16）と（17）へ出力
するシュミット・トリガ・インバータ（14）と、上記遅
延回路（６）の出力信号を入力し上記２つのアンド回路
（18）と（19）へ出力するシュミット・トリガ・インバ
ータ（15）と、上記シュミット・トリガ・インバータ
（14）の出力信号、ゲートパルス始動信号をそれぞれ入
力すると共にＪ−Ｋフリップ・フロップ（10）のセット
出力信号またはリセット出力信号を入力しブリッジ回路
（３）のバッファ（41）または（42）へ出力するアンド
回路（16）および（17）と、同じく、上記シュミット・
トリガ・インバータ（15）の出力信号およびＪ−Ｋフリ
ップ・フロップ（11）の出力信号ならびにゲートパルス
始動信号を入力し上記ブリッジ回路（３）と同一回路構
成のブリッジ回路（４）の両端に設けられたバッファを
介して出力信号を送出するアンド回路（18）と（19）と
によって構成した第１の回路（１）と、上記アンド回路（16）の出力信号をバッファ（41）と抵
抗（43）を介して受けると共に抵抗（44）を介してマイ
ナス制御電源に接続したベース端子、トランス（51）の
１次側コイルの一端と接続したエミッタ端子をそれぞれ
備え、プラス制御電源またはマイナス制御電源とそれぞ
れのコレクタ端子を接続したＮ形トランジスタ（48）お
よびＰ形トランジスタ（47）と、上記アンド回路（17）
の出力信号をバッファ（42）と抵抗（43）を介して受け
ると共に抵抗（46）を介してマイナス制御電源に接続し
たベース端子、トランス（51）の１次側コイルの他端と
接続したエミッタ端子をそれぞれ備え、プラス制御電源
またはマイナス制御電源とそれぞれのコレクタ端子を接
続したＮ形トランジスタ（50）およびＰ形トランジスタ
（49）とによって構成したブリッジ回路（３）と、上記
ブリッジ回路（３）と全く同一の回路構成であってアン
ド回路（18）と（19）の出力信号を入力するブリッジ回
路（４）と、さらに、上記ブリッジ回路（３）の出力信号であるトラ
ンス（51）の２次側出力を整流してゲート回路（31）へ
送出する整流回路（７）と、同じく上記ブリッジ回路
（４）の出力を整流してゲート回路（32）へ送出する整
流回路（８）とによって構成した第２の回路（２）と、を具備したことを特徴とする高周波インバータのドライ
ブ回路。