JPH0575408A - 電圧遷移回路 - Google Patents
電圧遷移回路Info
- Publication number
- JPH0575408A JPH0575408A JP4057442A JP5744292A JPH0575408A JP H0575408 A JPH0575408 A JP H0575408A JP 4057442 A JP4057442 A JP 4057442A JP 5744292 A JP5744292 A JP 5744292A JP H0575408 A JPH0575408 A JP H0575408A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- current
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
- H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
- H03K17/667—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor using complementary bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/94—Generating pulses having essentially a finite slope or stepped portions having trapezoidal shape
Abstract
(57)【要約】
【構成】 入力電圧が２つのレベルの切り替わるとき、
コンデンサＣは定電流で充電／放電され、発生電圧は、
コンデンサにショットキー・ダイオードＤ５、Ｄ６を介
して接続された高レベル及び低レベル・クランプ回路１
８、１６によりクランプされる。補償回路２０、２２
は、各クランプ回路に接続され、入力電圧が一方の電圧
レベルから他方の電圧レベルに遷移し始めたときに、適
切なショットキー・ダイオードを即座にオン又はオフす
る。 【効果】 コンデンサの両端に発生する遷移波形には、
ショットキー・ダイオードの特性による歪がない。
コンデンサＣは定電流で充電／放電され、発生電圧は、
コンデンサにショットキー・ダイオードＤ５、Ｄ６を介
して接続された高レベル及び低レベル・クランプ回路１
８、１６によりクランプされる。補償回路２０、２２
は、各クランプ回路に接続され、入力電圧が一方の電圧
レベルから他方の電圧レベルに遷移し始めたときに、適
切なショットキー・ダイオードを即座にオン又はオフす
る。 【効果】 コンデンサの両端に発生する遷移波形には、
ショットキー・ダイオードの特性による歪がない。
Description
【０００１】
【産業上の利用分野】本発明は、電圧遷移回路、特に遷
移特性が改善された電圧遷移回路に関する。
移特性が改善された電圧遷移回路に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】理想的
な可変電圧遷移回路は、図２に示す様に、電圧遷移の間
で、所望レベル振幅で確実に電圧をクランプし、完全な
直線的縁を形成する。コンデンサを充電する定電流は、
時間に対し直線的な電圧を発生させる。図３は、可変電
圧遷移回路の従来例を示す。充電電流源Ｉ１及び放電電
流源Ｉ２は、容量性負荷Ｃに交互に接続される。電圧遷
移の勾配は、負荷容量の値及び電流の大きさ、即ちｄｖ
／ｄｔ＝Ｉ／Ｃにより制御される。この回路は、図４を
参照して次に説明する幾つかの動作状態を有する。
な可変電圧遷移回路は、図２に示す様に、電圧遷移の間
で、所望レベル振幅で確実に電圧をクランプし、完全な
直線的縁を形成する。コンデンサを充電する定電流は、
時間に対し直線的な電圧を発生させる。図３は、可変電
圧遷移回路の従来例を示す。充電電流源Ｉ１及び放電電
流源Ｉ２は、容量性負荷Ｃに交互に接続される。電圧遷
移の勾配は、負荷容量の値及び電流の大きさ、即ちｄｖ
／ｄｔ＝Ｉ／Ｃにより制御される。この回路は、図４を
参照して次に説明する幾つかの動作状態を有する。
【０００３】時点ｔ１の前に、トランジスタＱ２及びＱ
３は、ダイオードＤ５と共にオンになり、Ｄ５を流れる
電流は、Ｑ３を流れる電流Ｉ２に等しく、コンデンサＣ
の電位を一定に保持する。即ち、電流Ｉ２は、電圧源Ｖ
ｃからクランプ回路のトランジスタＱ５、ショットキー
・ダイオードＤ５及びトランジスタＱ３を介して電圧源
Ｖｅｅに流れ、電流Ｉ１は、トランジスタＱ２を介して
接地電位に流れる。時点ｔ１で、トランジスタＱ１及び
Ｑ４は、差動入力信号Ｖｉｎの変化に応答してオンし、
トランジスタＱ２及びＱ３はオフする。しかし、ダイオ
ードＤ５は、その順方向電圧がスレッシホールド電圧よ
り低くなるまで、導通状態を保つ。コンデンサＣは、最
初のうちは、Ｑ１及びＤ５を流れる電流Ｉ１＋Ｉ２によ
り充電され、所望の勾配に関係する上昇勾配が生じる。
実際には、時点ｔ１の初期勾配は、所望の勾配の２倍で
あり、ダイオードＤ５の順方向バイアスが減少するにつ
れて、減少する。時点ｔ２でダイオードＤ５はオフし、
コンデンサＣに流れ込む電流は、トランジスタＱ１の電
流Ｉ１に等しくなり、コンデンサＣは所望の勾配で直線
的に充電される。
３は、ダイオードＤ５と共にオンになり、Ｄ５を流れる
電流は、Ｑ３を流れる電流Ｉ２に等しく、コンデンサＣ
の電位を一定に保持する。即ち、電流Ｉ２は、電圧源Ｖ
ｃからクランプ回路のトランジスタＱ５、ショットキー
・ダイオードＤ５及びトランジスタＱ３を介して電圧源
Ｖｅｅに流れ、電流Ｉ１は、トランジスタＱ２を介して
接地電位に流れる。時点ｔ１で、トランジスタＱ１及び
Ｑ４は、差動入力信号Ｖｉｎの変化に応答してオンし、
トランジスタＱ２及びＱ３はオフする。しかし、ダイオ
ードＤ５は、その順方向電圧がスレッシホールド電圧よ
り低くなるまで、導通状態を保つ。コンデンサＣは、最
初のうちは、Ｑ１及びＤ５を流れる電流Ｉ１＋Ｉ２によ
り充電され、所望の勾配に関係する上昇勾配が生じる。
実際には、時点ｔ１の初期勾配は、所望の勾配の２倍で
あり、ダイオードＤ５の順方向バイアスが減少するにつ
れて、減少する。時点ｔ２でダイオードＤ５はオフし、
コンデンサＣに流れ込む電流は、トランジスタＱ１の電
流Ｉ１に等しくなり、コンデンサＣは所望の勾配で直線
的に充電される。
【０００４】時点ｔ３で、コンデンサＣの電圧は、ダイ
オードＤ６をオンさせるのに必要なスレッシホールド電
圧と交差する。Ｄ６が導通し始めると、電流はコンデン
サＣからそらされ、勾配は所望の勾配から減少する。こ
の減少は、Ｄ６が更に順方向にバイアスされるほど、顕
著になる。コンデンサＣから電流がそらされることによ
るこの期間ｔ３−ｔ４の歪は、コンデンサＣに余分な電
流が供給されることによる期間ｔ１−ｔ２の歪よりも長
く続く。最終的に、時点ｔ４で、振幅クランプ・レベル
に達し、トランジスタＱ１の電流は、ダイオードＤ６の
電流と等しくなり、即ち、電流Ｉ１は、トランジスタＱ
１及びショットキー・ダイオードＤ６を介して、逆のク
ランプ回路であるトランジスタＱ６に流れ込み、電流Ｉ
２はトランジスタＱ４を流れる。コンデンサＣの両端電
圧は、新しい振幅レベルに一定に保持される。
オードＤ６をオンさせるのに必要なスレッシホールド電
圧と交差する。Ｄ６が導通し始めると、電流はコンデン
サＣからそらされ、勾配は所望の勾配から減少する。こ
の減少は、Ｄ６が更に順方向にバイアスされるほど、顕
著になる。コンデンサＣから電流がそらされることによ
るこの期間ｔ３−ｔ４の歪は、コンデンサＣに余分な電
流が供給されることによる期間ｔ１−ｔ２の歪よりも長
く続く。最終的に、時点ｔ４で、振幅クランプ・レベル
に達し、トランジスタＱ１の電流は、ダイオードＤ６の
電流と等しくなり、即ち、電流Ｉ１は、トランジスタＱ
１及びショットキー・ダイオードＤ６を介して、逆のク
ランプ回路であるトランジスタＱ６に流れ込み、電流Ｉ
２はトランジスタＱ４を流れる。コンデンサＣの両端電
圧は、新しい振幅レベルに一定に保持される。
【０００５】時点ｔ５では、時点ｔ１に類似して、Ｖｉ
ｎの逆の変化に応じて、トランジスタＱ２及びＱ３はオ
ンし、トランジスタＱ１及びＱ４はオフする。しかし、
ダイオードＤ６は、順方向電圧がそのスレッシホールド
電圧より低くなるまで、導通状態を保つ。コンデンサＣ
は、Ｑ３及びＤ６により放電し、所望の勾配に関係する
下降勾配が生じる。時点ｔ５での初期勾配は、所望の勾
配の２倍であり、Ｄ６の順方向バイアスが減少するにつ
れて、減少する。ダイオードＤ６がオフする期間ｔ６−
ｔ７では、コンデンサＣからの流れ出る電流は、トラン
ジスタＱ３を流れる電流Ｉ２に等しく、コンデンサは直
線的に放電する。
ｎの逆の変化に応じて、トランジスタＱ２及びＱ３はオ
ンし、トランジスタＱ１及びＱ４はオフする。しかし、
ダイオードＤ６は、順方向電圧がそのスレッシホールド
電圧より低くなるまで、導通状態を保つ。コンデンサＣ
は、Ｑ３及びＤ６により放電し、所望の勾配に関係する
下降勾配が生じる。時点ｔ５での初期勾配は、所望の勾
配の２倍であり、Ｄ６の順方向バイアスが減少するにつ
れて、減少する。ダイオードＤ６がオフする期間ｔ６−
ｔ７では、コンデンサＣからの流れ出る電流は、トラン
ジスタＱ３を流れる電流Ｉ２に等しく、コンデンサは直
線的に放電する。
【０００６】時点ｔ７では、時点ｔ３と類似して、コン
デンサＣの電圧は、ダイオードＤ５をオンにするのに必
要なスレッシホールド電圧と交差する。ダイオードＤ５
が導通し始めると、電流はコンデンサＣからそらされ、
電圧遷移の勾配は所望の値から減少する。勾配のこの減
少は、Ｄ５が更に順方向にバイアスされる程、顕著にな
る。最終的に、時点ｔ８では、適当なクランプ回路で定
めたように、逆の振幅レベルが得られ、ダイオードＤ５
の電流は、電流Ｉ２に等しくなる。コンデンサＣの両端
電圧は、クランプ回路で定めた遷移レベルに一定に保持
される。歪期間の長さｔ１−ｔ４及びｔ５−ｔ８は、全
遷移時間に正比例する。
デンサＣの電圧は、ダイオードＤ５をオンにするのに必
要なスレッシホールド電圧と交差する。ダイオードＤ５
が導通し始めると、電流はコンデンサＣからそらされ、
電圧遷移の勾配は所望の値から減少する。勾配のこの減
少は、Ｄ５が更に順方向にバイアスされる程、顕著にな
る。最終的に、時点ｔ８では、適当なクランプ回路で定
めたように、逆の振幅レベルが得られ、ダイオードＤ５
の電流は、電流Ｉ２に等しくなる。コンデンサＣの両端
電圧は、クランプ回路で定めた遷移レベルに一定に保持
される。歪期間の長さｔ１−ｔ４及びｔ５−ｔ８は、全
遷移時間に正比例する。
【０００７】したがって、本発明の目的は、従来の技術
に固有の歪の問題を解決し、ドリフト特性及び温度テイ
ル減少を改善する電圧遷移回路の提供にある。
に固有の歪の問題を解決し、ドリフト特性及び温度テイ
ル減少を改善する電圧遷移回路の提供にある。
【０００８】
【課題を解決するための手段及び作用】本発明の電圧遷
移回路は、２組の同等の電流源を有する。電圧遷移回路
は、入力電圧が２つの論理レベルの切り替わるとき、定
電流で直線的に充電／放電されるコンデンサを有する。
高レベル及び低レベル・クランプ回路の各々は、ショッ
トキー・ダイオードを介してコンデンサに接続される。
補償回路は、各クランプ回路に接続され、入力電圧が一
方の電圧レベルから他方の電圧レベルに遷移し始めたと
きに、適切なショットキー・ダイオードを即座にオン又
はオフする。補償回路は、第２の同等の定電流源に接続
され、補償用ショットキー・ダイオード及びクランプ回
路を含み、コンデンサに接続されたショットキー・ダイ
オードへのバイアスは、入力電圧が切り替わり始めたと
きに変化し、ショットキー・ダイオードは、即座にオン
又はオフする。その結果、コンデンサの両端に発生する
遷移波形には、ショットキー・ダイオードの特性による
歪がない。
移回路は、２組の同等の電流源を有する。電圧遷移回路
は、入力電圧が２つの論理レベルの切り替わるとき、定
電流で直線的に充電／放電されるコンデンサを有する。
高レベル及び低レベル・クランプ回路の各々は、ショッ
トキー・ダイオードを介してコンデンサに接続される。
補償回路は、各クランプ回路に接続され、入力電圧が一
方の電圧レベルから他方の電圧レベルに遷移し始めたと
きに、適切なショットキー・ダイオードを即座にオン又
はオフする。補償回路は、第２の同等の定電流源に接続
され、補償用ショットキー・ダイオード及びクランプ回
路を含み、コンデンサに接続されたショットキー・ダイ
オードへのバイアスは、入力電圧が切り替わり始めたと
きに変化し、ショットキー・ダイオードは、即座にオン
又はオフする。その結果、コンデンサの両端に発生する
遷移波形には、ショットキー・ダイオードの特性による
歪がない。
【０００９】
【実施例】図１は、本発明の電圧遷移回路を示す。差動
入力信号Ｖｉｎは、入力端子１２及び１４に供給され
る。入力電圧Ｖｉｎは、正及び負の電圧源Ｖｃｃ、Ｖｅ
ｅ間に接続された抵抗Ｒ３−Ｒ６及びツェナー・ダイオ
ードＤ１−Ｄ４から成る適当なバイアス回路網を介し
て、トランジスタＱ１−Ｑ４のベースに供給される。ト
ランジスタＱ１及びＱ２がＰＮＰ及びＮＰＮの一方の極
性、例えばＰＮＰ極性とすると、トランジスタＱ３及び
Ｑ４は他方の極性、即ちＮＰＮ極性である。トランジス
タＱ１及びＱ３のコレクタは、夫々コレクタ抵抗Ｒ２５
及びＲ２６を介して互いに接続されると共に、コンデン
サＣに接続される。トランジスタＱ１及びＱ３のエミッ
タは、夫々電流源Ｉ１及びＩ２を介して電圧源Ｖｃｃ及
びＶｅｅに接続される。更に、トラッキング・クランプ
回路１６及び１８は、夫々ショットキー・ダイオードＤ
５及びＤ６を介して、コンデンサＣ及びトランジスタＱ
１、Ｑ３のコレクタに接続される。
入力信号Ｖｉｎは、入力端子１２及び１４に供給され
る。入力電圧Ｖｉｎは、正及び負の電圧源Ｖｃｃ、Ｖｅ
ｅ間に接続された抵抗Ｒ３−Ｒ６及びツェナー・ダイオ
ードＤ１−Ｄ４から成る適当なバイアス回路網を介し
て、トランジスタＱ１−Ｑ４のベースに供給される。ト
ランジスタＱ１及びＱ２がＰＮＰ及びＮＰＮの一方の極
性、例えばＰＮＰ極性とすると、トランジスタＱ３及び
Ｑ４は他方の極性、即ちＮＰＮ極性である。トランジス
タＱ１及びＱ３のコレクタは、夫々コレクタ抵抗Ｒ２５
及びＲ２６を介して互いに接続されると共に、コンデン
サＣに接続される。トランジスタＱ１及びＱ３のエミッ
タは、夫々電流源Ｉ１及びＩ２を介して電圧源Ｖｃｃ及
びＶｅｅに接続される。更に、トラッキング・クランプ
回路１６及び１８は、夫々ショットキー・ダイオードＤ
５及びＤ６を介して、コンデンサＣ及びトランジスタＱ
１、Ｑ３のコレクタに接続される。
【００１０】トランジスタＱ２及びＱ４のエミッタは、
夫々電流源Ｉ３及びＩ４を介して電圧源Ｖｃｃ及びＶｅ
ｅに接続される。電流源Ｉ３は電流源Ｉ２と同等であ
り、電流源Ｉ１は電流源Ｉ４と同等である。トランジス
タＱ１、Ｑ４又はＱ２、Ｑ３がオフしたときに、夫々ト
ランジスタＱ１３、Ｑ８又はＱ１４、Ｑ７は、電流路を
形成する。トランジスタＱ２、Ｑ４のベースは、電圧源
Ｖｃｃ及びＶｅｅ間に接続された抵抗Ｒ４、Ｒ６及びツ
ェナー・ダイオードＤ２、Ｄ４から成る適当なバイアス
回路網を介して、他方の入力端子１４に接続される。補
償回路２０及び２２は、トランジスタＱ２及びＱ４のコ
レクタ及びトラッキング・クランプ回路１６及び１８間
に接続される。トラッキング・クランプ回路１６及び１
８は、夫々エミッタが適当なショットキー・ダイオード
Ｄ５及びＤ６に接続されると共に、抵抗Ｒ９及びＲ１１
を介して第２の電圧源Ｖｃ及びＶｅに接続されたエミッ
タフォロア・トランジスタＱ５及びＱ６を有する。トラ
ンジスタＱ５及びＱ６のベースは、第２の電圧源Ｖｃ及
びＶｅ間に接続されたＲ７、Ｒ８から成るバイアス回路
及びＲ１０、Ｒ１２から成るバイアス回路に夫々接続さ
れ、コレクタは、抵抗Ｒ１３及びＲ１４を介して第２電
圧源Ｖｃ及びＶｅに夫々接続されると共に、ダイオード
Ｄ９及びＤ１０を介して基準電圧源＋Ｖｒｅｆ及び−Ｖ
ｒｅｆに夫々接続される。
夫々電流源Ｉ３及びＩ４を介して電圧源Ｖｃｃ及びＶｅ
ｅに接続される。電流源Ｉ３は電流源Ｉ２と同等であ
り、電流源Ｉ１は電流源Ｉ４と同等である。トランジス
タＱ１、Ｑ４又はＱ２、Ｑ３がオフしたときに、夫々ト
ランジスタＱ１３、Ｑ８又はＱ１４、Ｑ７は、電流路を
形成する。トランジスタＱ２、Ｑ４のベースは、電圧源
Ｖｃｃ及びＶｅｅ間に接続された抵抗Ｒ４、Ｒ６及びツ
ェナー・ダイオードＤ２、Ｄ４から成る適当なバイアス
回路網を介して、他方の入力端子１４に接続される。補
償回路２０及び２２は、トランジスタＱ２及びＱ４のコ
レクタ及びトラッキング・クランプ回路１６及び１８間
に接続される。トラッキング・クランプ回路１６及び１
８は、夫々エミッタが適当なショットキー・ダイオード
Ｄ５及びＤ６に接続されると共に、抵抗Ｒ９及びＲ１１
を介して第２の電圧源Ｖｃ及びＶｅに接続されたエミッ
タフォロア・トランジスタＱ５及びＱ６を有する。トラ
ンジスタＱ５及びＱ６のベースは、第２の電圧源Ｖｃ及
びＶｅ間に接続されたＲ７、Ｒ８から成るバイアス回路
及びＲ１０、Ｒ１２から成るバイアス回路に夫々接続さ
れ、コレクタは、抵抗Ｒ１３及びＲ１４を介して第２電
圧源Ｖｃ及びＶｅに夫々接続されると共に、ダイオード
Ｄ９及びＤ１０を介して基準電圧源＋Ｖｒｅｆ及び−Ｖ
ｒｅｆに夫々接続される。
【００１１】補償回路２０及び２２は、トラッキング・
クランプ回路１６及び１８に対応する固定クランプ回路
２４及び２６を含む。固定クランプ回路トランジスタＱ
１５及びＱ１６のエミッタは、夫々スイッチ回路網２８
及び３０を介してトラッキング・クランプ回路トランジ
スタＱ５及びＱ６のベースに接続される。各スイッチ回
路網２８及び３０は、固定クランプ・トランジスタＱ１
５、Ｑ１６及び対応するトラッキング・クランプ・トラ
ンジスタＱ５、Ｑ６のベースの間に接続されたショット
キー・ダイオードＤ７及びＤ８を有する。スイッチ・ト
ランジスタ対Ｑ９、Ｑ１０及びＱ１１、Ｑ１２は、エミ
ッタが相互接続され、夫々トランジスタＱ２及びＱ４の
コレクタに接続され、トランジスタ対のコレクタがショ
ットキー・ダイオードＤ７及びＤ８の反対極性の端子に
接続される。スイッチ・トランジスタＱ１０及びＱ１２
のベースは、適当な基準電圧源＋Ｖｒｅｆ及び−Ｖｒｅ
ｆに夫々接続され、コレクタは、固定クランプ・トラン
ジスタＱ１５及びＱ１６のエミッタに夫々接続され、他
方のトランジスタＱ９及びＱ１１のベースは、トラッキ
ング・クランプ・トランジスタＱ５及びＱ６のコレクタ
に夫々接続される。トランジスタＱ１、Ｑ２、Ｑ６、Ｑ
９、Ｑ１０、及びＱ１３−Ｑ１５は、ＰＮＰ及びＮＰＮ
の一方の極性（ここでは、ＰＮＰ極性）であり、残りの
トランジスタＱ３−Ｑ５、Ｑ７、Ｑ８、Ｑ１１、Ｑ１２
及びＱ１６は、反対極性（ここでは、ＮＰＮ極性）であ
る。
クランプ回路１６及び１８に対応する固定クランプ回路
２４及び２６を含む。固定クランプ回路トランジスタＱ
１５及びＱ１６のエミッタは、夫々スイッチ回路網２８
及び３０を介してトラッキング・クランプ回路トランジ
スタＱ５及びＱ６のベースに接続される。各スイッチ回
路網２８及び３０は、固定クランプ・トランジスタＱ１
５、Ｑ１６及び対応するトラッキング・クランプ・トラ
ンジスタＱ５、Ｑ６のベースの間に接続されたショット
キー・ダイオードＤ７及びＤ８を有する。スイッチ・ト
ランジスタ対Ｑ９、Ｑ１０及びＱ１１、Ｑ１２は、エミ
ッタが相互接続され、夫々トランジスタＱ２及びＱ４の
コレクタに接続され、トランジスタ対のコレクタがショ
ットキー・ダイオードＤ７及びＤ８の反対極性の端子に
接続される。スイッチ・トランジスタＱ１０及びＱ１２
のベースは、適当な基準電圧源＋Ｖｒｅｆ及び−Ｖｒｅ
ｆに夫々接続され、コレクタは、固定クランプ・トラン
ジスタＱ１５及びＱ１６のエミッタに夫々接続され、他
方のトランジスタＱ９及びＱ１１のベースは、トラッキ
ング・クランプ・トランジスタＱ５及びＱ６のコレクタ
に夫々接続される。トランジスタＱ１、Ｑ２、Ｑ６、Ｑ
９、Ｑ１０、及びＱ１３−Ｑ１５は、ＰＮＰ及びＮＰＮ
の一方の極性（ここでは、ＰＮＰ極性）であり、残りの
トランジスタＱ３−Ｑ５、Ｑ７、Ｑ８、Ｑ１１、Ｑ１２
及びＱ１６は、反対極性（ここでは、ＮＰＮ極性）であ
る。
【００１２】動作上、入力電圧＋Ｖｉｎが第１入力端子
１２で高レベルであり、第２入力端子１４の入力電圧−
Ｖｉｎが低レベルであり、コンデンサＣの両端電圧が低
いとき、トランジスタＱ２、Ｑ３及びＱ９は、ダイオー
ドＤ５及びＤ７と共に導通する。電流Ｉ１は、ダイオー
ド接続されたトランジスタＱ１３により電圧源Ｖｃに側
路され、電流Ｉ２は、クランプ・トランジスタＱ５から
ショットキー・ダイオードＤ５及びトランジスタＱ３を
流れ、電流Ｉ３は、トランジスタＱ２、Ｑ９及びショッ
トキー・ダイオードＤ７を介して固定クランプ・トラン
ジスタＱ１５に流れ、電流Ｉ４は、電圧源Ｖｅからダイ
オード接続されたトランジスタＱ８を流れる。トラッキ
ング・クランプ・トランジスタＱ５のバイアスは、固定
クランプ・トランジスタＱ１５のエミッタ電圧及びショ
ットキー・ダイオードＤ７の電圧降下により決まる。
１２で高レベルであり、第２入力端子１４の入力電圧−
Ｖｉｎが低レベルであり、コンデンサＣの両端電圧が低
いとき、トランジスタＱ２、Ｑ３及びＱ９は、ダイオー
ドＤ５及びＤ７と共に導通する。電流Ｉ１は、ダイオー
ド接続されたトランジスタＱ１３により電圧源Ｖｃに側
路され、電流Ｉ２は、クランプ・トランジスタＱ５から
ショットキー・ダイオードＤ５及びトランジスタＱ３を
流れ、電流Ｉ３は、トランジスタＱ２、Ｑ９及びショッ
トキー・ダイオードＤ７を介して固定クランプ・トラン
ジスタＱ１５に流れ、電流Ｉ４は、電圧源Ｖｅからダイ
オード接続されたトランジスタＱ８を流れる。トラッキ
ング・クランプ・トランジスタＱ５のバイアスは、固定
クランプ・トランジスタＱ１５のエミッタ電圧及びショ
ットキー・ダイオードＤ７の電圧降下により決まる。
【００１３】端子１２の入力電圧Ｖｉｎが、低レベルに
遷移すると、トランジスタＱ１、Ｑ４及びＱ１２がオン
になる。トランジスタＱ１は、電流Ｉ１でコンデンサＣ
を充電し始める。トランジスタＱ２がオフになると、ト
ランジスタＱ９が遮断（カット・オフ）され、ダイオー
ドＤ７を流れる電流が０になり、トラッキング・クラン
プ・トランジスタＱ５のベースは、ダイオードＤ５をオ
フするのに必要な量だけ電圧が降下し、Ｑ５のバイアス
は、抵抗Ｒ７及びＲ８の分圧回路により決まる。トラッ
キング・クランプ・トランジスタＱ５は、利得が約１の
エミッタ・フォロア回路であるので、ダイオードＤ５
は、トランジスタＱ１がコンデンサＣの充電を開始する
と殆ど同時に遮断される。この様に、図４の“Ａ”で示
される期間は略０に減少し、この期間は、Ｑ９及びＤ７
を遮断するの必要な時間及びＱ５の伝搬遅延で決まる。
更に、期間Ａは、コンデンサＣの値とは無関係である。
したがって、トランジスタＱ１の電流は、コンデンサＣ
に流れる電流に等しく、コンデンサは直線的に充電され
る。
遷移すると、トランジスタＱ１、Ｑ４及びＱ１２がオン
になる。トランジスタＱ１は、電流Ｉ１でコンデンサＣ
を充電し始める。トランジスタＱ２がオフになると、ト
ランジスタＱ９が遮断（カット・オフ）され、ダイオー
ドＤ７を流れる電流が０になり、トラッキング・クラン
プ・トランジスタＱ５のベースは、ダイオードＤ５をオ
フするのに必要な量だけ電圧が降下し、Ｑ５のバイアス
は、抵抗Ｒ７及びＲ８の分圧回路により決まる。トラッ
キング・クランプ・トランジスタＱ５は、利得が約１の
エミッタ・フォロア回路であるので、ダイオードＤ５
は、トランジスタＱ１がコンデンサＣの充電を開始する
と殆ど同時に遮断される。この様に、図４の“Ａ”で示
される期間は略０に減少し、この期間は、Ｑ９及びＤ７
を遮断するの必要な時間及びＱ５の伝搬遅延で決まる。
更に、期間Ａは、コンデンサＣの値とは無関係である。
したがって、トランジスタＱ１の電流は、コンデンサＣ
に流れる電流に等しく、コンデンサは直線的に充電され
る。
【００１４】コンデンサＣの電圧が、ショットキー・ダ
イオードＤ６をオンにするために必要なスレッシホール
ド電圧と交差すると、ダイオードＤ６は導通を開始し、
トラッキング・クランプ負荷抵抗Ｒ１４の両端電圧は増
加し、スイッチ回路３０の状態を変化させて、トランジ
スタＱ１２はオフし始め、トランジスタＱ１１はオンし
始める。これにより、抵抗Ｒ１０及びＲ１２のバイアス
回路網でバイアスされているトラッキング・クランプ回
路Ｑ６のベース電圧は降下し、ダイオードＤ６更に導通
する。Ｑ６のベース電圧が降下すると、抵抗１４の両端
電圧が増加し、これにより、Ｑ１１がオンし、Ｑ１２が
オフし、電流Ｉ４がダイオードＤ８及びトランジスタＱ
１１を流れる。この時点では、Ｑ１１が電流Ｉ４を流
し、ダイオードＤ６が電流Ｉ１を流し、電流源Ｉ１及び
Ｉ４は同等であるので、電流Ｉ１の全てが確実にダイオ
ードＤ６を流れるために必要な電圧だけ、トランジスタ
Ｑ６のベース電圧は正確に降下する。この正帰還は、コ
ンデンサＣにより決まる遷移とは無関係に高速度で、ダ
イオードＤ６をオンにする。この様に、図４に示す期間
“Ｃ”は、極めて短くなり、ショットキー・ダイオード
Ｄ６を流れる電流は、トランジスタＱ１の電流と等しく
なる。コンデンサＣの両端電圧は、一定に保持され、遷
移が完了する。電流Ｉ１はトランジスタＱ１及びショッ
トキー・ダイオードＤ６を流れて、クランプ・トランジ
スタＱ６に達し、電流Ｉ２は電圧源Ｖｅから流れ、電流
Ｉ３は電圧源Ｖｃに流れ、電流Ｉ４は、固定クランプ・
トランジスタＱ１６からショットキー・ダイオードＤ８
及びトランジスタＱ１１、Ｑ４を流れる。
イオードＤ６をオンにするために必要なスレッシホール
ド電圧と交差すると、ダイオードＤ６は導通を開始し、
トラッキング・クランプ負荷抵抗Ｒ１４の両端電圧は増
加し、スイッチ回路３０の状態を変化させて、トランジ
スタＱ１２はオフし始め、トランジスタＱ１１はオンし
始める。これにより、抵抗Ｒ１０及びＲ１２のバイアス
回路網でバイアスされているトラッキング・クランプ回
路Ｑ６のベース電圧は降下し、ダイオードＤ６更に導通
する。Ｑ６のベース電圧が降下すると、抵抗１４の両端
電圧が増加し、これにより、Ｑ１１がオンし、Ｑ１２が
オフし、電流Ｉ４がダイオードＤ８及びトランジスタＱ
１１を流れる。この時点では、Ｑ１１が電流Ｉ４を流
し、ダイオードＤ６が電流Ｉ１を流し、電流源Ｉ１及び
Ｉ４は同等であるので、電流Ｉ１の全てが確実にダイオ
ードＤ６を流れるために必要な電圧だけ、トランジスタ
Ｑ６のベース電圧は正確に降下する。この正帰還は、コ
ンデンサＣにより決まる遷移とは無関係に高速度で、ダ
イオードＤ６をオンにする。この様に、図４に示す期間
“Ｃ”は、極めて短くなり、ショットキー・ダイオード
Ｄ６を流れる電流は、トランジスタＱ１の電流と等しく
なる。コンデンサＣの両端電圧は、一定に保持され、遷
移が完了する。電流Ｉ１はトランジスタＱ１及びショッ
トキー・ダイオードＤ６を流れて、クランプ・トランジ
スタＱ６に達し、電流Ｉ２は電圧源Ｖｅから流れ、電流
Ｉ３は電圧源Ｖｃに流れ、電流Ｉ４は、固定クランプ・
トランジスタＱ１６からショットキー・ダイオードＤ８
及びトランジスタＱ１１、Ｑ４を流れる。
【００１５】Ｖｉｎが逆状態に遷移するとき、上述の動
作は逆になる。コンデンサＣの両端に現れる最終的出力
の変化は、間隔Ａ、Ｃ、Ｅ及びＧが０に近くなるように
減少するので、略図２に示す理想的波形の様になる。
作は逆になる。コンデンサＣの両端に現れる最終的出力
の変化は、間隔Ａ、Ｃ、Ｅ及びＧが０に近くなるように
減少するので、略図２に示す理想的波形の様になる。
【００１６】バイアス電圧＋／−Ｖｒｅｆは、トランジ
スタＱ５及びＱ６が飽和しないように、トラッキング・
クランプ回路１６、１８（及び固定クランプ回路２４、
２６）を制限する。トラッキング・クランプ・トランジ
スタＱ５のコレクタ電圧は、ショットキー・ダイオード
Ｄ５が導通し始めるまで、スイッチ・トランジスタＱ９
のオフ状態を維持するために十分高く保たれる。ダイオ
ードＤ５が導通すると、トランジスタＱ９は、他方のス
イッチ・トランジスタＱ１０を十分に遮断するために、
確実にオンする。同様に、トラッキング・クランプ・ト
ランジスタＱ６のコレクタ電圧は、ショットキー・ダイ
オードＤ６が導通を開始するまで、スイッチ・トランジ
スタＱ１１をオフ状態に維持するために十分低く保たれ
る。ダイオードＤ６は、他方のスイッチ・トランジスタ
Ｑ１２を遮断するために、確実にトランジスタＱ１１を
導通させる。入力電圧Ｖｉｎが入力レベルの遷移の中点
にあるときに、トランジスタＱ１−Ｑ４は、バイアスさ
れて切り替わる。
スタＱ５及びＱ６が飽和しないように、トラッキング・
クランプ回路１６、１８（及び固定クランプ回路２４、
２６）を制限する。トラッキング・クランプ・トランジ
スタＱ５のコレクタ電圧は、ショットキー・ダイオード
Ｄ５が導通し始めるまで、スイッチ・トランジスタＱ９
のオフ状態を維持するために十分高く保たれる。ダイオ
ードＤ５が導通すると、トランジスタＱ９は、他方のス
イッチ・トランジスタＱ１０を十分に遮断するために、
確実にオンする。同様に、トラッキング・クランプ・ト
ランジスタＱ６のコレクタ電圧は、ショットキー・ダイ
オードＤ６が導通を開始するまで、スイッチ・トランジ
スタＱ１１をオフ状態に維持するために十分低く保たれ
る。ダイオードＤ６は、他方のスイッチ・トランジスタ
Ｑ１２を遮断するために、確実にトランジスタＱ１１を
導通させる。入力電圧Ｖｉｎが入力レベルの遷移の中点
にあるときに、トランジスタＱ１−Ｑ４は、バイアスさ
れて切り替わる。
【００１７】固定クランプ・トランジスタＱ１５のベー
スは、ショットキー・ダイオードＤ５及びコンデンサＣ
の接続点の負のクランプ値に関する電圧基準点になる。
バイアス抵抗Ｒ１６及びＲ１８の温度特性が一致してお
り、Ｑ１５のベース電流が抵抗Ｒ１６及びＲ１８を流れ
る電流に比較して小さいときに、このベース電圧値は、
温度的に安定する。ショットキー・ダイオードＤ５及び
Ｄ７が導通しているとき、コンデンサＣの電圧は、Ｖｏ
＝Ｖｂａｓｅ１５＋Ｖｂｅ１５＋Ｖｄ７＋Ｖｂｅ５−Ｖ
ｄ５ここで、Ｄ５及びＤ７は、同様のダイオードであ
り、Ｑ５及びＱ１５は同一のバイアス点、電圧及び電流
を有する。電圧Ｖｏは、Ｑ１５及びＱ５間のＶｂｅの不
一致に起因して、２００μＶ／°Ｃ以下である低ドリフ
トを有する。正のクランプは、負のクランプと全く同様
に働き、同じ極性の同様のドリフトを有する。したがっ
て、波形Ｖｏのピーク・ピーク振幅は、実質的に温度と
無関係である。この回路が差動増幅器を駆動し、コモン
・モード信号が差動増幅器の反対の入力を駆動すると、
結果的に得られる波形は、極めて高い程度まで温度と無
関係である。
スは、ショットキー・ダイオードＤ５及びコンデンサＣ
の接続点の負のクランプ値に関する電圧基準点になる。
バイアス抵抗Ｒ１６及びＲ１８の温度特性が一致してお
り、Ｑ１５のベース電流が抵抗Ｒ１６及びＲ１８を流れ
る電流に比較して小さいときに、このベース電圧値は、
温度的に安定する。ショットキー・ダイオードＤ５及び
Ｄ７が導通しているとき、コンデンサＣの電圧は、Ｖｏ
＝Ｖｂａｓｅ１５＋Ｖｂｅ１５＋Ｖｄ７＋Ｖｂｅ５−Ｖ
ｄ５ここで、Ｄ５及びＤ７は、同様のダイオードであ
り、Ｑ５及びＱ１５は同一のバイアス点、電圧及び電流
を有する。電圧Ｖｏは、Ｑ１５及びＱ５間のＶｂｅの不
一致に起因して、２００μＶ／°Ｃ以下である低ドリフ
トを有する。正のクランプは、負のクランプと全く同様
に働き、同じ極性の同様のドリフトを有する。したがっ
て、波形Ｖｏのピーク・ピーク振幅は、実質的に温度と
無関係である。この回路が差動増幅器を駆動し、コモン
・モード信号が差動増幅器の反対の入力を駆動すると、
結果的に得られる波形は、極めて高い程度まで温度と無
関係である。
【００１８】期間Ａ、Ｃ、Ｅ及びＧは、０に近い。トラ
ンジスタＱ５及びＱ１５は、期間Ｄ及びＨの間、電力消
費が同じである。期間Ｃ及びＤの間は、クランプはオン
であるので、Ｑ５のエミッタ電流は、Ｄ５の電流だけ増
加し、Ｖｃｅ５はダイオードＤ９で設定したクランプ値
に降下する。トランジスタＱ２がオンし、ダイオード１
１がＶｃｅ１５の変化を制限するので、固定クランプ・
トランジスタＱ１５のエミッタ電流の増加は同じであ
る。ダイオードＤ５及びＤ７は、時間に対して等しい電
力を維持する。最終的効果は、数１００μ秒の時定数
で、温度減衰が大幅に減少する。
ンジスタＱ５及びＱ１５は、期間Ｄ及びＨの間、電力消
費が同じである。期間Ｃ及びＤの間は、クランプはオン
であるので、Ｑ５のエミッタ電流は、Ｄ５の電流だけ増
加し、Ｖｃｅ５はダイオードＤ９で設定したクランプ値
に降下する。トランジスタＱ２がオンし、ダイオード１
１がＶｃｅ１５の変化を制限するので、固定クランプ・
トランジスタＱ１５のエミッタ電流の増加は同じであ
る。ダイオードＤ５及びＤ７は、時間に対して等しい電
力を維持する。最終的効果は、数１００μ秒の時定数
で、温度減衰が大幅に減少する。
【００１９】図１に示す回路は、更に、抵抗Ｒ２３、Ｒ
２４及びコンデンサＣ２、Ｃ３を入力端子１２及び１４
に有する。これらのフィルタは、ポール・ゼロ対を加え
ることにより、周波数応答を改善する。抵抗Ｒ２５、Ｒ
２６は、コンデンサＣ及び寄生インダクタンスに関して
回路のＱを低くするために、加えられている。
２４及びコンデンサＣ２、Ｃ３を入力端子１２及び１４
に有する。これらのフィルタは、ポール・ゼロ対を加え
ることにより、周波数応答を改善する。抵抗Ｒ２５、Ｒ
２６は、コンデンサＣ及び寄生インダクタンスに関して
回路のＱを低くするために、加えられている。
【００２０】
【発明の効果】本発明は、入力電圧の変化が起きたとき
に、即座にショットキー・ダイオードをオン及びオフに
する正帰還回路を有する補償回路を使用して、遷移特性
の歪を除去するできる。これにより、信号の忠実度が改
善され、立ち上がり及び立ち下がり時間が減少し、最大
クロック周波数が増加し、タイミング特性が改善され
る。
に、即座にショットキー・ダイオードをオン及びオフに
する正帰還回路を有する補償回路を使用して、遷移特性
の歪を除去するできる。これにより、信号の忠実度が改
善され、立ち上がり及び立ち下がり時間が減少し、最大
クロック周波数が増加し、タイミング特性が改善され
る。
【図１】本発明の電圧遷移回路を示す回路図。
【図２】理想的電圧遷移回路の遷移特性を示すグラフ
図。
図。
【図３】従来の電圧遷移回路を示す回路図。
【図４】図３の回路の遷移特性を示すグラフ図。
Ｃ コンデンサ Ｄ５、Ｄ６ ショットキー・ダイオード Ｉ１、Ｉ２ 電流源 Ｑ１、Ｑ２ スイッチ手段 １２、１４ 入力端子 １６、１８ クランプ回路 ２０、２２ 補償回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年４月３日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
Claims (1)
- 【請求項１】差動入力信号が入力される第１及び第２入
力端子と、 コンデンサと、 充電用電流源及び放電用電流源と、 上記第１入力端子の入力信号に応答して、上記充電用電
流源又は上記放電用電流源を上記コンデンサに接続する
スイッチ手段と、 上記コンデンサに互いに逆方向に接続された１対のダイ
オードと、 該１対のダイオードにバイアス電圧を供給する第１及び
第２クランプ回路と、 上記第２入力端子及び上記第１及び第２クランプ回路間
に夫々接続され、上記第１及び第２クランプ回路の上記
バイアス電圧を制御可能な第１及び第２補償回路とを具
え、 該第１及び第２補償回路の一方は、上記第２入力端子の
入力信号に応答して、対応する上記クランプ回路のバイ
アス電圧を制御して、対応する上記ダイオードを即座に
オフし、上記第１及び第２補償回路の他方は、対応する
上記ダイオードがオフし始めると、対応する上記クラン
プ回路のバイアス電圧を制御して、対応する上記ダイオ
ードを即座にオンすることを特徴とする電圧遷移回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US652859 | 1984-09-21 | ||
| US07/652,859 US5087827A (en) | 1991-02-11 | 1991-02-11 | Variable voltage transition circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575408A true JPH0575408A (ja) | 1993-03-26 |
Family
ID=24618477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4057442A Pending JPH0575408A (ja) | 1991-02-11 | 1992-02-10 | 電圧遷移回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5087827A (ja) |
| EP (1) | EP0499175A3 (ja) |
| JP (1) | JPH0575408A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08512281A (ja) * | 1993-02-26 | 1996-12-24 | メレル ダウ ファーマス−ティカルズ インコーポレイテッド | アデノシンａ▲下１▼受容体拮抗剤としてのキサンチン誘導体類 |
| WO1994026744A1 (en) * | 1993-05-06 | 1994-11-24 | Merrell Dow Pharmaceuticals Inc. | 8-substituted xanthines as selective adenosine receptor agents |
| JPH0767325A (ja) * | 1993-08-20 | 1995-03-10 | Fujitsu Ltd | Ｄｃ−ｄｃコンバータ |
| DE69800694T2 (de) | 1998-12-23 | 2001-09-13 | Agilent Technologies Inc | Schaltung zur Erzeugung von Signalen mit einstellbarer Flankensteilheit |
| US20090219076A1 (en) * | 2008-02-28 | 2009-09-03 | Wenwei Wang | Apparatus, system, and method for grounding integrated circuit outputs |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH558111A (de) * | 1972-07-21 | 1975-01-15 | Battelle Memorial Institute | Circuit generateur de signaux comprenant un oscillateur a quartz delivrant des signaux periodiques biphases et un demultiplicateur de la frequence de ces signaux. |
| US4016498A (en) * | 1975-09-25 | 1977-04-05 | Hewlett-Packard Company | Variable duty cycle waveform generator |
| DE2737432C3 (de) * | 1977-08-19 | 1980-03-06 | Hewlett-Packard Gmbh, 7030 Boeblingen | Integratorschaltung mit Begrenzung |
| US4199693A (en) * | 1978-02-07 | 1980-04-22 | Burroughs Corporation | Compensated MOS timing network |
| DE2830784C3 (de) * | 1978-07-13 | 1981-10-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur Erzeugung einer von einer Wechselspannung abhängigen Steuergleichspannung |
| US4216393A (en) * | 1978-09-25 | 1980-08-05 | Rca Corporation | Drive circuit for controlling current output rise and fall times |
| DD143686A1 (de) * | 1979-03-30 | 1980-09-03 | Helmut Schicktanz | Schaltungsanordnung zur formung von impulsen |
| US4384216A (en) * | 1980-08-22 | 1983-05-17 | International Business Machines Corporation | Controlled power performance driver circuit |
| JPH0685141B2 (ja) * | 1983-03-31 | 1994-10-26 | 株式会社東芝 | 充放電回路 |
| US4631422A (en) * | 1983-12-19 | 1986-12-23 | Rca Corporation | TTL circuit with a clamping transistor for speedy turn-off of output transistor |
| DE3538552C1 (de) * | 1985-10-30 | 1987-01-08 | Philips Patentverwaltung | Schaltungsanordnung zur Ansteuerung einer kapazitiven Last |
| US4877982A (en) * | 1989-01-23 | 1989-10-31 | Honeywell Inc. | MOSFET turn-on/off circuit |
| US5019719A (en) * | 1990-01-12 | 1991-05-28 | International Rectifier Corporation | Transformer coupled gate drive circuit for power MOSFETS |
-
1991
- 1991-02-11 US US07/652,859 patent/US5087827A/en not_active Expired - Fee Related
-
1992
- 1992-02-10 JP JP4057442A patent/JPH0575408A/ja active Pending
- 1992-02-10 EP EP19920102183 patent/EP0499175A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US5087827A (en) | 1992-02-11 |
| EP0499175A2 (en) | 1992-08-19 |
| EP0499175A3 (en) | 1993-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5319265A (en) | Comparator with hysteresis | |
| EP0379955A1 (en) | ECL circuitry and its use in connection with a voltage controlled oscillator | |
| EP0623997B1 (en) | Hysteresis comparator working with a low voltage supply | |
| US5130572A (en) | Operational track-and-hold amplifier | |
| US6104244A (en) | Amplifier having a rail-to-rail output stage | |
| US4611136A (en) | Signal delay generating circuit | |
| EP0484129A2 (en) | Sample-and-hold circuit | |
| US5635868A (en) | Power transistor current limiter | |
| JPH0575408A (ja) | 電圧遷移回路 | |
| CA2113761C (en) | A current-controlled oscillator | |
| US5880639A (en) | Amplification circuit | |
| JP2542722B2 (ja) | 非対称信号生成回路 | |
| JPH04315207A (ja) | 電源回路 | |
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| US5157347A (en) | Switching bridge amplifier | |
| JPH0588563B2 (ja) | ||
| US6157268A (en) | Voltage controlled emitter coupled multivibrator circuit | |
| US4754232A (en) | Amplification gain adjusting circuit | |
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| US4831342A (en) | Variable frequency multivibrator | |
| JPS622722B2 (ja) | ||
| JP2861868B2 (ja) | ヒステリシス付きコンパレータ | |
| US20020044002A1 (en) | Mixer circuitry | |
| US5877655A (en) | Device for limiting the output current of an operational amplifier | |
| JP2812739B2 (ja) | 三角波発生器 |