JP4465724B2 - 増幅回路 - Google Patents

増幅回路 Download PDF

Info

Publication number
JP4465724B2
JP4465724B2 JP2007135693A JP2007135693A JP4465724B2 JP 4465724 B2 JP4465724 B2 JP 4465724B2 JP 2007135693 A JP2007135693 A JP 2007135693A JP 2007135693 A JP2007135693 A JP 2007135693A JP 4465724 B2 JP4465724 B2 JP 4465724B2
Authority
JP
Japan
Prior art keywords
signal
output
output terminal
power supply
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007135693A
Other languages
English (en)
Other versions
JP2008294561A (ja
Inventor
義雄 見須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Onkyo Corp
Original Assignee
Onkyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Onkyo Corp filed Critical Onkyo Corp
Priority to JP2007135693A priority Critical patent/JP4465724B2/ja
Publication of JP2008294561A publication Critical patent/JP2008294561A/ja
Application granted granted Critical
Publication of JP4465724B2 publication Critical patent/JP4465724B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、単電源で動作する増幅回路に関し、詳細には出力信号に含まれる変動成分を除去する増幅回路に関する。
図2(a)は、従来の増幅回路200を示す概略回路図である。図2(b)〜(e)の波形は、入力信号が0の時の各ノードにおける波形を模式的に表している。増幅回路200は、単電源(電源VCC)で動作するアンプIC201を備え、信号入力端子201aから入力された入力信号を所定の利得で増幅し、出力端子201bから出力する。出力端子201bは、負荷であるスピーカーの正側入力端子に接続される正側出力端子SPOUT+に接続されている。また、スピーカーの負側入力端子が接続される負側出力端子SPOUT−からは、電源電圧VCCの2分1の電圧(1/2VCC)が出力される。また、アンプIC201は、電源電圧VCCが供給される電源入力端子201dを含む。図示しないが、アンプIC201は、電源入力端子201dから入力された電源電圧VCCに基づいて、バイアス電圧1/2VCCを生成し、入力端子201aから入力される入力信号のバイアス電圧を供給するバイアス回路が設けられている。そのため、バイアス電圧が1/2VCCである出力信号が出力端子201b及び正側出力端子SPOUT+から出力される。増幅回路200は、正側出力端子SPOUT+の出力信号と、負側出力端子SPOUT−から出力される出力電圧との差分値を出力信号として出力するものである。
このような増幅回路200において、図2(c)に示すように、電源電圧VCCに変動成分であるリップル成分が含まれる場合には、図2(d)に示すように、負側出力端子SPOUT−に出力される出力電圧1/2VCCにもリップル成分が含まれることになる。一方、アンプIC201は現在市販されているものは、電源電圧VCCにリップル成分が含まれていても出力端子201bからの出力信号からはリップル成分が除去されるように設計されるのが通常である。そのため、正側出力端子SPOUT+から出力される出力信号には、図2(b)に示すようにリップル成分が含まれない。増幅回路200の出力波形は、正側出力端子SPOUT+の出力信号と、負側出力端子SPOUT−の出力信号との差分値であるので、図2(e)に示すようにリップル成分が含まれてしまう。
下記特許文献1は、入力段を差動増幅器としたオーディオパワー増幅器において、差動増幅器の入力端子の一方に電源ラインに重畳するリップル分を抵抗とコンデンサとを介して加えることによってリップルがオーディオパワー増幅器出力端に現れないようにした増幅器を記載する。しかしながら、特許文献1の増幅器は、負側出力端子から電源電圧VCCの2分の1の電圧1/2VCCを出力し、その1/2VCCに含まれるリップル成分に起因して、増幅回路の出力信号に含まれるリップル成分を除去するものではない。
実開昭56−152415号 特許第3394116号 特開2005−278039号 特開平2−125507号 特開平3−132206号
本発明は上記従来の課題を解決するためになされたものであり、その目的とするところは、単電源で動作し、正側出力端子に入力信号にバイアス電圧を加え増幅した信号が出力され、負側出力端子に1/2VCCが出力されるような増幅回路において、負側出力端子に出力される1/2VCCに含まれるリップル成分に起因して、増幅回路の出力信号に含まれるリップル成分を除去する増幅回路を提供することにある。
本発明の好ましい実施形態による増幅回路は、電源と接地電位とが接続されて、単電源で動作する増幅回路であって、入力信号が入力される信号入力端子と、第1極性出力端子と、該電源と該接地電位との間に接続され、変動成分を含む該電源電圧の2分の1の電圧を出力する第2極性出力端子と、該信号入力端子に入力される入力信号を増幅し、該第1極性出力端子から該電源電圧の2分の1の電圧をバイアス電圧とする出力信号を出力する増幅手段とを備える。該第1極性出力端子の出力信号と、該第2極性出力端子の出力電圧との差分値が該増幅回路の出力信号となる。該増幅回路は、該電源電圧から変動成分のみを抽出して、該入力信号に混入させて、該第1極性出力端子の出力信号に変動成分を混入させることにより、該第2極性出力端子の出力電圧に含まれる変動成分を該第1極性出力端子の出力信号に混入させた変動成分によって相殺し、該増幅回路の出力信号から変動成分を除去する除去手段とをさらに備える。
好ましい実施形態においては、前記除去手段が、前記電源と前記信号入力端子との間に接続された抵抗及びコンデンサを含む。
本発明の増幅回路によると、除去手段によって、電源電圧から変動成分のみを抽出して、入力信号に混入させて、第1極性出力端子(例えば、正側出力端子)の出力信号に変動成分を混入させる。第2極性出力端子(例えば、負側出力端子)の出力電圧に含まれる変動成分を、第1極性出力端子の出力信号に混入させた変動成分によって相殺することができるので、増幅回路の出力信号から変動成分を除去することができる。
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図1(a)は、本発明の好ましい実施形態による増幅回路100を示す概略回路図である。図1(b)〜(e)は各ノードにおける波形を模式的に示す図である。本例では、複数チャンネル(例えば、左チャンネル及び右チャンネル)の増幅回路において、1チャンネル分の増幅回路のみに着目して説明するが、他のチャンネルについても同様である。
増幅回路100は、単電源(片電源ともいう)VCCで動作する増幅手段を備える。増幅手段は、本例では、アンプIC101が採用される。アンプIC101は、差動増幅器102と、信号入力端子101aと、信号出力端子101bと、負帰還端子101cと、電源入力端子101dと、接地端子101eとを含む。
差動増幅器102の非反転入力端子は信号入力端子101aに接続されている。差動増幅器102の反転入力端子は、負帰還端子101cに接続され、かつ、抵抗R1を介して、差動増幅器102の出力端子に接続されており、負帰還経路を形成する。差動増幅器102の出力端子は、信号出力端子101bに接続されている。信号入力端子101aには、入力信号(音声信号)が供給される。信号出力端子101bは、負荷であるスピーカーの正側入力端子が接続される正側出力端子SPOUT+に接続されている。
差動増幅器102は、電源入力端子101dから供給された電源電圧VCCに基づいて動作し、信号入力端子101aから入力された入力信号(音声信号)を所定の利得で増幅して、信号出力端子101bから出力する。なお、本例のアンプICとしては、電源電圧VCCにリップル成分が含まれていても、信号出力端子101bから出力される出力信号にはリップル成分が含まれないように設計されたものが市販されている。
図示しないが、アンプIC101は、電源入力端子101dから供給された電源電圧VCCに基づいて入力信号のバイアス電圧1/2VCCを生成するバイアス生成回路、及び、信号入力端子101aから入力された入力信号にバイアス電圧を与える電圧変換回路を有している。信号入力端子101aから入力される入力信号は0Vを基準電圧とする交流信号であるが、バイアス生成回路及び電圧変換回路の機能によってバイアス電圧1/2VCCの入力信号とされて、差動増幅器102の非反転入力端子に供給される。その結果、差動増幅器102からは、バイアス電圧が1/2VCCであり、所定の利得で増幅された信号が出力される。
電源VCCと接地電位との間には、並列接続された抵抗R5及びコンデンサC5と、並列接続された抵抗R6及びコンデンサC6とが直列接続されており、その接続点に、スピーカーの負側入力端子が接続される負側出力端子SPOUT−が接続されている。抵抗R5と抵抗R6とは同じ抵抗値のものが使用され、コンデンサC5とコンデンサC6とは同じ容量のものが使用されることにより、負側出力端子SPOUT−からは、電源電圧VCCの1/2の電圧である1/2VCCが出力される。
増幅回路100全体の出力信号としては、正側出力端子SPOUT+の出力信号と、負側出力端子SPOUT−の出力電圧の差分値(正側出力端子SPOUT+の出力信号から、負側出力端子SPOUT−の出力電圧を減算した信号)となるので、基準電圧が0Vであって(すなわち、グランド基準で、直流成分を含まない)、入力信号がアンプICの利得で増幅された交流信号となる。
ここで、図1(c)に示すように、電源電圧VCCにリップル成分が含まれるとき、正側出力端子SPOUT+からはリップル成分を含まない出力信号が出力されるが、負側出力端子SPOUT−には1/2VCCが出力されるので、図1(d)に示すように、リップル成分を含んでいる。その結果、増幅回路100全体の出力信号としては、リップル成分を含んだ出力信号となる。
本実施形態においては、このようなリップル成分を除去するために、増幅回路100がリップル除去手段を備えている。リップル除去手段は、正側出力端子SPOUT+から出力される出力信号にも意図的にリップル成分を含ませることによって、負側出力端子SPOUT−に出力される電圧に含まれるリップル成分を相殺し、増幅回路100の出力信号としてリップル成分を含まない信号とするものである。
リップル除去手段は、電源電圧VCCに含まれるリップル成分のみを抽出して、抽出したリップル成分を入力信号に混入させる。リップル除去手段は、電源VCCからの電源ラインが信号入力端子101aに接続されており(すなわち、信号入力ラインに対して電源ラインがワイヤードOR接続されており)、電源ラインには直列に抵抗R7及びコンデンサC7が設けられている。抵抗R7及びコンデンサC7は、電源電圧VCCに対して高域通過フィルタとして機能する。また、コンデンサC7は、アンプIC201内部で生成されるバイアス電圧に影響を与えないように直流成分をカットする役割を有する。
従って、電源電圧VCCはコンデンサC7によって直流成分が除去されて、交流成分(高周波成分)であるリップル成分のみが入力信号に混入され、信号入力端子101aに供給される。その結果、図1(b)に示すように、差動増幅器102(正側出力端子SPOUT+)の出力信号にもリップ成分が混入されることになる。正側出力端子SPOUT+の出力信号に混入されたリップル成分は、負側出力端子SPOUT−の出力電圧に含まれるリップル成分によって相殺されるので、増幅回路100の出力信号としては、図1(e)に示すように、リップル成分を含まないものにすることができる。
増幅回路100の出力信号からリップル成分を除去するためには、正側出力端子SPOUT+の出力信号に混入されるリップル成分(図1(b))と、負側出力端子SPOUT−の出力電圧に含まれるリップル成分(図1(d))とを概略同じ(振幅、周波数、位相などを同一)にする必要がある。これを実現するためには、抵抗R7と抵抗R3との抵抗値の比、及び、コンデンサC7とコンデンサC3との容量の比を適切な値に調整して、入力信号に混入するリップル成分の電圧値(すなわち、増幅回路100の出力信号に対するリップル除去率)を調整することによって実現することができる。
なお、リップル除去手段において、信号入力端子101aに接続される電源ラインを電源VCCから直接引き出すのではなく、負側出力端子SPOUT−から引き出して、1/2VCCに含まれるリップル成分を抽出して、入力信号に混入することも考えられる。しかしながら、本例のように、電源VCCから電源ラインを引き出して、電源電圧VCCからリップル成分を抽出して入力信号に混入することにより、以下の効果が得られる。
電源VCCに含まれるリップル成分の方が1/2VCCに含まれるリップル成分よりも大きいので、正側出力端子SPOUT+の出力信号に混入させるリップル成分の振幅値の調整範囲を、アンプIC101の利得や、抵抗、コンデンサの値を調整することにより、大きく取ることができる。すなわち、1/2VCCから抽出したリップル成分を正側出力端子SPOUT+の出力信号に混入させる場合は、混入させるリップル成分の振幅の調整範囲が限られ、負側出力端子SPOUT−の出力電圧に含まれるリップル成分と等しくできない可能性がある。しかし、本例では、リップル成分の振幅の調整範囲が広いので、各値を適切な値に調整することで、負側出力端子SPOUT−の出力電圧に含まれるリップル成分と略同じリップル成分を正側出力端子SPOUT+の出力信号に混入させ、増幅回路100の出力信号からリップル成分の概略全てを除去することができる。
また、電源電圧VCCを27V、抵抗R7を220KΩ、コンデンサC7を334pFとした場合に、リップル成分を入力信号に混入することによる入力信号のオフセット電圧は0.8Vとなり、きわめて低い値となる。従って、電源VCCをオフ状態からオン動作させた場合に、入力信号のオフセット電圧は0Vから0.8Vに即座に達することができ、その結果、電源ラインを入力信号に接続しているにも関わらず、差動増幅器102の出力信号にポップノイズが混入することを防止できるという副次的な効果が得られる。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。本例では、1つのチャンネル(左チャンネル又は右チャンネル)の増幅回路についてのみ説明したが、実際の増幅回路では左チャンネル及び右チャンネルについて共に上記のような回路構成が実現され得る。また、増幅手段としてアンプICを使用したが、トランジスタ、抵抗及びコンデンサ等の電子部品を組み合わせて増幅手段を構成してもよい。
本発明は、例えばオーディオ用のパワーアンプとして特に好適に採用され得る。
(a)は、本発明の好ましい実施形態による増幅回路を示す概略回路図であり、(b)〜(e)は各点における波形を模式的に示す図である。 (a)は、従来の増幅回路を示す概略回路図であり、(b)〜(e)は各点における波形を模式的に示す図である。
符号の説明
100 増幅回路
101 アンプIC
101a 信号入力端子
101b 信号出力端子
101c 負帰還端子
101d 電源入力端子
101e 接地端子
102 差動増幅器
SPOUT+ 正側出力端子
SPOUT− 負側出力端子

Claims (2)

  1. 電源と接地電位とが接続されて、単電源で動作する増幅回路であって、
    入力信号が入力される信号入力端子と、
    第1極性出力端子と、
    該電源と該接地電位との間に接続され、変動成分を含む該電源電圧の2分の1の電圧を出力する第2極性出力端子と、
    該信号入力端子に入力される入力信号を増幅し、該第1極性出力端子から該電源電圧の2分の1の電圧をバイアス電圧とする出力信号を出力する増幅手段とを備え、
    該第1極性出力端子の出力信号と、該第2極性出力端子の出力電圧との差分値が該増幅回路の出力信号となり、
    該電源電圧から変動成分のみを抽出して、該入力信号に混入させて、該第1極性出力端子の出力信号に変動成分を混入させることにより、該第2極性出力端子の出力電圧に含まれる変動成分を該第1極性出力端子の出力信号に混入させた変動成分によって相殺し、該増幅回路の出力信号から変動成分を除去する除去手段とをさらに備える、増幅回路。
  2. 前記除去手段が、前記電源と前記信号入力端子との間に接続された抵抗及びコンデンサを含む、請求項1に記載の増幅回路。
JP2007135693A 2007-05-22 2007-05-22 増幅回路 Active JP4465724B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007135693A JP4465724B2 (ja) 2007-05-22 2007-05-22 増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007135693A JP4465724B2 (ja) 2007-05-22 2007-05-22 増幅回路

Publications (2)

Publication Number Publication Date
JP2008294561A JP2008294561A (ja) 2008-12-04
JP4465724B2 true JP4465724B2 (ja) 2010-05-19

Family

ID=40168873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007135693A Active JP4465724B2 (ja) 2007-05-22 2007-05-22 増幅回路

Country Status (1)

Country Link
JP (1) JP4465724B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5206763B2 (ja) * 2010-10-21 2013-06-12 オンキヨー株式会社 増幅装置

Also Published As

Publication number Publication date
JP2008294561A (ja) 2008-12-04

Similar Documents

Publication Publication Date Title
US7385444B2 (en) Class D amplifier
JP2003110375A (ja) 自走式pwm増幅器
EP2096753A1 (en) Switching amplifier
TWI223559B (en) Circuit for preventing shock sound
JP4853176B2 (ja) D級増幅器
JP2008289047A (ja) 増幅器
EP0473166A1 (en) Amplifying circuit
JP4465724B2 (ja) 増幅回路
US10819293B2 (en) Power amplifier
US7439801B2 (en) Amplifier circuit with multiple power supplies
JP6461510B2 (ja) オーディオアンプ用の電源回路、電子機器、オーディオアンプへの電源電圧の供給方法
JP5936975B2 (ja) D級増幅回路
JP2012231264A (ja) 電力増幅器
US8279011B2 (en) Amplifier circuit and method of signal amplification
JP2007209038A (ja) 電力増幅回路
US7633343B2 (en) Fully differential amplifier
US20210091738A1 (en) Input circuit with wide range input voltage compatibility
JP6434314B2 (ja) D級増幅回路
US9954494B1 (en) Method and circuit for suppressing pop noise in an audio operation amplifier
KR20070046783A (ko) 평형 출력 회로 및 그것을 이용한 전자 기기
JP5697144B2 (ja) 電圧増幅装置、及び電圧増幅方法
JP2009100352A (ja) D級増幅回路
WO2023002744A1 (ja) 電源安定化回路
JP2004228625A (ja) ヒステリシスコンパレータ
JP2019118060A (ja) オペアンプ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3