JP5537342B2

JP5537342B2 - チョッパスタビライズドアンプ

Info

Publication number: JP5537342B2
Application number: JP2010195764A
Authority: JP
Inventors: 雅人大澤
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2010-09-01
Filing date: 2010-09-01
Publication date: 2014-07-02
Anticipated expiration: 2030-09-01
Also published as: JP2012054766A; US20120049950A1; US8248158B2

Description

本発明は、チョッパスタビライズドアンプに関する。

チョッパスタビライズドアンプは、低ノイズ、低ドリフトの直流アンプとして広く用いられている（例えば、特許文献１参照）。以下、従来のチョッパスタビライズドアンプの構成について、図１０を用いて説明する。図１０は従来のチョッパスタビライズドアンプの構成を示している。図１０に示すチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰは、入力端子ＩＮＰと、入力端子ＩＮＭと、演算増幅回路ＡＭＰと、変調回路ＭＯＤと、復調回路ＤＥＭＯＤと、負荷容量ＣＬＭと、負荷容量ＣＬＰと、出力端子ＯＵＴＰと、出力端子ＯＵＴＭとで構成されている。

入力端子ＩＮＰおよび入力端子ＩＮＭを通して入力された信号ＶＩＮ（ｔ）は、変調回路ＭＯＤに入力される。変調回路ＭＯＤには外部から変調信号ＣＫ１と変調信号ｎＣＫ１とが入力されており、変調回路ＭＯＤは信号ＶＩＮ（ｔ）を変調信号ＣＫ１と変調信号ｎＣＫ１とで変調し、第１の被変調信号Ｖｍｏｄ１として演算増幅回路ＡＭＰの入力端子に出力する。

演算増幅回路ＡＭＰに入力された第１の被変調信号Ｖｍｏｄ１は演算増幅回路ＡＭＰで増幅され、第２の被変調信号Ｖｍｏｄ２となり、復調回路ＤＥＭＯＤに出力される。復調回路ＤＥＭＯＤには外部から変調信号ＣＫ１と変調信号ｎＣＫ１とが入力されており、第２の被変調信号Ｖｍｏｄ２は変調信号ＣＫ１と変調信号ｎＣＫ１とで復調され、出力信号ＯＵＴ（ｔ）として、出力端子ＯＵＴＭと出力端子ＯＵＴＰから出力される。

また、演算増幅回路ＡＭＰの反転出力端子とグラウンドとの間には負荷容量ＣＬＭが接続されており、演算増幅回路ＡＭＰの非反転出力端子とグラウンドとの間には負荷容量ＣＬＰが接続されている。これらの容量は寄生容量、若しくはアンプを安定動作させるための補償容量である。

以下、変調回路ＭＯＤおよび復調回路ＤＥＭＯＤについて説明する。変調回路ＭＯＤは、スイッチ部Ｓ１と、スイッチ部Ｓ２と、スイッチ部Ｓ３と、スイッチ部Ｓ４とで構成されている。スイッチ部Ｓ１は入力端子ＩＮＰと演算増幅回路ＡＭＰの非反転入力端子との間に介挿されており、スイッチ部Ｓ２は入力端子ＩＮＭと演算増幅回路ＡＭＰの反転入力端子との間に介挿されている。また、スイッチ部Ｓ３は入力端子ＩＮＰと演算増幅回路ＡＭＰの反転入力端子との間に介挿されており、スイッチ部Ｓ４は入力端子ＩＮＭと演算増幅回路ＡＭＰの非反転入力端子との間に介挿されている。

スイッチ部Ｓ１およびスイッチ部Ｓ２には変調信号ＣＫ１が供給されており、スイッチ部Ｓ１およびスイッチ部Ｓ２は変調信号ＣＫ１がハイレベル（以下「Ｈ」と記載）のときオンとなり、ローレベル（以下「Ｌ」と記載）のときにオフとなる。また、スイッチ部Ｓ３およびスイッチ部Ｓ４には変調信号ｎＣＫ１が供給されており、スイッチ部Ｓ３およびスイッチ部Ｓ４は変調信号ｎＣＫ１が「Ｈ」のときオンとなり、「Ｌ」のときにオフとなる。

復調回路ＤＥＭＯＤは、スイッチ部Ｓ１’と、スイッチ部Ｓ２’と、スイッチ部Ｓ３’と、スイッチ部Ｓ４’とで構成されている。スイッチ部Ｓ１’は演算増幅回路ＡＭＰの反転出力端子と出力端子ＯＵＴＭとの間に介挿されており、スイッチ部Ｓ２’は演算増幅回路ＡＭＰの非反転出力端子と出力端子ＯＵＴＰとの間に介挿されている。また、スイッチ部Ｓ３’は演算増幅回路ＡＭＰの反転出力端子と出力端子ＯＵＴＰとの間に介挿されており、スイッチ部Ｓ４’は演算増幅回路ＡＭＰの非反転出力端子と出力端子ＯＵＴＭとの間に介挿されている。

また、スイッチ部Ｓ１’およびスイッチ部Ｓ２’には変調信号ＣＫ１が供給されており、スイッチ部Ｓ１’およびスイッチ部Ｓ２’は変調信号ＣＫ１が「Ｈ」のときオンとなり、「Ｌ」のときにオフとなる。また、スイッチ部Ｓ３’およびスイッチ部Ｓ４’には変調信号ｎＣＫ１が供給されており、スイッチ部Ｓ３’およびスイッチ部Ｓ４’は変調信号ｎＣＫ１が「Ｈ」のときオンとなり、「Ｌ」のときにオフとなる。

以下、従来のチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰのチョッピング動作（変調動作および復調動作）について、図１０および図１１を用いて説明する。図１１は変調信号ＣＫ１および変調信号ｎＣＫ１の波形を示している。

変調回路ＭＯＤは、所定の周波数で周期的に変化する矩形状の変調信号ＣＫ１と、その変調信号ＣＫ１と位相が１８０度ずれた矩形状の変調信号ｎＣＫ１とによりオンオフする４つのスイッチ部を用い、演算増幅回路ＡＭＰの非反転出力端子および反転出力端子から出力される出力信号が、出力端子ＯＵＴＭと出力端子ＯＵＴＰとのどちらに入力されるかを制御する。

時刻ｔ１から時刻ｔ２の間、変調信号ＣＫ１が「Ｈ」であり、変調信号ｎＣＫ１が「Ｌ」であるため、スイッチ部Ｓ１およびスイッチ部Ｓ２はオン状態であり、スイッチ部Ｓ３およびスイッチ部Ｓ４はオフ状態である。これにより、入力端子ＩＮＰが演算増幅回路ＡＭＰの非反転入力端子に接続され、入力端子ＩＮＭが演算増幅回路ＡＭＰの反転入力端子に接続される。

一方、時刻ｔ２から時刻ｔ３の間、変調信号ＣＫ１が「Ｌ」であり、変調信号ｎＣＫ１が「Ｈ」であるため、スイッチ部Ｓ１およびスイッチ部Ｓ２はオフ状態であり、スイッチ部Ｓ３およびスイッチ部Ｓ４はオン状態である。これにより、入力端子ＩＮＰが演算増幅回路ＡＭＰの反転入力端子に接続され、入力端子ＩＮＭが演算増幅回路ＡＭＰの非反転入力端子に接続される。

また、復調回路ＤＥＭＯＤは、変調回路ＭＯＤと同様に、変調信号ＣＫ１と変調信号ｎＣＫ１とによりオンオフする４つのスイッチ部を用い、演算増幅回路ＡＭＰの非反転出力端子および反転出力端子から出力される出力信号が、出力端子ＯＵＴＭと出力端子ＯＵＴＰとのどちらに入力されるかを制御する。

時刻ｔ１から時刻ｔ２の間、変調信号ＣＫ１が「Ｈ」であり、変調信号ｎＣＫ１が「Ｌ」であるため、スイッチ部Ｓ１’およびスイッチ部Ｓ２’はオン状態であり、スイッチ部Ｓ３’およびスイッチ部Ｓ４’はオフ状態である。これにより、演算増幅回路ＡＭＰの非反転出力端子が出力端子ＯＵＴＰに接続され、演算増幅回路ＡＭＰの反転出力端子が出力端子ＯＵＴＭに接続される。

一方、時刻ｔ２から時刻ｔ３の間、変調信号ＣＫ１が「Ｌ」であり、変調信号ｎＣＫ１が「Ｈ」であるため、スイッチ部Ｓ１’およびスイッチ部Ｓ２’はオフ状態であり、スイッチ部Ｓ３’およびスイッチ部Ｓ４’はオン状態である。これにより、演算増幅回路ＡＭＰの反転出力端子が出力端子ＯＵＴＰに接続され、演算増幅回路ＡＭＰの非反転出力端子が出力端子ＯＵＴＭに接続される。

次に、図１２を用いて、従来のチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰの主要ノードにおけるノイズおよび入力信号の周波数特性を説明する。図１２（ａ）〜図１２（ｆ）のグラフは、それぞれ各主要ノードの信号振幅−周波数特性を示している。ただし、縦軸は振幅を表し、横軸は周波数を表している。演算増幅回路ＡＭＰは、図１２（ｃ）に示す入力換算ノイズＶｎを有しており、変調回路ＭＯＤおよび復調回路ＤＥＭＯＤは、変調信号ＣＫ１および変調信号ｎＣＫ１（周波数ｆの方形波）でスイッチングを繰り返すことにより、入力信号を変調している。

すなわち、図１２（ａ）に示す周波数特性を有する入力信号ＶＩＮ（ｔ）が入力された場合、変調回路ＭＯＤでの変調信号ＣＫ１および変調信号ｎＣＫ１により入力信号が変調され、図１２（ｂ）に示す周波数特性を有する第１の被変調信号Ｖｍｏｄ１となる。これによって、入力信号ＶＩＮ（ｔ）は、変調回路ＭＯＤのチョッパ処理を制御する変調信号ＣＫ１および変調信号ｎＣＫ１の周波数の奇数倍となる周波数を有する信号に変調される。

そして、演算増幅回路ＡＭＰの入力端子では、図１２（ｃ）に示す入力換算ノイズＶｎが第１の被変調信号Ｖｍｏｄ１に加算され、演算増幅回路ＡＭＰにより増幅された第２の被変調信号Ｖｍｏｄ２は、図１２（ｄ）に示す周波数特性を有する信号となる。復調回路ＤＥＭＯＤは、変調信号ＣＫ１および変調信号ｎＣＫ１により、第２の被変調信号Ｖｍｏｄ２を入力信号の周波数帯域（直流を含む低周波数領域）に復調し、図１２（ｅ）に示す周波数特性を有する出力信号ＯＵＴ（ｔ）を出力する。このとき、復調回路ＤＥＭＯＤは、演算増幅回路ＡＭＰの入力換算ノイズＶｎを、復調に用いた変調信号ＣＫ１および変調信号ｎＣＫ１の周波数の奇数倍となる周波数を有する信号に変調する。

最終的に復調回路ＤＥＭＯＤから出力される出力信号ＯＵＴ（ｔ）には、増幅後の入力信号に加え、変調信号ＣＫ１および変調信号ｎＣＫ１の周波数の奇数倍となる周波数を有する信号に変調された入力換算ノイズＶｎの成分が含まれている。このため、ローパスフィルタ（ＬＰＦ）を出力側に設け、このローパスフィルタによって、変調信号ＣＫ１および変調信号ｎＣＫ１の周波数の奇数倍となる周波数を有する信号に変調された入力換算ノイズＶｎおよびオフセット電圧の分を除去し、図１２（ｆ）に示す周波数特性を有する出力信号ＬＰＯＵＴ（ｔ）を得ることができる。すなわち、上述したチョッパスタビライズドアンプは、演算増幅回路ＡＭＰの入力換算ノイズの影響を抑制し、入力信号の周波数成分のみを増幅することができる。

ここで、図１３を用いて、従来のチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰの主要ノードにおける信号波形について説明する。図１３は、従来のチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰの各ノードにおける電圧信号を示している。説明を簡単にするため、図１３における各ノードの電圧は、全差動アンプである演算増幅回路ＡＭＰの一方のチャネル（例えば、入力端子ＩＮＰ−演算増幅回路ＡＭＰの非反転入力端子−演算増幅回路ＡＭＰの非反転出力端子−出力端子ＯＵＴＰで結ばれる系）のみを代表して表示している。他方のチャネルは、代表して表示されているチャネルの信号を上下に反転したものとして考えればよい。また、本説明において、演算増幅回路ＡＭＰの周波数特性およびスルーレートは無限であるものとする。なお、図１３に含まれる全てのタイミングチャートにおいて、縦軸が電圧であり、横軸が時刻である。

チョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰにおいて、入力端子ＩＮＰに対して、図１３（ｂ）に示す正弦波を入力信号ＶＩＮ（ｔ）として入力し、入力端子ＩＮＭに対して、図１３（ｂ）に示す正弦波の上下を反転させた信号を入力するものとして、以下の説明を行う。図１３（ｂ）に示す入力信号ＶＩＮ（ｔ）は、変調回路ＭＯＤにおいて、変調信号ＣＫ１および変調信号ｎＣＫ１により変調される。ただし、変調信号ＣＫ１は図１３（ａ）に示す通りである。また、変調信号ｎＣＫ１は変調信号ＣＫ１の逆相で変化するが、図には記載していない。

変調回路ＭＯＤでは、入力信号ＶＩＮ（ｔ）と変調信号ＣＫ１の掛け算が行われるため、最終的に図１３（ｃ）に示す第１の被変調信号Ｖｍｏｄ１が出力され、演算増幅回路ＡＭＰの非反転入力端子に入力される。この信号は、演算増幅回路ＡＭＰによって増幅されて第２の被変調信号Ｖｍｏｄ２となる。第２の被変調信号Ｖｍｏｄ２は復調回路ＤＥＭＯＤに入力され、変調信号ＣＫ１（図１３（ｅ））および変調信号ｎＣＫ１によって復調される。復調された信号は、図１３（ｆ）に示すような正弦波となる。また、変調信号ＣＫ１および変調信号ｎＣＫ１の周波数の奇数倍となる周波数を有する信号に変調された入力換算ノイズの成分を除去するために設けられたローパスフィルタを通過した出力信号ＬＰＯＵＴ（ｔ）は、図１３（ｇ）に示す通りである。

特開昭６１−８９７０４号公報

上記では、演算増幅回路ＡＭＰの周波数特性およびスルーレートが無限であるとして説明を行ってきた。しかしながら、現実の演算増幅回路ＡＭＰは有限のスルーレートおよび有限の周波数特性を有する。さらに、演算増幅回路ＡＭＰの出力端子には、アンプを安定動作させるための負荷容量ＣＬＭおよび負荷容量ＣＬＰが存在している。したがって、現実の演算増幅回路ＡＭＰにおいて、第１の被変調信号Ｖｍｏｄ１の高周波成分の増幅率が、第１の被変調信号Ｖｍｏｄ１の低周波成分の増幅率よりも低くなってしまう。

このような状況におけるチョッパスタビライズドアンプの主要ノードの電圧波形は、図１３（ａ’）〜図１３（ｇ’）に示す通りである。ただし、図１３（ａ’）と図１３（ａ）の波形は同じであり、図１３（ｂ’）と図１３（ｂ）の波形は同じであり、図１３（ｃ’）と図１３（ｃ）の波形は同じであり、図１３（ｅ’）と図１３（ｅ）の波形は同じであるため、図１３（ａ’）、図１３（ｂ’）、図１３（ｃ’）、図１３（ｅ’）については説明を省略する。

以下、図１３（ｄ’）、図１３（ｆ’）、図１３（ｇ’）について説明する。現実の演算増幅回路ＡＭＰが有限のスルーレートおよび有限の周波数特性を有するため、増幅後の第２の被変調信号Ｖｍｏｄ２の波形には、図１３（ｄ’）に示すようになまりが生じている。この被変調信号Ｖｍｏｄ２は復調回路ＤＥＭＯＤに入力され、変調信号ＣＫ１および変調信号ｎＣＫ１によって復調される。変調信号ＣＫ１および変調信号ｎＣＫ１は、なまりのない信号であるため、復調後の出力信号ＯＵＴ（ｔ）には、図１３（ｆ’）に示すようなグリッチングが生じる。

出力信号ＯＵＴ（ｔ）に生じたグリッチングは、ローパスフィルタによって完全には除去することができないため、ローパスフィルタを通過した後の出力信号ＬＰＯＵＴ（ｔ）において高調波歪が生じるという欠点がある。図１３（ｇ’）は、出力信号ＬＰＯＵＴ（ｔ）の波形を示している。

本発明は、上述した課題に鑑みてなされたものであって、演算増幅回路が有限の周波数特性およびスルーレートを有することに起因して発生するグリッチングを抑制し、高調波歪のより少ない出力信号を得ることができるチョッパスタビライズドアンプを提供することを目的とする。

本発明は、上記の課題を解決するためになされたもので、所定の周波数を有する矩形波である変調信号を使って、入力信号をデジタル的に第１の被変調信号に変換する変調回路と、前記第１の被変調信号を増幅して、第２の被変調信号に変換する演算増幅回路と、前記第１の被変調信号と前記第２の被変調信号の周波数成分の違いに対応する波形をもった復調信号を使って、アナログ的に前記第２の被変調信号を出力信号に変換する復調回路と、前記変調回路と前記復調回路に接続され、前記変調信号を前記変調回路に供給し、前記変調信号に基づいて生成された前記復調信号を前記復調回路に供給する変調復調信号生成部と、を有し、前記変調復調信号生成部は、矩形波を前記変調信号として出力する変調信号生成部と、前記矩形波が入力され、前記矩形波の高周波成分のみを減衰させた信号を前記復調信号として出力するローパスフィルタと、を有することを特徴とするチョッパスタビライズドアンプである。

また、本発明のチョッパスタビライズドアンプにおいて、前記ローパスフィルタのカットオフ周波数は前記演算増幅回路のカットオフ周波数と略一致することを特徴とする。

また、本発明のチョッパスタビライズドアンプにおいて、前記ローパスフィルタは、抵抗器とキャパシタを有することを特徴とする。

また、本発明のチョッパスタビライズドアンプにおいて、前記ローパスフィルタは、前記演算増幅回路と同一の特性を有する第２の演算増幅回路を有することを特徴とする。

また、本発明は、所定の周波数を有する矩形波である変調信号を使って、入力信号をデジタル的に第１の被変調信号に変換する変調回路と、前記第１の被変調信号を増幅して、第２の被変調信号に変換する演算増幅回路と、前記第１の被変調信号と前記第２の被変調信号の周波数成分の違いに対応する波形をもった復調信号を使って、アナログ的に前記第２の被変調信号を出力信号に変換する復調回路と、前記変調回路と前記復調回路に接続され、前記変調信号を前記変調回路に供給し、前記変調信号に基づいて生成された前記復調信号を前記復調回路に供給する変調復調信号生成部と、を有し、前記変調復調信号生成部は、矩形波を前記変調信号として出力する変調信号生成部と、前記矩形波の高周波成分のみを減衰させた信号を前記復調信号として出力する復調信号生成部と、を有することを特徴とするチョッパスタビライズドアンプである。

また、本発明のチョッパスタビライズドアンプにおいて、前記変調信号生成部はＮＯＴ回路であり、前記復調信号生成部は電流設定機能つきＮＯＴ回路であることを特徴とする。

また、本発明のチョッパスタビライズドアンプにおいて、前記変調信号生成部はＮＯＴ回路であり、前記復調信号生成部は前記変調信号生成部よりも負荷容量の大きなＮＯＴ回路であることを特徴とする。

本発明によれば、第１の被変調信号と第２の被変調信号の周波数成分の違いに対応する波形をもった復調信号を使って、アナログ的に第２の被変調信号を出力信号に変換することによって、演算増幅回路が有限の周波数特性およびスルーレートを有することに起因して発生するグリッチングを抑制し、高調波歪のより少ない出力信号を得ることができる。

本発明の第１の実施形態によるチョッパスタビライズドアンプの構成を示す回路図である。本発明の第１の実施形態によるチョッパスタビライズドアンプの変調信号および復調信号の波形を示すタイミングチャートである。本発明の第１の実施形態によるチョッパスタビライズドアンプの各ノードにおける電圧信号を示すタイミングチャートである。本発明の第２の実施形態によるチョッパスタビライズドアンプの構成を示す回路図である。本発明の第２の実施形態によるチョッパスタビライズドアンプを構成するローパスフィルタの構成を示す回路図である。本発明の第３の実施形態によるチョッパスタビライズドアンプを構成するローパスフィルタの構成を示す回路図である。本発明の第４の実施形態によるチョッパスタビライズドアンプの構成を示す回路図である。本発明の第４の実施形態によるチョッパスタビライズドアンプを構成する変調信号生成部および復調信号生成部の構成を示す回路図である。本発明の第５の実施形態によるチョッパスタビライズドアンプを構成する変調信号生成部および復調信号生成部の構成を示す回路図である。従来のチョッパスタビライズドアンプの構成を示す回路図である。従来のチョッパスタビライズドアンプの変調信号の波形を示すタイミングチャートである。従来のチョッパスタビライズドアンプの各ノードにおけるノイズおよび入力信号の周波数特性を説明するための説明図である。従来のチョッパスタビライズドアンプの各ノードにおける電圧信号を示すタイミングチャートである。

以下、図面を参照し、本発明の実施形態を説明する。

（第１の実施形態）
まず、本発明の第１の実施形態を説明する。以下、第１の実施形態によるチョッパスタビライズドアンプの構成について、図１を用いて説明する。図１は、第１の実施形態によるチョッパスタビライズドアンプの構成を示している。図１において、図１０に示す従来のチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰと同一の部分には同一の符号を付与し、説明を省略する。

図１に示すチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ１が従来のチョッパスタビライズドアンプと異なる点は、変調信号ＣＫ１と変調信号ｎＣＫ１とを変調回路ＭＯＤに供給し、復調信号ＣＫ２と復調信号ｎＣＫ２とを復調回路ＤＥＭＯＤに供給する変調復調信号生成部ＭＯＤ＿ＤＥＭが設けられている点である。

以下、図２を用いて、変調信号ＣＫ１、変調信号ｎＣＫ１、復調信号ＣＫ２、復調信号ｎＣＫ２について説明する。図２は、変調信号ＣＫ１、変調信号ｎＣＫ１、復調信号ＣＫ２、復調信号ｎＣＫ２の波形を示している。以下、変調信号ＣＫ１と復調信号ＣＫ２について説明する。

変調信号ＣＫ１と復調信号ＣＫ２は、略同一のタイミングで論理レベルの切り替えが開始される。変調信号ＣＫ１は、時刻ｔ１に論理レベルの切り替えが開始された直後に「Ｌ」から「Ｈ］へ切り替わっている。一方、変調信号ＣＫ２は、時刻ｔ１に論理レベルの切り替えが開始されてから時間Δｔ１が経過した後で論理レベルが「Ｈ」の状態で安定している。なお、変調信号ｎＣＫ１と復調信号ｎＣＫ２の動作は、変調信号ＣＫ１と変調信号ＣＫ２の論理レベルを逆にしただけなので、説明を省略する。

図２から分かるように、変調回路ＭＯＤになまりの無い矩形波である変調信号ＣＫ１および変調信号ｎＣＫ１が入力される一方、復調回路ＤＥＭＯＤには第１の被変調信号Ｖｍｏｄ１と第２の被変調信号Ｖｍｏｄ２との周波数成分の違いに対応する波形をもった、なまりのある復調信号ＣＫ２および復調信号ｎＣＫ２が入力される点が従来のチョッパスタビライズドアンプと異なる。

以下、図３を用いて、第１の実施形態におけるチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ１を用いることにより、グリッチングの発生を従来例に比較して低減しつつ、入力信号を増幅することができる理由について説明する。図３は、チョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ１の各ノードにおける電圧信号を示している。説明を簡単にするため、図３における各ノードの電圧は、全差動アンプである演算増幅回路ＡＭＰの一方のチャネル（例えば、入力端子ＩＮＰ−演算増幅回路ＡＭＰの非反転入力端子−演算増幅回路ＡＭＰの非反転出力端子−出力端子ＯＵＴＰで結ばれる系）のみを代表して表示している。他方のチャネルは、代表して表示されているチャネルの信号を上下に反転したものとして考えればよい。

また、図３（ａ）と図１３（ａ）の波形は同じであり、図３（ｂ）と図１３（ｂ）の波形は同じであり、図３（ｃ）と図１３（ｃ）の波形は同じであり、図３（ｄ）と図１３（ｄ）の波形は同じであるため、図３（ａ）、図３（ｂ）、図３（ｃ）、図３（ｄ）については説明を省略する。

図３（ｅ）は、復調回路ＤＥＭＯＤに入力される復調信号ＣＫ２の波形を示している。変調信号ＣＫ１との違いは、波形になまりのある点である。既に説明した通り、図３（ｄ）に記載されている第２の被変調信号Ｖｍｏｄ２は、なまりのある波形となっている。したがって、復調信号ＣＫ２に生じるなまりの程度と、第２の被変調信号Ｖｍｏｄ２に生じるなまりの程度が略同一であれば、グリッチングは実質的に無視できる程度まで抑えられることになる。このようにして得られる出力信号ＯＵＴ（ｔ）を図３（ｆ）に示す。

なお、図１には記載されていないが、復調信号ＣＫ２および復調信号ｎＣＫ２の周波数の奇数倍となる周波数を有する信号に変調された入力換算ノイズを取り除くために出力側に設けられたローパスフィルタを通過した信号を図３（ｇ）に示す。図からも分かるように、従来のチョッパスタビライズドアンプで問題となっていた高調波歪がほぼ取り除かれている。

上述したように、第１の実施形態によるチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ１を用いることによって、演算増幅回路ＡＭＰが有限の周波数特性およびスルーレートを有することによって出力信号に発生するグリッチングを抑制し、従来に比べて高調波歪の少ない出力信号を得ることができる。

（第２の実施形態）
次に、本発明の第２の実施形態を説明する。以下、第２の実施形態によるチョッパスタビライズドアンプの構成について、図４を用いて説明する。図４は、第２の実施形態によるチョッパスタビライズドアンプの構成を示している。図４において、図１に示す第１の実施形態によるチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ１と同一の部分には同一の符号を付与し、説明を省略する。

図４に示すチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ２が第１の実施形態によるチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ１と異なる点は、スイッチ部Ｓ１〜Ｓ４、スイッチ部Ｓ１’〜Ｓ４’がそれぞれ、ＮＭＯＳトランジスタＭ１〜Ｍ４、ＮＭＯＳトランジスタＭ１’〜Ｍ４’に具体的に置き換えられている点と、変調復調信号生成部ＭＯＤ＿ＤＥＭの内部ブロック構成が具体的に記載されている点である。

変調復調信号生成部ＭＯＤ＿ＤＥＭは、変調信号ＣＫ１および変調信号ｎＣＫ１を生成する変調信号生成部ＭＯＤ＿ＭＥＡＮと、変調信号ＣＫ１および変調信号ｎＣＫ１が入力され、復調信号ＣＫ２および復調信号ｎＣＫ２を出力するローパスフィルタＬＰとで構成されている。チョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ２を構成する演算増幅回路ＡＭＰと、負荷容量ＣＬＰおよび負荷容量ＣＬＭは一種のローパスフィルタを形成し、そのカットオフ周波数はｆｃで与えられる。したがって、ローパスフィルタＬＰのカットオフ周波数の値もｆｃとなるように設定することによって、第２の被変調信号Ｖｍｏｄ２に生じるなまりと、復調信号ＣＫ２および復調信号ｎＣＫ２に生じるなまりの程度を略同一にすることができる。

上述したように、第２の実施形態によるチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ２を用いることによって、演算増幅回路が有限の周波数特性およびスルーレートを有することに起因して出力信号に発生するグリッチングを抑制し、従来に比べて高調波歪の少ない出力信号を得ることができる。また、第２の実施形態によるチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ２を用いることによって、変調信号ＣＫ１および復調信号ＣＫ２の基準となる信号と、変調信号ｎＣＫ１および復調信号ｎＣＫ２の基準となる信号とを共通化することができるため、精度の高い変調信号および復調信号を生成することができる。すなわち、出力信号に発生するグリッチングを効果的に抑制し、従来に比べて高調波歪の少ない出力信号を得ることができる。

以下、第２の実施形態によるチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ２を構成するローパスフィルタＬＰの具体的な構成を、図５を用いて説明する。図５は、ローパスフィルタＬＰの具体的な構成を示している。ローパスフィルタＬＰは、抵抗器ＲＤと、コンデンサＣＤと、抵抗器ｎＲＤと、コンデンサｎＣＤとで構成されている。

抵抗器ＲＤの第一端子は変調信号ＣＫ１の配線に接続され、第二端子は復調信号ＣＫ２の配線に接続されている。コンデンサＣＤの第一端子は抵抗器ＲＤの第二端子に接続され、第二端子はグラウンドに接続されている。抵抗器ｎＲＤの第一端子は変調信号ｎＣＫ１の配線に接続され、第二端子は復調信号ｎＣＫ２の配線に接続されている。コンデンサＣＤの第一端子は抵抗器ｎＲＤの第二端子に接続され、第二端子はグラウンドに接続されている。

抵抗器ＲＤの抵抗値ＲｄとコンデンサＣＤの容量値Ｃｄの積は、演算増幅回路ＡＭＰのトランスコンダクタンスｇｍと演算増幅回路ＡＭＰの負荷容量ＣＬＰまたは負荷容量ＣＬＭの積と略同一になるように設定されている。また、抵抗器ｎＲＤの抵抗値ｎＲｄとコンデンサｎＣＤの容量値ｎＣｄの積は、演算増幅回路ＡＭＰのトランスコンダクタンスの逆数１／ｇｍと演算増幅回路ＡＭＰの負荷容量ＣＬＰまたは負荷容量ＣＬＭの積と略同一になるように設定されている。

既に説明した通り、演算増幅回路ＡＭＰは有限の周波数特性を有するが、演算増幅回路ＡＭＰがトランスコンダクタンスアンプである場合、そのカットオフ周波数ｆｃ１は以下の（１）式で与えられる。

すなわち、演算増幅回路ＡＭＰではカットオフ周波数ｆｃ１よりも高周波となる成分はアンプのローパス特性により減衰してしまい、これが第２の被変調信号Ｖｍｏｄ２のなまりの原因となっている。一方、抵抗器ＲＤとコンデンサＣＤは、カットオフ周波数ｆｃ２が以下の（２）式で表されるローパスフィルタを形成する。

既に説明した通り、抵抗器ＲＤの抵抗値ＲｄとコンデンサＣＤの容量値Ｃｄの積は、演算増幅回路ＡＭＰのトランスコンダクタンスの逆数１／ｇｍと演算増幅回路ＡＭＰの負荷容量ＣＬＰまたは負荷容量ＣＬＭの積と略同一になるように設定されているため、ｆｃ１＝ｆｃ２が成立する。したがって、変調信号ＣＫ１を構成する高周波信号において、カットオフ周波数ｆｃ１よりも高周波側にある成分は減衰して、波形になまりが生じる。ここで、ｆｃ１＝ｆｃ２が成立するため、第２の被変調信号Ｖｍｏｄ２に生じるなまりと、復調信号ＣＫ２および復調信号ｎＣＫ２に生じるなまりの程度を略同一にすることができる。

上述したように、第２の実施形態よるチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ２を用いることによって、演算増幅回路ＡＭＰが有限の周波数特性およびスルーレートを有することによって出力信号に発生するグリッチングを抑制し、特に演算増幅回路ＡＭＰが有限の周波数特性を有することによって出力信号に発生するグリッチングをより効果的に抑制し、従来に比べて高調波歪の少ない出力信号を得ることができる。

（第３の実施形態）
次に、本発明の第３の実施形態を説明する。以下、第３の実施形態によるチョッパスタビライズドアンプの構成について、図６を用いて説明する。図６は、図４に示すチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ２を構成するローパスフィルタＬＰの具体的な構成を示している。

ローパスフィルタＬＰは、非反転入力端子が変調信号ＣＫ１の配線に接続され、反転入力端子が変調信号ｎＣＫ１の配線に接続され、反転出力端子が復調信号ｎＣＫ２の配線に接続され、非反転出力端子が変調信号ＣＫ２の配線に接続された演算増幅回路ＡＭＰ’で構成されている。

ローパスフィルタとして用いられる演算増幅回路ＡＭＰ’の特性は演算増幅回路ＡＭＰの特性と同一であることが望ましい。こうすることによって、演算増幅回路ＡＭＰが有限の周波数特性およびスルーレートを有することに起因して発生する被変調信号Ｖｍｏｄ２のなまりと、復調信号ＣＫ２に生じるなまりの程度を略同一にすることができる。

上述したように、第３の実施形態よるチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ２を用いることによって、演算増幅回路ＡＭＰが有限の周波数特性およびスルーレートを有することによって出力信号に発生するグリッチングを抑制し、従来に比べて高調波歪の少ない出力信号を得ることができる。

（第４の実施形態）
次に、本発明の第４の実施形態を説明する。以下、第４の実施形態によるチョッパスタビライズドアンプの構成について、図７を用いて説明する。図７は、第４の実施形態によるチョッパスタビライズドアンプの構成を示している。図７において、図４に示す第２の実施形態によるチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ２と同一の部分には同一の符号を付与し、説明を省略する。

図７に示すチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ３が第２の実施形態によるチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ２と異なる点は、変調復調信号生成部ＭＯＤ＿ＤＥＭの内部回路構成である。変調復調信号生成部ＭＯＤ＿ＤＥＭは、変調信号ＣＫ１および変調信号ｎＣＫ１を出力する変調信号生成部ＭＯＤ＿ＭＥＡＮと、復調信号ＣＫ２および復調信号ｎＣＫ２を出力する復調信号生成部ＤＥＭＯＤ＿ＭＥＡＮとで構成されている。

第４の実施形態においても、変調信号生成部ＭＯＤ＿ＭＥＡＮは、所定の周波数を有する矩形波である変調信号ＣＫ１および変調信号ｎＣＫ１を生成し、復調信号生成部ＤＥＭＯＤ＿ＭＥＡＮは、第２の被変調信号Ｖｍｏｄ２と第１の被変調信号Ｖｍｏｄ１との周波数成分の違いに対応する波形を有する復調信号ＣＫ２および復調信号ｎＣＫ２を出力する。

チョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ３の動作は、第１の実施形態によるチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ１の動作と同じである。したがって、チョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ３を用いることによって、演算増幅回路が有限の周波数特性およびスルーレートを有することに起因して出力信号に発生するグリッチングを抑制し、従来に比べて高調波歪の少ない出力信号を得ることができる。

以下、チョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ３を構成する変調信号生成部ＭＯＤ＿ＭＥＡＮおよび復調信号生成部ＤＥＭＯＤ＿ＭＥＡＮの具体的な回路構成について、図８を用いて説明する。図８は、変調信号生成部ＭＯＤ＿ＭＥＡＮおよび復調信号生成部ＤＥＭＯＤ＿ＭＥＡＮの具体的な回路構成を示している。

変調信号生成部ＭＯＤ＿ＭＥＡＮは、入力端子ＣＫＩＮ１から入力された矩形波ＣＫを反転して出力端子ＣＫＯＵＴ１から変調信号ＣＫ１を出力するＮＯＴ回路ＮＯＴ＿Ｄ１と、入力端子ｎＣＫＩＮ１から入力された矩形波ｎＣＫを反転して出力端子ｎＣＫＯＵＴ１から変調信号ｎＣＫ１を出力するＮＯＴ回路ＮＯＴ＿Ｄ２とで構成されている。

矩形波ＣＫおよび矩形波ｎＣＫの源は図中には明記されていないが、チョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ３と同じチップ内に実装されている矩形波生成回路から供給されてもよいし、チップ外の矩形波生成装置から供給されてもよい。

また、ＮＯＴ回路ＮＯＴ＿Ｄ１は、ソースが電源端子に接続されゲートが入力端子ＣＫＩＮ１に接続されドレインが出力端子ＣＫＯＵＴ１に接続されたＰＭＯＳトランジスタＱ１と、ソースがグラウンドに接続されゲートが入力端子ＣＫＩＮ１に接続されドレインが出力端子ＣＫＯＵＴ１に接続されたＮＭＯＳトランジスタＱ２とで構成されている。なお、ＮＯＴ回路ＮＯＴ＿Ｄ２の回路構成はＮＯＴ回路ＮＯＴ＿Ｄ１の回路構成と同じであるため、詳細な説明は省略する。

以下、ＮＯＴ回路ＮＯＴ＿Ｄ１の動作について説明する。入力端子ＣＫＩＮ１に「Ｈ」の信号が入力された場合、ＰＭＯＳトランジスタＱ１はオフし、ＮＭＯＳトランジスタＱ２はオンする。したがって、出力端子ＣＫＯＵＴ１からは「Ｌ」の信号が出力される。また、入力端子ＣＫＩＮ１に「Ｌ」の信号が入力された場合、ＰＭＯＳトランジスタＱ１はオンし、ＮＭＯＳトランジスタＱ２はオフする。したがって、出力端子ＣＫＯＵＴ１からは「Ｈ」の信号が出力される。ＮＯＴ回路ＮＯＴ＿Ｄ２の動作はＮＯＴ回路ＮＯＴ＿Ｄ１の動作と同じであるため、詳細な説明は省略する。

次に、復調信号生成部ＤＥＭＯＤ＿ＭＥＡＮについて説明する。復調信号生成部ＤＥＭＯＤ＿ＭＥＡＮは、入力端子ＣＫＩＮ２から入力された矩形波ＣＫを反転して出力端子ＣＫＯＵＴ２から変調信号ＣＫ２を出力するアナログＮＯＴ回路ＮＯＴ＿Ａ１と、入力端子ｎＣＫＩＮ２から入力された矩形波ｎＣＫを反転して出力端子ｎＣＫＯＵＴ２から変調信号ｎＣＫ２を出力するアナログＮＯＴ回路ＮＯＴ＿Ａ２とで構成されている。

また、アナログＮＯＴ回路ＮＯＴ＿Ａ１は、ソースが電源端子に接続されゲートが入力端子ＣＫＩＮ２に接続されたＰＭＯＳトランジスタＱ３と、第一端子がＰＭＯＳトランジスタＱ３のドレイン端子に接続され第二端子が出力端子ＣＫＯＵＴ２に接続された電流源Ｉ１と、ソースがグラウンドに接続されゲートが入力端子ＣＫＩＮ２に接続されたＮＭＯＳトランジスタＱ４と、第一端子が出力端子ＣＫＯＵＴ２に接続され第二端子がＮＭＯＳトランジスタＱ４のドレイン端子に接続された電流源Ｉ２と、第一端子が出力端子ＣＫＯＵＴ２に接続され第二端子がグラウンドに接続された負荷容量ＣＴ１とで構成されている。なお、ＮＯＴ回路ＮＯＴ＿Ａ２の回路構成はＮＯＴ回路ＮＯＴ＿Ａ１の回路構成と同じであるため、詳細な説明は省略する。

演算増幅回路ＡＭＰの立ち上がりスルーレートをＳＲ＋とした場合、電流源Ｉ１から流れ出る電流Ｃｕ１および負荷容量ＣＴ１の容量Ｃｔ１の値は、以下の（３）式のように設定されていることが望ましい。
ＳＲ＋＝Ｃｕ１／Ｃｔ１・・・（３）

また、演算増幅回路ＡＭＰの立ち下がりスルーレートをＳＲ−とした場合、電流源Ｉ２に流入する電流Ｃｕ２および負荷容量ＣＴ１の容量Ｃｔ１の値は、以下の（４）式のように設定されていることが望ましい。
ＳＲ−＝Ｃｕ２／Ｃｔ１・・・（４）

このようにＣｕ１、Ｃｕ２、Ｃｔ１の値を設定することによって、演算増幅回路ＡＭＰが有限のスルーレートを有することに起因して発生する被変調信号Ｖｍｏｄ２のなまりと、復調信号ＣＫ２に生じるなまりの程度を略同一にすることができる。

上述したように、第４の実施形態よるチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ３を用いることによって、演算増幅回路ＡＭＰが有限の周波数特性およびスルーレートを有することによって出力信号に発生するグリッチングを抑制し、特に演算増幅回路ＡＭＰが有限のスルーレートを有することによって出力信号に発生するグリッチングをより効果的に抑制し、従来に比べて高調波歪の少ない出力信号を得ることができる。

（第５の実施形態）
次に、本発明の第５の実施形態を説明する。以下、第５の実施形態によるチョッパスタビライズドアンプの構成について、図９を用いて説明する。図９は、図７に示すチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ３を構成する変調信号生成部ＭＯＤ＿ＭＥＡＮおよび復調信号生成部ＤＥＭＯＤ＿ＭＥＡＮの具体的な構成を示している。第５の実施形態における変調信号生成部ＭＯＤ＿ＭＥＡＮの構成は、図８に示す変調信号生成部ＭＯＤ＿ＭＥＡＮの構成と同じであるため、同一の符号を付与し、その詳細な説明は省略する。

以下、復調信号生成部ＤＥＭＯＤ＿ＭＥＡＮについて説明する。復調信号生成部ＤＥＭＯＤ＿ＭＥＡＮは、入力端子ＣＫＩＮ２から入力された矩形波ＣＫを反転して出力端子ＣＫＯＵＴ２から変調信号ＣＫ２を出力するアナログＮＯＴ回路ＮＯＴ＿Ａ１と、入力端子ｎＣＫＩＮ２から入力された矩形波ｎＣＫを反転して出力端子ｎＣＫＯＵＴ２から変調信号ｎＣＫ２を出力するアナログＮＯＴ回路ＮＯＴ＿Ａ２とで構成されている。

矩形波ＣＫおよび矩形波ｎＣＫの源は図中には明記されていないが、チョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ３と同じチップ内に実装されている矩形波生成回路から供給されてもよいし、チップ外の矩形波生成装置から供給されてもよい。なお、アナログＮＯＴ回路ＮＯＴ＿Ａ２の回路構成および動作はアナログＮＯＴ回路ＮＯＴ＿Ａ１の回路構成および動作と同じであるため、以下ではアナログＮＯＴ回路ＮＯＴ＿Ａ１の説明のみを行う。

アナログＮＯＴ回路ＮＯＴ＿Ａ１は、ソースが電源端子に接続されゲートが入力端子ＣＫＩＮ２に接続されドレインが出力端子ＣＫＯＵＴ２に接続されたＰＭＯＳトランジスタＱ５と、ソースがグラウンドに接続されゲートが入力端子ＣＫＩＮ２に接続されドレインが出力端子ＣＫＯＵＴ２に接続されたＮＭＯＳトランジスタＱ６と、第一端子が出力端子ＣＫＯＵＴ２に接続され第二端子がグラウンドに接続された負荷容量ＣＴ２とで構成されている。

アナログＮＯＴ回路ＮＯＴ＿Ａ１は、ＮＯＴ回路ＮＯＴ＿Ｄ１の出力端子に負荷容量ＣＴ２が追加された構成であるので、入力信号の論理レベルが確定してから十分に長い時間が経過した後の出力信号の応答はＮＯＴ回路ＮＯＴ＿Ｄ１と同じである。しかしながら、出力端子に負荷容量ＣＴ２が追加された影響で、入力信号の論理レベルが確定した直後の応答特性はＮＯＴ回路ＮＯＴ＿Ｄ１と異なるため、この点を詳細に説明する。

矩形波ＣＫの論理レベルが「Ｌ」の場合、ＰＭＯＳトランジスタＱ５はオンし、復調信号ＣＫ２を「Ｈ」に変化させようとするが、ＰＭＯＳトランジスタＱ５は有限のオン抵抗Ｒ_ＯＮＱ５を有するため、出力される制御信号は、以下の（５）式で表されるカットオフ周波数ｆｃ３のローパスフィルタを通過した理想矩形波と同じ波形になる。

矩形波ＣＫの論理レベルが「Ｈ」の場合、ＮＭＯＳトランジスタＱ６はオンし、復調信号ＣＫ２を「Ｌ」に変化させようとするが、ＮＭＯＳトランジスタＱ６は有限のオン抵抗Ｒ_ＯＮＱ６を有するため、出力される制御信号は、以下の（６）式で表されるカットオフ周波数ｆｃ４のローパスフィルタを通過した理想矩形波と同じ波形になる。

ＭＯＳトランジスタのオン抵抗Ｒｏｎは以下の（７）式で与えられる。ただし、μはキャリアの移動度、Ｃ_ｏｘはゲート酸化膜の厚さ、Ｗはゲート幅、Ｌはゲート長、Ｖ_ＧＳはゲート−ドレイン間電圧、Ｖ_ＴＨはトランジスタの閾値電圧である。

（７）式から、容量値Ｃｔ２とトランジスタのＷ／Ｌ比を適切に選ぶことによって、復調信号ＣＫ２のなまり具合を適切に調節することができる。したがって、演算増幅回路ＡＭＰが有限のスルーレートを有することに起因して発生する被変調信号Ｖｍｏｄ２のなまりと、復調信号ＣＫ２に生じるなまりの程度を略同一にすることができる。

なお、図には記載していないが、ＰＭＯＳトランジスタＱ５のドレイン端子およびＮＭＯＳトランジスタＱ６のドレイン端子と、負荷容量ＣＴ２の第一端子と、復調信号ＣＫ２の配線が接続された場所とを、ＰＭＯＳトランジスタＱ５のドレイン端子およびＮＭＯＳトランジスタＱ６のドレイン端子が接続されたノードと、負荷容量ＣＴ２の第一端子と、復調信号ＣＫ２の配線が接続された場所とに分けて切断し、その間に抵抗器を挿入しても同等の効果を得ることができる。

上述したように、第５の実施形態よるチョッパスタビライズドアンプＣＨＯＰ＿ＡＭＰ３を用いることによって、演算増幅回路ＡＭＰが有限の周波数特性およびスルーレートを有することによって出力信号に発生するグリッチングを抑制し、特に演算増幅回路ＡＭＰが有限のスルーレートを有することによって出力信号に発生するグリッチングをより効果的に抑制し、従来に比べて高調波歪の少ない出力信号を得ることができる。

以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、変調回路ＭＯＤおよび復調回路ＤＥＭＯＤを構成する各スイッチ部はＮＭＯＳトランジスタであるとして説明を行ってきたが、ＰＭＯＳトランジスタであっても構わないし、その他のアナログスイッチであっても構わない。

ＣＨＯＰ＿ＡＭＰ，ＣＨＯＰ＿ＡＭＰ１，ＣＨＯＰ＿ＡＭＰ２，ＣＨＯＰ＿ＡＭＰ３・・・チョッパスタビライズドアンプ、ＩＮＰ，ＩＮＭ，ＣＫＩＮ１，ｎＣＫＩＮ１，ＣＫＩＮ２，ｎＣＫＩＮ２・・・入力端子、ＡＭＰ，ＡＭＰ’・・・演算増幅回路、ＭＯＤ・・・変調回路、ＤＥＭＯＤ・・・復調回路、ＣＬＰ，ＣＬＭ，ＣＴ１，ＣＴ２・・・負荷容量、ＯＵＴＭ，ＯＵＴＰ，ＣＫＯＵＴ１，ｎＣＫＯＵＴ１，ＣＫＯＵＴ２，ｎＣＫＯＵＴ２・・・出力端子、ＭＯＤ＿ＤＥＭ・・・変調復調信号生成部、ＭＯＤ＿ＭＥＡＮ・・・変調信号生成部、ＤＥＭＯＤ＿ＭＥＡＮ・・・復調信号生成部、Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ１’，Ｓ２’，Ｓ３’，Ｓ４’・・・スイッチ部、Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ１’，Ｍ２’，Ｍ３’，Ｍ４’，Ｑ２，Ｑ４，Ｑ６・・・ＮＭＯＳトランジスタ、Ｑ１，Ｑ３，Ｑ５・・・ＰＭＯＳトランジスタ、ＮＯＴ＿Ｄ１，ＮＯＴ＿Ｄ２・・・ＮＯＴ回路、ＮＯＴ＿Ａ１，ＮＯＴ＿Ａ２・・・アナログＮＯＴ回路、ＬＰ・・・ローパスフィルタ、ＲＤ，ｎＲＤ・・・抵抗器、ＣＤ，ｎＣＤ・・・コンデンサ、Ｉ１，Ｉ２・・・電流源

Claims

所定の周波数を有する矩形波である変調信号を使って、入力信号をデジタル的に第１の被変調信号に変換する変調回路と、
前記第１の被変調信号を増幅して、第２の被変調信号に変換する演算増幅回路と、
前記第１の被変調信号と前記第２の被変調信号の周波数成分の違いに対応する波形をもった復調信号を使って、アナログ的に前記第２の被変調信号を出力信号に変換する復調回路と、
前記変調回路と前記復調回路に接続され、前記変調信号を前記変調回路に供給し、前記変調信号に基づいて生成された前記復調信号を前記復調回路に供給する変調復調信号生成部と、
を有し、
前記変調復調信号生成部は、
矩形波を前記変調信号として出力する変調信号生成部と、
前記矩形波が入力され、前記矩形波の高周波成分のみを減衰させた信号を前記復調信号として出力するローパスフィルタと、
を有することを特徴とするチョッパスタビライズドアンプ。
前記ローパスフィルタのカットオフ周波数は前記演算増幅回路のカットオフ周波数と略一致することを特徴とする請求項１に係るチョッパスタビライズドアンプ。
前記ローパスフィルタは、抵抗器とキャパシタを有することを特徴とする請求項２に係るチョッパスタビライズドアンプ。
前記ローパスフィルタは、前記演算増幅回路と同一の特性を有する第２の演算増幅回路を有することを特徴とする請求項２に係るチョッパスタビライズドアンプ。
所定の周波数を有する矩形波である変調信号を使って、入力信号をデジタル的に第１の被変調信号に変換する変調回路と、
前記第１の被変調信号を増幅して、第２の被変調信号に変換する演算増幅回路と、
前記第１の被変調信号と前記第２の被変調信号の周波数成分の違いに対応する波形をもった復調信号を使って、アナログ的に前記第２の被変調信号を出力信号に変換する復調回路と、
前記変調回路と前記復調回路に接続され、前記変調信号を前記変調回路に供給し、前記変調信号に基づいて生成された前記復調信号を前記復調回路に供給する変調復調信号生成部と、
を有し、
前記変調復調信号生成部は、
矩形波を前記変調信号として出力する変調信号生成部と、
前記矩形波の高周波成分のみを減衰させた信号を前記復調信号として出力する復調信号生成部と、
を有することを特徴とするチョッパスタビライズドアンプ。
前記変調信号生成部はＮＯＴ回路であり、前記復調信号生成部は電流設定機能つきＮＯＴ回路であることを特徴とする請求項５に係るチョッパスタビライズドアンプ。
前記変調信号生成部はＮＯＴ回路であり、前記復調信号生成部は前記変調信号生成部よりも負荷容量の大きなＮＯＴ回路であることを特徴とする請求項５に係るチョッパスタビライズドアンプ。