KR101167880B1 - 초퍼 앰프 회로 및 반도체 장치 - Google Patents
초퍼 앰프 회로 및 반도체 장치 Download PDFInfo
- Publication number
- KR101167880B1 KR101167880B1 KR1020060074686A KR20060074686A KR101167880B1 KR 101167880 B1 KR101167880 B1 KR 101167880B1 KR 1020060074686 A KR1020060074686 A KR 1020060074686A KR 20060074686 A KR20060074686 A KR 20060074686A KR 101167880 B1 KR101167880 B1 KR 101167880B1
- Authority
- KR
- South Korea
- Prior art keywords
- offset
- voltage
- circuit
- amplifier circuit
- temperature characteristic
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45775—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using cross switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/468—Indexing scheme relating to amplifiers the temperature being sensed
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
도 1 은 본 발명의 제 1 실시예의 초퍼 앰프 회로의 블록도.
도 2 는 종래의 초퍼 앰프 회로의 블록도.
도 3 은 종래의 초퍼 앰프 회로의 파형도.
도 4 는 본 발명의 제 1 실시예의 초퍼 앰프 회로의 회로도.
도 5 는 본 발명의 제 2 실시예의 초퍼 앰프 회로의 블록도.
도 6 은 본 발명의 제 2 실시예의 초퍼 앰프 회로의 회로도.
도 7 은 센서 브릿지의 오프셋 전압의 온도 특성의 일례를 나타내는 도면.
*도면의 주요부분에 대한 부호의 설명*
1, 2, 3, 4: 증폭 회로 10: 가산 증폭 회로
11, 12, 13: 승산기 20, 40, 50: 초퍼 앰프
21: 센서 브릿지 22: 로우 패스 필터
25, 26: 가산기 31: 오프셋 조정 전압 발생 회로
32: 오프셋 온도 특성 조정 전압 발생 회로
본 발명은, 초퍼 앰프 회로 및 초퍼 앰프 회로를 갖는 반도체 장치에 관한 것이다.
도 2 에 종래의 초퍼 앰프 회로의 블록도를 나타낸다. 종래의 초퍼 앰프 회로 (20) 는, 증폭 회로 (1) 의 전단과 후단에 각각 승산기 (11, 12) 가 설치되고, 이들 승산기 (11, 12) 는 주파수 fc 의 방형파인 변조 신호 CLK 로 제어된다. 초퍼 앰프 회로 (20) 의 출력은 로우 패스 필터 (22) 에 접속되어 있다 (비특허문헌 1 참조).
도 3 에 종래의 초퍼 앰프 회로의 각부에서의 입력 신호의 주파수 특성을 나타낸다. 초퍼 앰프 회로 (20) 의 입력 단자 (5) 에서 입력 신호는 도 3a 에 나타내는 바와 같은 주파수 특성을 갖고 있는 것으로 한다. 또한, 증폭 회로 (1) 는 도 3c 에 나타내는 바와 같은 주파수 특성의 입력 환산 노이즈 및 오프셋 전압 Vn 을 가지고 있는 것으로 한다. 입력 신호가 승산기 (11) 를 거친 후, 이 입력 신호는 변조 신호 CLK 의 주파수 fc 의 홀수배의 주파수로 변조된다. 이 때의 입력 신호의 주파수 특성을 도 3b 에 나타낸다. 이 변조된 입력 신호는, 증폭 회로 (1) 의 입력 환산 노이즈 및 오프셋 전압 Vn 이 가해진 후에 증폭되어 출력된다. 증폭 회로 (1) 의 출력에 있어서의 입력 신호의 주파수 특성을 도 3d 에 나타낸다. 증폭 회로 (1) 로부터 출력된 입력 신호는, 승산기 (12) 를 거쳐 원래의 주파수 대역 (직류를 포함한 저주파수 영역) 으로 변조된다. 한편, 증폭 회로 (1) 의 입력에 있어서의 노이즈 성분과 오프셋 전압 Vn 은, 변조 신호 CLK 의 주파수 fc 의 홀수배의 주파수로 변조된다. 승산기 (12) 의 출력에 있어서의 입력 신호의 주파수 특성을 도 3e 에 나타낸다. 또한, 승산기 (12) 로부터 출력된 입력 신호는, 로우 패스 필터 (22) 에 통과시킴으로써, 변조 신호 CLK 의 고주파 성분이 제거된다. 따라서, 도 3f 에 나타내는 바와 같이, 증폭 회로 (1) 가 갖는 노이즈나 오프셋 전압을 증폭시키지 않고, 입력 신호 성분만을 증폭시킬 수 있다.
또한, 다른 종래의 초퍼 앰프 회로에서는, 2개의 상이한 주파수의 변조 신호를 이용하여, 입력 신호에 2중의 초퍼 변조를 가함으로써, 초퍼 앰프 회로에서 사용하는 증폭 회로가 갖는 노이즈나 오프셋 전압을 더욱 저감하는 회로가 개시되어 있다 (특허문헌 2 참조).
[비특허문헌 1] P. Allen and D.R. Holberg, CM0S Analog Circuit Design, P490-494, Saunders College Publishing, 1987.
[특허문헌 2] US6,262,626, Bakker, et al, July 17, 2001
그러나 종래의 초퍼 앰프 회로에서는, 예를 들어 피에조 저항 소자를 이용한 센서 브릿지 (sensor bridge) 의 출력 전압을 증폭시키데에 사용되는 경우, 피에조 저항 소자의 불완전한 매칭에 기인하여 센서 브릿지가 갖고 있는 오프셋 전압을 캔슬할 수 없기 때문에, 센서 브릿지가 갖는 오프셋 전압을 증폭시켜 출력한다는 결점을 갖고 있었다.
또한, 피에조 저항 소자를 이용한 센서 브릿지의 오프셋 전압은 온도 특성을 갖고 있으며, 이 오프셋 전압의 온도 특성은 초퍼 앰프 회로의 출력 전압에 나타난다는 결점을 갖고 있었다.
상기 과제를 해결하기 위해서 본 발명은, 센서 브릿지의 오프셋 전압과 동등한 전압을 발생시키는 회로, 즉 오프셋 조정 전압 발생 회로를 형성하고, 이 오프셋 조정 전압 발생 회로의 출력 전압을 승산기에 의해 초퍼 변조하고, 센서 브릿지의 출력 신호를 초퍼 변조한 신호로부터 감산하는 구성으로 하였다.
또한, 센서 브릿지가 갖는 오프셋 전압의 온도 특성과 동등한 온도 특성을 갖는 전압을 발생시키는 회로, 즉 오프셋 온도 특성 조정 전압 발생 회로를 형성하고, 이 회로의 출력 전압을 초퍼 변조하고, 초퍼 변조된 센서 브릿지의 출력 신호로부터 감산하는 구성으로 하였다.
발명을 실시하기 위한 최선의 형태
실시예 1
도 1 에, 본 발명의 제 1 실시예의 초퍼 앰프 회로의 블럭도를 나타낸다.
초퍼 앰프 (40) 는, 입력 단자 (5) 에 센서 브릿지 (21) 가 출력하는 센서 신호를 입력하고, 출력 단자 (6) 로부터 증폭한 신호를 출력한다. 입력 단자 (5) 에 입력된 센서 신호는, 승산기 (11) 에서 변조 신호 CLK 에 의해 초퍼 변조된 후에, 증폭 회로 (1) 에서 증폭된다. 오프셋 조정 전압 발생 회로 (31) 는, 센서 브릿지 (21) 가 갖고 있는 오프셋 전압과 크기가 동등하고 역극성인 오프셋 조정 전압을 발생시킨다. 오프셋 조정 전압은, 승산기 (13) 에서 변조 신호 CLK 에 의해 초퍼 변조되고 증폭 회로 (3) 에서 증폭된다. 가산기 (25, 26) 는, 전술한 센서 신호와 오프셋 조정 전압을 가산하고, 센서 신호로부터 센서 브릿지 (21) 가 갖고 있던 오프셋 전압을 캔슬한다. 또한, 센서 신호는 증폭 회로 (2) 에서 증폭된 후에, 승산기 (12) 에서 변조 신호 CLK 에 의해 초퍼 변조되어, 원래의 주파수 대역 (직류를 포함한 저주파수 영역) 으로 변조된다.
여기서 가산기 (25, 26) 를 2개 이용하고 있는 것은, 증폭 회로 (1, 3) 의 차동 출력에 대응하기 위해서이다.
상기 서술한 센서 브릿지의 오프셋 전압을 캔슬하는 방법에서는, 오프셋 조정 전압 발생 회로 (31) 가 발생시키는, 센서 브릿지 (21) 가 갖고 있는 오프셋 전압과 크기가 동등하고 역극성인 오프셋 조정 전압을 이용하였다. 그러나, 센서 브릿지 (21) 가 갖는 오프셋 전압과 크기도 극성도 동등한 오프셋 조정 전압을 오프셋 조정 전압 발생 회로 (31) 에 발생시키고, 이 오프셋 조정 전압을 승산기 (13) 에서 변조 신호 CLK 의 위상을 180도 쉬프트한 것으로 초퍼 변조해도 된다.
또한, 센서 브릿지 (21) 의 출력이 갖는 오프셋 전압과 크기가 동등한 전압을 오프셋 조정 전압 발생 회로 (31) 에서 발생시키려면, 출력 단자 (6) 에 로우 패스 필터를 접속하여 고주파 성분을 제거하고, 로우 패스 필터의 출력의 전위가 0 이 되도록 오프셋 조정 전압 발생 회로 (31) 의 출력을 조정하면 된다.
도 4 에, 본 발명의 초퍼 앰프 회로의 회로도를 나타낸다. 승산기 (11, 12, 13) 는 각각 4개의 스위치로 구성되어 있다. 이 스위치는 N 채널 MOS 트랜지스터, 또는 CMOS 트랜지스터 (N 채널 MOS 트랜지스터와 P 채널 MOS 트랜지스터를 병렬 접속) 에 의해 실현할 수 있다. 증폭 회로 (1, 3) 는 인스트루멘테이션 앰프 (instrumentation amplifier) 구성을 취함으로써, 입력 임피던스를 매우 높게 취할 수 있으므로, 피에조 저항 소자를 이용한 센서 브릿지에 영향을 미치지 않는다.
도 1 의 가산기 (25, 26) 는, 증폭 회로 (2) 에서 일체화하여 가산 증폭 회로 (10) 의 일부로서 실현된다. 가산 증폭 회로 (10) 는, 복수의 저항과 OP 앰프 (operational amplifier) 를 이용하여 구성한다.
오프셋 조정 전압 발생 회로 (31) 의 구성은, 일례로서 고정 저항과 가변 저항을 이용하고 있다. 저항 (61) 은 고정 저항을, 저항 (62) 은 가변 저항을 각각 나타낸다. 저항 (62) 을 변화시킴으로써, 센서 브릿지의 오프셋 전압을 캔슬할 수 있도록, 오프셋 조정 전압 발생 회로 (31) 의 출력 전압을 바꿀 수 있다.
또한 도 4 의 회로는 도 1 의 회로 구성을 실현한 일례로서, 본 발명은 도 4 에 나타낸 회로에 구성을 한정하는 것은 아니다.
실시예 2
도 5 에, 본 발명의 제 2 실시예의 초퍼 앰프 회로의 블록도를 나타낸다.
통상, 센서 브릿지의 오프셋 전압은 온도 특성을 갖고 있다. 여기서는 일례로서 센서 브릿지의 오프셋 전압은 도 7 에 나타내는 바와 같은 온도 특성을 갖고 있는 것으로 한다.
제 2 실시예에서는, 제 1 실시예의 초퍼 앰프 회로에 추가하여, 오프셋 온도 특성 조정 전압 발생 회로 (32) 를 구비하고 있다. 오프셋 온도 특성 조정 전 압 발생 회로 (32) 는, 센서 브릿지의 오프셋 전압의 온도 특성과 동등한 특성을 가진 오프셋 온도 특성 조정 전압을 출력한다. 이 오프셋 온도 특성 조정 전압을 승산기 (14) 에서 초퍼 변조하고 증폭 회로 (4) 에서 증폭한 후에, 가산기 (25, 26) 에 의해, 초퍼 변조된 센서 출력 신호와 가산한다. 이 때, 센서 브릿지의 오프셋 온도 특성 조정 전압 발생 회로 (32) 의 출력도 승산기 (13) 및 증폭 회로 (3) 를 거쳐, 가산기 (25, 26) 에서 초퍼 변조된 센서 출력 신호에 가산된다. 이렇게 하여, 센서 브릿지가 갖는 오프셋 전압 및 오프셋 전압의 온도 특성을 캔슬할 수 있다.
도 6 에, 본 발명의 제 2 실시예의 초퍼 앰프 회로의 회로도를 나타낸다.
승산기 (11, 12, 13, 14) 는 각각 4개의 스위치로 구성되어 있다. 이 스위치는 N 채널 MOS 트랜지스터, 또는 CMOS 트랜지스터 (N 채널 M0S 트랜지스터와 P 채널 M0S 트랜지스터를 병렬 접속) 에 의해 실현할 수 있다. 증폭 회로 (1, 3, 4) 는 인스트루멘테이션 앰프 구성을 취함으로써, 입력 임피던스를 매우 높게 취할 수 있으므로, 피에조 저항 소자를 이용한 센서 브릿지에 영향을 주지 않는다. 가산 증폭 회로 (10) 는, 저항과 OP 앰프를 이용하여 구성할 수 있다. 오프셋 온도 특성 조정 전압 발생 회로 (32) 의 구성의 일례로서, 상이한 저항 온도 계수를 갖는 2 종류의 저항 (63) 과 저항 (64) 을 이용한 회로를 나타낸다. 저항을 폴리실리콘으로 형성하는 경우, 폴리실리콘에 함유되는 불순물의 농도에 따라 저항률이 변할 뿐 아니라, 저항 온도 계수도 변하기 때문에, 폴리실리콘 저항 (63) 과 저항 (64) 에 상이한 불순물의 농도를 갖게 함으로써, 상이한 저항 온도 계수를 갖 게 할 수 있다.
도 6 에 있어서 승산기 (14) 의 변조 클록의 위상을 괄호내에 나타내는 바와 같이 180도 쉬프트하면, 오프셋 온도 특성 조정 전압 발생 회로 (32) 에서 발생시킨 오프셋 전압 온도 특성의 기울기를 반전시킨 것과 동일한 효과를 갖게 할 수 있다. 따라서, 센서 브릿지의 오프셋 전압 온도 특성의 기울기가 양 또는 음이어도, 승산기 (14) 의 변조 클록의 위상을 적절히 선택함으로써 대응하는 것이 가능하다.
또한 도 6 의 회로는, 도 5 의 회로 구성을 실현한 일례로서, 도 6 에 나타낸 회로에 구성을 한정하는 것은 아니다.
상기와 같이 구성된 초퍼 앰프 회로에서는, 센서 브릿지가 갖는 오프셋 전압과, 오프셋 조정 전압 발생 회로의 출력 전압이 상쇄되어, 센서 브릿지가 갖는 오프셋 전압을 캔슬할 수 있다.
또한, 센서 브릿지가 갖는 오프셋 전압의 온도 특성과, 오프셋 온도 특성 조정 전압 발생 회로의 출력 전압이 갖는 온도 특성이 상쇄되어, 센서 브릿지가 갖는 오프셋 전압의 온도 특성을 캔슬할 수 있다.
Claims (8)
- 센서 브릿지가 출력하는 신호를 증폭하는 초퍼 앰프 회로로서,오프셋 조정 전압 발생 회로를 구비하고, 상기 센서 브릿지의 오프셋 전압을, 상기 오프셋 조정 전압 발생 회로가 발생시키는 오프셋 조정 전압에 의해 캔슬하는 것을 특징으로 하며,상기 오프셋 조정 전압은, 상기 센서 브릿지의 오프셋 전압과 전압이 동등하고 극성이 동일한 전압인, 초퍼 앰프 회로.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 센서 브릿지의 오프셋 전압의 온도 특성을, 오프셋 온도 특성 조정 전압에 의해 캔슬하는 것을 특징으로 하는, 초퍼 앰프 회로.
- 센서 브릿지가 출력하는 신호를 증폭하는 초퍼 앰프 회로로서,오프셋 조정 전압 발생 회로를 구비하고, 상기 센서 브릿지의 오프셋 전압을, 상기 오프셋 조정 전압 발생 회로가 발생시키는 오프셋 조정 전압에 의해 캔슬하고,상기 센서 브릿지의 오프셋 전압의 온도 특성을, 오프셋 온도 특성 조정 전압에 의해 캔슬하며,상기 오프셋 온도 특성 조정 전압은, 오프셋 전압의 온도 특성과 전압이 동등하고 기울기가 동일한 전압인, 초퍼 앰프 회로.
- 센서 브릿지가 출력하는 신호를 증폭하는 초퍼 앰프 회로로서,오프셋 조정 전압 발생 회로를 구비하고, 상기 센서 브릿지의 오프셋 전압을, 상기 오프셋 조정 전압 발생 회로가 발생시키는 오프셋 조정 전압에 의해 캔슬하고,상기 센서 브릿지의 오프셋 전압의 온도 특성을, 오프셋 온도 특성 조정 전압에 의해 캔슬하며,상기 오프셋 온도 특성 조정 전압은, 오프셋 전압의 온도 특성과 전압이 동등하고 기울기가 반전된 전압인, 초퍼 앰프 회로.
- 센서 브릿지가 출력하는 센서 신호를 입력하는 입력 단자,상기 입력 단자에 접속한 제 1 승산기,상기 제 1 승산기에 접속한 제 1 증폭 회로,오프셋 조정 전압 발생 회로,상기 오프셋 조정 전압 발생 회로에 접속한 제 3 승산기,상기 제 3 승산기에 접속한 제 3 증폭 회로,상기 제 1 증폭 회로와 상기 제 3 증폭 회로의 출력을 가산하는 가산 회로,상기 가산 회로에 접속한 제 2 증폭 회로, 및상기 제 2 증폭 회로에 접속한 제 2 승산기로 구성한 것을 특징으로 하며,상기 오프셋 조정 전압 발생 회로의 출력 전압은, 상기 센서 브릿지의 오프셋 전압과 전압이 동등하고 극성이 동일한 전압인, 초퍼 앰프 회로.
- 제 7 항에 있어서,오프셋 온도 특성 조정 전압 발생 회로,상기 오프셋 온도 특성 조정 전압 발생 회로에 접속한 제 4 승산기, 및상기 제 4 승산기에 접속한 제 4 증폭 회로를 더 형성하고,상기 제 4 증폭 회로의 출력을 상기 가산 회로에서 가산하도록 한, 초퍼 앰프 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060074686A KR101167880B1 (ko) | 2005-08-08 | 2006-08-08 | 초퍼 앰프 회로 및 반도체 장치 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2005-00229501 | 2005-08-08 | ||
KR1020060074686A KR101167880B1 (ko) | 2005-08-08 | 2006-08-08 | 초퍼 앰프 회로 및 반도체 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070017924A KR20070017924A (ko) | 2007-02-13 |
KR101167880B1 true KR101167880B1 (ko) | 2012-07-23 |
Family
ID=43651516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060074686A KR101167880B1 (ko) | 2005-08-08 | 2006-08-08 | 초퍼 앰프 회로 및 반도체 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101167880B1 (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002286573A (ja) * | 2001-03-27 | 2002-10-03 | Mitsubishi Electric Corp | 温度係数生成回路及びそれを用いた温度補償回路 |
KR100508619B1 (ko) | 2000-07-05 | 2005-08-17 | 인피네온 테크놀로지스 아게 | 오프셋 보상을 갖는 증폭기 회로 |
-
2006
- 2006-08-08 KR KR1020060074686A patent/KR101167880B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100508619B1 (ko) | 2000-07-05 | 2005-08-17 | 인피네온 테크놀로지스 아게 | 오프셋 보상을 갖는 증폭기 회로 |
JP2002286573A (ja) * | 2001-03-27 | 2002-10-03 | Mitsubishi Electric Corp | 温度係数生成回路及びそれを用いた温度補償回路 |
Also Published As
Publication number | Publication date |
---|---|
KR20070017924A (ko) | 2007-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7479826B2 (en) | Chopper amplifier circuit and semiconductor device | |
US20090115522A1 (en) | Low power, low noise amplifier system | |
US6462612B1 (en) | Chopper stabilized bandgap reference circuit to cancel offset variation | |
US9685914B2 (en) | Amplifier circuit | |
JP2008527915A (ja) | チョッパー安定化された演算増幅器の出力においてチョッピングアーティファクトを最小化するための回路および方法 | |
JP2009017249A (ja) | 増幅回路 | |
Goswami et al. | DC suppressed high gain active CMOS instrumentation amplifier for biomedical application | |
CN110224677B (zh) | 低噪声差分放大器电路以及放大方法 | |
JP3115741B2 (ja) | 改良された線型性を持つ相互コンダクタンスセル | |
KR20010085563A (ko) | 피드백 회로에 대한 피드 포워드 보상 기법 | |
KR101167880B1 (ko) | 초퍼 앰프 회로 및 반도체 장치 | |
Pennisi | High accuracy CMOS capacitance multiplier | |
US8248158B2 (en) | Chopper stabilized amplifier | |
RU2292636C1 (ru) | Дифференциальный усилитель с повышенным ослаблением синфазного сигнала | |
KR102424468B1 (ko) | 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로 | |
JP3149797B2 (ja) | 電圧制御発振回路 | |
JP3813939B2 (ja) | 演算増幅回路並びにこれを用いたサンプルホールド回路およびフィルタ回路 | |
JP3520175B2 (ja) | アナログ乗算器 | |
JPH10276053A (ja) | 可変利得増幅器 | |
JPH04294620A (ja) | 特にステレオ用途向けの2入力信号のためのダブルブリッジ増幅器ステージ | |
JP3854118B2 (ja) | 複合電子回路 | |
JP2011013037A (ja) | アレイセンサ装置 | |
JP2000031758A (ja) | 平衡増幅回路 | |
JP3858281B2 (ja) | サンプル/ホールド回路及びこれを用いた電荷転送装置、並びに電荷転送装置の駆動方法 | |
JP6829840B2 (ja) | 電源バウンス除去回路および増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150618 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160617 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170616 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190627 Year of fee payment: 8 |