JPH04294620A - 特にステレオ用途向けの２入力信号のためのダブルブリッジ増幅器ステージ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２つの入力信号、特に
ステレオ用途の入力信号用のダブルブリッジ増幅器ステ
ージに関する。

【０００２】

【従来の技術】ダブルブリッジの構成は、２つの別個の
入力信号（右側チャンネル（Ｒ）および左側チャンネル
（Ｌ））の増幅および２つのスピーカの別個の制御を含
むステレオ用途向けの集積オーディオ増幅器に通常用い
られている。

【０００３】

【発明を解決しようとする課題】ダブルブリッジ構成（
全体を図３の回路図に１で示す）は、２組のパワー増幅
器２、３および３、４による２つの入力信号ＶＩＮ１　
およびＶＩＮｒ　の別個の増幅を規定する。増幅器２−
５は、それぞれの入力信号を同じ量（Ａ）だけ増幅する
が、各組のひとつの増幅器（３、５）は、同じ組の他の
増幅器（２、４）に対して位相を反転し、従って、それ
ぞれの負荷（スピーカ６または７）の端末での電圧Ｖｏ
１、Ｖｏｒ　　が以下に示す数式と等しくなる。

【０００４】 Ｖｏ１＝Ａ＊Ｖ　ＩＮ１　　−（−Ａ＊Ｖ　ＩＮ１）＝
２Ａ＊Ｖ　ＩＮ１Ｖｏｒ＝Ａ＊Ｖ　ＩＮｒ　　−（−Ａ
＊Ｖ　ＩＮｒ）＝２Ａ＊Ｖ　ＩＮｒ従って、公知の構成
では入力信号の処理に４つの増幅器が必要である。ただ
し極小化への現在の傾向および大型構造のものの製造に
関わるコストを考慮して、ステージを構成する部品数を
減らすことにより、大きな利点を実現する必要がある。

【０００５】本発明の目的は、上述したように、２つの
入力信号を増幅するためのダブルブリッジ増幅器ステー
ジで少ない構成部品、特に小型デザインを特徴とする上
記ステージを提供することである。本発明によれば、第
１項に記載したように、２つの入力信号、特にステレオ
用途向けのダブルブリッジ増幅器ステージが提供される
。

【０００６】

【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、それぞれの入力信号（ＶＩＮ１
　、ＶＩＮｒ　）を受信する２つの入力端子（１１、１
２）へ接続されている複数の増幅素子（１５−１７）で
構成され、上記増幅素子がそれぞれ別個の出力信号（Ｖ
Ｏ１，ＶＯｒ）の供給を受ける２つの負荷（６、７）へ
接続するための出力端子（２１−２３）へ接続されてい
る特にステレオ用途向け入力信号のためのダブルブリッ
ジ増幅器ステージにおいて、上記ダブルブリッジ増幅器
ステージが、上記別個の出力信号（ＶＯ１，ＶＯｒ）が
上記出力端子（２１−２３）の組み合わせ（２１、２２
；２２，２３）間にあり、ひとつの上記入力信号とそれ
ぞれ相関関係になるように、上記増幅素子に直線組合わ
せの入力信号（ＶＩＮ１　、ＶＩＮｒ　）を供給するた
め、上記入力端子（１１、１２）と上記増幅素子（１５
、１７）の間の加算手段（１８−２０）で構成される特
にステレオ用途向け入力信号のためのダブルブリッジ増
幅器ステージである。

【０００７】

【作用】図１の１０は、入力信号ＩＩＮ１　、ＩＩＮｒ
　を発生するそれぞれのソース１３、１４へ接続されて
いる２つの入力端子１１、１２を有する増幅器ステージ
を示す。 ステージ１０は、同量増幅（Ａ）を確実にするため３つ
の加算素子１８、１９、２０と３つの同じ増幅器１５、
１６、１７で構成される。各加算素子１８、１９、２０
は、３つの加算素子が両入力信号ＶＩＮ１およびＶＩＮ
ｒ　を受信するようにそれぞれ端子１１、１２へ接続さ
れた２つの入力を構成する。各加算素子１８、１９、２
０は、入力信号ＶＩＮ１　およびＶＩＮｒ　の直線組合
わせを有効ならしめ、この組合わせは、増幅器１５−１
７の各入力へ供給される。増幅器１５−１７の出力は、
スピーカ６、７が間に接続される３つのステージ出力端
子２１、２２、２３と、端子２１および２２間のスピー
カ６および２２および２３間のスピーカ７を指定する。

【０００８】したがって、Ｖｏ１、Ｖｏ２およびＶｏ３
が端子２１、２２および２３における増幅器１５−１７
の電圧出力信号であり、ａ，ｂ−ｃ，ｄ−ｅ，ｆがそれ
ぞれ加算素子１８、１９および２０により有効となる直
線組み合わせの入力信号ＶＩＮ１　およびＶＩＮｒ　で
ある場合、スピーカ６および７の端子での出力電圧Ｖｏ
１およびＶｏｒは以下に示す数式と等しくなる。

【０００９】 　　　　Ｖｏ１　＝　Ｖｏ１　−Ｖｏ２　＝　Ａ＊（ａ
＊ＶＩＮ１　＋　ｂ＊ＶＩＮｒ　）　−Ａ＊（ｃ＊ＶＩ
Ｎ１＋ｄ＊ＶＩＮｒ）　　　　　　　　　＝　Ａ＊ＶＩ
Ｎ１＊（ａ−ｃ）＋Ａ＊ＶＩＮｒ＊（ｂ−ｄ）　　　　
　Ｖｏｒ　＝　Ｖｏ３　−Ｖｏ２　＝　Ａ＊（ｅ＊ＶＩ
Ｎ１　＋　ｆ＊ＶＩＮｒ　）−Ａ＊（ｃ＊ＶＩＮ１＋ｄ
＊ＶＩＮｒ）　　　　　　　　　＝　Ａ＊ＶＩＮ１＊（
ｅ−ｃ）＋Ａ＊ＶＩＮｒ＊（ｆ−ｄ）　　　したがって
、以下になるように直線組み合わせによる係数を選択す
ることにより、 　　　　　　ａ−ｃ＝２；ｂ−ｄ＝０；ｅ−ｃ＝０；ｆ
−ｄ＝２　　　　　　　　（１）　　上記から下式が得
られる。

【００１０】ＶＯ１＝ＶＯ１−Ｖ２　＝２Ａ＊ＶＩＮ１
　およびＶＯｒ＝ＶＯ３−Ｖ２　＝２Ａ＊ＶＩＮｒすな
わち、図３に示す公知の解決策のダブルブリッジ構成と
同じ機能が得られる。式（１）は６つの未知量を示す一
連の４つの等式で構成されるから、係数、従って２つの
無限数の組み合わせの選択に２自由度がある。

【００１１】ステージ１０は、３つのパワー増幅器のみ
を用いて増幅される入力信号の最初の直線組み合わせと
、負荷（スピーカ）レベルでの第二の直線組み合わせを
行って右側信号ＶＩＮｒ　（スピーカ６）および左側信
号ＶＩＮ１　（スピーカ７）の成分を減算し、従ってス
ピーカは必要に応じて増幅された左側および右側信号の
みを受信する。

【００１２】

【実施例】図１の１実施例は図２の例を用いて示され、
抵抗器Ｒ１　は、抵抗器Ｒ２　と同じ数値を示す。図２
に示すように、増幅器１５−１７および加算素子１８−
２０は、それぞれ個別の反転加算構成および個別の増幅
器構成で接続された演算増幅器２５、２６および２７で
構成されている。更に詳しくは、演算増幅器２５は第１
抵抗器Ｒ１を介して端子１１へ、第１抵抗器Ｒ２　を介
して接地（基準電位回路）へ接続された非反転入力と、
第２抵抗器Ｒ１　を介して端子１２へ、第２抵抗器Ｒ２
　を介してそれ自体の出力へ接続された反転入力を供給
する。

【００１３】演算増幅器２６は、第３抵抗器Ｒ１　を介
して端子１１へ、第４抵抗器Ｒ１　を介して端子１２へ
、第３抵抗器Ｒ２　を介してそれ自体の出力へ接続され
た反転入力と接地へ接続された非反転入力を供給する。 演算増幅器２７は、第５抵抗器Ｒ２　を介して端子１２
へ、第４抵抗器Ｒ２　を介して接地へ接続された非反転
入力と、第６抵抗器Ｒ１　を介して端子１１へ、第５抵
抗器を介してそれ自体の出力へ接続された反転出力を供
給する。演算増幅器２５−２７の出力は、ステージ出力
端子２１−２３を指定する。

【００１４】従って演算増幅器２５−２７の出力電圧は
以下の通りである。 Ｖｏ１＝（Ｒ２　／Ｒ１　）＊（ＶＩＮ１−ＶＩＮｒ　
）；Ｖｏ２＝（Ｒ２　／Ｒ１　）＊（ＶＩＮ１−ＶＩＮ
ｒ　）；Ｖｏ３＝（Ｒ２　／Ｒ１　）＊（ＶＩＮ１−Ｖ
ＩＮｒ　）またスピーカ６および７の端子での電圧は以
下の通りである。

【００１５】 Ｖｏ１＝Ｖｏ１−Ｖｏ２＝２（Ｒ２　／Ｒ１　）＊ＶＩ
Ｎ１　およびＶｏｒ＝Ｖｏ３−Ｖｏ２＝２（Ｒ２　／Ｒ
１　）＊ＶＩＮｒすなわちそれぞれ個別の左および右側
信号を増幅して生成される通りである。

【００１６】

【発明の効果】図１および２に示す増幅器ステージの利
点は、実質的には使用するパワー増幅器の数を減らすこ
とから生じている。事実、上記に実証したように、入力
信号の直線組み合わせにより、ステレオ用途向けの一体
集積可能なオーディオ増幅器の製造が可能となり、図３
に示す公知のダブルブリッジ構成と同じ性能を提供する
ばかりでなく、４つのパワー増幅器に代わって３つのパ
ワー増幅器を特長とし、ステージが集積されるシリコン
ウェーハの寸法を大幅に小さくしている。

【００１７】更に、上記のパワー増幅器の数の減少は、
複雑な回路を必要とすることなく、極めて簡単であり、
また図２の実施例に示すように、上記の組み合わせは、
演算増幅器の最も適正な構成を選択し、集積が簡単であ
りかつ完全に制御可能な構成部品の寸法を適正に決める
だけで達成され、ステージ自体の高い信頼性が保証され
る。

【００１８】ただし、この技術の当業者にとっては、本
発明の請求範囲を逸脱することなく、本明細書に説明か
つ図解したステージに対して変更を行い得ることは明ら
かである。事実、図２の実施例は、等式（１）によって
も確認されるように、無数の変更を純粋に説明しかつそ
れを可能にするものである。

【図面の簡単な説明】

【図１】本発明によるステージの演算ブロック図を示す
。

【図２】図１に示すステージの一実施例の簡略回路図を
示す。

【図３】公知のステージの演算ブロック図を示す。

【符号の説明】

１０…増幅器ステージ １１、１２…入力端子 １３、１４…ソース（入力信号発生源）１５、１６、１
７…増幅器 １８、１９、２０…加算素子 ２１、２２、２３…出力端子 ２５、２６。２７…演算増幅器

Claims (7)

【特許請求の範囲】
1. 【請求項１】　　それぞれの入力信号（ＶＩＮ１　、Ｖ
   ＩＮｒ　）を受信する２つの入力端子（１１、１２）へ
   接続されている複数の増幅素子（１５−１７）で構成さ
   れ、上記増幅素子がそれぞれ別個の出力信号（ＶＯ１，
   ＶＯｒ）の供給を受ける２つの負荷（６、７）へ接続す
   るための出力端子（２１−２３）へ接続されている特に
   ステレオ用途向け入力信号のためのダブルブリッジ増幅
   器ステージにおいて、上記ダブルブリッジ増幅器ステー
   ジが、上記別個の出力信号（ＶＯ１，ＶＯｒ）が上記出
   力端子（２１−２３）の組み合わせ（２１、２２；２２
   ，２３）間にあり、ひとつの上記入力信号とそれぞれ相
   関関係になるように、上記増幅素子に直線組合わせの入
   力信号（ＶＩＮ１　、ＶＩＮｒ　）を供給するため、上
   記入力端子（１１、１２）と上記増幅素子（１５、１７
   ）の間の加算手段（１８−２０）で構成されることを特
   徴とする特にステレオ用途向け入力信号のためのダブル
   ブリッジ増幅器ステージ。
2. 【請求項２】　　３つの加算素子（１８−２０）、３つ
   の増幅素子および３つの出力端子（２１−２３）で構成
   され、各上記加算素子は第１および第２入力および出力
   を構成し、上記加算素子の第１入力は上記加算素子（１
   １−１２）の第１素子（１１）に接続され、上記加算素
   子の第２入力（１２）は上記入力端子の第２端子に接続
   され、上記加算素子の出力は各増幅素子へ接続され、各
   上記増幅素子（１５−１７）は上記出力端子（２１−２
   ３）のひとつを指定する出力を供給し、上記負荷（６、
   ７）は上記第１（２１）と第２（２２）出力端子間およ
   び上記第２（２２）と第３（２３）出力端子間でそれぞ
   れ接続可能であることを特徴とする請求項１記載のステ
   ージ。
3. 【請求項３】　　上記加算素子（１８−２０）が、それ
   ぞれが以下のようになるよう各組合わせ係数ａ、ｂ、ｃ
   、ｄ、ｅ、ｆにもとづく上記入力信号（ＶＩＮ１、ＶＩ
   Ｎｒ　）の直線組合わせを有効にする手段で構成される
   ことを特徴とする請求項２記載のステージ。 ａ−ｃ＝２；　　ｂ−ｄ＝０；　　ｅ−ｃ＝０；　　ｆ
   −ｄ＝２
4. 【請求項４】　　各上記増幅手段（１５−１７）が、上
   記入力端子（１１、１２）に接続された反転入力および
   非反転入力を有する演算増幅器（２５、２７）および上
   記出力端子（２１、２３）のひとつを指定する出力で構
   成されることを特徴とする上記請求項１から３のひとつ
   に記載のステージ。
5. 【請求項５】　　上記増幅手段（１５−１７）が、異な
   る構成で接続される第１（２５）および第２（２７）演
   算増幅器と反転−加算構成で接続される第３演算増幅器
   （２６）で構成されること特徴とする請求項４記載のス
   テージ。
6. 【請求項６】　　上記第１演算増幅器（２５）が、第１
   抵抗器（Ｒ１　）を介して上記第１入力端子（１１）へ
   、第２抵抗器（Ｒ２　）を介して基準電位回路へ接続さ
   れた非反転入力と、第３抵抗器（Ｒ１　）を介して第２
   入力端子（１２）へ、第４抵抗器（Ｒ２　）を介してそ
   れ自体の出力へ接続された反転入力を構成し、上記第２
   演算増幅器（２７）が、第５抵抗器（Ｒ１）を介して第
   ２入力端子へ、第６抵抗器（Ｒ２　）を介して上記基準
   電位回路へ接続されている非反転入力と、第７抵抗器（
   Ｒ１　）を介して上記第１入力端子へ、第８抵抗器（Ｒ
   ２　）を介してそれ自体の出力へ接続されている反転入
   力を構成し、上記第３演算増幅器（２６）が第９抵抗器
   （Ｒ１　）を介して上記第１入力端子へ、第１０抵抗器
   （Ｒ１　）を介して上記第２入力端子へ、第１１抵抗器
   （Ｒ２　）を介してそれ自体の出力へ接続された反転入
   力と、上記基準電位回路へ接続された非反転入力を構成
   していることと上記第１、第３および第２演算増幅器（
   ２５−２７）がそれぞれ上記第１、第２および第３出力
   端子（２１−２３）を指定することを特徴とする請求項
   ５記載のステージ。
7. 【請求項７】　　第１、第３、第５、第７、第９および
   第１０抵抗器が同一の抵抗値（Ｒ１　）を示し、上記第
   ２、第４、第６、第８および第１１抵抗器が同一の抵抗
   値（Ｒ２　）を示すことを特徴とする請求項６記載のス
   テージ。