KR920013888A

KR920013888A - 스테레오장치의 2입력신호를 위한 더블브리지 증폭단

Info

Publication number: KR920013888A
Application number: KR1019910024914A
Authority: KR
Inventors: 무라리 브루노; 카발라리 유게니오; 스테파니 파브리지오
Original assignee: 루이기 론치, 엠마뉴엘 바고; 에스지에스-톰슨 마이크로일렉트로닉스 에스. 알. 엘
Priority date: 1990-12-28
Filing date: 1991-12-28
Publication date: 1992-07-29
Also published as: IT9068078A0; EP0492291A1; JPH04294620A; IT9068078A1; IT1241387B

Abstract

내용 없음

Description

스테레오장치의 2입력신호를 위한 더블브리지 증폭단

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 따른 증폭단의 동작블록선도, 제2도는 제1도 단의 1구현예의 간략화한 전기선도, 제3도는 공지의 증폭단의 동작블록선도

Claims

각각의 입력신호(V_INI,V_INr)를 수령하는 2개의 입력터미널(V_ol,V_or)를 보내는 2부하 (6,7)에 연결시키기 위해 출력터미널(21-23)에 연결된 다수의 증폭소자(15-17)를 (11,12)에 연결되고, 또한 각각을 각각의 분리된 출력신호 포함하는 스테레오장치의 2입력신호를 위한 더블브리지증폭단에 있어서, 상기 분리된 출력신호(V_ol,V_or)가 상기 출력터미널(21-23)의 쌍 (21,22;22,23)사이에 나타나고, 그리고 상기 입력신호에 각기 상관관계를 갖도록, 상기 입력터미널(11,12)과 상기 증폭소자(15-17)사이에, 상기 각 증폭소자를 상기 양 입력신호(V_INI,V_INr)의 1차결합을 제공하기 위한 가산수단(18-20)을 포함하는 것을 특징으로 하는 스테레오장치의 2입력신호를 위한 더블브리지증폭단.
제1항에 있어서, 증폭단이 3개의 가산소자(18-20),3개의 증폭소자(15-17), 및 3개의 출력터미널(21-23)을 포함하고, 각 가산소자는 제1및 제2입력 및 하나의 출력을 나타내고, 상기 가산소자의 제1입력은 상기 입력터미널(11,12)의 제1터미널(11)에 연결되고, 상기 가산소자의 제2입력은 상기 입력터미널의 제2터미널(12)에 연결되고, 상기 각 가산소자의 출력은 각 증폭소자의 입력에 연결되며, 상기 각 증폭소자(15-17)는 상기 출력터미널(21-23)를 한정하는 출력을 나타내고, 그리고 상기 부하(6,7)는 상기 제1출력터미널(21)과 제2출력터미널(22)사이에, 그리고 상기 제2출력터미널(22)과 제3출력터미널(23)사이에 각기 연결되어 있는 것을 특징으로 하는, 스테레오 장치의 2입력신호를 위한 더블브리지증폭단.
제2항에 있어서, 상기 가산소자(18-20)가 상기 입력신호들의 1차결합을 실행시키기 위해 계수 a,b;c,d;e,f의 각 쌍에 따라서 각기 a-c=2;d-b=0;e-c=0;f-d=2가 되도록 하는 수단을 포함하는 것을 특징으로 하는 스테레오장치의 2입력신호를 위한 더블브리지증폭단.
전술한 1항 내지 3항중 어느 한 항에 있어서, 상기 각 증폭수단(15-17)이 상기 입력터미널(11,12)에 연결된 인버팅 입력과 논-인버팅 입력, 및 상기 출력터미널(21-23)을 한정하는 출력 가지는 연산증폭기(25-27)를 포함하는 것을 특징으로 하는 스테레오장치의 2입력신호를 위한 더블브리지증폭단.
제4항에 있어서, 상기 증폭수단(15-17)이 서로 다른 구조로 연결된 제1및 제2연산증폭기(25및27)및 인버칭-애딩(inverting-adding)구조로 연결된 제3연산증폭기(26)를 포함하는 것을 특징으로 하는 스테레오장치의 2입력신호를 위한 더블브리지증폭단.
제5항에 있어서, 상기 제1연산증폭기(25)가 제1레지스터(R₁)를 통해 상기 제1입력터미널(11)에 그리고 제2레지스터(R₂)를 통해 포텐샬라인에 연결된 논-인버팅 입력, 및 제3레지스터(R₁)를 통해 상기 제2입력터미널(12)에 그리고 제4레지스터(R₂)를 통해 자체의 출력에 연결된 인버팅 입력을 나타내고, 상기 제2연산증폭기(27)는 제5레지스터(R₁)를 통해 상기 제2입력터미널에 그리고 제6레지스터(R₂)를 통해 상기 기준 포텐샬라인에 연결된 논-인버팅 입력, 및 제7레지스터(R₁)를 통해 상기 제1입력터미널에 그리고 제8레지스터(R₂)를 통해 자체의 입력에 연결된 인버팅 입력을 나타내고 상기 제3연산증폭기(26)는 제9레지스터(R₁)를 통해 상기 제1입력터미널에, 제10레지스터(R₁)를 통해 상기 제2입력터미널에, 그리고 제11레지스터를 통해 자신의 입력에 연결된 인버팅입력, 및 상기 기준 포텐샬라인에 연결된 논-인버팅 입력을 나타내고, 그리고 상기 제1 제3및 제2연산증폭기의 출력은 각기 상기 제1, 제2 및 제3출력터미널(21-23)을 규정하는 것을 특징으로 하는, 스테레오장치의 2입력신호를 위한 더블브리지증폭단.
제6항에 있어서, 상기 제1, 제3, 제5, 제7, 제9 및 제10레지스터가 동일한 저항(R₁)을 나타내고, 그리고 상기 제2, 제4, 제6, 제8 및 제11레지스터는 동일한 저항(R₂)을 나타내는 것을 특징으로 하는, 스테레오장치의 2입력신호를 위한 더블브리지증폭단.
첨부도면을 참고로 하여 설명, 예시한 바의 스테레오장치의 2입력신호를 위한 더블브리지증폭단.

※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.