JPH02224510A - 演算増幅器用のコモン・モード・フィードバック回路及び演算増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、全般的に集積回路に関し、特に完全差動演算
増幅器、及びそのような完全差動演算増幅器においてコ
モン・モード・フィードバックを得る方法に関する。

［従来の技術］ ＭＯ３技術が益々微細化に向うに従って、電源電圧も低
下させる°必要がある。しかし、微細化技術により設計
されたアナログ回路は、低電源電圧であっても同様の振
幅の信号を処理しなければならないので、同様のダイナ
ミック・レンジが必要である。回路の設計では、このよ
うなダイナミック・レンジを提供するために、完全差動
演算増幅器を採用することが多い。

完全差ｅ演算増幅器は２つの入力（Ｖ、ｏ＋及びＶ、ｉ
、２つの出力（Ｎ圧Ｖ　　＋及び＋ｎ　　　　　　　　
　　　　　　　　　　　　　　ｏｕｔ■　　−）を有す
る。理想的な出力電圧は、コモｕｔ ン・モード出力電圧（Ｖ　　　）について対称であＩＯ る。しかし、コモン・モード出力電圧の情報が典型的な
完全差動演算増幅器の入力にフィードバックされること
はない。コモン・モード出力電圧は電圧変動及び環境の
変化に対して非常に敏感である。

コモン・モード・バイアス問題に対する一解決方法は切
り換えコンデンサ回路（スイッチト・キャパシタ回路）
を用いることである。この回路はある利用では十分であ
るが、全てのクロック・サイクルでリセット期間を必要
とする。従って、リセット期間が常時得られない連続時
間フィルタのような利用には不適当である。

他の解決方法は並列の複数のＭＯＳデバイスにより演算
増幅器の出力段を設計し、コモン・モード・バイアス不
平衡に従って出力電圧を調整するように設計されたフィ
ードバック・ループの抵抗領域で動作させるものであっ
た。しかし、この設計は出力段の出力電圧の振幅にかな
りの制限があり、ループ・ゲインに限界がある。これは
、技術の改良により電源電圧が低くなるに従って、問題
となる。その結果、設定可能なコモン・モード出力のバ
イアス点の精度が低下する。

従って、産業界では演算増幅器の出力電圧の振幅を制限
することなく、コモン・モード出力バイアス点を正確に
設定することができる完全差動演算増幅器の需要が発生
した。

［発明の概要］ 本発明によれば、完全差動演算増幅器に関連する問題点
大はぼ除去したコモン・モード・フィードバック回路及
びコモン・モード・フィードバックを得る方法が提供さ
れる。本発明のコモン・モード・フィードバック回路は
、所望のコモン・モード電圧に対応した第１の信号を発
生する回路と、完全差動演算増幅器のコモン・モード動
作点に対応する第２の信号を発生する回路とを備えてい
る。完全差動演算増幅器のコモン・モード動作点は前記
第１の信号と前記第２の信号との比較に基づいて調整さ
れる。前記第２の信号を発生する回路は、演算増幅器の
出力のコモン・モード動作点に応答して可変コンダクタ
ンス素子を得る回路を備えている。

本発明は、従来の技術に対していくつかの改善がある。

コモン・モード・フィードバック回路は演算増幅器のコ
モン・モード動作点を正確に設定するために、ループ・
ゲインを高くするように設計することができる。重要な
ことは、前記第２の信号を発生する回路は、演算増幅器
の出力端子を負荷させることな（、演算増幅器のゲイン
を低下させることである。更に、回路に所望の動作点を
容易に設定することができる。更に、この回路は時間的
に連続してコモン・モード・フィードバック回路を動作
させることができる。

本発明の第２の特徴として、第２の信号を発生する回路
は、共通に接続したソース及びドレインと、演算増幅器
の差動出力に接続したゲートとをそれぞれ有する２つの
ＭＯＳトランジスタを備えている。２つのＭＯＳトラン
ジスタを抵抗領域で動作するように設定し、これによっ
て差動出力のコモン・モード動作点に応答して可変フン
ダクタンス素子として機能させる。第１の信号を発生す
る回路は、ゲートに予め定めた電圧を印加した第２のト
ランジスタ対を有する。本発明の特徴は、連続する時間
で動作する可変コンダクタンス素子を備えていることで
ある。

本発明及びその効果をより明確に理解するために、以下
の説明を、添付する図面に関連して行なう。

［実施例］ 本発明の好適な実施例は、第１図〜第５ｂ図を参照する
ことにより最も良く理解される。各図面の同−及び対応
する部分については同一番号が用いられている。

第１図は本発明の演算増幅器のブロック図を示す。この
演算増幅器は、全般的に参照符号１０により示されてお
り、コモン・モード・バイアス回路１４に接続された基
準発生器１２を有する。コモン・モード・バイアス回路
１４は差動増幅器１６に接続されている。基準発生器１
２、コモン・モード・バイアス回路１４及び差動増幅器
１６はチップ電源■　及びＶ８Ｓに接続されている。差
動Ｏ 増幅Ｂ１６は入力信号■・“及びＶ、−を入力し、Ｉｎ
　　　　　　　　　　Ｉｎ ＋ 出力信＠Ｖ　　　及び■　　−を発生する。

ｏｕ　ｔ　　　　　　　　　ｏｕ　を 動作において、コモン・モード・バイアス回路１４は基
準発生器１２から入力される信号を差動増幅器１６のコ
モン・モード動作点と比較する。

コモン・モード・バイアス回路１４は差動増幅器１６の
コモン・モード動作点を基準発生器１２により決定され
るレベルに調整した信号を発生する。

第２ａ図は本発明の第１の実施例の回路図を示す。基準
発生器１２はチップ電源ｖ８．とＰチャネル・トランジ
スタ２２の第１のソース／ドレイン２０との間に接続さ
れた基準電流ＷＡ１８を有する。

Ｐチャネル・トランジスタ２２のゲート２４は第１のソ
ース／ドレイン２０に接続されており、Ｐチャネル・ト
ランジスタ２２の第２のソース／ドレイン２６はチップ
電源ｖＤＯに接続されている。

コモン・モード基準回路２８は２つのＰチャネル・トラ
ンジスタ３０及び３２を有する。Ｐチャネル・トランジ
スタ３０及び３２はそれぞれ共通接続された第１のソー
ス／ドレイン３４及び３６と、第２のソース／ドレイン
３８及び４ｏとを有する。

第１のソース／ドレイン３４及び３６はチップ電源Ｖ、
。に接続され、第２のソース／ドレイン３８及び４０は
Ｐチャネル・トランジスタ４４の第１のソース／ドレイ
ン４２に接続されている。Ｐチャネル・トランジスタ３
０及び３２のゲート４６及び４８は第２ａ図では接地電
圧として示す予め定めた電圧に接続されている。Ｐチャ
ネル・トランジスタ４４のゲート４９ａはＰチャネル・
トランジスタ２２のゲート２４に接続され、Ｐチャネル
・トランジスタ４４の第２のソース／ドレイン４９ｂは
Ｎチャネル・トランジスタ５４の第１のソース／ドレイ
ン５２に接続されている。Ｎチャネル・トランジスタ５
４のゲート５０及び第２のソース／ドレイン５６はチッ
プ電源■ｓ８に接続されている。

コモン・モード・バイアス回路１４はＰチャネル・トラ
ンジスタ６０及び６２により形成された検知回路５８を
有する。Ｐチャネル・トランジスタ６ｏ及び６２の第１
のソ−ス／ドレイン６４及び６６は、チップ電源ＶＤＤ
に接続され、第２のソース／ドレイン６８及び７０はＰ
チャネル・トランジスタ７４の第１のソース／ドレイン
７２に接続されている。Ｐチャネル・トランジスタ６０
のゲート７６はノード■２に接続され、またノードＶ　
は出力信号Ｖ　　一端子に接続されている。

２　　　　　　　　　　　　ｏｕｔ Ｐチャネル・トランジスタ６２のゲート７８はノードＶ
　に接続され、ノードｖ１は出力信号Ｖ　　＋の端子に
接続されている。Ｐチャネル・ｕｔ トランジスタ７４のゲート７８はＰチャネル・トランジ
スタ４４及び２２のゲート４９ａ及び２４にそれぞれ接
続されている。Ｐチャネル・トランジスタ７４の第２ン
ース／ドレイン８ｏはＮチャネル・トランジスタ８６の
ゲート８２及び第１のソース／ドレイン８４に接続され
ている。Ｎチャネル・トランジスタ８６の第２のソース
／ドレイン８８はチップ電源■ｓ８に接続されている。

Ｎチャネル・トランジスタ８６のゲート８２はＮチャネ
ル・トランジスタ９２のゲート９０に接続されている。

Ｎチャネル・トランジスタ９２の第１のソース／ドレイ
ン９４はチップ電源ｖ８８に接続されている。Ｐチャネ
ル・トランジスタ９６はチップ電源■。０に接続された
第１のソース／ドレイン９８と、Ｎチャネルφトランジ
スタ９２の第２のソース／ドレイン１０２に接続された
第２のソース／ドレイン１００とを有する。Ｐチャネル
・トランジスタ９６のゲート１０４はＰチャネル・トラ
ンジスタ９６の第２のソース／ドレイン１ｏＯに接続さ
れている。

差動増幅器１６はＰチャネル・トランジスタ１１０及び
１１２を有し、それらのゲート１０６及び１０８はＰチ
ャネル・トランジスタ９６のゲート１０４及び第２のソ
ース／ドレイン１００に接続されている。Ｐチャネル・
トランジスタ１１０及び１１２の第１のソース／ドレイ
ン１１４及び１１６は、それぞれチップ電源ｖＤＤに接
続されている。Ｐチャネル・トランジスタ１１０及び１
１２の第２のソース／ドレイン１１８及び１２０は、そ
れぞれＮチャネル・トランジスタ１２６及び１２８の第
１のソース／ドレイン１２２及び１２４と、ノードｖ１
及びｖ２に接続されている。Ｎチャネル・トランジスタ
１２８のゲート１３０は入力信号Ｖ、＋の端子に接続さ
れ、Ｎチャネル・ｎ トランジスタ１２６のゲート１３２は入力信号Ｖｉｏ−
の端子に接続されている。Ｎチャネル・トランジスタ１
２６及び１２８の第２のソース／ドレイン１３４及び１
３６はＮチャネル・トランジスタ１４０の第１のソース
／ドレイン１３８に接続されている。Ｎチャネル・トラ
ンジスタ１４０のゲート１４２はＮチャネル・トランジ
スタ５４のゲートに接続されている。Ｎチャネル・トラ
ンジスタ１４０の第２のソース・ドレイン１４３はチッ
プ電源ＶＳＳに接続されている。

Ｐチャネル・、トランジスタ６０及び６２のように並列
に接続されている２つのＭＯＳ　トランジスタを介する
電流は、これら２つのトランジスタが抵抗領域にある限
り、それらのゲートの差動モードの電圧ではなく、それ
らのゲートに印加されたコモン・モード電圧についての
みに依存していることが明らかである。第２ａ図を例に
用いると、Ｐチャネル・トランジスタ７４のドレイン／
ソース７２に流れる電流はゲート６０及び６２（即ち、
（Ｖ　　十Ｖ２）／２）の電圧の平均に依存しておす、
ゲート６０及び６２の電圧差によるものではない。従っ
て、検知回路５８は、トランジスタ６０及び６２が抵抗
領域にある限り、（■１＋■２）／２に等しいゲート電
圧を有し、抵抗領域にある一つのＭＯＳデバイスのよう
に見える。−次的には差動モード信号に依存していない
。

第２ｂ図はＭＯＳトランジスタの特性曲線を示す。抵抗
領域では、トランジスタのドレイン電流がドレインとソ
ースとの間の電几にほぼ比例している。飽和領域では、
ドレインＮ流がドレイン・ソース電圧の変化とほぼ同一
のままである。トランジスタのドレイン・ソース電圧が
ゲート・ソース電圧−しぎい値電圧に等しいか、又は未
満のときは、抵抗領域にある。

動作において、Ｐチャネル・トランジスタ７４を介して
流れる電流は、Ｎチャネル・トランジスタ８６及び９２
と、Ｐチャネル・トランジスタ９６．１１０及び１１２
とによりミラー化されている。コモン・モード出力電圧
（Ｖ１＋■２）／２が増加するに従って、検知回路５８
を介して流れる電流が減少する。従って、差動対の負荷
ｒ！Ｉｔ流、即ちＰチャネル・トランジスタ１１０及び
１１２を介して流れる電流は、コモン・モード出力電圧
が増加するときは減少し、コモン・モード出力電圧が減
少するときは増加する。

Ｐチャネル・トランジスタ４４を介して流れる電流、従
ってコモン・モード基準回路２８を介して流れる電流は
、Ｎチャネル・トランジスタ５４及び１４０によりミラ
ー化されている。もし、Ｎチャネル・トランジスタ５４
及び１４０のデバイス定数（Ｋ　及びＫ　　）の比が、 Ｋ　　　／に−２に／Ｋ　　　Ｋ　　　／に１４０　　
５４　　　　９２　　　ｇ６　　１１０　　９６であり
、また、Ｋ　　　−に であるなら、コモン・モード出力Ｍ　ａ　（Ｖ　１十ｖ
２）／２がＰチャネル・トランジスタ３０及び３２のゲ
ートに供給されるコモン・モード電圧に等しいときは、
平衡する（ただし、デバイス定数Ｋに対するサフィック
スはトランジスタの参照符号に対応する）。図示の回路
では、Ｐチャネル・トランジスタ３０及び３２のゲート
電圧は接地電圧に設定される。しかし、所望のコモン・
モード電圧を得るために、ゲート電圧を予め定めた電圧
に設定してもよい。例えば、電源電圧がＯ及び５ボルト
であったとぎは、Ｐチャネル・トランジスタ３０及び３
２のゲート電圧を２．５ボルトに設定することが望まし
い。

ミラー・ゲインに９２／に８６及びに９２／に９６を大
きくして高いコモン・モード・ループ・ゲイン、従って
正確なコモン・モード出力動作点を得るようにしてもよ
い。

第２ａ図の回路は従来技術に対してかなり改善されてい
る。この回路はコモン・モード・フィードバックの連続
時間動作が可能である。更に、コモン・モード動作点を
正確に制御するために、ループ・ゲインを高くすること
ができる。

第２ａ図の回路はいくつかの制限がある。第１に、出力
電圧Ｖ　又は■２が十分に高くなったときは、Ｐチャネ
ル・トランジスタ６０及び６２は抵抗領域から外れて、
差動モード信号に対する不感動性に影響する。更に、高
いループ・ゲインを必要とするときは、Ｐチャネル・ト
ランジスタ７４及びＮチャネル・９２のドレインにおけ
る寄生容酢を原因とした位相シフトが過大なものとなる
ので、補償が必要となる。

第３図は本発明の第２の実施例の回路図である。

演算増幅器回路１４６は基準発生器１２を備えており、
基準発生器１２はＮチャネル・トランジスター５２のチ
ップ電源■。、と第１のソース／ドレイン１５０との間
に接続された電流源１４８を有する。Ｎチャネル・トラ
ンジスタ１５２のグー＋１５４は第１のソース／ドレイ
ン１５０に接：統されている。Ｎチャネル・トランジス
タ１５２の第２のソース／ドレインはＮチャネル・トラ
ンジスタ１６２及び１６４の第１のソース／ドレイン１
５８及び１６０にそれぞれ接続されている。Ｎチャネル
・トランジスタ１６２及び１６４のゲート１６６及び１
６８は、第３図に接地電圧として示す予め定めた電圧が
印加されている。Ｎチャネル・トランジスタ１６２及び
１６４の第２のソース／ドレイン１７０及び１７２はチ
ップ電源Ｖ、。

に接続されている。

第２の電流源１７４はチップ電源ＶＤＤとＮチャネル・
トランジスタ１７８の第１のソース／ドレイン１７６と
の間に接続されている。Ｎチャネル・トランジスタ１７
８のゲート１８０は第１のソース／ドレイン１７６に接
続されている。Ｎチャネル・トランジスタ１７８の第２
のソース・ドレイン１８２は各Ｎチャネル・トランジス
タ１８８及び１９０の第１のソース／ドレイン１８４及
び１８６に接続されている。Ｎチャネル・ｉ・ランジス
タ１８８及び１９０の各ゲート１９２及び１９０は出力
信号■　　１及び■　　−にそれぞｏｕｔ　　　　　　
　　　ｏｕす れ接続されている。第２のソース／ドレイン１９６及び
１９８はチップ電源ＶＳＳに接続されている。

Ｐチャネル・トランジスタ２００及び２０２はチップ電
源ＶＤｏに接続された第２のソース／ドレイン２０４及
び２０６と、Ｐチャネル・トランジスタ２００の第２の
ソース／ドレイン２１２に接続されたゲートとを有する
。第２のソース／ドレイン２１２はＮチャネル・トラン
ジスタ２１６の第１のソース／ドレイン２１４にも接続
されている。Ｎチャネル・トランジスタ２１６のゲート
２１８はＮチャネル・トランジスタ１５２の第１のソー
ス／ドレイン１５０に接続されている。Ｎチャネル・ト
ランジスタ２１６の第２のソース／ドレイン２２０はチ
ップ電源Ｖ８８に接続されている。Ｐチャネル−トラン
ジスタ２−０２の第２のソース／ドレイン２２２はＮチ
ャネル・トランジスタ２２６の第１のソース／ドレイン
２４に接続されている。Ｎチャネル・トランジスタ２２
６のゲート２２８はＮチャネル・トランジスタ１７８の
第１のソース／ドレイン１７６に接続されている。Ｎチ
ャネル・トランジスタ２２６の第２のソース／ドレイン
２３０はチップ電源ＶＳＳに接続されている。Ｐチャネ
ル・トランジスタ２３２及び２３４はそれぞれチップ？
！源■ＤＯに接続された第１のソース／ドレイン２３６
及び２３８を有する。Ｐチャネル・トランジスタ２３２
及び２３４のゲート２４０及び２４２はＰチャネル・ト
ランジスタ２０２の第２のソース／ドレイン２２２に接
続されている。Ｐチャネル・トランジスタ２３２及び２
３４の第２のソース／ドレイン２４４及び２４６はＮチ
ャネル・トランジスタ２５２及び２５４の第′１のソー
ス／ドレイン２４８及び２５０にそれぞれ接続されてい
る。Ｎチャネル・トランジスタ２５２及び２５４のゲー
ト２５６及び２５８はそれぞれ入力信号■Ｉｎ＋及び■
ｉｏ　に接続されている。Ｎチャネル・トランジスタ２
４８及び２５０の第２のソース／ドレイ２６０及び２６
２は第３の電流源２６４に接続されている。電流源２６
４はチップ電源ｖ８８に接続されている。

動作において、第３図の回路は、Ｎチャネル・トランジ
スタ１９０及び１８８と、Ｎ１−ヤネル・トランジスタ
１６４及び１６２とにより形成されたトランジスタ対で
の実効抵抗の電圧差を増幅するために、Ｎチャネル・ト
ランジスタ２１６及び２２６により形成された差動対と
、Ｐチャネル・トランジスタ２００及び２０２により形
成された差動〜シングル・エンド変換とを用いる。トラ
ンジスタを形成する処理のドレイン−ソース・コンダク
タンスが低いときは、ループ・ゲインを高くしてコモン
・モード出力動作点を非常に正確に設定することができ
る。Ｎチャネル・トランジスタ１９０及び１８８のデバ
イス定数が増加すれば、Ｎチャネル・トランジスタ１９
０及び１８８のドレイン電位を低下させ、Ｎチャネル・
トランジスタ１９０及び１８８が抵抗領域を外れるとこ
ろまで、大きな出力電圧の振幅レンジが可能である。

第４図は本発明の第３の実施例の回路図である。

Ｐチャネル・トランジスタ２６６は、チップ電源ｖｏｏ
　に接続された第１のソース／ドレインと、電流源２６
８に接続された第２のソース／ドレインと、その第２の
ソース・ドレインに接続されたゲートとを有する。電流
ｍ２６８はＰチャネル・トランジスタ２６６の第２のソ
ース／ドレインとチップ電ＷＡｖ、との間に接続されて
いる。Ｐチャネル・トランジスタ２７０はチップ電源■
ＤＯに接続された第１のソース／ドレインと、Ｐチャネ
ル・トランジスタ２６６のゲートに接続されたゲートと
、Ｎチャネル・トランジスタ２７２の第１のソース／ド
レインに接続された第２のソース／ドレインとを有する
。Ｎチャネル・トランジスタ２７２の第２のソース／ド
レインはＮチャネル′・トランジスタ２７４及び２７６
を有するトランジスタ対に接続されている。Ｎチャネル
・トランジスタ２７４及び２７６の第２のソース／ドレ
インはチップ電源■８Ｓに接続され、トランジスタ２７
４及び２７６のゲートは、第４図の場合は接地として示
す予め定め電圧が印加されている。Ｎチャネル・トラン
ジスタ２７２のゲートはＮチャネル・トランジスタ２７
８のゲート及びの第１のソース／ドレインに接続されて
いる。Ｎチャネル・トランジスタ２７８のゲートはＰチ
１νネル・トランジスタ２８０の第１のソース／ドレイ
ンにも接続され、Ｐチャネル・トランジスタ２８０はＰ
チャネル・トランジスタ２６６及び２７０のゲートに接
続されたゲートと、チップ電ａｍ　ｖ　、、に接続され
た第２のソース／ドレインとを有する。Ｎチャネル・ト
ランジスタ２７８の第２のソース／ドレインはＮチャネ
ル・トランジスタ２８２及び２８４の第１のソース／ド
レインに接続されている。Ｎチャネル・トランジスタ２
８２のゲートは出力信＋ 号Ｖ。ｕｔ　　に接続され、Ｎチャネル・トランジスタ
２８４のゲートは出力信号Ｖ　　　に接続されｕｔ ている。Ｎチャネル・トランジスタ２８２及び２８４の
第２のソース／ドレインはチップ電源■８８に接続され
ている。

Ｐチャネル・トランジスタ２８６はチップ電源ｖｏ、に
接続された第１のソース／ドレインと、その第２のソー
ス／ドレインに接続されたゲートとを有する。Ｐチャネ
ル・１−ランジスタ２８６のゲートは、更にＰチャネル
・トランジスタ２７０の第２のソース／ドレインとＮチ
ャネル・トランジスタ２７２の第１のソース／ドレイン
との間と、電流源２８８とに接続されている。電流源２
８８はチップ電源Ｖ８ｓにも接続されている。

Ｐチャネル・トランジスタ２９０はチップ電源ｖＤＤ′
　に接続された第１のソース／ドレインと、Ｐチャネル
・トランジスタ２８６のゲートに接続されたゲートと、
出力信号Ｖ　　＋に接続されたｕｔ 第２のソース／ドレインとを有する。Ｎチャネル・トラ
ンジスタ２９２はＰチャネル・トランジスタ２９０の第
２のソース／ドレインに接続された第１のソース／ドレ
インと、入力新号Ｖ、−に接ｎ 続されたゲートと、ｌＰＥ１［ｔ２９４に接続された第
２のソース／ドレインとを有する。Ｐチャネル・トラン
ジスタ２９６はチップ電源ｖＤＤ′　に接続された第１
のソース／ドレインと、Ｐチャネル・トランジスタ２８
６及び２９０のゲートに接続されたゲートと、出力信号
Ｖ　　　に接続された第２０ｕ【 のソース／ドレインとを有する。Ｐチャネル・トランジ
スタ２９６の第２のソース／ドレインはＮチャネル・ト
ランジスタ２９８の第１のソース／ドレインにも接続さ
れている。Ｎチャネル・トランジスタ２９８は、入力の
信号ｖｉｏ＋に接続されたゲートと、Ｎチャネル・トラ
ンジスタ２９２の第２のソース／ドレイン及び電流源２
９４に接続された第２のソース／ドレインとを有する。

電流Ｉ２９４はチップ電源■８８にも接続されている。

電流源３３０は電流源２８８と同一電流を駆動する。

第４図の回路において、負荷デバイス２９０及び２９６
における電流は主として電流源２８８により設定される
が、電流’　ａｄｊｕｓｔにより調整可能にされている
。電流Ｉ　　　は、Ｐチャネル・トａｃｔｊｕｓｔ ランジスタ２７０の第２のソース／ドレインと、Ｎチャ
ネル・トランジスタ２７２の第１のソース／ドレインと
の間の電流差により発生する。Ｐチャネル・トランジス
タ２７０と、Ｎチャネル・トランジスタ２７２との間の
１１差はＮチャネル・トランジスタ２８２及び２８４の
実効抵抗領域により制御され、これらはＮチャネル・ト
ランジスタ２７２及び２７８により形成された抵抗縮退
（ｒ１３３ｉｓｔａｎｃｅｔｉｅｇｅｎｅｒａｔｅｄ）
電流ミラーの一部である。Ｎチャネル・トランジスタ２
８２及び２８４での抵抗は先に説明したようにコモン・
モード出力電圧（第１に）にのみに依存している。

この回路は、コモン・モード・フィードバック経路にお
いて（Ｐチャネル・トランジスタ２８６のドレインにお
ける）適度な唯一つのインピーダンス・ノードが得られ
、従って九周波応答を達成することができる。

第５ａ図及び第５ｂ図は本発明の第４の実施例の回路図
であり、高いループ・ゲインを有し、コモン・モード動
作点を設定する際の精度を増加させるものである。コモ
ン・モード・フィードバック回路２９６はＰチャネル・
トランジスタ２９８を有し、このＰチャネル・トランジ
スタ２９８はチップｉｉ　ｉｌ　Ｖ　、ｏに接続された
第１のソース／ドレインと、第２のソース／ドレイン及
び１！流源３００に接続されたゲートを有する。電流源
３００はチップ電源■ｓ８にも接続されている。Ｐチャ
ネル・トランジスタ３０２はチップ電源ｖＤｏ　に接続
された第１のソース／ドレインと、Ｎチャネル番トラン
ジスタ２９８のゲートに接続されゲートと、Ｎチャネル
・トランジスタ３０４の第１のソース／ドレインに接続
された第２のソース／ドレインとを有する。Ｎチャネル
・トランジスタ３０４はＮチャネル・トランジスタ３０
６の第１のソース／ドレインに接続された第２のソース
／ドレインを有する。Ｎチャネル・トランジスタ３０６
の第２のソース／ドレインはＮチャネル・トランジスタ
３０８及び３１０の第１のソース／トレインに接続され
ている。Ｎチャネル・トランジスタ３０８及び３１０の
ゲートは接地電圧として示す予め定めた電圧が印加され
ている。Ｎチャネル・トランジスタ３０８及び３１０の
第２？Ｉ）リース／ドレインはチップ電源Ｖｓ、に接続
されている。Ｐチャネル・トランジスタ３１２はチップ
電源Ｖ。０に接続された第１のソース／ドレインと、Ｐ
チャネル・トランジスタ３０２及び２９８のゲートに接
続されたゲートとを有する。Ｐチャネル・トランジスタ
３１２の第２のソース／ドレインはＮチャネル・トラン
ジスタ３１４ゲートと、第１のソース／ドレインとに接
続されている。Ｎチャネル・トランジスタ３１４のゲー
トはＮチャネル・トランジスタ３０４のゲートにも接続
されている。Ｎチャネル・トランジスタ３１４の第２の
ソース／ドレインはＮチャネル舎トランジスタ３１６の
第１のソース／ドレイン及びゲートに接続されている。

Ｎチャネル・トランジスタ３１６のゲート第２のソース
／ドレインはＮチャネル・トランジスタ３１８及び３２
０の第１のソース／ドレインも接続されている。Ｎチャ
ネル・トランジスタ３１０及び３２０のゲートはそれぞ
れ出力信号÷ ■　　　及びＶ　　−に接続されている。Ｎｆヤｏｕｔ
　　　　　　　　　ｏｕｔ ネル・トランジスタ３１８及び３２０の第２のソース／
ドレインはチップ電源ｖＳ８に接続されている。

Ｐチャネル・トランジスタ３２２及び３２４は、チップ
電源ｖＤＯに接続された第１のソース／ドレインと、Ｐ
チャネル・トランジスタ３０２の第２のソース／ドレイ
ンと、Ｎチャネル・トランジスタ３０４の第１のソース
／ドレインとの間に接続されているゲートとを有する。

Ｐチャネル・トランジスタ３２２及び３２４の第２のソ
ース／ドレインは出力信号Ｖ　　＋及び■。、を−にそ
れぞれＯｕ【 接続されている。Ｎチャネル・トランジスタ３２６及び
３２８の第１のソース／ドレインはそれぞれ出力信号Ｖ
　　＋及びＶ　　−に接続され、こｏｕ　ｔ　　　　　
　　　　ｏｕ　す れらのゲートは入力信号Ｖ、−及びＶｉｏ　にそれｎ ぞれ接続されている。電流源３３０はＮチャネル・トラ
ンジスタ３２６及び３２８とチップ電源Ｖ８ｓとの間に
接続されている。

第５ａ図及び第５ｂ図の回路は、Ｐチャネル・トランジ
スタ３０２の第２のソース／ドレインの高インピーダン
ス・ノードにおけるコモン・モード出力電圧により、高
いループ・ゲインを得るものであり、この第２のソース
／ドレインはＰチャネル・トランジスタ３２２及び３２
４のゲートに接続されている。Ｐチャネル・トランジス
タ３０２の第２のソース／ドレイン及びＮチャネル・ト
ランジスタ３０４の第１のソース／トレインの電圧°は
、広いレンジにわたる振幅のものとすることができる。

Ｐチャネル・トランジスタ３２２及び３２４のゲート（
差動増幅器の負荷）はこのノードにより駆動することが
でき、高いループ・ゲインを与える。更に、演算増幅器
回路２９６の出力電圧は、Ｎチャネル・トランジスタ３
１８及び３２０が抵抗領域を外れることなく、広いレン
ジにわたる振幅のものとすることができる。Ｎチャネル
・トランジスタ３１８及び３２０はＮチャネル・トラン
ジスタであり、ドレイン電圧が負電源電圧に近く、差動
増幅器の出力が正電源電圧に近いものとなるので、Ｎチ
ャネル・トランジスタ３１８及び３２０（７）グー１１
．ｔＶ、ＩＳ≦Ｖ６３−　ｖｌを確保するように十分高
い電圧となる。この特性は第３図及び第４図の回路のも
存在する。カスケード・デバイス３０４はミラー・トラ
ッキングを改善するように、Ｎチャネル・トランジスタ
３０６のドレイン・ソース電圧をＮチャネル・トランジ
スタ３１６のドレイン・ソース電圧に非常に近い値に保
つ。

第５ａ図の回路は＾いループ・ゲインを有するので、コ
モン・モード動作点の変化に非常に敏感なので、非常に
正確な設定が得られる。これに対して、第４図の回路は
低いループ・ゲインを有し、しかも第５ａ図及び第５ｂ
図の回路より動作が＾速度である。

第５ｂ図は第５ａ図の回路と関連して用いることにより
、高周波コモン・モード制御の回路についてのフィード
フォワード経路にすることができる回路を示す。第５ｂ
図の回路は第５ａ図の回路と同一であると共に、以下に
説明する回路を付加している。第１のコンデンサ３３２
はチップ電源ｖ８．とＰチャネル・トランジスタ３０２
の第２のソース／ドレインとの間に接続されている。抵
抗Ｒ１はＰチャネル・トランジスタ３０２の第２のソー
ス／ドレインとＰチャネル・トランジスタ３２２及び３
２４のゲートとの間に接続されている。

コンデンサ３３６及び３３８は、Ｐチャネル・トランジ
スタ３２２及び３２４の第２のソース／ドレインの間、
従って出力信号Ｖ　　＋及びｕｔ ■　　　との間のノードに直列に接続されている。

ｕｔ Ｐチャネル・トランジスタ３２４のゲートはコンデンサ
３３６とコンデンサ３３８との間のノードに接続されて
いる。

動作において、コンデンサ３３６及び３３８は、演算増
幅器のコモン・モード出力電圧とバイアス発生器の出力
端子との間の高周波フィードフォワード経路となる。コ
ンデンサ３３２はバイアス発生器のフィードバック・ル
ープを補償するためにドミナント・ボールを発生させる
。抵抗３３４は高周波経路は、コンデンサ３３２により
得られる補償ボールがループ・ゲインを離れるに従って
高周波経路が活性化するように、設定されている。

コンデンサ３３６及び３３８を介するフィードフォワー
ド経路は、コモン・モード信号のみを除き、Ｐチャネル
・トランジスタ３２２及び３２４を接続するダイオード
により、差動増幅器のコモン・モード出力電圧を高周波
で安定化させることになる。コンデンサ３３６及び３３
８は、差動モード信号の場合は、付加されたわずかな容
が負荷としてのみ作用する。

本発明の詳細な説明したが、特許請求の範囲により定め
た本発明の精神及び範囲から逸脱することなく、本発明
には種々の変化、置換及び変更が可能なことを理解すべ
きである。

以上の説明に関して更に以下の項を開示する。

（１）　　完全差動演算増幅器に用いられるコモン・モ
ード・フィードバック回路において、所望のコモン・モ
ード電圧に対応する第１の信号を発生する回路と、 前記完全差動演算増幅器の出力のコモン・モード出力電
圧に対応した第２の信号を発生する回路と、 前記第１の信号と前記第２の信号との比較に基づいて前
記完全差動演算増幅器の出力のコモン・モード動作点を
調整する回路と を備えたことを特徴とする演算増幅器用のコモン・モー
ド・フィードバック回路。

（２）　　第１項記載のコモン・モード・フィードバッ
ク回路において、前記第２の信号を発生する回路は前記
完全差動演算増幅器の出力のコモン・モード動作点に応
答して可変電流を得る回路を備えていることを特徴とす
るコモン・モード・フィードバック回路。

（３）　　第１項記載のコモン・モード・フィードバッ
ク回路において、前記第２の信号を発生する前記回路は
前記完全差動演算増幅器の出力のコモン・モード動作点
に応答して可変抵抗を得る回路を備えていることを特徴
とするコモン・モード・フィードバック回路。

（４）　　第３項記載のコモン・モード・フィードバッ
ク回路において、前記抵抗を得る前記回路はＭＯＳトラ
ンジスタ対を備えると共に、前記ＭＯ８トランジスタは
前記完全差動演算増幅器の差動出力に接続されたゲート
を有することを特徴とするコモン・モード・フィードバ
ック回路。

（５）　　第４１１記載のコモン・モード・フィードバ
ック回路において、更に、前記ＭＯＳトランジスタ対の
Ｎ流特性が前記抵抗領域を保持するように、前記ＭＯＳ
トランジスタ対のソース・ドレイン電圧を保持する回路
を備えていることを特徴とするコモン・モード・フィー
ドバック回路。

（６）　　第１項記載のコモン・モード・フィードバッ
ク回路において、前記第１の信号を発生する回路はその
既知の電圧が印加されたゲートを有するトランジスタ対
を備えていることを特徴とするコモン・モード・フィー
ドバック回路。

（７）　　第１項記載のコモン・モード・フィードバッ
ク回路において、前記調整を行なう回路は前記第１の信
号と前記第２の信号との間の差に基づく差動信号を発生
する回路を備えていることを特徴とするコモン・モード
・フィードバック回路。

（８）　　第７項記載のコモン・モード・フィードバッ
ク回路において、更に、前記差動信号を増幅するゲイン
回路を備えていることを特徴とするコモン・モード・フ
ィードバック回路。

（９）　　演算増幅器において、差動入力を受・プ取る
入力ノード及び前記入力ノードに接続された出力回路を
有し、前記差動入力に応答して第１の出力及び第２の出
力に差動出力信号を供給する差動増幅器回路と、 前記差動増幅器回路に接続され、前記差動出力信号のコ
モン・モード動作点に対応した第１の信号を発生する検
出回路と、 前記検出回路に接続され、前記第１の信号と既知の関係
を有する所望の１モン・モード動作点に対応した第２の
信号を発生ずる基準回路と、第３図の信号を前記出力回
路に供給し、前記第１の信号と前記第２の信号との間の
不一致を表わす比較回路と を備えたことを特徴とする演算増幅器。

（１０）　　第９項記載の演算増幅器において、前記検
出回路は前記出力回路のコモン・モード動作点に応答し
て可変フンダクタンス素子を備えていることを特徴とす
る演算増幅器。

（１１）第１０項記載の演算増幅器において、前記可変
コンダクタンス素子は共通接続されたソース及びドレイ
ンと前記差動出力信号を入力するゲートとを有する２つ
のＭＯＳトランジスタを備えたことを特徴とする演算増
幅器。

（１２）第９項記載の演算増幅器において、前記差動増
幅器回路は一対のＭＯＳトランジスタを有する負荷回路
を備え、前記ＭＯＳトランジスタはそれぞれ予め定めた
電圧を印加した第１のソース／ドレインと、それぞれ前
記出力ノードに接続された第２のソース／ドレインと、
前記比較回路に接続されたゲートとを有することを特徴
とする演算増幅器。

（１３）　　第１２項記載の演算増幅器において、バイ
アス電流を発生する電流バイアス回路と、前記第１及び
第２の信号に応答して前記バイアス電流を変化させる調
整回路と、 バイアス電圧を発生して前記ＭＯＳトランジスタのゲー
トを駆動するバイアス電圧回路とを備え、前記バイアス
電圧は前記バイアス電流に応答することを特徴とする演
算増幅器。

（１４）第１３項記載の演算増幅器において、前記比較
回路は前記第１の信号と第２の信号との間の不一致に応
答して前記予め定めた電流を調整する回路を備えている
ことを特徴とする演算増幅器。

（１５）第１２項記載の演算増幅器において、前記第３
の信号は前記ＭＯＳトランジスターのゲートを駆動する
ことを特徴とする演算増幅器。

（１６）完全差動演算増幅器に用いられるコモン・モー
ド・フィードバックを得る方法において、所望のコモン
・モード電圧に対応して第１の信号を発生するステップ
と、 完全差動演算増幅器の出力のコモン・モード動作点に対
応した第２の信号を発生するステップと、前記第１の信
号と前記第２の信号との比較に基づいて前記完全差動演
算増幅器の出力のコモン・モード動作点を調整するステ
ップと を備えたことを特徴とする演算増幅器用のコモン・モー
ド・フィードバックを得る方法。

（１７）　　第１６墳記載のコモン・モード・フィード
バックを得る方法において、前記第２の信号を発生する
ステップは前記完全差動演算増幅器の出力のコモン・モ
ード動作点に応答して可変電流を発生するステップを備
えていることを特徴とするコモン・モード・フィードバ
ックを得る方法。

（１８）　　第１６項記載のコモン・モード・フィード
バックを得る方法において、前記第２の信号を発生する
ステップは前記完全差動演算増幅器の出力のコモン・モ
ード動作点に応答して抵抗を変化させるステップを備え
ていることを特徴とするコモン・モード・フィードバッ
クを得る方法。

（１９）第１８項記載のコモン・モード・フィードバッ
クを得る方法において、前記抵抗を変化させるステップ
は前記完全差動演算増幅器の差動出力により一対のＭＯ
Ｓトランジスタの各ゲートを駆動するステップを備えて
いることを特徴とするコモン・モード・フィードバック
を得る方法。

（２０）　　第１６項記載のコモン・モード・フィード
バックを得る方法において、前記第１の信号を発生する
ステップはトランジスタ対の各ゲートをそれぞれ既知の
電圧により駆動するステップを備えていることを特徴と
するコモン・モード・フィードバックを得る方法。

（２１）完全差動演算増幅器におけるコモン・モード・
フィードバックを得る方法において、差動入力を受は取
るステップと、 前記差動入力に応答して差動出力信号を発生するステッ
プと、 前記差動出力信号のコモン・モード動作点に対応する第
１の信号を発生するステップと、前記第１の信号と既知
の関係にある所望のコモン・モード動作点に対応した第
２の信号を発生するステップと、 前記第１及び第２の信号に基づいて差動出力信号のコモ
ン・モード動作点を調整するステップとを備えたことを
特徴とするコモン・モード・フィードバックを得る方法
。

（２２）　　第２１項記載のコモン・モード・フィード
バックを得る方法において、前記第１の信号を発生する
ステップは出力回路のコモン・モード動作点に応答して
コンダクタンス素子を変化させることにより第１の信号
を発生させるステップを備えたことを特徴とするコモン
・モード・フィードバックを得る方法。

（２３）　　第２１項記載のコモン・モード・フィード
バックを得る方法において、前記コンダクタンス素子を
変化させることにより第１の信号を発生させるステップ
は、前記差動出力信号により２つのＭＯＳトランジスタ
の各ゲートを駆動するステップを備えていることを特徴
とするコモン・モード・フィードバックを得る方法。

（２４）第２１項記載のコモン・モード・フィードバッ
クを得る方法において、 前記比較するステップは、 バイアス電流を発生するステップと、 前記第１及び第２の信号に応答して前記バイアス電流を
調整するステップと、 予め定めた電圧に接続された８第１のソース／ドレイン
及び前記完全差動増幅器の出力に接続されたソース／ド
レインをそれぞれ有する一対のＭＯＳトランジスタのゲ
ートを駆動するバイアス電圧を発生するステップと を備えていることを特徴とするコモン・モード・フィー
ドバックを得る方法。

（２５）コモン・モード・フィードバック回路において
、コモン・モード・バイアス回路に接続された所望のコ
モン・モード動作点に対応する信号を＋ 発生し、完全差動演韓増幅器の出力（Ｖ　　　及Ｏｕ【 びＶ　　　−＞のコモン・モード動作点に対応したＯｕ
【 第２の信号を発生する基準発生器１２を備えたものであ
る。好ましい実施例において、前記コモン・モード・バ
イアス回路１４は検知回路５８を備えており、前記検知
回路５８はソース及びドレインを共通接続している２つ
のＭＯＳトランジスタ６０．６２を有する。前記ＭＯＳ
トランジスタ６０．６２は抵抗領域において動作し、そ
れらのゲートに入力される出力信号（Ｖ　　＋及びｕｔ ■　　−）に応答して可変負荷を得る。

ｕｔ

【図面の簡単な説明】

第１図は本発明のコモン・モード・フィードバック回路
のブロック図、 第２ａ図は本発明のコモン・モード・フィードバック回
路の第１の実施例の回路図、 第２ｂ図は典型的なＭＯＳトランジスタについての特性
曲線を示す図、 第３図は本発明のコモン・モード・フィードバック回路
の第２の実施例の回路図、 第４図は本発明のコモン・モード・フィードバック回路
の第３の実施例の回路図、 第５ａ図は本発明のコモン・モード・フィードバック回
路の第４の実施例の回路図、 第５ｂ図は第５ａ図のコモン・モード・フィードバック
回路に関連して用いられるフィードフォワード経路の回
路図である。 １０・・・演算増幅器、 １２・・・基準発生器、 １４・・・コモン・モード・バイアス回路、１６・・・
差動増幅器、 １８・・・基準電流源、 ２２．３０．３２．４４．６０．６−２．７４゜９６．
１１０，１１２，２００，２０２，２３２゜２３４、　
２６６、　２７０．　２８０．　２８６゜２９０．２９
６・・・Ｐチャネル・トランジスタ、２８．５８・・・
コモン・モード基準回路、５４．８６．９２．１２６．
１２８．１４０゜１５２．１６８．１６６．１８８．１
９０゜２２０．２２６．２５２．２５４．２７２゜２７
４．２７８．２８２．２８４．２９２゜２９８．３０４
．３０６．３０８．３１４゜３２０．３２６．３２８・
・・Ｎチャネル・トランジスタ、 ５８・・・検知回路、 １４６・・・演算増幅器回路、 １４８．１７４，２６４，２６８，２８８゜２９４．３
００．３３０・・・電流源。

Claims (2)

【特許請求の範囲】
1. （１）完全差動演算増幅器に用いられるコモン・モード
   ・フィードバック回路において、 所望のコモン・モード電圧に対応する第１の信号を発生
   する回路と、 前記完全差動演算増幅器の出力のコモン・モード出力電
   圧に対応した第２の信号を発生する回路と、 前記第１の信号と前記第２の信号との比較に基づいて前
   記完全差動演算増幅器の出力のコモン・モード動作点を
   調整する回路と を備えたことを特徴とする演算増幅器用のコモン・モー
   ド・フィードバック回路。
2. （２）完全差動演算増幅器に用いられるコモン・モード
   ・フィードバックを得る方法において、所望のコモン・
   モード電圧に対応した第１の信号を発生するステップと
   、 完全差動演算増幅器の出力のコモン・モード動作点に対
   応する第２の信号を発生するステップと、前記第１の信
   号と前記第２の信号との比較に基づいて前記完全差動演
   算増幅器の出力のコモン・モード動作点を調整するステ
   ップと を備えたことを特徴とする演算増幅器用のコモン・モー
   ド・フィードバックを得る方法。