CN105187048A - 一种高效缓冲器 - Google Patents

一种高效缓冲器 Download PDF

Info

Publication number
CN105187048A
CN105187048A CN201510510953.7A CN201510510953A CN105187048A CN 105187048 A CN105187048 A CN 105187048A CN 201510510953 A CN201510510953 A CN 201510510953A CN 105187048 A CN105187048 A CN 105187048A
Authority
CN
China
Prior art keywords
buffer
nmos tube
pmos
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510510953.7A
Other languages
English (en)
Inventor
李文冠
胡胜发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anyka Guangzhou Microelectronics Technology Co Ltd
Original Assignee
Anyka Guangzhou Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anyka Guangzhou Microelectronics Technology Co Ltd filed Critical Anyka Guangzhou Microelectronics Technology Co Ltd
Priority to CN201510510953.7A priority Critical patent/CN105187048A/zh
Publication of CN105187048A publication Critical patent/CN105187048A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了一种高效缓冲器，本发明缓冲器通过NMOS管和PMOS管的栅极输入实现高输入阻抗、通过NMOS管和PMOS管的漏极互补推挽输出实现低输出阻抗和大电流驱动能力，从而能够高效地驱动重负载，同时实现大摆幅电压信号缓冲；互补NMOS管和PMOS的电流共享避免了源极跟随缓冲器需要大偏置电流源的情况，实现低功耗、高效率；此外，缓冲器输入输出关系仅由MOS管的物理大小参数的比例关系确定，可避免源极跟随缓冲器的电平差，并且根据实际需要灵活实现输入输出电平关系，实现起来精准、信号失真小。本发明作为一种高效缓冲器可广泛应用于电子电路领域。

Description

一种高效缓冲器
技术领域
本发明涉及电子电路领域，尤其是一种高效缓冲器。
背景技术
随着电子电路技术的发展，现在电子电路系统的功能越来越复杂、功能模块划分更加细化，功能模块实现原理或电路结构也更加复杂化，前级无法直接驱动后级重负载的情况普遍存在。前级电路因其实现原理或电路结构等原因驱动负载能力十分有限，如果直接驱动较重的负载会直接影响其性能甚至令其原功能的失效，而后级电路对前级电路说恰恰是重负载。这时就需要在前级电路和后级电路之前插入缓冲器来避免前级电路直接驱动重负载。缓冲器应用示意图如图1所示，缓冲器具有高输入阻抗、低输出阻抗和大驱动能力的特性；有高输入阻抗避免了重负载影响前级电路性能特性甚至令前级电路原功能的失效的情况，低输出阻抗和大驱动能力确保能够驱动后级电路。
图2所示的运算放大器缓冲器是常用的缓冲器，运算放大器作为电压跟随形式应用，运算放大器输出端与负输入端连接形成负反馈并作为缓冲器的输出端out，运算放大器正输入端作为缓冲器的输入端in。运算放大器的高增益使其输出端和正输入端电压保持相等从而实现电压跟随，运算放大器的高输入阻抗保证了缓冲器的输入端in具有高输入阻抗，运算放大器的低输出阻抗和大驱动能力确保缓冲器的输出端out能够驱动重负载，从而能够实现缓冲器功能。然而，运算放大器本身的成本高、功耗大；再者，该负反馈形式的缓冲器的带宽受限于运算放大器的单位增益带宽，高单位增益带宽的运算放大器的功耗则更加大。所以，运算放大器缓冲器仅适用于低频缓冲器，并且成本高、功耗大。
图3和图4所示的源极跟随缓冲器为另一种常用的缓冲器，其中，图3为NMOS源极跟随缓冲器，图4为PMOS源极跟随缓冲器。该缓冲器的MOS管是源极跟随形式应用，MOS管的栅极作为缓冲器输入端in，MOS管的源极作为缓冲器的输出端out，电流Ibias为偏置电流源。MOS管的栅极具有高输入阻抗，MOS管的源极具有较低的输出阻抗和较大的驱动能力，从而能够实现缓冲器功能。源极跟随缓冲器结构简单、高频特性好。但是，该缓冲器的最大输出电流受偏置电流源Ibias大小限制，重负载下要实现大摆幅的跟随缓冲偏置电流源Ibias需要很大，因而功耗大；另外，该缓冲器的输入端in和输出端out存在电平差，该电平差为MOS管的栅源电压差Vgs，从而损失电压裕度；并且，MOS管的栅源电压差Vgs随输出电压电流大小变化，会影响跟随特性并引入失真，所以源极跟随缓冲器功耗较大、输入输出存在电平差、失真大的问题。
发明内容
为了解决上述技术问题，本发明的目的是：提供一种结构简单、低功耗的高效缓冲器。
本发明所采用的技术方案是：一种高效缓冲器，包括有第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述第一PMOS管的栅极和第一NMOS管的栅极连接作为缓冲器的输入端，所述第一PMOS管的源极连接电源，所述第一NMOS管的源极接地，所述第一PMOS管的漏极、第一NMOS管的漏极、第二PMOS管的栅极、第二NMOS管的栅极、第二PMOS管的漏极和第二NMOS管的漏极连接作为缓冲器的输出端，所述第二PMOS管的源极连接电源，所述第二NMOS管的源极接地。
进一步，所述第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管的宽长比分别为Wp1/Lp1、Wp2/Lp2、Wn1/Ln1和Wn2/Ln2，其中Wn1/Ln1=N*（Wn2/Ln2）、Wp1/Lp1=N*（Wp2/Lp2），N的值为1。
进一步，所述第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管的宽长比分别为Wp1/Lp1、Wp2/Lp2、Wn1/Ln1和Wn2/Ln2，其中Wn1/Ln1=N*（Wn2/Ln2）、Wp1/Lp1=N*（Wp2/Lp2），N的值大于1。
进一步，所述第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管的宽长比分别为Wp1/Lp1、Wp2/Lp2、Wn1/Ln1和Wn2/Ln2，其中Wn1/Ln1=N*（Wn2/Ln2）、Wp1/Lp1=N*（Wp2/Lp2），N的值小于1。
本发明的有益效果是：本发明缓冲器通过NMOS管和PMOS管的栅极输入实现高输入阻抗、通过NMOS管和PMOS管的漏极互补推挽输出实现低输出阻抗和大电流驱动能力，从而能够高效地驱动重负载，同时实现大摆幅电压信号缓冲；互补NMOS管和PMOS的电流共享避免了源极跟随缓冲器需要大偏置电流源的情况，实现低功耗、高效率；此外，缓冲器输入输出关系仅由MOS管的物理大小参数的比例关系确定，可避免源极跟随缓冲器的电平差，并且根据实际需要灵活实现输入输出电平关系，实现起来精准、信号失真小。
附图说明
图1为缓冲器应用示意图；
图2为运算放大器缓冲器；
图3为NMOS源级跟随缓冲器；
图4为PMOS源级跟随缓冲器；
图5为本发明缓冲器电路。
图中：1、第一PMOS管；2、第二PMOS管；3、第一NMOS管；4、第二NMOS管。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明：
参照图5，一种高效缓冲器，包括有第一PMOS管1、第二PMOS管2、第一NMOS管3和第二NMOS管4，所述第一PMOS管1的栅极和第一NMOS管3的栅极连接作为缓冲器的输入端，所述第一PMOS管1的源极连接电源，所述第一NMOS管3的源极接地，所述第一PMOS管1的漏极、第一NMOS管3的漏极、第二PMOS管2的栅极、第二NMOS管4的栅极、第二PMOS管2的漏极和第二NMOS管4的漏极连接作为缓冲器的输出端，所述第二PMOS管2的源极连接电源，所述第二NMOS管4的源极接地。
进一步作为优选的实施方式，所述第一PMOS管1、第二PMOS管2、第一NMOS管3和第二NMOS管4的宽长比分别为Wp1/Lp1、Wp2/Lp2、Wn1/Ln1和Wn2/Ln2，其中Wn1/Ln1=N*（Wn2/Ln2）、Wp1/Lp1=N*（Wp2/Lp2），N的值为1。
第一NMOS管3与第一PMOS管1的工作电流In1=Ip1，第二NMOS管4和第二PMOS管2的工作电流In2=Ip2，所述第一PMOS管1、第二PMOS管2、第一NMOS管3和第二NMOS管4对应的跨导分别为gmn1、gmp1、gmn2和gmp2，并且gmn1=N*gmn2、gmp1=N*gmp2。该缓冲器的输入输出关系为Vout=(gmn1+gmp1)/(gmn2+gmp2)*Vin=N*Vin；当设计选取N=1时，Vout=Vin，实现电压信号跟随。
进一步作为优选的实施方式，所述第一PMOS管1、第二PMOS管2、第一NMOS管3和第二NMOS管4的宽长比分别为Wp1/Lp1、Wp2/Lp2、Wn1/Ln1和Wn2/Ln2，其中Wn1/Ln1=N*（Wn2/Ln2）、Wp1/Lp1=N*（Wp2/Lp2），N的值大于1。
进一步作为优选的实施方式，所述第一PMOS管1、第二PMOS管2、第一NMOS管3和第二NMOS管4的宽长比分别为Wp1/Lp1、Wp2/Lp2、Wn1/Ln1和Wn2/Ln2，其中Wn1/Ln1=N*（Wn2/Ln2）、Wp1/Lp1=N*（Wp2/Lp2），N的值小于1。
上述两个实施方式中，选取N大于1或小于1的值，根据需要灵活实现电压的放大或衰减。
以上三个不同N值的实施方式中，缓冲器的输出电平由NMOS管和PMOS管的物理大小参数的比例关系确定，可以避免了源极跟随缓冲器的电平差，并且可以根据实际需要灵活实现输入输出电平关系，实现起来精准、信号失真小。缓冲器的输入端Vin为第一PMOS管1的栅极和第一NMOS管3的栅极因而具有高输入阻抗。缓冲器的输出阻抗为1/(gmn2+gmp2)，输出阻抗较低。缓冲器的输出为第一PMOS管1的漏极和第一NMOS管3的漏极互补推挽输出，具有大电流驱动能力，能够高效地驱动重负载，同时实现大摆幅电压信号缓冲。互补NMOS管和PMOS的电流共享，避免了源极跟随缓冲器需要大偏置电流源的情况，因而实现低功耗、高效率。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可以作出种种的等同变换或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (4)

1.一种高效缓冲器，其特征在于：包括有第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述第一PMOS管的栅极和第一NMOS管的栅极连接作为缓冲器的输入端，所述第一PMOS管的源极连接电源，所述第一NMOS管的源极接地，所述第一PMOS管的漏极、第一NMOS管的漏极、第二PMOS管的栅极、第二NMOS管的栅极、第二PMOS管的漏极和第二NMOS管的漏极连接作为缓冲器的输出端，所述第二PMOS管的源极连接电源，所述第二NMOS管的源极接地。
2.根据权利要求1所述的一种高效缓冲器，其特征在于：所述第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管的宽长比分别为Wp1/Lp1、Wp2/Lp2、Wn1/Ln1和Wn2/Ln2，其中Wn1/Ln1=N*（Wn2/Ln2）、Wp1/Lp1=N*（Wp2/Lp2），N的值为1。
3.根据权利要求1所述的一种高效缓冲器，其特征在于：所述第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管的宽长比分别为Wp1/Lp1、Wp2/Lp2、Wn1/Ln1和Wn2/Ln2，其中Wn1/Ln1=N*（Wn2/Ln2）、Wp1/Lp1=N*（Wp2/Lp2），N的值大于1。
4.根据权利要求1所述的一种高效缓冲器，其特征在于：所述第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管的宽长比分别为Wp1/Lp1、Wp2/Lp2、Wn1/Ln1和Wn2/Ln2，其中Wn1/Ln1=N*（Wn2/Ln2）、Wp1/Lp1=N*（Wp2/Lp2），N的值小于1。
CN201510510953.7A 2015-08-19 2015-08-19 一种高效缓冲器 Pending CN105187048A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510510953.7A CN105187048A (zh) 2015-08-19 2015-08-19 一种高效缓冲器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510510953.7A CN105187048A (zh) 2015-08-19 2015-08-19 一种高效缓冲器

Publications (1)

Publication Number Publication Date
CN105187048A true CN105187048A (zh) 2015-12-23

Family

ID=54908938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510510953.7A Pending CN105187048A (zh) 2015-08-19 2015-08-19 一种高效缓冲器

Country Status (1)

Country Link
CN (1) CN105187048A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111431517A (zh) * 2020-05-07 2020-07-17 西安交通大学 内嵌输入缓冲器的超高速自举开关电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336612A (ja) * 1986-07-31 1988-02-17 Mitsubishi Electric Corp 光論理入力回路
CN1243616A (zh) * 1997-11-19 2000-02-02 爱特梅尔股份有限公司 零延迟转换速率受控的输出缓冲器
US6138246A (en) * 1998-12-31 2000-10-24 Ericsson Inc. Dual clock signal generating circuit
CN103973267A (zh) * 2013-01-25 2014-08-06 飞思卡尔半导体公司 具有电源模式控制缓冲器的电子器件
US20140269118A1 (en) * 2013-03-15 2014-09-18 Jennifer Taylor Input buffer apparatuses and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336612A (ja) * 1986-07-31 1988-02-17 Mitsubishi Electric Corp 光論理入力回路
CN1243616A (zh) * 1997-11-19 2000-02-02 爱特梅尔股份有限公司 零延迟转换速率受控的输出缓冲器
US6138246A (en) * 1998-12-31 2000-10-24 Ericsson Inc. Dual clock signal generating circuit
CN103973267A (zh) * 2013-01-25 2014-08-06 飞思卡尔半导体公司 具有电源模式控制缓冲器的电子器件
US20140269118A1 (en) * 2013-03-15 2014-09-18 Jennifer Taylor Input buffer apparatuses and methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111431517A (zh) * 2020-05-07 2020-07-17 西安交通大学 内嵌输入缓冲器的超高速自举开关电路
CN111431517B (zh) * 2020-05-07 2022-04-22 西安交通大学 内嵌输入缓冲器的超高速自举开关电路

Similar Documents

Publication Publication Date Title
CN108736848B (zh) 一种数字音频功率放大器及电子设备
US7944297B2 (en) Class D amplifier
CN102291103B (zh) 动态体偏置型c类反相器及其应用
JP2000183672A (ja) 増幅回路
CN109638642B (zh) 一种高速大电流激光器驱动电路及其电流调制方法
CN101540585A (zh) 一种放大器
US7733182B2 (en) Hybrid class AB super follower
CN103780212A (zh) 一种运算放大器、电平转换电路以及可编程增益放大器
WO2023124276A1 (zh) 缓冲电路和延时电路
CN104767117A (zh) 一种高速激光器驱动电路
CN102891968A (zh) 基于crt驱动电路实现emccd高压驱动信号的系统
CN116418332A (zh) 一种pwm占空比控制的光耦线性驱动接口电路
WO2007090315A1 (en) Signal modulation scheme in class-d amplification and circuit therefor
US20100214000A1 (en) Systems and Methods for Driving High Power Stages Using Lower Voltage Processes
CN105187048A (zh) 一种高效缓冲器
CN106992772B (zh) 一种负压自偏置pin开关驱动器及其负电压产生方法
CN110011624B (zh) 高集成度复合类型音频功率放大电路结构
CN206698188U (zh) 低电压高线性度的放大器
CN114884491A (zh) 一种比较器电路、芯片和电子设备
CN207869069U (zh) 一种classd音频功放前置驱动电路及音频功放
CN101557216A (zh) 比较器及包含该比较器的d类音频功率放大器
US7701283B2 (en) Power amplifier with noise shaping
CN204794932U (zh) Pin驱动电路
CN114200991A (zh) 一种分布式电流驱动电路
CN211720466U (zh) 一种同步整流mos管驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151223

RJ01 Rejection of invention patent application after publication