JP2004120311A - 受光アンプ回路 - Google Patents
受光アンプ回路 Download PDFInfo
- Publication number
- JP2004120311A JP2004120311A JP2002280518A JP2002280518A JP2004120311A JP 2004120311 A JP2004120311 A JP 2004120311A JP 2002280518 A JP2002280518 A JP 2002280518A JP 2002280518 A JP2002280518 A JP 2002280518A JP 2004120311 A JP2004120311 A JP 2004120311A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- circuit
- negative feedback
- amplifier
- main amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】出力電圧に出力オフセット電圧を生じない受光アンプ回路を提供する。
【解決手段】主増幅器Ａ１１と主増幅器Ａ１２とをフォトダイオードＰＤ１の出力が入力されるか否かということ以外は同一構造とし、抵抗Ｒ１１と抵抗Ｒ１３、抵抗Ｒ１２と抵抗Ｒ１４といったように、第１の負帰還抵抗と第２の負帰還抵抗との抵抗値を等しくし、前置アンプＢ１１と前置アンプＢ１２とをフォトダイオードＰＤ１の接続を除いては同一構造とする。スイッチＳＷ１１が第１の負帰還抵抗として抵抗Ｒ１１を選択したときにはＳＷ１２は第２の負帰還抵抗として抵抗Ｒ１３を選択し、抵抗Ｒ１２を選択したときには抵抗Ｒ１４を選択する。差動増幅回路Ｂ１３は前置アンプＢ１１の出力電圧Ｖ１１と前置アンプＢ１２の出力電圧Ｖ１２との差をとって増幅し、フォトダイオードＰＤ１の出力の増幅結果を出力する。
【選択図】 図１
【解決手段】主増幅器Ａ１１と主増幅器Ａ１２とをフォトダイオードＰＤ１の出力が入力されるか否かということ以外は同一構造とし、抵抗Ｒ１１と抵抗Ｒ１３、抵抗Ｒ１２と抵抗Ｒ１４といったように、第１の負帰還抵抗と第２の負帰還抵抗との抵抗値を等しくし、前置アンプＢ１１と前置アンプＢ１２とをフォトダイオードＰＤ１の接続を除いては同一構造とする。スイッチＳＷ１１が第１の負帰還抵抗として抵抗Ｒ１１を選択したときにはＳＷ１２は第２の負帰還抵抗として抵抗Ｒ１３を選択し、抵抗Ｒ１２を選択したときには抵抗Ｒ１４を選択する。差動増幅回路Ｂ１３は前置アンプＢ１１の出力電圧Ｖ１１と前置アンプＢ１２の出力電圧Ｖ１２との差をとって増幅し、フォトダイオードＰＤ１の出力の増幅結果を出力する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、書き込み可能なコンパクトディスク（以降ＣＤ−Ｒ／ＲＷディスクと呼ぶ）駆動装置や、書き込み可能なデジタルビデオディスク（以降ＤＶＤディスクと呼ぶ）駆動装置に用いられる光ピックアップ用受光デバイスなどにおける受光アンプ回路に関するものである。
【０００２】
【従来の技術】
ＣＤ−Ｒ／ＲＷディスク駆動装置やＤＶＤディスク駆動装置に用いられる光ピックアップ用受光デバイスには、複数のゲインを持ち、それらのゲインを切り替えられる受光アンプ回路が備えられる。
【０００３】
従来の上記受光アンプ回路の構成を図７に示す（特許文献１参照）。受光アンプ回路は、大別して差動増幅回路とオフセット電圧補正回路とからなり、フォトダイオードＰＤ５を差動増幅回路の差動アンプＡ５１の負入力端子に接続した構成であって、差動アンプＡ５１の出力電圧は、第１のスイッチＳＷ５１を介してゲイン抵抗となる負帰還抵抗Ｒｆ５１または負帰還抵抗Ｒｆ５２によって差動アンプＡ５１の負入力端子へ負帰還する構成となっている。第１のスイッチＳＷ５１は、負帰還抵抗としてＲｆ５１あるいはＲｆ５２を選択するようになっているが、Ｒｆ５１を選択するとき、ＰＤ５の出力する光電流Ｉｓｃ５は負帰還抵抗Ｒｆ５１によって電流−電圧変換され、Ｒｆ５２を選択するとき、フォトダイオードＰＤ５の出力する光電流Ｉｓｃ５は負帰還抵抗Ｒｆ５２によって電流−電圧変換される。
【０００４】
また、第２のスイッチＳＷ５２は第１のスイッチＳＷ５１による差動アンプＡ５１の出力経路の分岐を一つにまとめ、第２のスイッチＳＷ５２から出力される電圧を入力電圧とするアンプＡ５２は緩衝アンプを構成している。
【０００５】
オフセット電圧補正回路において、オフセット電圧補正アンプＡ５３は差動アンプＡ５１と同一構成のアンプである。オフセット電圧補正アンプＡ５３の正入力端子と基準電圧Ｖｒｅｆ５の入力端子との間には、負帰還抵抗Ｒｆ５１と抵抗値が等しい抵抗Ｒｆ５３、および、負帰還抵抗Ｒｆ５２と抵抗値が等しい抵抗Ｒｆ５４が第３のスイッチＳＷ５３を介して接続されており、該正入力端子には、差動アンプＡ５１の負入力端子電流ＩＢ５１と同一の正入力端子電流ＩＢ５３が生じる。
【０００６】
フォトダイオードＰＤ５の光電流が０のときすなわち、受光アンプ回路が遮光状態のとき、受光アンプ回路の出力電圧Ｖ５５と基準電圧Ｖｒｅｆ５との差をオフセット電圧として定義している。例えば第１のスイッチＳＷ５１が負帰還抵抗Ｒｆ５１を選択し、第３のスイッチＳＷ５３が抵抗Ｒｆ５３を選択しているとき、オフセット電圧補正アンプＡ５３の入力オフセット電圧を無視すると、
差動アンプＡ５１の正入力端子電圧Ｖ５１は、
Ｖ５１＝Ｖｒｅｆ５−Ｒｆ５３×ＩＢ５３
差動アンプＡ５１の出力電圧Ｖ５４は、
Ｖ５４＝Ｖ５２＝Ｖ５１＋Ｒｆ５１×ＩＢ５１
となる。
【０００７】
ここで、Ｒｆ５１＝Ｒｆ５３、ＩＢ５１＝ＩＢ５３であるので、Ｖ５２＝Ｖｒｅｆ５となって、差動アンプＡ５１の出力電圧Ｖ５４は、オフセット電圧補正アンプＡ５３の働きによって差動アンプＡ５１のバイアス電流によるオフセット電圧を生じないようになる。
【０００８】
第１のスイッチＳＷ５１が負帰還抵抗Ｒｆ５２を選択し、第３のスイッチＳＷ５３が抵抗Ｒｆ５４を選択したとしても、上記と同様に、差動アンプＡ５１の出力電圧はオフセット電圧補正アンプＡ５３の働きによって、差動アンプＡ５１の入力バイアス電流によるオフセット電圧を生じないようになる。
【０００９】
なお、負帰還抵抗Ｒｆ５２にはこれと並列に、ダイオードＤ５１・Ｄ５２・Ｄ５３の直列回路が接続されている。
【００１０】
【特許文献１】
特開平１１−１８６８５６号公報（公開日平成１１年７月９日）
【００１１】
【発明が解決しようとする課題】
しかしながら、上記従来の受光アンプ回路においては、差動アンプＡ５１は抵抗を介して出力が入力端子へ帰還しているのに対し、オフセット電圧補正アンプＡ５３においては出力−入力間はショートされていることによって、差動アンプＡ５１とオフセット電圧補正アンプＡ５３とを全く同一にすることはできず、差動アンプＡ５１の負入力端子のバイアス電流ＩＢ５１とオフセット電圧補正アンプＡ５３の正入力端子のバイアス電流ＩＢ５３とを同一にすることは困難で、オフセット電圧補正アンプＡ５３の入力オフセット電圧もゼロでないので、差動アンプＡ５１の出力電圧Ｖ５４すなわち受光アンプ回路の出力電圧Ｖ５５には出力オフセット電圧を生じるという問題があった。
【００１２】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、出力電圧に出力オフセット電圧を生じない受光アンプ回路を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の受光アンプ回路は、上記課題を解決するために、受光素子の出力が入力される第１の前置アンプと、前記受光素子の出力が入力されないこと以外は前記第１の前置アンプと同一構造である第２の前置アンプと、前記第１の前置アンプの出力電圧と前記第２の前置アンプの出力電圧とを差動増幅するための差動増幅回路とを具備し、前記差動増幅回路から前記受光素子の出力の増幅結果を出力する受光アンプ回路であって、前記第１の前置アンプは、入力される前記受光素子の出力を増幅する第１の主増幅器と、前記第１の主増幅器の出力電圧を前記第１の主増幅器の入力端子へ負帰還する第１の負帰還抵抗とを備えた負帰還アンプであり、前記第２の前置アンプは、前記受光素子の出力が入力されないこと以外は前記第１の主増幅器と同一構造であって自身の出力端子から負帰還される電圧を増幅する第２の主増幅器と、前記第１の負帰還抵抗と抵抗値が等しく前記第２の主増幅器の出力電圧を前記第２の主増幅器の入力端子へ負帰還する第２の負帰還抵抗とを備えた負帰還アンプであり、前記差動増幅回路は、前記第１の主増幅器の出力電圧と前記第２の主増幅器の出力電圧との差をとって増幅し、前記受光素子の出力の増幅結果として出力することを特徴としている。
【００１４】
上記の発明によれば、第１の前置アンプでは、第１の主増幅器が受光素子の出力を増幅し、その出力電圧は第１の負帰還抵抗を介して第１の主増幅器の入力端子に負帰還される。また、第２の前置アンプでは、第２の主増幅器が第２の負帰還抵抗を介して出力電圧が負帰還されたものを増幅する。ここで、第１の主増幅器と第２の主増幅器とは受光素子の出力が入力されるか否かということ以外は同一構造であり、第１の負帰還抵抗と第２の負帰還抵抗とは抵抗値が等しい。すなわち、従来のゲイン切り替え機能を持った受光アンプ回路のように、差動増幅回路の入力バイアス電流×負帰還抵抗によるオフセット電圧を補正するアンプを設ける必要がない。従って、差動増幅回路で第１の前置アンプの出力電圧と第２の前置アンプの出力電圧との差をとって増幅し、受光素子の出力の増幅結果を出力した場合に、オフセット電圧補正アンプで生じていたような入力オフセット電圧、および、差動増幅回路の入力バイアス電流とオフセット電圧補正アンプの入力バイアス電流との差によって生じていたようなオフセット電圧の発生を防止することができる。
【００１５】
この結果、出力電圧に出力オフセット電圧を生じない受光アンプ回路を提供することができる。
【００１６】
また、第１の前置アンプおよび第２の前置アンプを基準電圧に影響されない構成とすることで、第１の前置アンプおよび第２の前置アンプのダイナミックレンジが基準電圧に制約されないようにすることができる。
【００１７】
さらに、従来、差動増幅回路で分岐した出力経路を一つにまとめるために要していたスイッチ回路、およびオフセット電圧補正アンプを省略することができるので、受光アンプ回路構成を簡素化することができる。
【００１８】
さらに、受光アンプ回路をモノリシック集積回路で構成する場合はチップサイズの縮小が可能となる。
【００１９】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の負帰還抵抗として前記第１の主増幅器の出力端子と入力端子との間に複数の抵抗が互いに並列に設けられ、前記第１の前置アンプは、前記第１の負帰還抵抗としていずれか１つの抵抗を選択的に前記第１の主増幅器の出力端子と入力端子との間に接続する第１のスイッチを備え、前記第２の負帰還抵抗として前記第２の主増幅器の出力端子と入力端子との間に複数の抵抗が互いに並列に設けられ、前記第２の前置アンプは、前記第１のスイッチが選択的に接続した前記第１の負帰還抵抗と抵抗値が等しい抵抗を、第２の負帰還抵抗として選択的に前記第２の主増幅器の出力端子と入力端子との間に接続する第２のスイッチを備えていることを特徴としている。
【００２０】
上記の発明によれば、第１の前置アンプが備える第１のスイッチおよび第２の前置アンプが備える第２のスイッチは、第１の負帰還抵抗および第２の負帰還抵抗として互いに並列に設けられた複数の抵抗を備えており、第１のスイッチがいずれか１つの第１の負帰還抵抗を第１の主増幅器の出力端子と入力端子との間に選択的に接続すると、第２のスイッチはそれと抵抗値が等しい抵抗を第２の負帰還抵抗として第２の主増幅器の出力端子と入力端子との間に選択的に接続する。これにより、選択した第１の負帰還抵抗および第２の負帰還抵抗の抵抗値に応じたゲインを適宜設定することができる。
【００２１】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の負帰還抵抗として第１抵抗および第３抵抗が設けられ、前記第１抵抗は前記第３抵抗よりも抵抗値が大きく、前記第２の負帰還抵抗として第２抵抗および第４抵抗が設けられ、前記第２抵抗は前記第１抵抗と抵抗値が等しく、前記第４抵抗は前記第３抵抗と抵抗値が等しいことを特徴としている。
【００２２】
上記の発明によれば、第１の負帰還抵抗と第２負帰還抵抗とは、それぞれ抵抗値の異なる２種類の抵抗を備えているので、２種類のゲインを設定することができる。
【００２３】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の負帰還抵抗として第１抵抗、第３抵抗、および第５抵抗が設けられ、前記第１抵抗は前記第３抵抗よりも抵抗値が大きく、前記第３抵抗は前記第５抵抗よりも抵抗値が大きく、前記第２の負帰還抵抗として第２抵抗、第４抵抗、および第６抵抗が設けられ、前記第２抵抗は前記第１抵抗と抵抗値が等しく、前記第４抵抗は前記第３抵抗と抵抗値が等しく、前記第６抵抗は前記第５抵抗と抵抗値が等しいことを特徴としている。
【００２４】
上記の発明によれば、第１の負帰還抵抗と第２負帰還抵抗とは、それぞれ抵抗値の異なる３種類の抵抗を備えているので、３種類のゲインを設定することができる。
【００２５】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の負帰還抵抗のうちの最も抵抗値の小さいものと並列に、ダイオード接続のトランジスタによる電圧クリップ回路が接続されていることを特徴としている。
【００２６】
上記の発明によれば、最も抵抗値の小さい第１の負帰還抵抗と並列に、ダイオード接続のトランジスタによる電圧クリップ回路が接続されているので、その負帰還抵抗の両端の電圧の最大値が制限され、受光素子から大きな電流が出力されて負帰還抵抗の両端の電圧が大きくなることによる第１の主増幅器の飽和を防止することができる。
【００２７】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１のスイッチは前記第１の主増幅器の出力端子と前記第１の負帰還抵抗との間に設けられ、前記第２のスイッチは前記第２の主増幅器の出力端子と前記第２の負帰還抵抗との間に設けられ、前記第１の主増幅器の出力端子と前記第１のスイッチとの接続点は、前記差動増幅回路の第１の入力抵抗を介して前記差動増幅回路の第１の差動入力端子に接続されており、前記第２の主増幅器の出力端子と前記第２のスイッチとの接続点は、前記差動増幅回路の第２の入力抵抗を介して前記差動増幅回路の第２の差動入力端子に接続されていることを特徴としている。
【００２８】
上記の発明によれば、第１の主増幅器および第２の主増幅器の各出力端子は第１のスイッチあるいは第２のスイッチを介して複数の負帰還抵抗に接続されているが、負帰還抵抗の数に関わらず、第１の主増幅器の出力端子と第１のスイッチとの間、および第２の主増幅器の出力端子と第２のスイッチとの間の各１点から差動増幅回路の入力抵抗との接続を行うことができる。従って、差動増幅回路に、第１の主増幅器および第２の主増幅器のそれぞれに対して複数の入力端子を設ける必要がなく、構成が簡略化される。
【００２９】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の主増幅器の出力端子と前記第１の入力抵抗との間に設けられ、前記第１の主増幅器の出力電圧の直流成分のレベルを上昇させて前記第１の入力抵抗に入力する第１のレベルシフト回路と、前記第２の主増幅器の出力端子と前記第２の入力抵抗との間に設けられ、前記第２の主増幅器の出力電圧の直流成分のレベルを上昇させて前記第２の入力抵抗に入力する第２のレベルシフト回路とを備えていることを特徴としている。
【００３０】
上記の発明によれば、第１の主増幅器の出力端子と第１の入力抵抗との間に設けられた第１のレベルシフト回路により、第１の主増幅器の出力電圧の直流成分のレベルを上昇させる。受光素子の出力がゼロであるときの第１の主増幅器の出力電圧は第１の主増幅器のオフセット電圧となり、第１の主増幅器のダイナミックレンジを大きくするためには第１の主増幅器のオフセット電圧を小さくした方がよいが、差動増幅回路に与える基準電圧に対してオフセット電圧が十分に小さいと第１の入力抵抗を差動増幅回路の入力端子側から第１の主増幅器の出力端子側へ向かって流れる電流が大きくなるので、上記のように第１のレベルシフト回路を設けることにより、上記電流を小さくし、また、第２の主増幅器にも同様のレベルシフト回路を設けることにより、第１の主増幅器の出力端子と第１のスイッチとの接続点、および第２の主増幅器の出力端子と第２のスイッチとの接続点がどのような電圧となっても差動増幅回路の入力電圧として活用できる。
【００３１】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の主増幅器の出力端子と前記第１の入力抵抗との間に設けられた第１の緩衝アンプと、前記第２の主増幅器の出力端子と前記第２の入力抵抗との間に設けられた第２の緩衝アンプとを備えていることを特徴としている。
【００３２】
上記の発明によれば、差動増幅回路の第１の入力抵抗および第２の入力抵抗が接続されることによる第１の前置アンプおよび第２の前置アンプのゲイン低下を防止することができる。
【００３３】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の緩衝アンプおよび前記第２の緩衝アンプは、ＰＮＰ型トランジスタを用いたエミッタフォロア回路であることを特徴としている。
【００３４】
上記の発明によれば、簡素な構成で、第１の緩衝アンプを第１の主増幅器の出力電圧の直流成分のレベルを上昇させて第１の入力抵抗に入力するレベルシフト回路として、また、第２の緩衝アンプを第２の主増幅器の出力電圧の直流成分のレベルを上昇させて第２の入力抵抗に入力するレベルシフト回路としても動作させることができる。
【００３５】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の主増幅器および前記第２の主増幅器はそれぞれ、第１のＮＰＮ型トランジスタのエミッタ端子を接地したエミッタ接地増幅回路であり、前記第１のスイッチおよび前記第２のスイッチはそれぞれ、ベースに前記エミッタ接地増幅回路の出力端子が接続された複数のＰＮＰトランジスタによって構成される第１のＰＮＰ型トランジスタおよび前記第１のＰＮＰ型トランジスタにエミッタ電流を供給する複数のＰＮＰトランジスタによって構成される第１の定電流回路を用いた第１のエミッタフォロア回路と、ベースに前記第１のエミッタフォロア回路の出力端子が接続された複数のＮＰＮトランジスタによって構成される第２のＮＰＮ型トランジスタおよび前記第２のＮＰＮ型トランジスタにエミッタ電流を供給する複数のＮＰＮトランジスタによって構成される第２の定電流回路を用いた第２のエミッタフォロア回路とを、前記第１の負帰還抵抗および前記第２の負帰還抵抗のそれぞれに対応して備え、前記第２のエミッタフォロア回路の各出力端子は対応する前記第１の負帰還抵抗あるいは前記第２の負帰還抵抗に接続されており、選択的に接続する前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が活性状態とされ、残りの前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が遮断状態とされることを特徴としている。
【００３６】
上記の発明によれば、第１の主増幅器および前記第２の主増幅器をエミッタ接地増幅回路で、また、第１のスイッチおよび第２のスイッチを第１および第２のエミッタフォロア回路で構成することにより、簡素な構成で複数のゲインを切り替えることのできる受光アンプ回路を提供することができる。
【００３７】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の前置アンプおよび前記第２の前置アンプはそれぞれ、ベースに前記エミッタ接地増幅回路の出力端子が接続された第２のＰＮＰ型トランジスタを用いた第３のエミッタフォロア回路と、ベースに前記第３のエミッタフォロア回路の出力端子が接続された第３のＮＰＮ型トランジスタを用いた第４のエミッタフォロア回路とを備え、前記第４のエミッタフォロア回路の出力端子を前記差動増幅回路側への出力端子とすることを特徴としている。
【００３８】
上記の発明によれば、第１の主増幅器の出力電圧および第２の主増幅器の出力電圧を第３および第４のエミッタフォロア回路によって取り出すので、差動増幅回路の第１の入力抵抗および第２の入力抵抗が接続されることによる第１の前置アンプおよび第２の前置アンプのゲイン低下を防止することができる。
【００３９】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１のスイッチおよび前記第２のスイッチはそれぞれ、前記第１の主増幅器および前記第２の主増幅器の対応する方の主増幅器の出力端子にベースが接続された複数のＰＮＰトランジスタによって構成される第１のＰＮＰ型トランジスタおよび前記第１のＰＮＰ型トランジスタにエミッタ電流を供給する複数のＰＮＰトランジスタによって構成される第１の定電流回路を有する第１のエミッタフォロア回路と、ベースが前記第１のエミッタフォロア回路の出力端子に接続された複数のＮＰＮトランジスタによって構成される第２のＮＰＮ型トランジスタおよび前記第２のＮＰＮ型トランジスタにエミッタ電流を供給する複数のＮＰＮトランジスタによって構成される第２の定電流回路を有する第２のエミッタフォロア回路とを、前記第１の負帰還抵抗および前記第２の負帰還抵抗のそれぞれに対応して備え、前記第２のエミッタフォロア回路の各出力端子は対応する前記第１の負帰還抵抗あるいは前記第２の負帰還抵抗に接続されており、選択的に接続する前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が活性状態とされ、他方の前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が遮断状態とされることを特徴としている。
【００４０】
上記の発明によれば、簡素な構成で２つのゲインを切り換えることのできる受光アンプ回路を提供することができる。
【００４１】
【発明の実施の形態】
〔実施の形態１〕
本発明の一実施の形態について、図１および図２に基づいて説明すれば以下の通りである。
【００４２】
図１に、本実施の形態に係る受光アンプ回路１の構成を示す。受光アンプ回路１は、前置アンプＢ１１、前置アンプＢ１２、および差動増幅回路Ｂ１３を備えている。
【００４３】
前置アンプ（第１の前置アンプ）Ｂ１１は、主増幅器Ａ１１、抵抗Ｒ１１・Ｒ１２、スイッチＳＷ１１、およびダイオードＤ１１・Ｄ１２・Ｄ１３を備えている。主増幅器（第１の主増幅器）Ａ１１は、入力端子に接続されたフォトダイオード（受光素子）ＰＤ１の出力を増幅する増幅器である。抵抗（第１の負帰還抵抗）Ｒ１１・Ｒ１２はそれぞれ主増幅器Ａ１１の負帰還抵抗であって、抵抗（第１抵抗）Ｒ１１と抵抗（第３抵抗）Ｒ１２とは互いに並列に設けられており、抵抗Ｒ１１の抵抗値は抵抗Ｒ１２の抵抗値よりも大きい。
【００４４】
スイッチ（第１のスイッチ）ＳＷ１１は主増幅器Ａ１１に対する負帰還ループを分割するためのスイッチであり、主増幅器Ａ１１の出力端子と抵抗Ｒ１１・Ｒ１２との間に設けられ、該出力端子を抵抗Ｒ１１・Ｒ１２のいずれかの一端に接続することにより、抵抗Ｒ１１または抵抗Ｒ１２を増幅時の負帰還抵抗として選択的に主増幅器Ａ１１の出力端子と入力端子との間に接続する。これにより、負帰還抵抗として選択された抵抗Ｒ１１またはＲ１２を介して主増幅器Ａ１１の出力電圧Ｖ１１を主増幅器Ａ１１の入力端子へ負帰還する。
【００４５】
ダイオードＤ１１・Ｄ１２・Ｄ１３については後述する。
【００４６】
次に、前置アンプ（第２の前置アンプ）Ｂ１２は、主増幅器Ａ１２、抵抗Ｒ１３・Ｒ１４、およびスイッチＳＷ１２を備えている。前置アンプＢ１２は、フォトダイオードＰＤ１の出力が入力されないこと以外は前置アンプＢ１１と同一構造である。主増幅器（第２の主増幅器）Ａ１２は、フォトダイオードＰＤ１の出力が入力されないこと以外は主増幅器Ａ１１と同一構造であって自身の出力端子から負帰還される電圧を増幅する。抵抗（第２の負帰還抵抗）Ｒ１３・Ｒ１４はそれぞれ主増幅器Ａ１２の負帰還抵抗であって、抵抗（第２抵抗）Ｒ１３と抵抗（第４抵抗）Ｒ１４とは互いに並列に設けられており、抵抗Ｒ１３は前置アンプＢ１１の抵抗Ｒ１１と抵抗値が等しく、抵抗Ｒ１４は前置アンプＢ１１の抵抗Ｒ１２と抵抗値が等しい。
【００４７】
スイッチ（第２のスイッチ）ＳＷ１２は主増幅器Ａ１２に対する負帰還ループを分割するためのスイッチであり、主増幅器Ａ１２の出力端子と抵抗Ｒ１３・Ｒ１４との間に設けられ、前置アンプＢ１１のスイッチＳＷ１１が抵抗Ｒ１１を負帰還抵抗として選択的に接続するときには、該出力端子を抵抗Ｒ１３の一端に接続することにより、抵抗Ｒ１３を増幅時の負帰還抵抗として選択的に主増幅器Ａ１２の出力端子と入力端子との間に接続する。また、スイッチＳＷ１２は、前置アンプＢ１１のスイッチＳＷ１１が抵抗Ｒ１２を負帰還抵抗として選択的に接続するときには、該出力端子を抵抗Ｒ１４の一端に接続することにより、抵抗Ｒ１４を増幅時の負帰還抵抗として選択的に主増幅器Ａ１２の出力端子と入力端子との間に接続する。これにより、負帰還抵抗として選択された抵抗Ｒ１３または抵抗Ｒ１４を介して主増幅器Ａ１２の出力電圧Ｖ１２を主増幅器Ａ１２の入力端子へ負帰還する。
【００４８】
次に、差動増幅回路Ｂ１３は、差動アンプＡ１３、入力抵抗Ｒ１５・Ｒ１６、抵抗Ｒ１７・Ｒ１８を備えている。差動アンプＡ１３は、前置アンプＢ１１の出力端子（出力電圧Ｖ１１）から入力抵抗Ｒ１５を介して入力される電圧と、第２の前置アンプＢ１２の出力端子（出力電圧Ｖ１２）から入力抵抗Ｒ１６を介して入力される電圧との差をとって増幅し、フォトダイオードＰＤ１の出力の増幅結果である電圧Ｖｏ１を出力するアンプである。入力抵抗（第１の入力抵抗）Ｒ１５は、差動アンプＡ１３の正入力端子（第１の差動入力端子）と、前置アンプＡ１１の出力端子とスイッチＳＷ１１との接続点との間に接続されている。入力抵抗（第２の入力抵抗）Ｒ１６は、差動アンプＡ１３の負入力端子（第２の差動入力端子）と、前置アンプＡ１２の出力端子とスイッチＳＷ１２との接続点との間に接続されている。入力抵抗Ｒ１５と入力抵抗Ｒ１６とは互いに抵抗値が等しい。
【００４９】
また、抵抗Ｒ１７は一端に基準電圧Ｖｒｅｆ１が与えられた抵抗で、その他端は差動アンプＡ１３の正入力端子に接続されている。抵抗Ｒ１８は、差動アンプＡ１３の出力端子と入力端子との間に接続された負帰還抵抗である。抵抗Ｒ１７と抵抗Ｒ１８とは互いに抵抗値が等しい。
【００５０】
次に、上記の構成の受光アンプ回路１の増幅動作について説明する。
【００５１】
図１の前置アンプＢ１１において、フォトダイオードＰＤ１に光電流Ｉｓｃ１が流れているとき、主増幅器Ａ１１のオフセット電圧をＶ１３、主増幅器Ａ１１の入力バイアス電流をＩＢ１１とし、また、スイッチＳＷ１１は負帰還抵抗として抵抗Ｒ１１を選択しているとすると、主増幅器Ａ１１の出力電圧Ｖ１１は、
Ｖ１１＝Ｖ１３＋Ｒ１１×ＩＢ１１＋Ｒ１１×Ｉｓｃ１
となる。
【００５２】
また、前置アンプＢ１２において、主増幅器Ａ１２のオフセット電圧をＶ１４、主増幅器Ａ１２の入力バイアス電流をＩＢ１２とし、スイッチＳＷ１２は負帰還抵抗として抵抗Ｒ１３を選択しているとすると、主増幅器Ａ１２の出力電圧Ｖ１２は、
Ｖ１２＝Ｖ１４＋Ｒ１３×ＩＢ１２
となる。
【００５３】
また、差動アンプＡ１３の出力電圧Ｖｏ１は、
Ｖｏ１＝（Ｒ１８／Ｒ１６）×（Ｖ１１−Ｖ１２）＋Ｖｒｅｆ１
である。ここで、
Ｖ１１−Ｖ１２＝（Ｖ１３−Ｖ１４）＋（Ｒ１１×ＩＢ１１−Ｒ１３×ＩＢ１２）＋Ｒ１１×Ｉｓｃ１
であって、主増幅器Ａ１１と主増幅器Ａ１２とは同一構成のアンプなのでそのオフセット電圧も入力バイアス電流も等しいとするとＲ１１＝Ｒ１３なので
Ｖ１１−Ｖ１２＝Ｒ１１×Ｉｓｃ１
となる。
【００５４】
従って、
Ｖｏ１＝（Ｒ１８／Ｒ１６）×Ｒ１１×Ｉｓｃ１＋Ｖｒｅｆ１ （１）
となる。
【００５５】
また、スイッチＳＷ１１が負帰還抵抗として抵抗Ｒ１２を選択し、スイッチＳＷ１２が負帰還抵抗として抵抗Ｒ１４を選択するとき、
Ｖｏ１＝（Ｒ１８／Ｒ１６）×Ｒ１２×Ｉｓｃ１＋Ｖｒｅｆ１ （２）
となる。
【００５６】
ここで、主増幅器Ａ１１と主増幅器Ａ１２とを同一構造とすることのできる理由を以下に説明する。主増幅器Ａ１１の無光状態（無信号状態）での出力電圧は、主増幅器Ａ１２をフォトダイオードＰＤ１が接続されている、接続されていないという点を除いて主増幅器Ａ１１と同一とすることで、主増幅器Ａ１２の出力で作ることができる。当該、無光状態での主増幅器Ａ１１の出力電圧は主増幅器Ａ１１の出力電圧と主増幅器Ａ１２の出力電圧との差をとることで相殺され、差動アンプＡ１３の出力に反映されることはないので主増幅器Ａ１１の無光状態での出力電圧はいかなる値にも設定可能で、基準電圧に律束されない自由な回路設計が可能になる。従って、主増幅器Ａ１１と主増幅器Ａ１２とを同一構造とすることが可能となる。
【００５７】
このように、本実施の形態に係る受光アンプ回路１によれば、主増幅器Ａ１１と主増幅器Ａ１２とはフォトダイオードＰＤ１の出力が入力されるか否かということ以外は同一構造であり、第１の負帰還抵抗と第２の負帰還抵抗とは抵抗値が等しい。すなわち、従来のゲイン切り替え機能を持った受光アンプ回路のように、差動増幅回路の入力バイアス電流×負帰還抵抗によるオフセット電圧を補正するアンプを設ける必要がない。従って、差動増幅回路Ｂ１３で前置アンプＢ１１の出力電圧Ｖ１１と前置アンプＢ１２の出力電圧Ｖ１２との差をとって増幅し、フォトダイオードＰＤ１の出力の増幅結果を出力した場合に、オフセット電圧補正アンプで生じていたような入力オフセット電圧、および、差動増幅回路の入力バイアス電流とオフセット電圧補正アンプの入力バイアス電流との差によって生じていたようなオフセット電圧の発生を防止することができる。
【００５８】
この結果、受光アンプ回路１では、出力電圧Ｖｏ１に出力オフセット電圧を生じない。
【００５９】
また、前置アンプＢ１１および前置アンプＢ１２を基準電圧に影響されない構成とすることで、前置アンプＢ１１および前置アンプＢ１２のダイナミックレンジが基準電圧に制約されないようにすることができる。
【００６０】
さらに、従来、差動増幅回路で分岐した出力経路を一つにまとめるために要していたスイッチ回路、およびオフセット電圧補正アンプを省略することができるので、受光アンプ回路構成を簡素化することができる。
【００６１】
さらに、受光アンプ回路１をモノリシック集積回路で構成する場合はチップサイズの縮小が可能となる。
【００６２】
また、本実施の形態に係る受光アンプ回路１によれば、スイッチＳＷ１１およびスイッチＳＷ１２は、第１の負帰還抵抗および第２の負帰還抵抗として互いに並列に設けられた複数の抵抗を備えており、スイッチＳＷ１１がいずれか１つの第１の負帰還抵抗を主増幅器Ａ１１の出力端子と入力端子との間に選択的に接続すると、スイッチＳＷ１２はそれと抵抗値が等しい抵抗を第２の負帰還抵抗として主増幅器Ａ１２の出力端子と入力端子との間に選択的に接続する。これにより、選択した第１の負帰還抵抗および第２の負帰還抵抗の抵抗値に応じたゲインを適宜設定することができる。
【００６３】
特に、本実施の形態では第１の負帰還抵抗および第２の負帰還抵抗として抵抗が２つずつ設けられ、抵抗Ｒ１１・Ｒ１３の抵抗値＞抵抗Ｒ１２・Ｒ１４の抵抗値であるので、式（１）・（２）より、２種類のゲインを有する受光アンプ回路を構成することができる。抵抗値の大きな方の負帰還抵抗である抵抗Ｒ１１・Ｒ１３をＣＤやＤＶＤディスクの再生信号光電流の増幅に用い、抵抗値の小さな方の負帰還抵抗である抵抗Ｒ１２・Ｒ１４をＣＤ−Ｒ／ＲＷディスクや書き込み可能なＤＶＤディスクの書き込み時における大きな信号光電流の増幅に用いることが可能になる。
【００６４】
次に、前述したダイオードＤ１１・Ｄ１２・Ｄ１３について説明する。ダイオードＤ１１・Ｄ１２・Ｄ１３は、アノードをスイッチＳＷ１側、カソードを主増幅器Ａ１１の入力端子側として直列に接続されて電圧クリップ回路を構成しており、この電圧クリップ回路が最も抵抗値の小さい第１の負帰還抵抗である抵抗Ｒ１２と並列に接続されている。これらのダイオードはそれぞれ、トランジスタのコレクタ端子とベース端子とを接続し、ベース−エミッタ間のＰＮ接合を使用する、いわゆるダイオード接続のトランジスタで構成することができる。スイッチＳＷ１１が抵抗Ｒ１２を第１の負帰還抵抗として選択し、スイッチＳＷ１２が抵抗Ｒ１４を第２の負帰還抵抗として選択し、前述のように抵抗Ｒ１１の抵抗値＞抵抗Ｒ１２の抵抗値、抵抗Ｒ１３の抵抗値＞抵抗Ｒ１４の抵抗値であるとき、抵抗Ｒ１２および抵抗Ｒ１４はＣＤ−Ｒ／ＲＷディスクや書き込み可能なＤＶＤディスクの書き込み時における負帰還抵抗として用いられる。
【００６５】
ＣＤ−Ｒ／ＲＷディスクや書き込み可能なＤＶＤディスクの書き込み時においてフォトダイオードＰＤ１は大きな光電流Ｉｓｃｗ１を出力する。前置アンプＢ１１のダイナミックレンジをＶＤ１とすると
抵抗Ｒ１２の両端電圧＝Ｉｓｃｗ１×Ｒ１２＞ＶＤ１
となるとき、主増幅器Ａ１１は飽和し、異常な動作を生じる場合がある。ダイオードＤ１１・Ｄ１２・Ｄ１３の順電圧をＶＦ１とするとき、抵抗Ｒ１２を流れる電流は電圧クリップ回路をバイパスして流れ、抵抗Ｒ１２の両端電圧は３×ＶＦ１以上には上昇しないので、
抵抗Ｒ１２の両端の最大電圧＝３×ＶＦ１＜ＶＤ１
とすることで主増幅器Ａ１１の飽和を防止することができる。
【００６６】
また、本実施の形態に係る受光アンプ回路１によれば、前置アンプＢ１１の出力電圧は、主増幅器Ａ１１の出力端子とスイッチＳＷ１１との接続点の電圧である主増幅器Ａ１１の出力電圧Ｖ１１であって、差動増幅回路Ｂ１３の入力抵抗Ｒ１５を介して差動アンプＡ１３の正入力端子へ印加される。そして、前置アンプＢ１２の出力電圧は、主増幅器Ａ１２の出力端子とスイッチＳＷ１２との接続点の電圧である主増幅器Ａ１２の出力電圧Ｖ１２であって、差動増幅回路Ｂ１３の入力抵抗Ｒ１６を介して差動アンプＡ１３の負入力端子へ印加される。
【００６７】
上記の構成のように、前置アンプＢ１１の出力電圧と前置アンプＢ１２の出力電圧との差をとる差動増幅回路Ｂ１３の入力点を、前置アンプＢ１１・Ｂ１２の複数の負帰還ループが分岐するスイッチＳＷ１１・ＳＷ１２よりも主増幅器Ａ１１・Ａ１２側、すなわち、主増幅器Ａ１１・Ａ１２の出力端子とスイッチＳＷ１１・ＳＷ１２との接続点にすることにより、負帰還抵抗の数に関わらず、主増幅器Ａ１１の出力端子とスイッチＳＷ１１との間、および主増幅器Ａ１２の出力端子とスイッチＳＷ１２との間の各１点から差動増幅回路Ｂ１３の入力抵抗Ｒ１５・Ｒ１６との接続を行うことができる。従って、差動増幅回路Ｂ１３に、主増幅器Ａ１１・Ａ１２のそれぞれに対して複数の入力端子を設ける必要がなく、受光アンプ回路１の構成が簡略化される。
【００６８】
次に、前置アンプＢ１１・Ｂ１２のより詳細な構成例を図２に示す。同図には、一方の前置アンプの構成のみを示す。他方はこれと同一構造である。なお、ダイオードＤ１１・Ｄ１２・Ｄ１３は省略してある。
【００６９】
同図において、トランジスタＱ３１と定電流回路Ｉ３１とは主増幅器Ａ１１・Ａ１２をエミッタ接地増幅回路として構成している。トランジスタ（第１のＮＰＮ型トランジスタ）Ｑ３１はエミッタ接地されたＮＰＮ型トランジスタであり、ベース端子が主増幅器Ａ１１・Ａ１２の入力端子、コレクタ端子が主増幅器Ａ１１・Ａ１２の出力端子である。定電流回路Ｉ３１はトランジスタＱ３１のコレクタ端子に接続されたトランジスタＱ３１の能動負荷である。
【００７０】
トランジスタＱ３２および定電流回路Ｉ３２と、トランジスタＱ３３および定電流回路Ｉ３３とは、それぞれＰＮＰ型トランジスタによるエミッタフォロア回路（第１のエミッタフォロア回路）を構成している。トランジスタ（第１のＰＮＰ型トランジスタ）Ｑ３２・Ｑ３３はＰＮＰ型トランジスタであり、ベース端子はトランジスタＱ３１のコレクタ端子と接続されており、コレクタ端子は接地されている。エミッタ端子はこれらのエミッタフォロア回路の出力端子である。定電流回路（第１の定電流回路）Ｉ３２はトランジスタＱ３２のエミッタ端子に接続されていてトランジスタＱ３２にエミッタ電流を供給し、定電流回路（第１の定電流回路）Ｉ３３はトランジスタＱ３３のエミッタ端子に接続されていてトランジスタＱ３３にエミッタ電流を供給する。
【００７１】
トランジスタＱ３４および定電流回路Ｉ３４と、トランジスタＱ３５および定電流回路Ｉ３５とは、それぞれＮＰＮ型トランジスタによるエミッタフォロア回路（第２のエミッタフォロア回路）を構成している。トランジスタ（第２のＮＰＮ型トランジスタ）Ｑ３４はＮＰＮ型トランジスタであり、ベース端子はトランジスタＱ３２のエミッタ端子に接続されており、コレクタ端子は電源Ｖｃｃに接続されている。エミッタ端子はこのエミッタフォロア回路の出力端子である。定電流回路（第２の定電流回路）Ｉ３４はトランジスタＱ３４のエミッタ端子に接続されていてトランジスタＱ３４にエミッタ電流を供給する。トランジスタ（第２のＮＰＮ型トランジスタ）Ｑ３５はＮＰＮ型トランジスタであり、ベース端子はトランジスタＱ３３のエミッタ端子に接続されており、コレクタ端子は電源Ｖｃｃに接続されている。エミッタ端子はこのエミッタフォロア回路の出力端子である。定電流回路（第２の定電流回路）Ｉ３５はトランジスタＱ３５のエミッタ端子に接続されていてトランジスタＱ３５にエミッタ電流を供給する。
【００７２】
トランジスタＱ３４のエミッタ端子は、該エミッタフォロア回路の出力電圧を負帰還する抵抗Ｒ３１（図１の抵抗Ｒ１１・Ｒ１３に相当する）を介してトランジスタＱ３１のベース端子に接続されている。トランジスタＱ３５のエミッタ端子は、該エミッタフォロア回路の出力電圧を負帰還する抵抗Ｒ３２（図１の抵抗Ｒ１２・Ｒ１４に相当する）を介してトランジスタＱ３１のベース端子に接続されている。
【００７３】
なお、主増幅器Ａ１１の入力端子にはフォトダイオードＰＤ１が接続され、主増幅器Ａ１２の入力端子にはフォトダイオードＰＤ１が接続されない構成となる。
【００７４】
ここで、定電流回路Ｉ３３・Ｉ３５を遮断状態とし、定電流回路Ｉ３２・Ｉ３４を活性状態とすると、
Ｑ３１のコレクタ端子→Ｑ３３のエミッタ端子→Ｑ３５のエミッタ端子→Ｒ３２→Ｑ３１のベース端子
の負帰還ループは遮断され、
Ｑ３１のコレクタ端子→Ｑ３２のエミッタ端子→Ｑ３４のエミッタ端子→Ｒ３１→Ｑ３１のベース端子
の負帰還ループは活性となる。
【００７５】
このとき、前置アンプＢ１１・Ｂ１２の負帰還抵抗として抵抗Ｒ３１を選択したことになる。
【００７６】
逆に定電流回路Ｉ３３・Ｉ３５を活性状態とし、定電流回路Ｉ３２・Ｉ３４を遮断状態とした場合、
Ｑ３１のコレクタ端子→Ｑ３３のエミッタ端子→Ｑ３５のエミッタ端子→Ｒ３２→Ｑ３１のベース端子
の負帰還ループは活性となって、
Ｑ３１のコレクタ端子→Ｑ３２のエミッタ端子→Ｑ３４のエミッタ端子→Ｒ３１→Ｑ３１のベース端子
の負帰還ループは遮断となる。
【００７７】
このとき、前置アンプＢ１１・Ｂ１２の負帰還抵抗として抵抗Ｒ３２を選択したことになる。
【００７８】
上記に示すように、ＰＮＰ型トランジスタを用いた２つのエミッタフォロア回路を構成する定電流回路Ｉ３２・Ｉ３３と、ＮＰＮ型トランジスタを用いた２つのエミッタフォロア回路を構成する定電流回路Ｉ３４・Ｉ３５とを選択的に活性状態とする、すなわち、ある一組のＰＮＰ型トランジスタのエミッタフォロア回路とそれに接続されたＮＰＮ型トランジスタのエミッタフォロア回路とを活性状態とし、他は遮断状態とすることにより、図１のスイッチＳＷ１１・ＳＷ１２の動作を実現することができる。このように、第１のエミッタフォロア回路および第２のエミッタフォロア回路を、第１の負帰還抵抗である抵抗Ｒ１１・Ｒ１２および第２の負帰還抵抗である抵抗Ｒ１３・Ｒ１４のそれぞれに対応して備えることにより、スイッチＳＷ１１・ＳＷ１２を構成することができる。これにより、簡素な構成で複数のゲイン、ここでは２種類のゲインを切り替えることができる。
【００７９】
また、図２において、トランジスタＱ３６および定電流回路Ｉ３６は、ＰＮＰ型トランジスタによるエミッタフォロア回路（第３のエミッタフォロア回路）を構成している。トランジスタ（第２のＰＮＰ型トランジスタ）Ｑ３６はＰＮＰ型トランジスタであり、ベース端子はトランジスタＱ３１のコレクタに接続されており、コレクタ端子は接地されている。エミッタ端子はこのエミッタフォロア回路の出力端子である。定電流回路（第３の定電流回路）Ｉ３６はトランジスタＱ３６のエミッタ端子に接続されており、トランジスタＱ３６にエミッタ電流を供給する。
【００８０】
トランジスタＱ３７および定電流回路Ｉ３７はＮＰＮ型トランジスタによるエミッタフォロア回路（第４のエミッタフォロア回路）を構成している。トランジスタ（第３のＮＰＮ型トランジスタ）Ｑ３７はＮＰＮ型トランジスタであり、ベース端子はトランジスタＱ３６のエミッタ端子に接続されており、コレクタ端子は電源Ｖｃｃに接続されている。エミッタ端子はこのエミッタフォロア回路の出力端子であり、前置アンプＢ１１・Ｂ１２の出力端子である。定電流回路（第４の定電流回路）Ｉ３７はトランジスタＱ３７のエミッタ端子に接続されており、トランジスタＱ３７にエミッタ電流を供給する。
【００８１】
ここで、定電流回路Ｉ３２・Ｉ３３の電流値と定電流回路Ｉ３６の電流値とを等しくし、定電流回路Ｉ３４・Ｉ３５の電流値と定電流回路Ｉ３７の電流値とを等しくする。すると、トランジスタＱ３２によるエミッタフォロア回路とトランジスタＱ３３によるエミッタフォロア回路とのうち活性状態である一方のエミッタフォロア回路のベース−エミッタ間電圧と、トランジスタＱ３６によるエミッタフォロア回路のベース−エミッタ間電圧とは等しく、トランジスタＱ３４によるエミッタフォロア回路とトランジスタＱ３５によるエミッタフォロア回路とのうち活性状態である一方のエミッタフォロア回路のベース−エミッタ間電圧と、トランジスタＱ３７によるエミッタフォロア回路のベース−エミッタ間電圧とは等しいので、スイッチＳＷ１１・ＳＷ１２の端子電圧となる、トランジスタＱ３４・Ｑ３５によるエミッタフォロア回路のうち活性状態である一方の出力電圧（トランジスタＱ３４・Ｑ３５のうち活性状態である方のエミッタ端子電圧）と、トランジスタＱ３７によるエミッタフォロア回路の出力電圧Ｖｏ３とは等しくなる。従って、出力電圧Ｖｏ３を前置アンプＢ１１・Ｂ１２の出力電圧Ｖ１１・Ｖ１２（差動増幅回路Ｂ１３側への出力電圧）とすることができる。
【００８２】
このように、主増幅器Ａ１１の出力電圧Ｖ１１および主増幅器Ａ１２の出力電圧Ｖ１２を第４のエミッタフォロア回路によって取り出すので、差動増幅回路Ｂ１３の入力抵抗Ｒ１５・Ｒ１６が接続されることによる前置アンプＢ１１・Ｂ１２のゲイン低下を防止することができる。
【００８３】
〔実施の形態２〕
本発明の他の実施の形態について、図３および図４に基づいて説明すれば以下の通りである。
【００８４】
図３に、本実施の形態に係る受光アンプ回路２の構成を示す。受光アンプ回路２は、前置アンプＢ２１、前置アンプＢ２２、および差動増幅回路Ｂ２３を備えている。
【００８５】
前置アンプ（第１の前置アンプ）Ｂ２１は、主増幅器Ａ２１、抵抗Ｒ２１１・Ｒ２１２・Ｒ２１３、スイッチＳＷ２１、およびダイオードＤ２１・Ｄ２２・Ｄ２３を備えている。主増幅器（第１の主増幅器）Ａ２１は、入力端子に接続されたフォトダイオード（受光素子）ＰＤ２の出力を増幅する増幅器である。抵抗（第１の負帰還抵抗）Ｒ２１１・Ｒ２１２・Ｒ２１３はそれぞれ主増幅器Ａ２１の負帰還抵抗であって、抵抗（第１抵抗）Ｒ２１１と抵抗（第３抵抗）Ｒ２１２と抵抗（第５抵抗）Ｒ２１３とは互いに並列に設けられており、抵抗Ｒ２１１の抵抗値は抵抗Ｒ２１２の抵抗値よりも大きく、抵抗Ｒ２１２の抵抗値は抵抗Ｒ２１３の抵抗値よりも大きい。
【００８６】
スイッチ（第１のスイッチ）ＳＷ２１は主増幅器Ａ２１に対する負帰還ループを分割するためのスイッチであり、主増幅器Ａ２１の出力端子と抵抗Ｒ２１１・Ｒ２１２・Ｒ２１３との間に設けられ、該出力端子を抵抗Ｒ２１１・Ｒ２１２・Ｒ２１３のいずれかの一端に接続することにより、抵抗Ｒ２１１、抵抗Ｒ２１２または抵抗Ｒ２１３を増幅時の負帰還抵抗として選択的に主増幅器Ａ２１の出力端子と入力端子との間に接続する。これにより、負帰還抵抗として選択された抵抗Ｒ２１１、抵抗Ｒ２１２、または抵抗Ｒ２１３を介して主増幅器Ａ２１の出力電圧Ｖ２１を主増幅器Ａ２１の入力端子へ負帰還する。
【００８７】
ダイオードＤ２１・Ｄ２２・Ｄ２３は、実施の形態１のダイオードＤ１１・Ｄ１２・Ｄ１３と同様にダイオード接続されたトランジスタによる電圧クリップ回路を構成しており、この電圧クリップ回路は抵抗Ｒ２１３と並列に接続されている。
【００８８】
次に、前置アンプ（第２の前置アンプ）Ｂ２２は、主増幅器Ａ２２、抵抗Ｒ２１４・Ｒ２１５・Ｒ２１６、およびスイッチＳＷ２２を備えている。前置アンプＢ２２は、フォトダイオードＰＤ２の出力が入力されないこと以外は前置アンプＢ２１と同一構造である。主増幅器（第２の主増幅器）Ａ２２は、フォトダイオードＰＤ２の出力が入力されないこと以外は主増幅器Ａ２１と同一構造であって自身の出力端子から負帰還される電圧を増幅する。抵抗（第２の負帰還抵抗）Ｒ２１４・Ｒ２１５・Ｒ２１６はそれぞれ主増幅器Ａ２２の負帰還抵抗であって、抵抗（第２抵抗）Ｒ２１４と抵抗（第４抵抗）Ｒ２１５と抵抗（第６抵抗）Ｒ２１６とは互いに並列に設けられており、抵抗Ｒ２１４は前置アンプＢ２１の抵抗Ｒ２１１と抵抗値が等しく、抵抗Ｒ２１５は前置アンプＢ２１の抵抗Ｒ２１２と抵抗値が等しく、抵抗Ｒ２１６は前置アンプＢ２１の抵抗Ｒ２１３と抵抗値が等しい。
【００８９】
スイッチ（第２のスイッチ）ＳＷ２２は主増幅器Ａ２２に対する負帰還ループを分割するためのスイッチであり、主増幅器Ａ２２の出力端子と抵抗Ｒ２１４・Ｒ２１５・Ｒ２１６との間に設けられ、前置アンプＢ２１のスイッチＳＷ２１が抵抗Ｒ２１１を負帰還抵抗として選択的に接続するときには、該出力端子を抵抗Ｒ２１４の一端に接続することにより、抵抗Ｒ２１４を増幅時の負帰還抵抗として選択的に主増幅器Ａ２２の出力端子と入力端子との間に接続する。また、スイッチＳＷ２２は、前置アンプＢ２１のスイッチＳＷ２１が抵抗Ｒ２１２を負帰還抵抗として選択的に接続するときには、該出力端子を抵抗Ｒ２１５の一端に接続することにより、抵抗Ｒ２１５を増幅時の負帰還抵抗として選択的に主増幅器Ａ２２の出力端子と入力端子との間に接続する。また、スイッチＳＷ２２は、前置アンプＢ２１のスイッチＳＷ２１が抵抗Ｒ２１３を負帰還抵抗として選択的に接続するときには、該出力端子を抵抗Ｒ２１６の一端に接続することにより、抵抗Ｒ２１６を増幅時の負帰還抵抗として選択的に主増幅器Ａ２２の出力端子と入力端子との間に接続する。これにより、負帰還抵抗として選択された抵抗Ｒ２１４、抵抗Ｒ２１５、または抵抗２１６を介して主増幅器Ａ２２の出力電圧Ｖ２２を主増幅器Ａ２２の入力端子へ負帰還する。
【００９０】
次に、差動増幅回路Ｂ２３は、差動アンプＡ２３、入力抵抗Ｒ２２５・Ｒ２２６、抵抗Ｒ２２７・Ｒ２２８を備えている。差動アンプＡ２３は、前置アンプＢ２１の出力端子（出力電圧Ｖ２１）から入力抵抗Ｒ２２５を介して入力される電圧と前置アンプＢ２２の出力端子（出力電圧Ｖ２２）から入力抵抗Ｒ２２６を介して入力される電圧との差をとって増幅し、フォトダイオードＰＤ２の出力の増幅結果である電圧Ｖｏ２を出力するアンプである。入力抵抗Ｒ２２５は、差動アンプＡ２３の正入力端子（第１の差動入力端子）と、前置アンプＡ２１の出力端子とスイッチＳＷ２１との接続点との間に接続されている。入力抵抗Ｒ２２６は、差動アンプＡ２３の負入力端子（第２の差動入力端子）と、前置アンプＡ２２の出力端子とスイッチＳＷ２２との接続点との間に接続されている。抵抗Ｒ２２５と抵抗Ｒ２２６とは互いに抵抗値が等しい。
【００９１】
また、抵抗Ｒ２２７は一端に基準電圧Ｖｒｅｆ２が与えられた抵抗で、その他端は差動アンプＡ２３の正入力端子に接続されている。抵抗Ｒ２２８は、差動アンプＡ２３の出力端子と入力端子との間に接続された負帰還抵抗である。抵抗Ｒ２２７と抵抗Ｒ２２８とは互いに抵抗値が等しい。
【００９２】
上記の構成の受光アンプ回路２は、実施の形態１の受光アンプ回路１における第１の負帰還抵抗および第２の負帰還抵抗をそれぞれ３本とし、３つの負帰還ループの分岐を有するようにした受光アンプ回路に相当する。
【００９３】
受光アンプ回路２における増幅動作は、受光アンプ回路１と同様である。フォトダイオードＰＤ２の受光光電流をＩｓｃ２とすると、スイッチＳＷ２１が第１の負帰還抵抗として抵抗Ｒ２１１を選択し、スイッチＳＷ２２が第２の負帰還抵抗として抵抗Ｒ２１４を選択したときには、差動アンプＡ２３の出力電圧Ｖｏ２は、
Ｖｏ２＝（Ｒ２２８／Ｒ２２６）×Ｒ２１１×Ｉｓｃ２＋Ｖｒｅｆ２
となり、スイッチＳＷ２１が第１の負帰還抵抗として抵抗Ｒ２１２を選択し、スイッチＳＷ２２が第２の負帰還抵抗として抵抗Ｒ２１５を選択したときには、
Ｖｏ２＝（Ｒ２２８／Ｒ２２６）×Ｒ２１２×Ｉｓｃ２＋Ｖｒｅｆ２
となり、スイッチＳＷ２１が第１の負帰還抵抗として抵抗Ｒ２１３を選択し、スイッチＳＷ２２が第２の負帰還抵抗として抵抗Ｒ２１６を選択したときには、
Ｖｏ２＝（Ｒ２２８／Ｒ２２６）×Ｒ２１３×Ｉｓｃ２＋Ｖｒｅｆ２
となる。
【００９４】
従って、抵抗Ｒ２１１の抵抗値＞抵抗Ｒ２１２の抵抗値＞抵抗Ｒ２１３の抵抗値とすることで、３種類のゲインを有する受光アンプ回路を構成することができる。最も抵抗値が大きい負帰還抵抗である抵抗Ｒ２１１・Ｒ２１４を、反射率が低く反射光量が小さいＣＤ−ＲＷディスクや２層構造のＤＶＤ−ＲＯＭディスクの再生信号光電流の増幅に用い、２番目に抵抗値が大きい負帰還抵抗である抵抗Ｒ２１２・Ｒ２１５を、反射率が大きく反射光量が大きいＣＤ−ＲＯＭや１層構造のＤＶＤ−ＲＯＭディスクの再生信号光電流の増幅に用い、最も抵抗値が小さい負帰還抵抗である抵抗Ｒ２１３・Ｒ２１６を、ＣＤ−Ｒ／ＲＷディスクや書き込み可能なＤＶＤディスクの書き込み時の大きな信号光電流の増幅に用いることが可能となる。
【００９５】
次に、前置アンプＢ２１・Ｂ２２のより詳細な構成例を図４に示す。同図には、一方の前置アンプの構成のみを示す。他方はこれと同一構造である。なお、ダイオードＤ２１・Ｄ２２・Ｄ２３は省略してある。
【００９６】
同図の前置アンプＢ２１・Ｂ２２は、図２で示した前置アンプＢ１１・Ｂ１２の構成に第１のエミッタフォロア回路および第２のエミッタフォロア回路と負帰還抵抗とがもう一組付け加えられた構成となっている。図４の前置アンプＢ２１・Ｂ２２にさらに第１のエミッタフォロア回路および第２のエミッタフォロア回路と負帰還抵抗とをもう一組付け加えることで４本の負帰還抵抗を具備した前置アンプも構成可能となる。
【００９７】
図４において、トランジスタＱ４１と定電流回路Ｉ４１とは主増幅器Ａ２１・Ａ２２をエミッタ接地増幅回路として構成している。トランジスタ（第１のＮＰＮ型トランジスタ）Ｑ４１はエミッタ接地されたＮＰＮ型トランジスタであり、ベース端子が主増幅器Ａ２１・Ａ２２の入力端子、コレクタ端子が主増幅器Ａ２１・Ａ２２の出力端子である。定電流回路Ｉ４１はトランジスタＱ４１のコレクタ端子に接続されたトランジスタＱ４１の能動負荷である。
【００９８】
トランジスタＱ４２および定電流回路Ｉ４２と、トランジスタＱ４３および定電流回路Ｉ４３と、トランジスタＱ４４および定電流回路Ｉ４４とは、それぞれＰＮＰ型トランジスタによるエミッタフォロア回路（第１のエミッタフォロア回路）を構成している。トランジスタ（第１のＰＮＰ型トランジスタ）Ｑ４２・Ｑ４３・Ｑ４４はＰＮＰ型トランジスタであり、ベース端子はトランジスタＱ４１のコレクタ端子と接続されており、コレクタ端子は接地されている。エミッタ端子はこれらのエミッタフォロア回路の出力端子である。定電流回路（第１の定電流回路）Ｉ４２はトランジスタＱ４２のエミッタ端子に接続されていてトランジスタＱ４２にエミッタ電流を供給し、定電流回路（第１の定電流回路）Ｉ４３はトランジスタＱ４３のエミッタ端子に接続されていてトランジスタＱ４３にエミッタ電流を供給し、定電流回路（第１の定電流回路）Ｉ４４はトランジスタＱ４４のエミッタ端子に接続されていてトランジスタＱ４４にエミッタ電流を供給する。
【００９９】
トランジスタＱ４５および定電流回路Ｉ４５と、トランジスタＱ４６および定電流回路Ｉ４６と、トランジスタＱ４７および定電流回路Ｉ４７とは、それぞれＮＰＮ型トランジスタによるエミッタフォロア回路（第２のエミッタフォロア回路）を構成している。トランジスタ（第２のＮＰＮ型トランジスタ）Ｑ４５はＮＰＮ型トランジスタであり、ベース端子はトランジスタＱ４２のエミッタ端子に接続されており、コレクタ端子は電源Ｖｃｃに接続されている。エミッタ端子はこのエミッタフォロア回路の出力端子である。定電流回路（第２の定電流回路）Ｉ４５はトランジスタＱ４５のエミッタ端子に接続されていてトランジスタＱ４５にエミッタ電流を供給する。トランジスタ（第２のＮＰＮ型トランジスタ）Ｑ４６はＮＰＮ型トランジスタであり、ベース端子はトランジスタＱ４３のエミッタ端子に接続されており、コレクタ端子は電源Ｖｃｃに接続されている。エミッタ端子はこのエミッタフォロア回路の出力端子である。定電流回路（第２の定電流回路）Ｉ４６はトランジスタＱ４６のエミッタ端子に接続されていてトランジスタＱ４６にエミッタ電流を供給する。トランジスタ（第２のＮＰＮ型トランジスタ）Ｑ４７はＮＰＮ型トランジスタであり、ベース端子はトランジスタＱ４４のエミッタ端子に接続されており、コレクタ端子は電源Ｖｃｃに接続されている。エミッタ端子はこのエミッタフォロア回路の出力端子である。定電流回路（第２の定電流回路）Ｉ４７はトランジスタＱ４７のエミッタ端子に接続されていてトランジスタＱ４７にエミッタ電流を供給する。
【０１００】
トランジスタＱ４５のエミッタ端子は、このエミッタフォロア回路の出力電圧を帰還する負帰還抵抗Ｒ４１（図３の抵抗Ｒ２１１・Ｒ２１４に相当する）を介してトランジスタＱ４１のベース端子に接続されている。トランジスタＱ４６のエミッタ端子は、このエミッタフォロア回路の出力電圧を負帰還する抵抗Ｒ４２（図３の抵抗Ｒ２１２・Ｒ２１５に相当する）を介してトランジスタＱ４１のベース端子に接続されている。トランジスタＱ４７のエミッタ端子は、このエミッタフォロア回路の出力電圧を負帰還する抵抗Ｒ４３（図３の抵抗Ｒ２１３・Ｒ２１６に相当する）を介してトランジスタＱ４１のベース端子に接続されている。
【０１０１】
なお、主増幅器Ａ２１の入力端子にはフォトダイオードＰＤ２が接続され、主増幅器Ａ２２の入力端子にはフォトダイオードＰＤ２が接続されない構成となる。
【０１０２】
ここで、定電流回路Ｉ４３・Ｉ４４・Ｉ４６・Ｉ４７を遮断状態とし、定電流回路Ｉ４２・Ｉ４５を活性状態とすると、
Ｑ４１のコレクタ端子→Ｑ４３のエミッタ端子→Ｑ４６のエミッタ端子→Ｒ４２→Ｑ４１のベース端子
の負帰還ループ、および、
Ｑ４１のコレクタ端子→Ｑ４４のエミッタ端子→Ｑ４７のエミッタ端子→Ｒ４３→Ｑ４１のベース端子
の負帰還ループは遮断され、
Ｑ４１のコレクタ端子→Ｑ４２のエミッタ端子→Ｑ４５のエミッタ端子→Ｒ４１→Ｑ４１のベース端子
の負帰還ループは活性となる。
【０１０３】
このとき、前置アンプＢ２１・Ｂ２２の負帰還抵抗として抵抗Ｒ４１を選択したことになる。
【０１０４】
上記と同様にトランジスタＱ４３によるエミッタフォロア回路とトランジスタＱ４６によるエミッタフォロア回路とを活性状態とし、他のエミッタフォロア回路を遮断状態とすれば、前置アンプＢ１１・Ｂ１２の負帰還抵抗として抵抗Ｒ４２が選択される。また、トランジスタＱ４４によるエミッタフォロア回路とトランジスタＱ４７によるエミッタフォロア回路とを活性状態とし、他のエミッタフォロア回路を遮断状態とすれば、前置アンプＢ１１・Ｂ１２の負帰還抵抗として抵抗Ｒ４３が選択される。
【０１０５】
上記に示すように、ＰＮＰ型トランジスタを用いた３つのエミッタフォロア回路を構成する定電流回路Ｉ４２・Ｉ４３・Ｉ４４と、ＮＰＮ型トランジスタを用いた３つのエミッタフォロア回路を構成する定電流回路Ｉ４５・Ｉ４６・Ｉ４７とを選択的に活性状態とする、すなわち、ある一組のＰＮＰ型トランジスタのエミッタフォロア回路とそれに接続されたＮＰＮ型トランジスタのエミッタフォロア回路とを活性状態とし、他は遮断状態とすることにより、図３のスイッチＳＷ２１・ＳＷ２２の動作を実現することができる。このように、第１のエミッタフォロア回路および第２のエミッタフォロア回路を、第１の負帰還抵抗である抵抗Ｒ２１１・Ｒ２１２・Ｒ２１３および第２の負帰還抵抗である抵抗Ｒ２１４・Ｒ２１５・Ｒ２１６のそれぞれに対応して備えることにより、スイッチＳＷ２１・ＳＷ２２を構成することができる。これにより、簡素な構成で複数のゲイン、ここでは３種類のゲインを切り替えることができる。
【０１０６】
また、図４において、トランジスタＱ４８および定電流回路Ｉ４８は、ＰＮＰ型トランジスタによるエミッタフォロア回路（第３のエミッタフォロア回路）を構成している。トランジスタ（第２のＰＮＰ型トランジスタ）Ｑ４８はＰＮＰ型トランジスタであり、ベース端子はトランジスタＱ４１のコレクタに接続されており、コレクタ端子は接地されている。エミッタ端子はこのエミッタフォロア回路の出力端子である。定電流回路（第３の定電流回路）Ｉ４８はトランジスタＱ４８のエミッタに接続されており、トランジスタＱ４８にエミッタ電流を供給する。
【０１０７】
トランジスタＱ４９および定電流回路Ｉ４９はＮＰＮ型トランジスタによるエミッタフォロア回路（第４のエミッタフォロア回路）を構成している。トランジスタ（第３のＮＰＮ型トランジスタ）Ｑ４９はＮＰＮ型トランジスタであり、ベース端子はトランジスタＱ４８のエミッタ端子に接続されており、コレクタ端子は電源Ｖｃｃに接続されている。エミッタ端子はこのエミッタフォロア回路の出力端子であり、前置アンプＢ２１・Ｂ２２の出力端子である。定電流回路（第４の定電流回路）Ｉ４９はトランジスタＱ４９のエミッタ端子に接続されており、トランジスタＱ４９にエミッタ電流を供給する。
【０１０８】
ここで、定電流回路Ｉ４２・Ｉ４３・Ｉ４４の電流値と定電流回路Ｉ４８の電流値とを等しくし、定電流回路Ｉ４５・Ｉ４６・Ｉ４７の電流値と定電流回路Ｉ４９の電流値とを等しくする。すると、トランジスタＱ４２によるエミッタフォロア回路とトランジスタＱ４３によるエミッタフォロア回路とトランジスタＱ４４によるエミッタフォロア回路とのうち活性状態である１つのエミッタフォロア回路のベース−エミッタ間電圧と、トランジスタＱ４８によるエミッタフォロア回路のベース−エミッタ間電圧とは等しく、トランジスタＱ４５によるエミッタフォロア回路とトランジスタＱ４６によるエミッタフォロア回路とトランジスタＱ４７によるエミッタフォロア回路とのうち活性状態である１つのエミッタフォロア回路のベース−エミッタ間電圧と、トランジスタＱ４９によるエミッタフォロア回路のベース−エミッタ間電圧とは等しいので、スイッチＳＷ２１・ＳＷ２２の端子電圧となる、トランジスタＱ４５・Ｑ４６・Ｑ４７によるエミッタフォロア回路の活性状態である１つの出力電圧（トランジスタＱ４５・Ｑ４６・Ｑ４７のうちの活性状態である１つのエミッタ端子電圧）と、トランジスタＱ４９によるエミッタフォロア回路の出力電圧Ｖｏ４とは等しくなる。従って、出力電圧Ｖｏ４を前置アンプＢ２１・Ｂ２２の出力電圧Ｖ２１・Ｖ２２（差動増幅回路Ｂ２３側への出力電圧）とすることができる。
【０１０９】
このように、主増幅器Ａ２１の出力電圧Ｖ２１および主増幅器Ａ２２の出力電圧Ｖ２２を第４のエミッタフォロア回路によって取り出すので、差動増幅回路Ｂ２３の入力抵抗Ｒ２２５・Ｒ２２６が接続されることによる前置アンプＢ２１・Ｂ２２のゲイン低下を防止することができる。
【０１１０】
〔実施の形態３〕
本発明のさらに他の実施の形態について、図５に基づいて説明すれば以下の通りである。なお、前記実施の形態１および２で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【０１１１】
図５に、本実施の形態に係る受光アンプ回路３の構成を示す。受光アンプ回路３は、実施の形態１の受光アンプ回路１（図１）にさらにレベルシフト回路ＬＳ１１・ＬＳ１２を設けたものである。実施の形態２の受光アンプ回路２（図３）にさらにレベルシフト回路ＬＳ１１・ＬＳ１２を設けてもよいが、動作は同じであるので、以下では図５に示した構成で説明する。
【０１１２】
レベルシフト回路（第１のレベルシフト回路）ＬＳ１１は、主増幅器Ａ１１の出力端子と入力抵抗Ｒ１５との間に挿入されており、主増幅器Ａ１１の出力電圧Ｖ１１の直流成分のレベルを上昇させる。レベルシフト回路（第２のレベルシフト回路）ＬＳ１２は、主増幅器Ａ１２の出力端子と入力抵抗Ｒ１６との間に挿入されており、主増幅器Ａ１２の出力電圧Ｖ１２の直流成分のレベル（オフセット電圧レベル）を上昇させる。
【０１１３】
受光アンプ回路３において、フォトダイオードＰＤ１の光電流がないとき、主増幅器Ａ１１の入力バイアス電流を無視すると、主増幅器Ａ１１の出力電圧Ｖ１１は主増幅器Ａ１１のオフセット電圧となる。フォトダイオードＰＤ１の光電流は主増幅器Ａ１１の出力電圧を上昇させるように働くので、主増幅器Ａ１１のダイナミックレンジを大きくするためには主増幅器Ａ１１のオフセット電圧を小さくしたほうがよく、Ｖｒｅｆ１＞Ｖ１１となる。このとき、基準電圧Ｖｒｅｆ１の印加端子から主増幅器Ａ１１の出力端子に向かって
（Ｖｒｅｆ１−Ｖ１１）／（Ｒ１５＋Ｒ１７）
となる電流が流れる。主増幅器Ａ１１の出力端子と入力抵抗Ｒ１５の間にはレベルシフト回路ＬＳ１１が挿入されているので、Ｖｒｅｆ１とＶ１１との差は小さくなり、上記の（Ｖｒｅｆ１−Ｖ１１）／（Ｒ１５＋Ｒ１７）で示される電流を小さくすることができる。
【０１１４】
ここで、前置アンプＢ１２はフォトダイオードＰＤ１が接続されないこと以外は前置アンプＢ１１と同一構成であるので、レベルシフト回路ＬＳ１２としては、レベルシフト回路ＬＳ１１と同一のものが挿入される。
【０１１５】
これにより、主増幅器Ａ１１の出力端子とスイッチＳＷ１１との接続点、および主増幅器Ａ１２の出力端子とスイッチＳＷ１２との接続点がどのような電圧となっても差動増幅回路Ｂ１３の入力電圧として活用できる。
【０１１６】
〔実施の形態４〕
本発明のさらに他の実施の形態について、図６に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし３で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。
【０１１７】
図６に、本実施の形態に係る受光アンプ回路４の構成を示す。受光アンプ回路４は、実施の形態１の受光アンプ回路１（図１）にさらに緩衝アンプＢｆ１１・Ｂｆ１２を設けたものである。実施の形態２の受光アンプ回路２（図３）にさらに緩衝アンプＢｆ１１・Ｂｆ１２を設けてもよいが、動作は同じであるので、以下では図６に示した構成で説明する。
【０１１８】
実施の形態１の受光アンプ回路１においては、実施の形態３で述べたように、基準電圧Ｖｒｅｆ１と主増幅器Ａ１１の出力電圧との差によって生じる（Ｖｒｅｆ１−Ｖ１１）／（Ｒ１５＋Ｒ１７）となる電流が、基準電圧Ｖｒｅｆ１の印加端子から主増幅器Ａ１１の出力端子に向かって流れる。そこで、該電流によって主増幅器Ａ１１のゲインが低下することを防止するため、図６に示すように、主増幅器Ａ１１の出力端子と入力抵抗Ｒ１５との間に緩衝アンプ（第１の緩衝アンプ）Ｂｆ１１を、また、主増幅器Ａ１２の出力端子と入力抵抗Ｒ１６との間に緩衝アンプ（第２の緩衝アンプ）Ｂｆ１２を挿入するとよい。
【０１１９】
ここで、前置アンプＢ１２はフォトダイオードＰＤ１が接続されないこと以外は前置アンプＢ１１と同一構成であるので、緩衝アンプＢｆ１２としては、緩衝アンプＢｆ１１と同一のものが挿入される。
【０１２０】
これにより、差動増幅回路Ｂ１３の入力抵抗Ｒ１５および入力抵抗Ｒ１６が接続されることによる前置アンプＢ１１・Ｂ１２のゲイン低下を防止することができる。
【０１２１】
また、該緩衝アンプＢｆ１１・Ｂｆ１２をＰＮＰ型トランジスタを用いたエミッタフォロア回路で構成することにより、簡素な構成で実施の形態３で述べたレベルシフト回路ＬＳ１１をも兼用することができる。
【０１２２】
【発明の効果】
本発明の受光アンプ回路は、以上のように、受光素子の出力が入力される第１の前置アンプと、前記受光素子の出力が入力されないこと以外は前記第１の前置アンプと同一構造である第２の前置アンプと、前記第１の前置アンプの出力電圧と前記第２の前置アンプの出力電圧とを差動増幅するための差動増幅回路とを具備し、前記差動増幅回路から前記受光素子の出力の増幅結果を出力する受光アンプ回路であって、前記第１の前置アンプは、入力される前記受光素子の出力を増幅する第１の主増幅器と、前記第１の主増幅器の出力電圧を前記第１の主増幅器の入力端子へ負帰還する第１の負帰還抵抗とを備えた負帰還アンプであり、前記第２の前置アンプは、前記受光素子の出力が入力されないこと以外は前記第１の主増幅器と同一構造であって自身の出力端子から負帰還される電圧を増幅する第２の主増幅器と、前記第１の負帰還抵抗と抵抗値が等しく前記第２の主増幅器の出力電圧を前記第２の主増幅器の入力端子へ負帰還する第２の負帰還抵抗とを備えた負帰還アンプであり、前記差動増幅回路は、前記第１の主増幅器の出力電圧と前記第２の主増幅器の出力電圧との差をとって増幅し、前記受光素子の出力の増幅結果として出力する構成である。
【０１２３】
それゆえ、従来のゲイン切り替え機能を持った受光アンプ回路のように、差動増幅回路の入力バイアス電流×負帰還抵抗によるオフセット電圧を補正するアンプを設ける必要がない。従って、差動増幅回路で第１の前置アンプの出力電圧と第２の前置アンプの出力電圧との差をとって増幅し、受光素子の出力の増幅結果を出力した場合に、オフセット電圧補正アンプで生じていたような入力オフセット電圧、および、差動増幅回路の入力バイアス電流とオフセット電圧補正アンプの入力バイアス電流との差によって生じていたようなオフセット電圧の発生を防止することができる。
【０１２４】
この結果、出力電圧に出力オフセット電圧を生じない受光アンプ回路を提供することができるという効果を奏する。
【０１２５】
また、第１の前置アンプおよび第２の前置アンプを基準電圧に影響されない構成とすることで、第１の前置アンプおよび第２の前置アンプのダイナミックレンジが基準電圧に制約されないようにすることができるという効果を奏する。
さらに、従来、差動増幅回路で分岐した出力経路を一つにまとめるために要していたスイッチ回路、およびオフセット電圧補正アンプを省略することができるので、受光アンプ回路構成を簡素化することができるという効果を奏する。
【０１２６】
さらに、受光アンプ回路をモノリシック集積回路で構成する場合はチップサイズの縮小が可能となるという効果を奏する。
【０１２７】
さらに本発明の受光アンプ回路は、以上のように、前記第１の負帰還抵抗として前記第１の主増幅器の出力端子と入力端子との間に複数の抵抗が互いに並列に設けられ、前記第１の前置アンプは、前記第１の負帰還抵抗としていずれか１つの抵抗を選択的に前記第１の主増幅器の出力端子と入力端子との間に接続する第１のスイッチを備え、前記第２の負帰還抵抗として前記第２の主増幅器の出力端子と入力端子との間に複数の抵抗が互いに並列に設けられ、前記第２の前置アンプは、前記第１のスイッチが選択的に接続した前記第１の負帰還抵抗と抵抗値が等しい抵抗を、第２の負帰還抵抗として選択的に前記第２の主増幅器の出力端子と入力端子との間に接続する第２のスイッチを備えている構成である。
【０１２８】
それゆえ、選択した第１の負帰還抵抗および第２の負帰還抵抗の抵抗値に応じたゲインを適宜設定することができるという効果を奏する。
【０１２９】
さらに本発明の受光アンプ回路は、以上のように、前記第１の負帰還抵抗として第１抵抗および第３抵抗が設けられ、前記第１抵抗は前記第３抵抗よりも抵抗値が大きく、前記第２の負帰還抵抗として第２抵抗および第４抵抗が設けられ、前記第２抵抗は前記第１抵抗と抵抗値が等しく、前記第４抵抗は前記第３抵抗と抵抗値が等しい構成である。
【０１３０】
それゆえ、２種類のゲインを設定することができるという効果を奏する。
【０１３１】
さらに本発明の受光アンプ回路は、以上のように、前記第１の負帰還抵抗として第１抵抗、第３抵抗、および第５抵抗が設けられ、前記第１抵抗は前記第３抵抗よりも抵抗値が大きく、前記第３抵抗は前記第５抵抗よりも抵抗値が大きく、前記第２の負帰還抵抗として第２抵抗、第４抵抗、および第６抵抗が設けられ、前記第２抵抗は前記第１抵抗と抵抗値が等しく、前記第４抵抗は前記第３抵抗と抵抗値が等しく、前記第６抵抗は前記第５抵抗と抵抗値が等しい構成である。
【０１３２】
それゆえ、３種類のゲインを設定することができるという効果を奏する。
【０１３３】
さらに本発明の受光アンプ回路は、以上のように、前記第１の負帰還抵抗のうちの最も抵抗値の小さいものと並列に、ダイオード接続のトランジスタによる電圧クリップ回路が接続されている構成である。
【０１３４】
それゆえ、負帰還抵抗の両端の電圧の最大値が制限され、受光素子から大きな電流が出力されて負帰還抵抗の両端の電圧が大きくなることによる第１の主増幅器の飽和を防止することができるという効果を奏する。
【０１３５】
さらに本発明の受光アンプ回路は、以上のように、前記第１のスイッチは前記第１の主増幅器の出力端子と前記第１の負帰還抵抗との間に設けられ、前記第２のスイッチは前記第２の主増幅器の出力端子と前記第２の負帰還抵抗との間に設けられ、前記第１の主増幅器の出力端子と前記第１のスイッチとの接続点は、前記差動増幅回路の第１の入力抵抗を介して前記差動増幅回路の第１の差動入力端子に接続されており、前記第２の主増幅器の出力端子と前記第２のスイッチとの接続点は、前記差動増幅回路の第２の入力抵抗を介して前記差動増幅回路の第２の差動入力端子に接続されている構成である。
【０１３６】
それゆえ、負帰還抵抗の数に関わらず、第１の主増幅器の出力端子と第１のスイッチとの間、および第２の主増幅器の出力端子と第２のスイッチとの間の各１点から差動増幅回路の入力抵抗との接続を行うことができる。従って、差動増幅回路に、第１の主増幅器および第２の主増幅器のそれぞれに対して複数の入力端子を設ける必要がなく、構成が簡略化されるという効果を奏する。
【０１３７】
さらに本発明の受光アンプ回路は、以上のように、前記第１の主増幅器の出力端子と前記第１の入力抵抗との間に設けられ、前記第１の主増幅器の出力電圧の直流成分のレベルを上昇させて前記第１の入力抵抗に入力する第１のレベルシフト回路と、前記第２の主増幅器の出力端子と前記第２の入力抵抗との間に設けられ、前記第２の主増幅器の出力電圧の直流成分のレベルを上昇させて前記第２の入力抵抗に入力する第２のレベルシフト回路とを備えている構成である。
【０１３８】
それゆえ、第１の入力抵抗を差動増幅回路の入力端子側から第１の主増幅器の出力端子側へ向かって流れる電流を小さくし、また、第２の主増幅器にも同様のレベルシフト回路を設けることにより、第１の主増幅器の出力端子と第１のスイッチとの接続点、および第２の主増幅器の出力端子と第２のスイッチとの接続点がどのような電圧となっても差動増幅回路の入力電圧として活用できるという効果を奏する。
【０１３９】
さらに本発明の受光アンプ回路は、以上のように、前記第１の主増幅器の出力端子と前記第１の入力抵抗との間に設けられた第１の緩衝アンプと、前記第２の主増幅器の出力端子と前記第２の入力抵抗との間に設けられた第２の緩衝アンプとを備えている構成である。
【０１４０】
それゆえ、差動増幅回路の第１の入力抵抗および第２の入力抵抗が接続されることによる第１の前置アンプおよび第２の前置アンプのゲイン低下を防止することができるという効果を奏する。
【０１４１】
さらに本発明の受光アンプ回路は、以上のように、前記第１の緩衝アンプおよび前記第２の緩衝アンプは、ＰＮＰ型トランジスタを用いたエミッタフォロア回路である構成である。
【０１４２】
それゆえ、簡素な構成で、第１の緩衝アンプを第１の主増幅器の出力電圧の直流成分のレベルを上昇させて第１の入力抵抗に入力するレベルシフト回路として、また、第２の緩衝アンプを第２の主増幅器の出力電圧の直流成分のレベルを上昇させて第２の入力抵抗に入力するレベルシフト回路としても動作させることができるという効果を奏する。
【０１４３】
さらに本発明の受光アンプ回路は、以上のように、前記第１の主増幅器および前記第２の主増幅器はそれぞれ、第１のＮＰＮ型トランジスタのエミッタ端子を接地したエミッタ接地増幅回路であり、前記第１のスイッチおよび前記第２のスイッチはそれぞれ、ベースに前記エミッタ接地増幅回路の出力端子が接続された複数のＰＮＰトランジスタによって構成される第１のＰＮＰ型トランジスタおよび前記第１のＰＮＰ型トランジスタにエミッタ電流を供給する複数のＰＮＰトランジスタによって構成される第１の定電流回路を用いた第１のエミッタフォロア回路と、ベースに前記第１のエミッタフォロア回路の出力端子が接続された複数のＮＰＮトランジスタによって構成される第２のＮＰＮ型トランジスタおよび前記第２のＮＰＮ型トランジスタにエミッタ電流を供給する複数のＮＰＮトランジスタによって構成される第２の定電流回路を用いた第２のエミッタフォロア回路とを、前記第１の負帰還抵抗および前記第２の負帰還抵抗のそれぞれに対応して備え、前記第２のエミッタフォロア回路の各出力端子は対応する前記第１の負帰還抵抗あるいは前記第２の負帰還抵抗に接続されており、選択的に接続する前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が活性状態とされ、残りの前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が遮断状態とされる構成である。
【０１４４】
それゆえ、簡素な構成で複数のゲインを切り替えることのできる受光アンプ回路を提供することができるという効果を奏する。
【０１４５】
さらに本発明の受光アンプ回路は、以上のように、前記第１の前置アンプおよび前記第２の前置アンプはそれぞれ、ベースに前記エミッタ接地増幅回路の出力端子が接続された第２のＰＮＰ型トランジスタを用いた第３のエミッタフォロア回路と、ベースに前記第３のエミッタフォロア回路の出力端子が接続された第３のＮＰＮ型トランジスタを用いた第４のエミッタフォロア回路とを備え、前記第４のエミッタフォロア回路の出力端子を前記差動増幅回路側への出力端子とする構成である。
【０１４６】
それゆえ、差動増幅回路の第１の入力抵抗および第２の入力抵抗が接続されることによる第１の前置アンプおよび第２の前置アンプのゲイン低下を防止することができるという効果を奏する。
【０１４７】
さらに本発明の受光アンプ回路は、以上のように、前記第１のスイッチおよび前記第２のスイッチはそれぞれ、前記第１の主増幅器および前記第２の主増幅器の対応する方の主増幅器の出力端子にベースが接続された複数のＰＮＰトランジスタによって構成される第１のＰＮＰ型トランジスタおよび前記第１のＰＮＰ型トランジスタにエミッタ電流を供給する複数のＰＮＰトランジスタによって構成される第１の定電流回路を有する第１のエミッタフォロア回路と、ベースが前記第１のエミッタフォロア回路の出力端子に接続された複数のＮＰＮトランジスタによって構成される第２のＮＰＮ型トランジスタおよび前記第２のＮＰＮ型トランジスタにエミッタ電流を供給する複数のＮＰＮトランジスタによって構成される第２の定電流回路を有する第２のエミッタフォロア回路とを、前記第１の負帰還抵抗および前記第２の負帰還抵抗のそれぞれに対応して備え、前記第２のエミッタフォロア回路の各出力端子は対応する前記第１の負帰還抵抗あるいは前記第２の負帰還抵抗に接続されており、選択的に接続する前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が活性状態とされ、他方の前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が遮断状態とされる構成である。
【０１４８】
それゆえ、簡素な構成で２つのゲインを切り換えることのできる受光アンプ回路を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る受光アンプ回路の構成を示す回路ブロック図である。
【図２】図１の受光アンプ回路における前置アンプの構成をより詳細に示す回路図である。
【図３】本発明の第２の実施の形態に係る受光アンプ回路の構成を示す回路ブロック図である。
【図４】図３の受光アンプ回路における前置アンプの構成をより詳細に示す回路図である。
【図５】本発明の第３の実施の形態に係る受光アンプ回路の構成を示す回路ブロック図である。
【図６】本発明の第４の実施の形態に係る受光アンプ回路の構成を示す回路ブロック図である。
【図７】従来の受光アンプ回路の構成を示す回路ブロック図である。
【符号の説明】
１〜４ 受光回路アンプ
Ａ１１・Ａ２１ 主増幅器（第１の主増幅器）
Ａ１２・Ａ２２ 主増幅器（第２の主増幅器）
Ｂ１１・Ｂ２１ 前置アンプ（第１の前置アンプ）
Ｂ１２・Ｂ２２ 前置アンプ（第２の前置アンプ）
Ｂ１３・Ｂ２３ 差動増幅回路
Ｂｆ１１ 緩衝アンプ（第１の緩衝アンプ、エミッタフォロア
回路、第１のレベルシフト回路）
Ｂｆ１２ 緩衝アンプ（第２の緩衝アンプ、エミッタフォロア
回路、第２のレベルシフト回路）
Ｄ１１・Ｄ１２・Ｄ１３ ダイオード（ダイオード接続のトランジスタ）
Ｄ２１・Ｄ２２・Ｄ２３ ダイオード（ダイオード接続のトランジスタ）
Ｉ３２・Ｉ３３ 定電流回路（第１の定電流回路）
Ｉ３４・Ｉ３５ 定電流回路（第２の定電流回路）
Ｉ３６・Ｉ４８ 定電流回路（第３の定電流回路）
Ｉ３７・Ｉ４９ 定電流回路（第４の定電流回路）
Ｉ４２・Ｉ４３・Ｉ４４ 定電流回路（第１の定電流回路）
Ｉ４５・Ｉ４６・Ｉ４７ 定電流回路（第２の定電流回路）
ＬＳ１１ レベルシフト回路（第１のレベルシフト回路）
ＬＳ１２ レベルシフト回路（第２のレベルシフト回路）
ＰＤ１・ＰＤ２ フォトダイオード（受光素子）
Ｑ３１・Ｑ４１ トランジスタ（第１のＮＰＮ型トランジスタ）
Ｑ３２・Ｑ３３ トランジスタ（第１のＰＮＰ型トランジスタ）
Ｑ３４・Ｑ３５ トランジスタ（第２のＮＰＮ型トランジスタ）
Ｑ３６・Ｑ４８ トランジスタ（第２のＰＮＰ型トランジスタ）
Ｑ３７・Ｑ４９ トランジスタ（第３のＮＰＮ型トランジスタ）
Ｑ４２・Ｑ４３・Ｑ４４ トランジスタ（第１のＰＮＰ型トランジスタ）
Ｑ４５・Ｑ４６・Ｑ４７ トランジスタ（第２のＮＰＮ型トランジスタ）
Ｒ１１ 負帰還抵抗（第１の負帰還抵抗、第１抵抗）
Ｒ１２ 負帰還抵抗（第１の負帰還抵抗、第３抵抗）
Ｒ１３ 負帰還抵抗（第２の負帰還抵抗、第２抵抗）
Ｒ１４ 負帰還抵抗（第２の負帰還抵抗、第４抵抗）
Ｒ１５ 入力抵抗（第１の入力抵抗）
Ｒ１６ 入力抵抗（第２の入力抵抗）
Ｒ３１・Ｒ３２ 抵抗（第１の負帰還抵抗、第２の負帰還抵抗）
Ｒ４１・Ｒ４２・Ｒ４３ 抵抗（第１の負帰還抵抗、第２の負帰還抵抗）
Ｒ２１１ 負帰還抵抗（第１の負帰還抵抗、第１抵抗）
Ｒ２１２ 負帰還抵抗（第１の負帰還抵抗、第３抵抗）
Ｒ２１３ 負帰還抵抗（第１の負帰還抵抗、第５抵抗）
Ｒ２１４ 負帰還抵抗（第２の負帰還抵抗、第２抵抗）
Ｒ２１５ 負帰還抵抗（第２の負帰還抵抗、第４抵抗）
Ｒ２１６ 負帰還抵抗（第２の負帰還抵抗、第６抵抗）
Ｒ２２５ 入力抵抗（第１の入力抵抗）
Ｒ２２６ 入力抵抗（第２の入力抵抗）
ＳＷ１１・ＳＷ２１ スイッチ（第１のスイッチ）
ＳＷ１２・ＳＷ２２ スイッチ（第２のスイッチ）
Ｖ１１ 第１の主増幅器出力電圧
Ｖ１２ 第２の主増幅器出力電圧
Ｖｒｅｆ１、Ｖｒｅｆ２ 基準電圧
Ｖｏ１、Ｖｏ２ 出力電圧
【発明の属する技術分野】
本発明は、書き込み可能なコンパクトディスク（以降ＣＤ−Ｒ／ＲＷディスクと呼ぶ）駆動装置や、書き込み可能なデジタルビデオディスク（以降ＤＶＤディスクと呼ぶ）駆動装置に用いられる光ピックアップ用受光デバイスなどにおける受光アンプ回路に関するものである。
【０００２】
【従来の技術】
ＣＤ−Ｒ／ＲＷディスク駆動装置やＤＶＤディスク駆動装置に用いられる光ピックアップ用受光デバイスには、複数のゲインを持ち、それらのゲインを切り替えられる受光アンプ回路が備えられる。
【０００３】
従来の上記受光アンプ回路の構成を図７に示す（特許文献１参照）。受光アンプ回路は、大別して差動増幅回路とオフセット電圧補正回路とからなり、フォトダイオードＰＤ５を差動増幅回路の差動アンプＡ５１の負入力端子に接続した構成であって、差動アンプＡ５１の出力電圧は、第１のスイッチＳＷ５１を介してゲイン抵抗となる負帰還抵抗Ｒｆ５１または負帰還抵抗Ｒｆ５２によって差動アンプＡ５１の負入力端子へ負帰還する構成となっている。第１のスイッチＳＷ５１は、負帰還抵抗としてＲｆ５１あるいはＲｆ５２を選択するようになっているが、Ｒｆ５１を選択するとき、ＰＤ５の出力する光電流Ｉｓｃ５は負帰還抵抗Ｒｆ５１によって電流−電圧変換され、Ｒｆ５２を選択するとき、フォトダイオードＰＤ５の出力する光電流Ｉｓｃ５は負帰還抵抗Ｒｆ５２によって電流−電圧変換される。
【０００４】
また、第２のスイッチＳＷ５２は第１のスイッチＳＷ５１による差動アンプＡ５１の出力経路の分岐を一つにまとめ、第２のスイッチＳＷ５２から出力される電圧を入力電圧とするアンプＡ５２は緩衝アンプを構成している。
【０００５】
オフセット電圧補正回路において、オフセット電圧補正アンプＡ５３は差動アンプＡ５１と同一構成のアンプである。オフセット電圧補正アンプＡ５３の正入力端子と基準電圧Ｖｒｅｆ５の入力端子との間には、負帰還抵抗Ｒｆ５１と抵抗値が等しい抵抗Ｒｆ５３、および、負帰還抵抗Ｒｆ５２と抵抗値が等しい抵抗Ｒｆ５４が第３のスイッチＳＷ５３を介して接続されており、該正入力端子には、差動アンプＡ５１の負入力端子電流ＩＢ５１と同一の正入力端子電流ＩＢ５３が生じる。
【０００６】
フォトダイオードＰＤ５の光電流が０のときすなわち、受光アンプ回路が遮光状態のとき、受光アンプ回路の出力電圧Ｖ５５と基準電圧Ｖｒｅｆ５との差をオフセット電圧として定義している。例えば第１のスイッチＳＷ５１が負帰還抵抗Ｒｆ５１を選択し、第３のスイッチＳＷ５３が抵抗Ｒｆ５３を選択しているとき、オフセット電圧補正アンプＡ５３の入力オフセット電圧を無視すると、
差動アンプＡ５１の正入力端子電圧Ｖ５１は、
Ｖ５１＝Ｖｒｅｆ５−Ｒｆ５３×ＩＢ５３
差動アンプＡ５１の出力電圧Ｖ５４は、
Ｖ５４＝Ｖ５２＝Ｖ５１＋Ｒｆ５１×ＩＢ５１
となる。
【０００７】
ここで、Ｒｆ５１＝Ｒｆ５３、ＩＢ５１＝ＩＢ５３であるので、Ｖ５２＝Ｖｒｅｆ５となって、差動アンプＡ５１の出力電圧Ｖ５４は、オフセット電圧補正アンプＡ５３の働きによって差動アンプＡ５１のバイアス電流によるオフセット電圧を生じないようになる。
【０００８】
第１のスイッチＳＷ５１が負帰還抵抗Ｒｆ５２を選択し、第３のスイッチＳＷ５３が抵抗Ｒｆ５４を選択したとしても、上記と同様に、差動アンプＡ５１の出力電圧はオフセット電圧補正アンプＡ５３の働きによって、差動アンプＡ５１の入力バイアス電流によるオフセット電圧を生じないようになる。
【０００９】
なお、負帰還抵抗Ｒｆ５２にはこれと並列に、ダイオードＤ５１・Ｄ５２・Ｄ５３の直列回路が接続されている。
【００１０】
【特許文献１】
特開平１１−１８６８５６号公報（公開日平成１１年７月９日）
【００１１】
【発明が解決しようとする課題】
しかしながら、上記従来の受光アンプ回路においては、差動アンプＡ５１は抵抗を介して出力が入力端子へ帰還しているのに対し、オフセット電圧補正アンプＡ５３においては出力−入力間はショートされていることによって、差動アンプＡ５１とオフセット電圧補正アンプＡ５３とを全く同一にすることはできず、差動アンプＡ５１の負入力端子のバイアス電流ＩＢ５１とオフセット電圧補正アンプＡ５３の正入力端子のバイアス電流ＩＢ５３とを同一にすることは困難で、オフセット電圧補正アンプＡ５３の入力オフセット電圧もゼロでないので、差動アンプＡ５１の出力電圧Ｖ５４すなわち受光アンプ回路の出力電圧Ｖ５５には出力オフセット電圧を生じるという問題があった。
【００１２】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、出力電圧に出力オフセット電圧を生じない受光アンプ回路を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の受光アンプ回路は、上記課題を解決するために、受光素子の出力が入力される第１の前置アンプと、前記受光素子の出力が入力されないこと以外は前記第１の前置アンプと同一構造である第２の前置アンプと、前記第１の前置アンプの出力電圧と前記第２の前置アンプの出力電圧とを差動増幅するための差動増幅回路とを具備し、前記差動増幅回路から前記受光素子の出力の増幅結果を出力する受光アンプ回路であって、前記第１の前置アンプは、入力される前記受光素子の出力を増幅する第１の主増幅器と、前記第１の主増幅器の出力電圧を前記第１の主増幅器の入力端子へ負帰還する第１の負帰還抵抗とを備えた負帰還アンプであり、前記第２の前置アンプは、前記受光素子の出力が入力されないこと以外は前記第１の主増幅器と同一構造であって自身の出力端子から負帰還される電圧を増幅する第２の主増幅器と、前記第１の負帰還抵抗と抵抗値が等しく前記第２の主増幅器の出力電圧を前記第２の主増幅器の入力端子へ負帰還する第２の負帰還抵抗とを備えた負帰還アンプであり、前記差動増幅回路は、前記第１の主増幅器の出力電圧と前記第２の主増幅器の出力電圧との差をとって増幅し、前記受光素子の出力の増幅結果として出力することを特徴としている。
【００１４】
上記の発明によれば、第１の前置アンプでは、第１の主増幅器が受光素子の出力を増幅し、その出力電圧は第１の負帰還抵抗を介して第１の主増幅器の入力端子に負帰還される。また、第２の前置アンプでは、第２の主増幅器が第２の負帰還抵抗を介して出力電圧が負帰還されたものを増幅する。ここで、第１の主増幅器と第２の主増幅器とは受光素子の出力が入力されるか否かということ以外は同一構造であり、第１の負帰還抵抗と第２の負帰還抵抗とは抵抗値が等しい。すなわち、従来のゲイン切り替え機能を持った受光アンプ回路のように、差動増幅回路の入力バイアス電流×負帰還抵抗によるオフセット電圧を補正するアンプを設ける必要がない。従って、差動増幅回路で第１の前置アンプの出力電圧と第２の前置アンプの出力電圧との差をとって増幅し、受光素子の出力の増幅結果を出力した場合に、オフセット電圧補正アンプで生じていたような入力オフセット電圧、および、差動増幅回路の入力バイアス電流とオフセット電圧補正アンプの入力バイアス電流との差によって生じていたようなオフセット電圧の発生を防止することができる。
【００１５】
この結果、出力電圧に出力オフセット電圧を生じない受光アンプ回路を提供することができる。
【００１６】
また、第１の前置アンプおよび第２の前置アンプを基準電圧に影響されない構成とすることで、第１の前置アンプおよび第２の前置アンプのダイナミックレンジが基準電圧に制約されないようにすることができる。
【００１７】
さらに、従来、差動増幅回路で分岐した出力経路を一つにまとめるために要していたスイッチ回路、およびオフセット電圧補正アンプを省略することができるので、受光アンプ回路構成を簡素化することができる。
【００１８】
さらに、受光アンプ回路をモノリシック集積回路で構成する場合はチップサイズの縮小が可能となる。
【００１９】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の負帰還抵抗として前記第１の主増幅器の出力端子と入力端子との間に複数の抵抗が互いに並列に設けられ、前記第１の前置アンプは、前記第１の負帰還抵抗としていずれか１つの抵抗を選択的に前記第１の主増幅器の出力端子と入力端子との間に接続する第１のスイッチを備え、前記第２の負帰還抵抗として前記第２の主増幅器の出力端子と入力端子との間に複数の抵抗が互いに並列に設けられ、前記第２の前置アンプは、前記第１のスイッチが選択的に接続した前記第１の負帰還抵抗と抵抗値が等しい抵抗を、第２の負帰還抵抗として選択的に前記第２の主増幅器の出力端子と入力端子との間に接続する第２のスイッチを備えていることを特徴としている。
【００２０】
上記の発明によれば、第１の前置アンプが備える第１のスイッチおよび第２の前置アンプが備える第２のスイッチは、第１の負帰還抵抗および第２の負帰還抵抗として互いに並列に設けられた複数の抵抗を備えており、第１のスイッチがいずれか１つの第１の負帰還抵抗を第１の主増幅器の出力端子と入力端子との間に選択的に接続すると、第２のスイッチはそれと抵抗値が等しい抵抗を第２の負帰還抵抗として第２の主増幅器の出力端子と入力端子との間に選択的に接続する。これにより、選択した第１の負帰還抵抗および第２の負帰還抵抗の抵抗値に応じたゲインを適宜設定することができる。
【００２１】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の負帰還抵抗として第１抵抗および第３抵抗が設けられ、前記第１抵抗は前記第３抵抗よりも抵抗値が大きく、前記第２の負帰還抵抗として第２抵抗および第４抵抗が設けられ、前記第２抵抗は前記第１抵抗と抵抗値が等しく、前記第４抵抗は前記第３抵抗と抵抗値が等しいことを特徴としている。
【００２２】
上記の発明によれば、第１の負帰還抵抗と第２負帰還抵抗とは、それぞれ抵抗値の異なる２種類の抵抗を備えているので、２種類のゲインを設定することができる。
【００２３】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の負帰還抵抗として第１抵抗、第３抵抗、および第５抵抗が設けられ、前記第１抵抗は前記第３抵抗よりも抵抗値が大きく、前記第３抵抗は前記第５抵抗よりも抵抗値が大きく、前記第２の負帰還抵抗として第２抵抗、第４抵抗、および第６抵抗が設けられ、前記第２抵抗は前記第１抵抗と抵抗値が等しく、前記第４抵抗は前記第３抵抗と抵抗値が等しく、前記第６抵抗は前記第５抵抗と抵抗値が等しいことを特徴としている。
【００２４】
上記の発明によれば、第１の負帰還抵抗と第２負帰還抵抗とは、それぞれ抵抗値の異なる３種類の抵抗を備えているので、３種類のゲインを設定することができる。
【００２５】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の負帰還抵抗のうちの最も抵抗値の小さいものと並列に、ダイオード接続のトランジスタによる電圧クリップ回路が接続されていることを特徴としている。
【００２６】
上記の発明によれば、最も抵抗値の小さい第１の負帰還抵抗と並列に、ダイオード接続のトランジスタによる電圧クリップ回路が接続されているので、その負帰還抵抗の両端の電圧の最大値が制限され、受光素子から大きな電流が出力されて負帰還抵抗の両端の電圧が大きくなることによる第１の主増幅器の飽和を防止することができる。
【００２７】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１のスイッチは前記第１の主増幅器の出力端子と前記第１の負帰還抵抗との間に設けられ、前記第２のスイッチは前記第２の主増幅器の出力端子と前記第２の負帰還抵抗との間に設けられ、前記第１の主増幅器の出力端子と前記第１のスイッチとの接続点は、前記差動増幅回路の第１の入力抵抗を介して前記差動増幅回路の第１の差動入力端子に接続されており、前記第２の主増幅器の出力端子と前記第２のスイッチとの接続点は、前記差動増幅回路の第２の入力抵抗を介して前記差動増幅回路の第２の差動入力端子に接続されていることを特徴としている。
【００２８】
上記の発明によれば、第１の主増幅器および第２の主増幅器の各出力端子は第１のスイッチあるいは第２のスイッチを介して複数の負帰還抵抗に接続されているが、負帰還抵抗の数に関わらず、第１の主増幅器の出力端子と第１のスイッチとの間、および第２の主増幅器の出力端子と第２のスイッチとの間の各１点から差動増幅回路の入力抵抗との接続を行うことができる。従って、差動増幅回路に、第１の主増幅器および第２の主増幅器のそれぞれに対して複数の入力端子を設ける必要がなく、構成が簡略化される。
【００２９】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の主増幅器の出力端子と前記第１の入力抵抗との間に設けられ、前記第１の主増幅器の出力電圧の直流成分のレベルを上昇させて前記第１の入力抵抗に入力する第１のレベルシフト回路と、前記第２の主増幅器の出力端子と前記第２の入力抵抗との間に設けられ、前記第２の主増幅器の出力電圧の直流成分のレベルを上昇させて前記第２の入力抵抗に入力する第２のレベルシフト回路とを備えていることを特徴としている。
【００３０】
上記の発明によれば、第１の主増幅器の出力端子と第１の入力抵抗との間に設けられた第１のレベルシフト回路により、第１の主増幅器の出力電圧の直流成分のレベルを上昇させる。受光素子の出力がゼロであるときの第１の主増幅器の出力電圧は第１の主増幅器のオフセット電圧となり、第１の主増幅器のダイナミックレンジを大きくするためには第１の主増幅器のオフセット電圧を小さくした方がよいが、差動増幅回路に与える基準電圧に対してオフセット電圧が十分に小さいと第１の入力抵抗を差動増幅回路の入力端子側から第１の主増幅器の出力端子側へ向かって流れる電流が大きくなるので、上記のように第１のレベルシフト回路を設けることにより、上記電流を小さくし、また、第２の主増幅器にも同様のレベルシフト回路を設けることにより、第１の主増幅器の出力端子と第１のスイッチとの接続点、および第２の主増幅器の出力端子と第２のスイッチとの接続点がどのような電圧となっても差動増幅回路の入力電圧として活用できる。
【００３１】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の主増幅器の出力端子と前記第１の入力抵抗との間に設けられた第１の緩衝アンプと、前記第２の主増幅器の出力端子と前記第２の入力抵抗との間に設けられた第２の緩衝アンプとを備えていることを特徴としている。
【００３２】
上記の発明によれば、差動増幅回路の第１の入力抵抗および第２の入力抵抗が接続されることによる第１の前置アンプおよび第２の前置アンプのゲイン低下を防止することができる。
【００３３】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の緩衝アンプおよび前記第２の緩衝アンプは、ＰＮＰ型トランジスタを用いたエミッタフォロア回路であることを特徴としている。
【００３４】
上記の発明によれば、簡素な構成で、第１の緩衝アンプを第１の主増幅器の出力電圧の直流成分のレベルを上昇させて第１の入力抵抗に入力するレベルシフト回路として、また、第２の緩衝アンプを第２の主増幅器の出力電圧の直流成分のレベルを上昇させて第２の入力抵抗に入力するレベルシフト回路としても動作させることができる。
【００３５】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の主増幅器および前記第２の主増幅器はそれぞれ、第１のＮＰＮ型トランジスタのエミッタ端子を接地したエミッタ接地増幅回路であり、前記第１のスイッチおよび前記第２のスイッチはそれぞれ、ベースに前記エミッタ接地増幅回路の出力端子が接続された複数のＰＮＰトランジスタによって構成される第１のＰＮＰ型トランジスタおよび前記第１のＰＮＰ型トランジスタにエミッタ電流を供給する複数のＰＮＰトランジスタによって構成される第１の定電流回路を用いた第１のエミッタフォロア回路と、ベースに前記第１のエミッタフォロア回路の出力端子が接続された複数のＮＰＮトランジスタによって構成される第２のＮＰＮ型トランジスタおよび前記第２のＮＰＮ型トランジスタにエミッタ電流を供給する複数のＮＰＮトランジスタによって構成される第２の定電流回路を用いた第２のエミッタフォロア回路とを、前記第１の負帰還抵抗および前記第２の負帰還抵抗のそれぞれに対応して備え、前記第２のエミッタフォロア回路の各出力端子は対応する前記第１の負帰還抵抗あるいは前記第２の負帰還抵抗に接続されており、選択的に接続する前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が活性状態とされ、残りの前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が遮断状態とされることを特徴としている。
【００３６】
上記の発明によれば、第１の主増幅器および前記第２の主増幅器をエミッタ接地増幅回路で、また、第１のスイッチおよび第２のスイッチを第１および第２のエミッタフォロア回路で構成することにより、簡素な構成で複数のゲインを切り替えることのできる受光アンプ回路を提供することができる。
【００３７】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１の前置アンプおよび前記第２の前置アンプはそれぞれ、ベースに前記エミッタ接地増幅回路の出力端子が接続された第２のＰＮＰ型トランジスタを用いた第３のエミッタフォロア回路と、ベースに前記第３のエミッタフォロア回路の出力端子が接続された第３のＮＰＮ型トランジスタを用いた第４のエミッタフォロア回路とを備え、前記第４のエミッタフォロア回路の出力端子を前記差動増幅回路側への出力端子とすることを特徴としている。
【００３８】
上記の発明によれば、第１の主増幅器の出力電圧および第２の主増幅器の出力電圧を第３および第４のエミッタフォロア回路によって取り出すので、差動増幅回路の第１の入力抵抗および第２の入力抵抗が接続されることによる第１の前置アンプおよび第２の前置アンプのゲイン低下を防止することができる。
【００３９】
さらに本発明の受光アンプ回路は、上記課題を解決するために、前記第１のスイッチおよび前記第２のスイッチはそれぞれ、前記第１の主増幅器および前記第２の主増幅器の対応する方の主増幅器の出力端子にベースが接続された複数のＰＮＰトランジスタによって構成される第１のＰＮＰ型トランジスタおよび前記第１のＰＮＰ型トランジスタにエミッタ電流を供給する複数のＰＮＰトランジスタによって構成される第１の定電流回路を有する第１のエミッタフォロア回路と、ベースが前記第１のエミッタフォロア回路の出力端子に接続された複数のＮＰＮトランジスタによって構成される第２のＮＰＮ型トランジスタおよび前記第２のＮＰＮ型トランジスタにエミッタ電流を供給する複数のＮＰＮトランジスタによって構成される第２の定電流回路を有する第２のエミッタフォロア回路とを、前記第１の負帰還抵抗および前記第２の負帰還抵抗のそれぞれに対応して備え、前記第２のエミッタフォロア回路の各出力端子は対応する前記第１の負帰還抵抗あるいは前記第２の負帰還抵抗に接続されており、選択的に接続する前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が活性状態とされ、他方の前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が遮断状態とされることを特徴としている。
【００４０】
上記の発明によれば、簡素な構成で２つのゲインを切り換えることのできる受光アンプ回路を提供することができる。
【００４１】
【発明の実施の形態】
〔実施の形態１〕
本発明の一実施の形態について、図１および図２に基づいて説明すれば以下の通りである。
【００４２】
図１に、本実施の形態に係る受光アンプ回路１の構成を示す。受光アンプ回路１は、前置アンプＢ１１、前置アンプＢ１２、および差動増幅回路Ｂ１３を備えている。
【００４３】
前置アンプ（第１の前置アンプ）Ｂ１１は、主増幅器Ａ１１、抵抗Ｒ１１・Ｒ１２、スイッチＳＷ１１、およびダイオードＤ１１・Ｄ１２・Ｄ１３を備えている。主増幅器（第１の主増幅器）Ａ１１は、入力端子に接続されたフォトダイオード（受光素子）ＰＤ１の出力を増幅する増幅器である。抵抗（第１の負帰還抵抗）Ｒ１１・Ｒ１２はそれぞれ主増幅器Ａ１１の負帰還抵抗であって、抵抗（第１抵抗）Ｒ１１と抵抗（第３抵抗）Ｒ１２とは互いに並列に設けられており、抵抗Ｒ１１の抵抗値は抵抗Ｒ１２の抵抗値よりも大きい。
【００４４】
スイッチ（第１のスイッチ）ＳＷ１１は主増幅器Ａ１１に対する負帰還ループを分割するためのスイッチであり、主増幅器Ａ１１の出力端子と抵抗Ｒ１１・Ｒ１２との間に設けられ、該出力端子を抵抗Ｒ１１・Ｒ１２のいずれかの一端に接続することにより、抵抗Ｒ１１または抵抗Ｒ１２を増幅時の負帰還抵抗として選択的に主増幅器Ａ１１の出力端子と入力端子との間に接続する。これにより、負帰還抵抗として選択された抵抗Ｒ１１またはＲ１２を介して主増幅器Ａ１１の出力電圧Ｖ１１を主増幅器Ａ１１の入力端子へ負帰還する。
【００４５】
ダイオードＤ１１・Ｄ１２・Ｄ１３については後述する。
【００４６】
次に、前置アンプ（第２の前置アンプ）Ｂ１２は、主増幅器Ａ１２、抵抗Ｒ１３・Ｒ１４、およびスイッチＳＷ１２を備えている。前置アンプＢ１２は、フォトダイオードＰＤ１の出力が入力されないこと以外は前置アンプＢ１１と同一構造である。主増幅器（第２の主増幅器）Ａ１２は、フォトダイオードＰＤ１の出力が入力されないこと以外は主増幅器Ａ１１と同一構造であって自身の出力端子から負帰還される電圧を増幅する。抵抗（第２の負帰還抵抗）Ｒ１３・Ｒ１４はそれぞれ主増幅器Ａ１２の負帰還抵抗であって、抵抗（第２抵抗）Ｒ１３と抵抗（第４抵抗）Ｒ１４とは互いに並列に設けられており、抵抗Ｒ１３は前置アンプＢ１１の抵抗Ｒ１１と抵抗値が等しく、抵抗Ｒ１４は前置アンプＢ１１の抵抗Ｒ１２と抵抗値が等しい。
【００４７】
スイッチ（第２のスイッチ）ＳＷ１２は主増幅器Ａ１２に対する負帰還ループを分割するためのスイッチであり、主増幅器Ａ１２の出力端子と抵抗Ｒ１３・Ｒ１４との間に設けられ、前置アンプＢ１１のスイッチＳＷ１１が抵抗Ｒ１１を負帰還抵抗として選択的に接続するときには、該出力端子を抵抗Ｒ１３の一端に接続することにより、抵抗Ｒ１３を増幅時の負帰還抵抗として選択的に主増幅器Ａ１２の出力端子と入力端子との間に接続する。また、スイッチＳＷ１２は、前置アンプＢ１１のスイッチＳＷ１１が抵抗Ｒ１２を負帰還抵抗として選択的に接続するときには、該出力端子を抵抗Ｒ１４の一端に接続することにより、抵抗Ｒ１４を増幅時の負帰還抵抗として選択的に主増幅器Ａ１２の出力端子と入力端子との間に接続する。これにより、負帰還抵抗として選択された抵抗Ｒ１３または抵抗Ｒ１４を介して主増幅器Ａ１２の出力電圧Ｖ１２を主増幅器Ａ１２の入力端子へ負帰還する。
【００４８】
次に、差動増幅回路Ｂ１３は、差動アンプＡ１３、入力抵抗Ｒ１５・Ｒ１６、抵抗Ｒ１７・Ｒ１８を備えている。差動アンプＡ１３は、前置アンプＢ１１の出力端子（出力電圧Ｖ１１）から入力抵抗Ｒ１５を介して入力される電圧と、第２の前置アンプＢ１２の出力端子（出力電圧Ｖ１２）から入力抵抗Ｒ１６を介して入力される電圧との差をとって増幅し、フォトダイオードＰＤ１の出力の増幅結果である電圧Ｖｏ１を出力するアンプである。入力抵抗（第１の入力抵抗）Ｒ１５は、差動アンプＡ１３の正入力端子（第１の差動入力端子）と、前置アンプＡ１１の出力端子とスイッチＳＷ１１との接続点との間に接続されている。入力抵抗（第２の入力抵抗）Ｒ１６は、差動アンプＡ１３の負入力端子（第２の差動入力端子）と、前置アンプＡ１２の出力端子とスイッチＳＷ１２との接続点との間に接続されている。入力抵抗Ｒ１５と入力抵抗Ｒ１６とは互いに抵抗値が等しい。
【００４９】
また、抵抗Ｒ１７は一端に基準電圧Ｖｒｅｆ１が与えられた抵抗で、その他端は差動アンプＡ１３の正入力端子に接続されている。抵抗Ｒ１８は、差動アンプＡ１３の出力端子と入力端子との間に接続された負帰還抵抗である。抵抗Ｒ１７と抵抗Ｒ１８とは互いに抵抗値が等しい。
【００５０】
次に、上記の構成の受光アンプ回路１の増幅動作について説明する。
【００５１】
図１の前置アンプＢ１１において、フォトダイオードＰＤ１に光電流Ｉｓｃ１が流れているとき、主増幅器Ａ１１のオフセット電圧をＶ１３、主増幅器Ａ１１の入力バイアス電流をＩＢ１１とし、また、スイッチＳＷ１１は負帰還抵抗として抵抗Ｒ１１を選択しているとすると、主増幅器Ａ１１の出力電圧Ｖ１１は、
Ｖ１１＝Ｖ１３＋Ｒ１１×ＩＢ１１＋Ｒ１１×Ｉｓｃ１
となる。
【００５２】
また、前置アンプＢ１２において、主増幅器Ａ１２のオフセット電圧をＶ１４、主増幅器Ａ１２の入力バイアス電流をＩＢ１２とし、スイッチＳＷ１２は負帰還抵抗として抵抗Ｒ１３を選択しているとすると、主増幅器Ａ１２の出力電圧Ｖ１２は、
Ｖ１２＝Ｖ１４＋Ｒ１３×ＩＢ１２
となる。
【００５３】
また、差動アンプＡ１３の出力電圧Ｖｏ１は、
Ｖｏ１＝（Ｒ１８／Ｒ１６）×（Ｖ１１−Ｖ１２）＋Ｖｒｅｆ１
である。ここで、
Ｖ１１−Ｖ１２＝（Ｖ１３−Ｖ１４）＋（Ｒ１１×ＩＢ１１−Ｒ１３×ＩＢ１２）＋Ｒ１１×Ｉｓｃ１
であって、主増幅器Ａ１１と主増幅器Ａ１２とは同一構成のアンプなのでそのオフセット電圧も入力バイアス電流も等しいとするとＲ１１＝Ｒ１３なので
Ｖ１１−Ｖ１２＝Ｒ１１×Ｉｓｃ１
となる。
【００５４】
従って、
Ｖｏ１＝（Ｒ１８／Ｒ１６）×Ｒ１１×Ｉｓｃ１＋Ｖｒｅｆ１ （１）
となる。
【００５５】
また、スイッチＳＷ１１が負帰還抵抗として抵抗Ｒ１２を選択し、スイッチＳＷ１２が負帰還抵抗として抵抗Ｒ１４を選択するとき、
Ｖｏ１＝（Ｒ１８／Ｒ１６）×Ｒ１２×Ｉｓｃ１＋Ｖｒｅｆ１ （２）
となる。
【００５６】
ここで、主増幅器Ａ１１と主増幅器Ａ１２とを同一構造とすることのできる理由を以下に説明する。主増幅器Ａ１１の無光状態（無信号状態）での出力電圧は、主増幅器Ａ１２をフォトダイオードＰＤ１が接続されている、接続されていないという点を除いて主増幅器Ａ１１と同一とすることで、主増幅器Ａ１２の出力で作ることができる。当該、無光状態での主増幅器Ａ１１の出力電圧は主増幅器Ａ１１の出力電圧と主増幅器Ａ１２の出力電圧との差をとることで相殺され、差動アンプＡ１３の出力に反映されることはないので主増幅器Ａ１１の無光状態での出力電圧はいかなる値にも設定可能で、基準電圧に律束されない自由な回路設計が可能になる。従って、主増幅器Ａ１１と主増幅器Ａ１２とを同一構造とすることが可能となる。
【００５７】
このように、本実施の形態に係る受光アンプ回路１によれば、主増幅器Ａ１１と主増幅器Ａ１２とはフォトダイオードＰＤ１の出力が入力されるか否かということ以外は同一構造であり、第１の負帰還抵抗と第２の負帰還抵抗とは抵抗値が等しい。すなわち、従来のゲイン切り替え機能を持った受光アンプ回路のように、差動増幅回路の入力バイアス電流×負帰還抵抗によるオフセット電圧を補正するアンプを設ける必要がない。従って、差動増幅回路Ｂ１３で前置アンプＢ１１の出力電圧Ｖ１１と前置アンプＢ１２の出力電圧Ｖ１２との差をとって増幅し、フォトダイオードＰＤ１の出力の増幅結果を出力した場合に、オフセット電圧補正アンプで生じていたような入力オフセット電圧、および、差動増幅回路の入力バイアス電流とオフセット電圧補正アンプの入力バイアス電流との差によって生じていたようなオフセット電圧の発生を防止することができる。
【００５８】
この結果、受光アンプ回路１では、出力電圧Ｖｏ１に出力オフセット電圧を生じない。
【００５９】
また、前置アンプＢ１１および前置アンプＢ１２を基準電圧に影響されない構成とすることで、前置アンプＢ１１および前置アンプＢ１２のダイナミックレンジが基準電圧に制約されないようにすることができる。
【００６０】
さらに、従来、差動増幅回路で分岐した出力経路を一つにまとめるために要していたスイッチ回路、およびオフセット電圧補正アンプを省略することができるので、受光アンプ回路構成を簡素化することができる。
【００６１】
さらに、受光アンプ回路１をモノリシック集積回路で構成する場合はチップサイズの縮小が可能となる。
【００６２】
また、本実施の形態に係る受光アンプ回路１によれば、スイッチＳＷ１１およびスイッチＳＷ１２は、第１の負帰還抵抗および第２の負帰還抵抗として互いに並列に設けられた複数の抵抗を備えており、スイッチＳＷ１１がいずれか１つの第１の負帰還抵抗を主増幅器Ａ１１の出力端子と入力端子との間に選択的に接続すると、スイッチＳＷ１２はそれと抵抗値が等しい抵抗を第２の負帰還抵抗として主増幅器Ａ１２の出力端子と入力端子との間に選択的に接続する。これにより、選択した第１の負帰還抵抗および第２の負帰還抵抗の抵抗値に応じたゲインを適宜設定することができる。
【００６３】
特に、本実施の形態では第１の負帰還抵抗および第２の負帰還抵抗として抵抗が２つずつ設けられ、抵抗Ｒ１１・Ｒ１３の抵抗値＞抵抗Ｒ１２・Ｒ１４の抵抗値であるので、式（１）・（２）より、２種類のゲインを有する受光アンプ回路を構成することができる。抵抗値の大きな方の負帰還抵抗である抵抗Ｒ１１・Ｒ１３をＣＤやＤＶＤディスクの再生信号光電流の増幅に用い、抵抗値の小さな方の負帰還抵抗である抵抗Ｒ１２・Ｒ１４をＣＤ−Ｒ／ＲＷディスクや書き込み可能なＤＶＤディスクの書き込み時における大きな信号光電流の増幅に用いることが可能になる。
【００６４】
次に、前述したダイオードＤ１１・Ｄ１２・Ｄ１３について説明する。ダイオードＤ１１・Ｄ１２・Ｄ１３は、アノードをスイッチＳＷ１側、カソードを主増幅器Ａ１１の入力端子側として直列に接続されて電圧クリップ回路を構成しており、この電圧クリップ回路が最も抵抗値の小さい第１の負帰還抵抗である抵抗Ｒ１２と並列に接続されている。これらのダイオードはそれぞれ、トランジスタのコレクタ端子とベース端子とを接続し、ベース−エミッタ間のＰＮ接合を使用する、いわゆるダイオード接続のトランジスタで構成することができる。スイッチＳＷ１１が抵抗Ｒ１２を第１の負帰還抵抗として選択し、スイッチＳＷ１２が抵抗Ｒ１４を第２の負帰還抵抗として選択し、前述のように抵抗Ｒ１１の抵抗値＞抵抗Ｒ１２の抵抗値、抵抗Ｒ１３の抵抗値＞抵抗Ｒ１４の抵抗値であるとき、抵抗Ｒ１２および抵抗Ｒ１４はＣＤ−Ｒ／ＲＷディスクや書き込み可能なＤＶＤディスクの書き込み時における負帰還抵抗として用いられる。
【００６５】
ＣＤ−Ｒ／ＲＷディスクや書き込み可能なＤＶＤディスクの書き込み時においてフォトダイオードＰＤ１は大きな光電流Ｉｓｃｗ１を出力する。前置アンプＢ１１のダイナミックレンジをＶＤ１とすると
抵抗Ｒ１２の両端電圧＝Ｉｓｃｗ１×Ｒ１２＞ＶＤ１
となるとき、主増幅器Ａ１１は飽和し、異常な動作を生じる場合がある。ダイオードＤ１１・Ｄ１２・Ｄ１３の順電圧をＶＦ１とするとき、抵抗Ｒ１２を流れる電流は電圧クリップ回路をバイパスして流れ、抵抗Ｒ１２の両端電圧は３×ＶＦ１以上には上昇しないので、
抵抗Ｒ１２の両端の最大電圧＝３×ＶＦ１＜ＶＤ１
とすることで主増幅器Ａ１１の飽和を防止することができる。
【００６６】
また、本実施の形態に係る受光アンプ回路１によれば、前置アンプＢ１１の出力電圧は、主増幅器Ａ１１の出力端子とスイッチＳＷ１１との接続点の電圧である主増幅器Ａ１１の出力電圧Ｖ１１であって、差動増幅回路Ｂ１３の入力抵抗Ｒ１５を介して差動アンプＡ１３の正入力端子へ印加される。そして、前置アンプＢ１２の出力電圧は、主増幅器Ａ１２の出力端子とスイッチＳＷ１２との接続点の電圧である主増幅器Ａ１２の出力電圧Ｖ１２であって、差動増幅回路Ｂ１３の入力抵抗Ｒ１６を介して差動アンプＡ１３の負入力端子へ印加される。
【００６７】
上記の構成のように、前置アンプＢ１１の出力電圧と前置アンプＢ１２の出力電圧との差をとる差動増幅回路Ｂ１３の入力点を、前置アンプＢ１１・Ｂ１２の複数の負帰還ループが分岐するスイッチＳＷ１１・ＳＷ１２よりも主増幅器Ａ１１・Ａ１２側、すなわち、主増幅器Ａ１１・Ａ１２の出力端子とスイッチＳＷ１１・ＳＷ１２との接続点にすることにより、負帰還抵抗の数に関わらず、主増幅器Ａ１１の出力端子とスイッチＳＷ１１との間、および主増幅器Ａ１２の出力端子とスイッチＳＷ１２との間の各１点から差動増幅回路Ｂ１３の入力抵抗Ｒ１５・Ｒ１６との接続を行うことができる。従って、差動増幅回路Ｂ１３に、主増幅器Ａ１１・Ａ１２のそれぞれに対して複数の入力端子を設ける必要がなく、受光アンプ回路１の構成が簡略化される。
【００６８】
次に、前置アンプＢ１１・Ｂ１２のより詳細な構成例を図２に示す。同図には、一方の前置アンプの構成のみを示す。他方はこれと同一構造である。なお、ダイオードＤ１１・Ｄ１２・Ｄ１３は省略してある。
【００６９】
同図において、トランジスタＱ３１と定電流回路Ｉ３１とは主増幅器Ａ１１・Ａ１２をエミッタ接地増幅回路として構成している。トランジスタ（第１のＮＰＮ型トランジスタ）Ｑ３１はエミッタ接地されたＮＰＮ型トランジスタであり、ベース端子が主増幅器Ａ１１・Ａ１２の入力端子、コレクタ端子が主増幅器Ａ１１・Ａ１２の出力端子である。定電流回路Ｉ３１はトランジスタＱ３１のコレクタ端子に接続されたトランジスタＱ３１の能動負荷である。
【００７０】
トランジスタＱ３２および定電流回路Ｉ３２と、トランジスタＱ３３および定電流回路Ｉ３３とは、それぞれＰＮＰ型トランジスタによるエミッタフォロア回路（第１のエミッタフォロア回路）を構成している。トランジスタ（第１のＰＮＰ型トランジスタ）Ｑ３２・Ｑ３３はＰＮＰ型トランジスタであり、ベース端子はトランジスタＱ３１のコレクタ端子と接続されており、コレクタ端子は接地されている。エミッタ端子はこれらのエミッタフォロア回路の出力端子である。定電流回路（第１の定電流回路）Ｉ３２はトランジスタＱ３２のエミッタ端子に接続されていてトランジスタＱ３２にエミッタ電流を供給し、定電流回路（第１の定電流回路）Ｉ３３はトランジスタＱ３３のエミッタ端子に接続されていてトランジスタＱ３３にエミッタ電流を供給する。
【００７１】
トランジスタＱ３４および定電流回路Ｉ３４と、トランジスタＱ３５および定電流回路Ｉ３５とは、それぞれＮＰＮ型トランジスタによるエミッタフォロア回路（第２のエミッタフォロア回路）を構成している。トランジスタ（第２のＮＰＮ型トランジスタ）Ｑ３４はＮＰＮ型トランジスタであり、ベース端子はトランジスタＱ３２のエミッタ端子に接続されており、コレクタ端子は電源Ｖｃｃに接続されている。エミッタ端子はこのエミッタフォロア回路の出力端子である。定電流回路（第２の定電流回路）Ｉ３４はトランジスタＱ３４のエミッタ端子に接続されていてトランジスタＱ３４にエミッタ電流を供給する。トランジスタ（第２のＮＰＮ型トランジスタ）Ｑ３５はＮＰＮ型トランジスタであり、ベース端子はトランジスタＱ３３のエミッタ端子に接続されており、コレクタ端子は電源Ｖｃｃに接続されている。エミッタ端子はこのエミッタフォロア回路の出力端子である。定電流回路（第２の定電流回路）Ｉ３５はトランジスタＱ３５のエミッタ端子に接続されていてトランジスタＱ３５にエミッタ電流を供給する。
【００７２】
トランジスタＱ３４のエミッタ端子は、該エミッタフォロア回路の出力電圧を負帰還する抵抗Ｒ３１（図１の抵抗Ｒ１１・Ｒ１３に相当する）を介してトランジスタＱ３１のベース端子に接続されている。トランジスタＱ３５のエミッタ端子は、該エミッタフォロア回路の出力電圧を負帰還する抵抗Ｒ３２（図１の抵抗Ｒ１２・Ｒ１４に相当する）を介してトランジスタＱ３１のベース端子に接続されている。
【００７３】
なお、主増幅器Ａ１１の入力端子にはフォトダイオードＰＤ１が接続され、主増幅器Ａ１２の入力端子にはフォトダイオードＰＤ１が接続されない構成となる。
【００７４】
ここで、定電流回路Ｉ３３・Ｉ３５を遮断状態とし、定電流回路Ｉ３２・Ｉ３４を活性状態とすると、
Ｑ３１のコレクタ端子→Ｑ３３のエミッタ端子→Ｑ３５のエミッタ端子→Ｒ３２→Ｑ３１のベース端子
の負帰還ループは遮断され、
Ｑ３１のコレクタ端子→Ｑ３２のエミッタ端子→Ｑ３４のエミッタ端子→Ｒ３１→Ｑ３１のベース端子
の負帰還ループは活性となる。
【００７５】
このとき、前置アンプＢ１１・Ｂ１２の負帰還抵抗として抵抗Ｒ３１を選択したことになる。
【００７６】
逆に定電流回路Ｉ３３・Ｉ３５を活性状態とし、定電流回路Ｉ３２・Ｉ３４を遮断状態とした場合、
Ｑ３１のコレクタ端子→Ｑ３３のエミッタ端子→Ｑ３５のエミッタ端子→Ｒ３２→Ｑ３１のベース端子
の負帰還ループは活性となって、
Ｑ３１のコレクタ端子→Ｑ３２のエミッタ端子→Ｑ３４のエミッタ端子→Ｒ３１→Ｑ３１のベース端子
の負帰還ループは遮断となる。
【００７７】
このとき、前置アンプＢ１１・Ｂ１２の負帰還抵抗として抵抗Ｒ３２を選択したことになる。
【００７８】
上記に示すように、ＰＮＰ型トランジスタを用いた２つのエミッタフォロア回路を構成する定電流回路Ｉ３２・Ｉ３３と、ＮＰＮ型トランジスタを用いた２つのエミッタフォロア回路を構成する定電流回路Ｉ３４・Ｉ３５とを選択的に活性状態とする、すなわち、ある一組のＰＮＰ型トランジスタのエミッタフォロア回路とそれに接続されたＮＰＮ型トランジスタのエミッタフォロア回路とを活性状態とし、他は遮断状態とすることにより、図１のスイッチＳＷ１１・ＳＷ１２の動作を実現することができる。このように、第１のエミッタフォロア回路および第２のエミッタフォロア回路を、第１の負帰還抵抗である抵抗Ｒ１１・Ｒ１２および第２の負帰還抵抗である抵抗Ｒ１３・Ｒ１４のそれぞれに対応して備えることにより、スイッチＳＷ１１・ＳＷ１２を構成することができる。これにより、簡素な構成で複数のゲイン、ここでは２種類のゲインを切り替えることができる。
【００７９】
また、図２において、トランジスタＱ３６および定電流回路Ｉ３６は、ＰＮＰ型トランジスタによるエミッタフォロア回路（第３のエミッタフォロア回路）を構成している。トランジスタ（第２のＰＮＰ型トランジスタ）Ｑ３６はＰＮＰ型トランジスタであり、ベース端子はトランジスタＱ３１のコレクタに接続されており、コレクタ端子は接地されている。エミッタ端子はこのエミッタフォロア回路の出力端子である。定電流回路（第３の定電流回路）Ｉ３６はトランジスタＱ３６のエミッタ端子に接続されており、トランジスタＱ３６にエミッタ電流を供給する。
【００８０】
トランジスタＱ３７および定電流回路Ｉ３７はＮＰＮ型トランジスタによるエミッタフォロア回路（第４のエミッタフォロア回路）を構成している。トランジスタ（第３のＮＰＮ型トランジスタ）Ｑ３７はＮＰＮ型トランジスタであり、ベース端子はトランジスタＱ３６のエミッタ端子に接続されており、コレクタ端子は電源Ｖｃｃに接続されている。エミッタ端子はこのエミッタフォロア回路の出力端子であり、前置アンプＢ１１・Ｂ１２の出力端子である。定電流回路（第４の定電流回路）Ｉ３７はトランジスタＱ３７のエミッタ端子に接続されており、トランジスタＱ３７にエミッタ電流を供給する。
【００８１】
ここで、定電流回路Ｉ３２・Ｉ３３の電流値と定電流回路Ｉ３６の電流値とを等しくし、定電流回路Ｉ３４・Ｉ３５の電流値と定電流回路Ｉ３７の電流値とを等しくする。すると、トランジスタＱ３２によるエミッタフォロア回路とトランジスタＱ３３によるエミッタフォロア回路とのうち活性状態である一方のエミッタフォロア回路のベース−エミッタ間電圧と、トランジスタＱ３６によるエミッタフォロア回路のベース−エミッタ間電圧とは等しく、トランジスタＱ３４によるエミッタフォロア回路とトランジスタＱ３５によるエミッタフォロア回路とのうち活性状態である一方のエミッタフォロア回路のベース−エミッタ間電圧と、トランジスタＱ３７によるエミッタフォロア回路のベース−エミッタ間電圧とは等しいので、スイッチＳＷ１１・ＳＷ１２の端子電圧となる、トランジスタＱ３４・Ｑ３５によるエミッタフォロア回路のうち活性状態である一方の出力電圧（トランジスタＱ３４・Ｑ３５のうち活性状態である方のエミッタ端子電圧）と、トランジスタＱ３７によるエミッタフォロア回路の出力電圧Ｖｏ３とは等しくなる。従って、出力電圧Ｖｏ３を前置アンプＢ１１・Ｂ１２の出力電圧Ｖ１１・Ｖ１２（差動増幅回路Ｂ１３側への出力電圧）とすることができる。
【００８２】
このように、主増幅器Ａ１１の出力電圧Ｖ１１および主増幅器Ａ１２の出力電圧Ｖ１２を第４のエミッタフォロア回路によって取り出すので、差動増幅回路Ｂ１３の入力抵抗Ｒ１５・Ｒ１６が接続されることによる前置アンプＢ１１・Ｂ１２のゲイン低下を防止することができる。
【００８３】
〔実施の形態２〕
本発明の他の実施の形態について、図３および図４に基づいて説明すれば以下の通りである。
【００８４】
図３に、本実施の形態に係る受光アンプ回路２の構成を示す。受光アンプ回路２は、前置アンプＢ２１、前置アンプＢ２２、および差動増幅回路Ｂ２３を備えている。
【００８５】
前置アンプ（第１の前置アンプ）Ｂ２１は、主増幅器Ａ２１、抵抗Ｒ２１１・Ｒ２１２・Ｒ２１３、スイッチＳＷ２１、およびダイオードＤ２１・Ｄ２２・Ｄ２３を備えている。主増幅器（第１の主増幅器）Ａ２１は、入力端子に接続されたフォトダイオード（受光素子）ＰＤ２の出力を増幅する増幅器である。抵抗（第１の負帰還抵抗）Ｒ２１１・Ｒ２１２・Ｒ２１３はそれぞれ主増幅器Ａ２１の負帰還抵抗であって、抵抗（第１抵抗）Ｒ２１１と抵抗（第３抵抗）Ｒ２１２と抵抗（第５抵抗）Ｒ２１３とは互いに並列に設けられており、抵抗Ｒ２１１の抵抗値は抵抗Ｒ２１２の抵抗値よりも大きく、抵抗Ｒ２１２の抵抗値は抵抗Ｒ２１３の抵抗値よりも大きい。
【００８６】
スイッチ（第１のスイッチ）ＳＷ２１は主増幅器Ａ２１に対する負帰還ループを分割するためのスイッチであり、主増幅器Ａ２１の出力端子と抵抗Ｒ２１１・Ｒ２１２・Ｒ２１３との間に設けられ、該出力端子を抵抗Ｒ２１１・Ｒ２１２・Ｒ２１３のいずれかの一端に接続することにより、抵抗Ｒ２１１、抵抗Ｒ２１２または抵抗Ｒ２１３を増幅時の負帰還抵抗として選択的に主増幅器Ａ２１の出力端子と入力端子との間に接続する。これにより、負帰還抵抗として選択された抵抗Ｒ２１１、抵抗Ｒ２１２、または抵抗Ｒ２１３を介して主増幅器Ａ２１の出力電圧Ｖ２１を主増幅器Ａ２１の入力端子へ負帰還する。
【００８７】
ダイオードＤ２１・Ｄ２２・Ｄ２３は、実施の形態１のダイオードＤ１１・Ｄ１２・Ｄ１３と同様にダイオード接続されたトランジスタによる電圧クリップ回路を構成しており、この電圧クリップ回路は抵抗Ｒ２１３と並列に接続されている。
【００８８】
次に、前置アンプ（第２の前置アンプ）Ｂ２２は、主増幅器Ａ２２、抵抗Ｒ２１４・Ｒ２１５・Ｒ２１６、およびスイッチＳＷ２２を備えている。前置アンプＢ２２は、フォトダイオードＰＤ２の出力が入力されないこと以外は前置アンプＢ２１と同一構造である。主増幅器（第２の主増幅器）Ａ２２は、フォトダイオードＰＤ２の出力が入力されないこと以外は主増幅器Ａ２１と同一構造であって自身の出力端子から負帰還される電圧を増幅する。抵抗（第２の負帰還抵抗）Ｒ２１４・Ｒ２１５・Ｒ２１６はそれぞれ主増幅器Ａ２２の負帰還抵抗であって、抵抗（第２抵抗）Ｒ２１４と抵抗（第４抵抗）Ｒ２１５と抵抗（第６抵抗）Ｒ２１６とは互いに並列に設けられており、抵抗Ｒ２１４は前置アンプＢ２１の抵抗Ｒ２１１と抵抗値が等しく、抵抗Ｒ２１５は前置アンプＢ２１の抵抗Ｒ２１２と抵抗値が等しく、抵抗Ｒ２１６は前置アンプＢ２１の抵抗Ｒ２１３と抵抗値が等しい。
【００８９】
スイッチ（第２のスイッチ）ＳＷ２２は主増幅器Ａ２２に対する負帰還ループを分割するためのスイッチであり、主増幅器Ａ２２の出力端子と抵抗Ｒ２１４・Ｒ２１５・Ｒ２１６との間に設けられ、前置アンプＢ２１のスイッチＳＷ２１が抵抗Ｒ２１１を負帰還抵抗として選択的に接続するときには、該出力端子を抵抗Ｒ２１４の一端に接続することにより、抵抗Ｒ２１４を増幅時の負帰還抵抗として選択的に主増幅器Ａ２２の出力端子と入力端子との間に接続する。また、スイッチＳＷ２２は、前置アンプＢ２１のスイッチＳＷ２１が抵抗Ｒ２１２を負帰還抵抗として選択的に接続するときには、該出力端子を抵抗Ｒ２１５の一端に接続することにより、抵抗Ｒ２１５を増幅時の負帰還抵抗として選択的に主増幅器Ａ２２の出力端子と入力端子との間に接続する。また、スイッチＳＷ２２は、前置アンプＢ２１のスイッチＳＷ２１が抵抗Ｒ２１３を負帰還抵抗として選択的に接続するときには、該出力端子を抵抗Ｒ２１６の一端に接続することにより、抵抗Ｒ２１６を増幅時の負帰還抵抗として選択的に主増幅器Ａ２２の出力端子と入力端子との間に接続する。これにより、負帰還抵抗として選択された抵抗Ｒ２１４、抵抗Ｒ２１５、または抵抗２１６を介して主増幅器Ａ２２の出力電圧Ｖ２２を主増幅器Ａ２２の入力端子へ負帰還する。
【００９０】
次に、差動増幅回路Ｂ２３は、差動アンプＡ２３、入力抵抗Ｒ２２５・Ｒ２２６、抵抗Ｒ２２７・Ｒ２２８を備えている。差動アンプＡ２３は、前置アンプＢ２１の出力端子（出力電圧Ｖ２１）から入力抵抗Ｒ２２５を介して入力される電圧と前置アンプＢ２２の出力端子（出力電圧Ｖ２２）から入力抵抗Ｒ２２６を介して入力される電圧との差をとって増幅し、フォトダイオードＰＤ２の出力の増幅結果である電圧Ｖｏ２を出力するアンプである。入力抵抗Ｒ２２５は、差動アンプＡ２３の正入力端子（第１の差動入力端子）と、前置アンプＡ２１の出力端子とスイッチＳＷ２１との接続点との間に接続されている。入力抵抗Ｒ２２６は、差動アンプＡ２３の負入力端子（第２の差動入力端子）と、前置アンプＡ２２の出力端子とスイッチＳＷ２２との接続点との間に接続されている。抵抗Ｒ２２５と抵抗Ｒ２２６とは互いに抵抗値が等しい。
【００９１】
また、抵抗Ｒ２２７は一端に基準電圧Ｖｒｅｆ２が与えられた抵抗で、その他端は差動アンプＡ２３の正入力端子に接続されている。抵抗Ｒ２２８は、差動アンプＡ２３の出力端子と入力端子との間に接続された負帰還抵抗である。抵抗Ｒ２２７と抵抗Ｒ２２８とは互いに抵抗値が等しい。
【００９２】
上記の構成の受光アンプ回路２は、実施の形態１の受光アンプ回路１における第１の負帰還抵抗および第２の負帰還抵抗をそれぞれ３本とし、３つの負帰還ループの分岐を有するようにした受光アンプ回路に相当する。
【００９３】
受光アンプ回路２における増幅動作は、受光アンプ回路１と同様である。フォトダイオードＰＤ２の受光光電流をＩｓｃ２とすると、スイッチＳＷ２１が第１の負帰還抵抗として抵抗Ｒ２１１を選択し、スイッチＳＷ２２が第２の負帰還抵抗として抵抗Ｒ２１４を選択したときには、差動アンプＡ２３の出力電圧Ｖｏ２は、
Ｖｏ２＝（Ｒ２２８／Ｒ２２６）×Ｒ２１１×Ｉｓｃ２＋Ｖｒｅｆ２
となり、スイッチＳＷ２１が第１の負帰還抵抗として抵抗Ｒ２１２を選択し、スイッチＳＷ２２が第２の負帰還抵抗として抵抗Ｒ２１５を選択したときには、
Ｖｏ２＝（Ｒ２２８／Ｒ２２６）×Ｒ２１２×Ｉｓｃ２＋Ｖｒｅｆ２
となり、スイッチＳＷ２１が第１の負帰還抵抗として抵抗Ｒ２１３を選択し、スイッチＳＷ２２が第２の負帰還抵抗として抵抗Ｒ２１６を選択したときには、
Ｖｏ２＝（Ｒ２２８／Ｒ２２６）×Ｒ２１３×Ｉｓｃ２＋Ｖｒｅｆ２
となる。
【００９４】
従って、抵抗Ｒ２１１の抵抗値＞抵抗Ｒ２１２の抵抗値＞抵抗Ｒ２１３の抵抗値とすることで、３種類のゲインを有する受光アンプ回路を構成することができる。最も抵抗値が大きい負帰還抵抗である抵抗Ｒ２１１・Ｒ２１４を、反射率が低く反射光量が小さいＣＤ−ＲＷディスクや２層構造のＤＶＤ−ＲＯＭディスクの再生信号光電流の増幅に用い、２番目に抵抗値が大きい負帰還抵抗である抵抗Ｒ２１２・Ｒ２１５を、反射率が大きく反射光量が大きいＣＤ−ＲＯＭや１層構造のＤＶＤ−ＲＯＭディスクの再生信号光電流の増幅に用い、最も抵抗値が小さい負帰還抵抗である抵抗Ｒ２１３・Ｒ２１６を、ＣＤ−Ｒ／ＲＷディスクや書き込み可能なＤＶＤディスクの書き込み時の大きな信号光電流の増幅に用いることが可能となる。
【００９５】
次に、前置アンプＢ２１・Ｂ２２のより詳細な構成例を図４に示す。同図には、一方の前置アンプの構成のみを示す。他方はこれと同一構造である。なお、ダイオードＤ２１・Ｄ２２・Ｄ２３は省略してある。
【００９６】
同図の前置アンプＢ２１・Ｂ２２は、図２で示した前置アンプＢ１１・Ｂ１２の構成に第１のエミッタフォロア回路および第２のエミッタフォロア回路と負帰還抵抗とがもう一組付け加えられた構成となっている。図４の前置アンプＢ２１・Ｂ２２にさらに第１のエミッタフォロア回路および第２のエミッタフォロア回路と負帰還抵抗とをもう一組付け加えることで４本の負帰還抵抗を具備した前置アンプも構成可能となる。
【００９７】
図４において、トランジスタＱ４１と定電流回路Ｉ４１とは主増幅器Ａ２１・Ａ２２をエミッタ接地増幅回路として構成している。トランジスタ（第１のＮＰＮ型トランジスタ）Ｑ４１はエミッタ接地されたＮＰＮ型トランジスタであり、ベース端子が主増幅器Ａ２１・Ａ２２の入力端子、コレクタ端子が主増幅器Ａ２１・Ａ２２の出力端子である。定電流回路Ｉ４１はトランジスタＱ４１のコレクタ端子に接続されたトランジスタＱ４１の能動負荷である。
【００９８】
トランジスタＱ４２および定電流回路Ｉ４２と、トランジスタＱ４３および定電流回路Ｉ４３と、トランジスタＱ４４および定電流回路Ｉ４４とは、それぞれＰＮＰ型トランジスタによるエミッタフォロア回路（第１のエミッタフォロア回路）を構成している。トランジスタ（第１のＰＮＰ型トランジスタ）Ｑ４２・Ｑ４３・Ｑ４４はＰＮＰ型トランジスタであり、ベース端子はトランジスタＱ４１のコレクタ端子と接続されており、コレクタ端子は接地されている。エミッタ端子はこれらのエミッタフォロア回路の出力端子である。定電流回路（第１の定電流回路）Ｉ４２はトランジスタＱ４２のエミッタ端子に接続されていてトランジスタＱ４２にエミッタ電流を供給し、定電流回路（第１の定電流回路）Ｉ４３はトランジスタＱ４３のエミッタ端子に接続されていてトランジスタＱ４３にエミッタ電流を供給し、定電流回路（第１の定電流回路）Ｉ４４はトランジスタＱ４４のエミッタ端子に接続されていてトランジスタＱ４４にエミッタ電流を供給する。
【００９９】
トランジスタＱ４５および定電流回路Ｉ４５と、トランジスタＱ４６および定電流回路Ｉ４６と、トランジスタＱ４７および定電流回路Ｉ４７とは、それぞれＮＰＮ型トランジスタによるエミッタフォロア回路（第２のエミッタフォロア回路）を構成している。トランジスタ（第２のＮＰＮ型トランジスタ）Ｑ４５はＮＰＮ型トランジスタであり、ベース端子はトランジスタＱ４２のエミッタ端子に接続されており、コレクタ端子は電源Ｖｃｃに接続されている。エミッタ端子はこのエミッタフォロア回路の出力端子である。定電流回路（第２の定電流回路）Ｉ４５はトランジスタＱ４５のエミッタ端子に接続されていてトランジスタＱ４５にエミッタ電流を供給する。トランジスタ（第２のＮＰＮ型トランジスタ）Ｑ４６はＮＰＮ型トランジスタであり、ベース端子はトランジスタＱ４３のエミッタ端子に接続されており、コレクタ端子は電源Ｖｃｃに接続されている。エミッタ端子はこのエミッタフォロア回路の出力端子である。定電流回路（第２の定電流回路）Ｉ４６はトランジスタＱ４６のエミッタ端子に接続されていてトランジスタＱ４６にエミッタ電流を供給する。トランジスタ（第２のＮＰＮ型トランジスタ）Ｑ４７はＮＰＮ型トランジスタであり、ベース端子はトランジスタＱ４４のエミッタ端子に接続されており、コレクタ端子は電源Ｖｃｃに接続されている。エミッタ端子はこのエミッタフォロア回路の出力端子である。定電流回路（第２の定電流回路）Ｉ４７はトランジスタＱ４７のエミッタ端子に接続されていてトランジスタＱ４７にエミッタ電流を供給する。
【０１００】
トランジスタＱ４５のエミッタ端子は、このエミッタフォロア回路の出力電圧を帰還する負帰還抵抗Ｒ４１（図３の抵抗Ｒ２１１・Ｒ２１４に相当する）を介してトランジスタＱ４１のベース端子に接続されている。トランジスタＱ４６のエミッタ端子は、このエミッタフォロア回路の出力電圧を負帰還する抵抗Ｒ４２（図３の抵抗Ｒ２１２・Ｒ２１５に相当する）を介してトランジスタＱ４１のベース端子に接続されている。トランジスタＱ４７のエミッタ端子は、このエミッタフォロア回路の出力電圧を負帰還する抵抗Ｒ４３（図３の抵抗Ｒ２１３・Ｒ２１６に相当する）を介してトランジスタＱ４１のベース端子に接続されている。
【０１０１】
なお、主増幅器Ａ２１の入力端子にはフォトダイオードＰＤ２が接続され、主増幅器Ａ２２の入力端子にはフォトダイオードＰＤ２が接続されない構成となる。
【０１０２】
ここで、定電流回路Ｉ４３・Ｉ４４・Ｉ４６・Ｉ４７を遮断状態とし、定電流回路Ｉ４２・Ｉ４５を活性状態とすると、
Ｑ４１のコレクタ端子→Ｑ４３のエミッタ端子→Ｑ４６のエミッタ端子→Ｒ４２→Ｑ４１のベース端子
の負帰還ループ、および、
Ｑ４１のコレクタ端子→Ｑ４４のエミッタ端子→Ｑ４７のエミッタ端子→Ｒ４３→Ｑ４１のベース端子
の負帰還ループは遮断され、
Ｑ４１のコレクタ端子→Ｑ４２のエミッタ端子→Ｑ４５のエミッタ端子→Ｒ４１→Ｑ４１のベース端子
の負帰還ループは活性となる。
【０１０３】
このとき、前置アンプＢ２１・Ｂ２２の負帰還抵抗として抵抗Ｒ４１を選択したことになる。
【０１０４】
上記と同様にトランジスタＱ４３によるエミッタフォロア回路とトランジスタＱ４６によるエミッタフォロア回路とを活性状態とし、他のエミッタフォロア回路を遮断状態とすれば、前置アンプＢ１１・Ｂ１２の負帰還抵抗として抵抗Ｒ４２が選択される。また、トランジスタＱ４４によるエミッタフォロア回路とトランジスタＱ４７によるエミッタフォロア回路とを活性状態とし、他のエミッタフォロア回路を遮断状態とすれば、前置アンプＢ１１・Ｂ１２の負帰還抵抗として抵抗Ｒ４３が選択される。
【０１０５】
上記に示すように、ＰＮＰ型トランジスタを用いた３つのエミッタフォロア回路を構成する定電流回路Ｉ４２・Ｉ４３・Ｉ４４と、ＮＰＮ型トランジスタを用いた３つのエミッタフォロア回路を構成する定電流回路Ｉ４５・Ｉ４６・Ｉ４７とを選択的に活性状態とする、すなわち、ある一組のＰＮＰ型トランジスタのエミッタフォロア回路とそれに接続されたＮＰＮ型トランジスタのエミッタフォロア回路とを活性状態とし、他は遮断状態とすることにより、図３のスイッチＳＷ２１・ＳＷ２２の動作を実現することができる。このように、第１のエミッタフォロア回路および第２のエミッタフォロア回路を、第１の負帰還抵抗である抵抗Ｒ２１１・Ｒ２１２・Ｒ２１３および第２の負帰還抵抗である抵抗Ｒ２１４・Ｒ２１５・Ｒ２１６のそれぞれに対応して備えることにより、スイッチＳＷ２１・ＳＷ２２を構成することができる。これにより、簡素な構成で複数のゲイン、ここでは３種類のゲインを切り替えることができる。
【０１０６】
また、図４において、トランジスタＱ４８および定電流回路Ｉ４８は、ＰＮＰ型トランジスタによるエミッタフォロア回路（第３のエミッタフォロア回路）を構成している。トランジスタ（第２のＰＮＰ型トランジスタ）Ｑ４８はＰＮＰ型トランジスタであり、ベース端子はトランジスタＱ４１のコレクタに接続されており、コレクタ端子は接地されている。エミッタ端子はこのエミッタフォロア回路の出力端子である。定電流回路（第３の定電流回路）Ｉ４８はトランジスタＱ４８のエミッタに接続されており、トランジスタＱ４８にエミッタ電流を供給する。
【０１０７】
トランジスタＱ４９および定電流回路Ｉ４９はＮＰＮ型トランジスタによるエミッタフォロア回路（第４のエミッタフォロア回路）を構成している。トランジスタ（第３のＮＰＮ型トランジスタ）Ｑ４９はＮＰＮ型トランジスタであり、ベース端子はトランジスタＱ４８のエミッタ端子に接続されており、コレクタ端子は電源Ｖｃｃに接続されている。エミッタ端子はこのエミッタフォロア回路の出力端子であり、前置アンプＢ２１・Ｂ２２の出力端子である。定電流回路（第４の定電流回路）Ｉ４９はトランジスタＱ４９のエミッタ端子に接続されており、トランジスタＱ４９にエミッタ電流を供給する。
【０１０８】
ここで、定電流回路Ｉ４２・Ｉ４３・Ｉ４４の電流値と定電流回路Ｉ４８の電流値とを等しくし、定電流回路Ｉ４５・Ｉ４６・Ｉ４７の電流値と定電流回路Ｉ４９の電流値とを等しくする。すると、トランジスタＱ４２によるエミッタフォロア回路とトランジスタＱ４３によるエミッタフォロア回路とトランジスタＱ４４によるエミッタフォロア回路とのうち活性状態である１つのエミッタフォロア回路のベース−エミッタ間電圧と、トランジスタＱ４８によるエミッタフォロア回路のベース−エミッタ間電圧とは等しく、トランジスタＱ４５によるエミッタフォロア回路とトランジスタＱ４６によるエミッタフォロア回路とトランジスタＱ４７によるエミッタフォロア回路とのうち活性状態である１つのエミッタフォロア回路のベース−エミッタ間電圧と、トランジスタＱ４９によるエミッタフォロア回路のベース−エミッタ間電圧とは等しいので、スイッチＳＷ２１・ＳＷ２２の端子電圧となる、トランジスタＱ４５・Ｑ４６・Ｑ４７によるエミッタフォロア回路の活性状態である１つの出力電圧（トランジスタＱ４５・Ｑ４６・Ｑ４７のうちの活性状態である１つのエミッタ端子電圧）と、トランジスタＱ４９によるエミッタフォロア回路の出力電圧Ｖｏ４とは等しくなる。従って、出力電圧Ｖｏ４を前置アンプＢ２１・Ｂ２２の出力電圧Ｖ２１・Ｖ２２（差動増幅回路Ｂ２３側への出力電圧）とすることができる。
【０１０９】
このように、主増幅器Ａ２１の出力電圧Ｖ２１および主増幅器Ａ２２の出力電圧Ｖ２２を第４のエミッタフォロア回路によって取り出すので、差動増幅回路Ｂ２３の入力抵抗Ｒ２２５・Ｒ２２６が接続されることによる前置アンプＢ２１・Ｂ２２のゲイン低下を防止することができる。
【０１１０】
〔実施の形態３〕
本発明のさらに他の実施の形態について、図５に基づいて説明すれば以下の通りである。なお、前記実施の形態１および２で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【０１１１】
図５に、本実施の形態に係る受光アンプ回路３の構成を示す。受光アンプ回路３は、実施の形態１の受光アンプ回路１（図１）にさらにレベルシフト回路ＬＳ１１・ＬＳ１２を設けたものである。実施の形態２の受光アンプ回路２（図３）にさらにレベルシフト回路ＬＳ１１・ＬＳ１２を設けてもよいが、動作は同じであるので、以下では図５に示した構成で説明する。
【０１１２】
レベルシフト回路（第１のレベルシフト回路）ＬＳ１１は、主増幅器Ａ１１の出力端子と入力抵抗Ｒ１５との間に挿入されており、主増幅器Ａ１１の出力電圧Ｖ１１の直流成分のレベルを上昇させる。レベルシフト回路（第２のレベルシフト回路）ＬＳ１２は、主増幅器Ａ１２の出力端子と入力抵抗Ｒ１６との間に挿入されており、主増幅器Ａ１２の出力電圧Ｖ１２の直流成分のレベル（オフセット電圧レベル）を上昇させる。
【０１１３】
受光アンプ回路３において、フォトダイオードＰＤ１の光電流がないとき、主増幅器Ａ１１の入力バイアス電流を無視すると、主増幅器Ａ１１の出力電圧Ｖ１１は主増幅器Ａ１１のオフセット電圧となる。フォトダイオードＰＤ１の光電流は主増幅器Ａ１１の出力電圧を上昇させるように働くので、主増幅器Ａ１１のダイナミックレンジを大きくするためには主増幅器Ａ１１のオフセット電圧を小さくしたほうがよく、Ｖｒｅｆ１＞Ｖ１１となる。このとき、基準電圧Ｖｒｅｆ１の印加端子から主増幅器Ａ１１の出力端子に向かって
（Ｖｒｅｆ１−Ｖ１１）／（Ｒ１５＋Ｒ１７）
となる電流が流れる。主増幅器Ａ１１の出力端子と入力抵抗Ｒ１５の間にはレベルシフト回路ＬＳ１１が挿入されているので、Ｖｒｅｆ１とＶ１１との差は小さくなり、上記の（Ｖｒｅｆ１−Ｖ１１）／（Ｒ１５＋Ｒ１７）で示される電流を小さくすることができる。
【０１１４】
ここで、前置アンプＢ１２はフォトダイオードＰＤ１が接続されないこと以外は前置アンプＢ１１と同一構成であるので、レベルシフト回路ＬＳ１２としては、レベルシフト回路ＬＳ１１と同一のものが挿入される。
【０１１５】
これにより、主増幅器Ａ１１の出力端子とスイッチＳＷ１１との接続点、および主増幅器Ａ１２の出力端子とスイッチＳＷ１２との接続点がどのような電圧となっても差動増幅回路Ｂ１３の入力電圧として活用できる。
【０１１６】
〔実施の形態４〕
本発明のさらに他の実施の形態について、図６に基づいて説明すれば以下の通りである。なお、前記実施の形態１ないし３で述べた構成要素と同一の機能を有する構成要素には同一の符号を付し、その説明を省略する。
【０１１７】
図６に、本実施の形態に係る受光アンプ回路４の構成を示す。受光アンプ回路４は、実施の形態１の受光アンプ回路１（図１）にさらに緩衝アンプＢｆ１１・Ｂｆ１２を設けたものである。実施の形態２の受光アンプ回路２（図３）にさらに緩衝アンプＢｆ１１・Ｂｆ１２を設けてもよいが、動作は同じであるので、以下では図６に示した構成で説明する。
【０１１８】
実施の形態１の受光アンプ回路１においては、実施の形態３で述べたように、基準電圧Ｖｒｅｆ１と主増幅器Ａ１１の出力電圧との差によって生じる（Ｖｒｅｆ１−Ｖ１１）／（Ｒ１５＋Ｒ１７）となる電流が、基準電圧Ｖｒｅｆ１の印加端子から主増幅器Ａ１１の出力端子に向かって流れる。そこで、該電流によって主増幅器Ａ１１のゲインが低下することを防止するため、図６に示すように、主増幅器Ａ１１の出力端子と入力抵抗Ｒ１５との間に緩衝アンプ（第１の緩衝アンプ）Ｂｆ１１を、また、主増幅器Ａ１２の出力端子と入力抵抗Ｒ１６との間に緩衝アンプ（第２の緩衝アンプ）Ｂｆ１２を挿入するとよい。
【０１１９】
ここで、前置アンプＢ１２はフォトダイオードＰＤ１が接続されないこと以外は前置アンプＢ１１と同一構成であるので、緩衝アンプＢｆ１２としては、緩衝アンプＢｆ１１と同一のものが挿入される。
【０１２０】
これにより、差動増幅回路Ｂ１３の入力抵抗Ｒ１５および入力抵抗Ｒ１６が接続されることによる前置アンプＢ１１・Ｂ１２のゲイン低下を防止することができる。
【０１２１】
また、該緩衝アンプＢｆ１１・Ｂｆ１２をＰＮＰ型トランジスタを用いたエミッタフォロア回路で構成することにより、簡素な構成で実施の形態３で述べたレベルシフト回路ＬＳ１１をも兼用することができる。
【０１２２】
【発明の効果】
本発明の受光アンプ回路は、以上のように、受光素子の出力が入力される第１の前置アンプと、前記受光素子の出力が入力されないこと以外は前記第１の前置アンプと同一構造である第２の前置アンプと、前記第１の前置アンプの出力電圧と前記第２の前置アンプの出力電圧とを差動増幅するための差動増幅回路とを具備し、前記差動増幅回路から前記受光素子の出力の増幅結果を出力する受光アンプ回路であって、前記第１の前置アンプは、入力される前記受光素子の出力を増幅する第１の主増幅器と、前記第１の主増幅器の出力電圧を前記第１の主増幅器の入力端子へ負帰還する第１の負帰還抵抗とを備えた負帰還アンプであり、前記第２の前置アンプは、前記受光素子の出力が入力されないこと以外は前記第１の主増幅器と同一構造であって自身の出力端子から負帰還される電圧を増幅する第２の主増幅器と、前記第１の負帰還抵抗と抵抗値が等しく前記第２の主増幅器の出力電圧を前記第２の主増幅器の入力端子へ負帰還する第２の負帰還抵抗とを備えた負帰還アンプであり、前記差動増幅回路は、前記第１の主増幅器の出力電圧と前記第２の主増幅器の出力電圧との差をとって増幅し、前記受光素子の出力の増幅結果として出力する構成である。
【０１２３】
それゆえ、従来のゲイン切り替え機能を持った受光アンプ回路のように、差動増幅回路の入力バイアス電流×負帰還抵抗によるオフセット電圧を補正するアンプを設ける必要がない。従って、差動増幅回路で第１の前置アンプの出力電圧と第２の前置アンプの出力電圧との差をとって増幅し、受光素子の出力の増幅結果を出力した場合に、オフセット電圧補正アンプで生じていたような入力オフセット電圧、および、差動増幅回路の入力バイアス電流とオフセット電圧補正アンプの入力バイアス電流との差によって生じていたようなオフセット電圧の発生を防止することができる。
【０１２４】
この結果、出力電圧に出力オフセット電圧を生じない受光アンプ回路を提供することができるという効果を奏する。
【０１２５】
また、第１の前置アンプおよび第２の前置アンプを基準電圧に影響されない構成とすることで、第１の前置アンプおよび第２の前置アンプのダイナミックレンジが基準電圧に制約されないようにすることができるという効果を奏する。
さらに、従来、差動増幅回路で分岐した出力経路を一つにまとめるために要していたスイッチ回路、およびオフセット電圧補正アンプを省略することができるので、受光アンプ回路構成を簡素化することができるという効果を奏する。
【０１２６】
さらに、受光アンプ回路をモノリシック集積回路で構成する場合はチップサイズの縮小が可能となるという効果を奏する。
【０１２７】
さらに本発明の受光アンプ回路は、以上のように、前記第１の負帰還抵抗として前記第１の主増幅器の出力端子と入力端子との間に複数の抵抗が互いに並列に設けられ、前記第１の前置アンプは、前記第１の負帰還抵抗としていずれか１つの抵抗を選択的に前記第１の主増幅器の出力端子と入力端子との間に接続する第１のスイッチを備え、前記第２の負帰還抵抗として前記第２の主増幅器の出力端子と入力端子との間に複数の抵抗が互いに並列に設けられ、前記第２の前置アンプは、前記第１のスイッチが選択的に接続した前記第１の負帰還抵抗と抵抗値が等しい抵抗を、第２の負帰還抵抗として選択的に前記第２の主増幅器の出力端子と入力端子との間に接続する第２のスイッチを備えている構成である。
【０１２８】
それゆえ、選択した第１の負帰還抵抗および第２の負帰還抵抗の抵抗値に応じたゲインを適宜設定することができるという効果を奏する。
【０１２９】
さらに本発明の受光アンプ回路は、以上のように、前記第１の負帰還抵抗として第１抵抗および第３抵抗が設けられ、前記第１抵抗は前記第３抵抗よりも抵抗値が大きく、前記第２の負帰還抵抗として第２抵抗および第４抵抗が設けられ、前記第２抵抗は前記第１抵抗と抵抗値が等しく、前記第４抵抗は前記第３抵抗と抵抗値が等しい構成である。
【０１３０】
それゆえ、２種類のゲインを設定することができるという効果を奏する。
【０１３１】
さらに本発明の受光アンプ回路は、以上のように、前記第１の負帰還抵抗として第１抵抗、第３抵抗、および第５抵抗が設けられ、前記第１抵抗は前記第３抵抗よりも抵抗値が大きく、前記第３抵抗は前記第５抵抗よりも抵抗値が大きく、前記第２の負帰還抵抗として第２抵抗、第４抵抗、および第６抵抗が設けられ、前記第２抵抗は前記第１抵抗と抵抗値が等しく、前記第４抵抗は前記第３抵抗と抵抗値が等しく、前記第６抵抗は前記第５抵抗と抵抗値が等しい構成である。
【０１３２】
それゆえ、３種類のゲインを設定することができるという効果を奏する。
【０１３３】
さらに本発明の受光アンプ回路は、以上のように、前記第１の負帰還抵抗のうちの最も抵抗値の小さいものと並列に、ダイオード接続のトランジスタによる電圧クリップ回路が接続されている構成である。
【０１３４】
それゆえ、負帰還抵抗の両端の電圧の最大値が制限され、受光素子から大きな電流が出力されて負帰還抵抗の両端の電圧が大きくなることによる第１の主増幅器の飽和を防止することができるという効果を奏する。
【０１３５】
さらに本発明の受光アンプ回路は、以上のように、前記第１のスイッチは前記第１の主増幅器の出力端子と前記第１の負帰還抵抗との間に設けられ、前記第２のスイッチは前記第２の主増幅器の出力端子と前記第２の負帰還抵抗との間に設けられ、前記第１の主増幅器の出力端子と前記第１のスイッチとの接続点は、前記差動増幅回路の第１の入力抵抗を介して前記差動増幅回路の第１の差動入力端子に接続されており、前記第２の主増幅器の出力端子と前記第２のスイッチとの接続点は、前記差動増幅回路の第２の入力抵抗を介して前記差動増幅回路の第２の差動入力端子に接続されている構成である。
【０１３６】
それゆえ、負帰還抵抗の数に関わらず、第１の主増幅器の出力端子と第１のスイッチとの間、および第２の主増幅器の出力端子と第２のスイッチとの間の各１点から差動増幅回路の入力抵抗との接続を行うことができる。従って、差動増幅回路に、第１の主増幅器および第２の主増幅器のそれぞれに対して複数の入力端子を設ける必要がなく、構成が簡略化されるという効果を奏する。
【０１３７】
さらに本発明の受光アンプ回路は、以上のように、前記第１の主増幅器の出力端子と前記第１の入力抵抗との間に設けられ、前記第１の主増幅器の出力電圧の直流成分のレベルを上昇させて前記第１の入力抵抗に入力する第１のレベルシフト回路と、前記第２の主増幅器の出力端子と前記第２の入力抵抗との間に設けられ、前記第２の主増幅器の出力電圧の直流成分のレベルを上昇させて前記第２の入力抵抗に入力する第２のレベルシフト回路とを備えている構成である。
【０１３８】
それゆえ、第１の入力抵抗を差動増幅回路の入力端子側から第１の主増幅器の出力端子側へ向かって流れる電流を小さくし、また、第２の主増幅器にも同様のレベルシフト回路を設けることにより、第１の主増幅器の出力端子と第１のスイッチとの接続点、および第２の主増幅器の出力端子と第２のスイッチとの接続点がどのような電圧となっても差動増幅回路の入力電圧として活用できるという効果を奏する。
【０１３９】
さらに本発明の受光アンプ回路は、以上のように、前記第１の主増幅器の出力端子と前記第１の入力抵抗との間に設けられた第１の緩衝アンプと、前記第２の主増幅器の出力端子と前記第２の入力抵抗との間に設けられた第２の緩衝アンプとを備えている構成である。
【０１４０】
それゆえ、差動増幅回路の第１の入力抵抗および第２の入力抵抗が接続されることによる第１の前置アンプおよび第２の前置アンプのゲイン低下を防止することができるという効果を奏する。
【０１４１】
さらに本発明の受光アンプ回路は、以上のように、前記第１の緩衝アンプおよび前記第２の緩衝アンプは、ＰＮＰ型トランジスタを用いたエミッタフォロア回路である構成である。
【０１４２】
それゆえ、簡素な構成で、第１の緩衝アンプを第１の主増幅器の出力電圧の直流成分のレベルを上昇させて第１の入力抵抗に入力するレベルシフト回路として、また、第２の緩衝アンプを第２の主増幅器の出力電圧の直流成分のレベルを上昇させて第２の入力抵抗に入力するレベルシフト回路としても動作させることができるという効果を奏する。
【０１４３】
さらに本発明の受光アンプ回路は、以上のように、前記第１の主増幅器および前記第２の主増幅器はそれぞれ、第１のＮＰＮ型トランジスタのエミッタ端子を接地したエミッタ接地増幅回路であり、前記第１のスイッチおよび前記第２のスイッチはそれぞれ、ベースに前記エミッタ接地増幅回路の出力端子が接続された複数のＰＮＰトランジスタによって構成される第１のＰＮＰ型トランジスタおよび前記第１のＰＮＰ型トランジスタにエミッタ電流を供給する複数のＰＮＰトランジスタによって構成される第１の定電流回路を用いた第１のエミッタフォロア回路と、ベースに前記第１のエミッタフォロア回路の出力端子が接続された複数のＮＰＮトランジスタによって構成される第２のＮＰＮ型トランジスタおよび前記第２のＮＰＮ型トランジスタにエミッタ電流を供給する複数のＮＰＮトランジスタによって構成される第２の定電流回路を用いた第２のエミッタフォロア回路とを、前記第１の負帰還抵抗および前記第２の負帰還抵抗のそれぞれに対応して備え、前記第２のエミッタフォロア回路の各出力端子は対応する前記第１の負帰還抵抗あるいは前記第２の負帰還抵抗に接続されており、選択的に接続する前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が活性状態とされ、残りの前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が遮断状態とされる構成である。
【０１４４】
それゆえ、簡素な構成で複数のゲインを切り替えることのできる受光アンプ回路を提供することができるという効果を奏する。
【０１４５】
さらに本発明の受光アンプ回路は、以上のように、前記第１の前置アンプおよび前記第２の前置アンプはそれぞれ、ベースに前記エミッタ接地増幅回路の出力端子が接続された第２のＰＮＰ型トランジスタを用いた第３のエミッタフォロア回路と、ベースに前記第３のエミッタフォロア回路の出力端子が接続された第３のＮＰＮ型トランジスタを用いた第４のエミッタフォロア回路とを備え、前記第４のエミッタフォロア回路の出力端子を前記差動増幅回路側への出力端子とする構成である。
【０１４６】
それゆえ、差動増幅回路の第１の入力抵抗および第２の入力抵抗が接続されることによる第１の前置アンプおよび第２の前置アンプのゲイン低下を防止することができるという効果を奏する。
【０１４７】
さらに本発明の受光アンプ回路は、以上のように、前記第１のスイッチおよび前記第２のスイッチはそれぞれ、前記第１の主増幅器および前記第２の主増幅器の対応する方の主増幅器の出力端子にベースが接続された複数のＰＮＰトランジスタによって構成される第１のＰＮＰ型トランジスタおよび前記第１のＰＮＰ型トランジスタにエミッタ電流を供給する複数のＰＮＰトランジスタによって構成される第１の定電流回路を有する第１のエミッタフォロア回路と、ベースが前記第１のエミッタフォロア回路の出力端子に接続された複数のＮＰＮトランジスタによって構成される第２のＮＰＮ型トランジスタおよび前記第２のＮＰＮ型トランジスタにエミッタ電流を供給する複数のＮＰＮトランジスタによって構成される第２の定電流回路を有する第２のエミッタフォロア回路とを、前記第１の負帰還抵抗および前記第２の負帰還抵抗のそれぞれに対応して備え、前記第２のエミッタフォロア回路の各出力端子は対応する前記第１の負帰還抵抗あるいは前記第２の負帰還抵抗に接続されており、選択的に接続する前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が活性状態とされ、他方の前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が遮断状態とされる構成である。
【０１４８】
それゆえ、簡素な構成で２つのゲインを切り換えることのできる受光アンプ回路を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る受光アンプ回路の構成を示す回路ブロック図である。
【図２】図１の受光アンプ回路における前置アンプの構成をより詳細に示す回路図である。
【図３】本発明の第２の実施の形態に係る受光アンプ回路の構成を示す回路ブロック図である。
【図４】図３の受光アンプ回路における前置アンプの構成をより詳細に示す回路図である。
【図５】本発明の第３の実施の形態に係る受光アンプ回路の構成を示す回路ブロック図である。
【図６】本発明の第４の実施の形態に係る受光アンプ回路の構成を示す回路ブロック図である。
【図７】従来の受光アンプ回路の構成を示す回路ブロック図である。
【符号の説明】
１〜４ 受光回路アンプ
Ａ１１・Ａ２１ 主増幅器（第１の主増幅器）
Ａ１２・Ａ２２ 主増幅器（第２の主増幅器）
Ｂ１１・Ｂ２１ 前置アンプ（第１の前置アンプ）
Ｂ１２・Ｂ２２ 前置アンプ（第２の前置アンプ）
Ｂ１３・Ｂ２３ 差動増幅回路
Ｂｆ１１ 緩衝アンプ（第１の緩衝アンプ、エミッタフォロア
回路、第１のレベルシフト回路）
Ｂｆ１２ 緩衝アンプ（第２の緩衝アンプ、エミッタフォロア
回路、第２のレベルシフト回路）
Ｄ１１・Ｄ１２・Ｄ１３ ダイオード（ダイオード接続のトランジスタ）
Ｄ２１・Ｄ２２・Ｄ２３ ダイオード（ダイオード接続のトランジスタ）
Ｉ３２・Ｉ３３ 定電流回路（第１の定電流回路）
Ｉ３４・Ｉ３５ 定電流回路（第２の定電流回路）
Ｉ３６・Ｉ４８ 定電流回路（第３の定電流回路）
Ｉ３７・Ｉ４９ 定電流回路（第４の定電流回路）
Ｉ４２・Ｉ４３・Ｉ４４ 定電流回路（第１の定電流回路）
Ｉ４５・Ｉ４６・Ｉ４７ 定電流回路（第２の定電流回路）
ＬＳ１１ レベルシフト回路（第１のレベルシフト回路）
ＬＳ１２ レベルシフト回路（第２のレベルシフト回路）
ＰＤ１・ＰＤ２ フォトダイオード（受光素子）
Ｑ３１・Ｑ４１ トランジスタ（第１のＮＰＮ型トランジスタ）
Ｑ３２・Ｑ３３ トランジスタ（第１のＰＮＰ型トランジスタ）
Ｑ３４・Ｑ３５ トランジスタ（第２のＮＰＮ型トランジスタ）
Ｑ３６・Ｑ４８ トランジスタ（第２のＰＮＰ型トランジスタ）
Ｑ３７・Ｑ４９ トランジスタ（第３のＮＰＮ型トランジスタ）
Ｑ４２・Ｑ４３・Ｑ４４ トランジスタ（第１のＰＮＰ型トランジスタ）
Ｑ４５・Ｑ４６・Ｑ４７ トランジスタ（第２のＮＰＮ型トランジスタ）
Ｒ１１ 負帰還抵抗（第１の負帰還抵抗、第１抵抗）
Ｒ１２ 負帰還抵抗（第１の負帰還抵抗、第３抵抗）
Ｒ１３ 負帰還抵抗（第２の負帰還抵抗、第２抵抗）
Ｒ１４ 負帰還抵抗（第２の負帰還抵抗、第４抵抗）
Ｒ１５ 入力抵抗（第１の入力抵抗）
Ｒ１６ 入力抵抗（第２の入力抵抗）
Ｒ３１・Ｒ３２ 抵抗（第１の負帰還抵抗、第２の負帰還抵抗）
Ｒ４１・Ｒ４２・Ｒ４３ 抵抗（第１の負帰還抵抗、第２の負帰還抵抗）
Ｒ２１１ 負帰還抵抗（第１の負帰還抵抗、第１抵抗）
Ｒ２１２ 負帰還抵抗（第１の負帰還抵抗、第３抵抗）
Ｒ２１３ 負帰還抵抗（第１の負帰還抵抗、第５抵抗）
Ｒ２１４ 負帰還抵抗（第２の負帰還抵抗、第２抵抗）
Ｒ２１５ 負帰還抵抗（第２の負帰還抵抗、第４抵抗）
Ｒ２１６ 負帰還抵抗（第２の負帰還抵抗、第６抵抗）
Ｒ２２５ 入力抵抗（第１の入力抵抗）
Ｒ２２６ 入力抵抗（第２の入力抵抗）
ＳＷ１１・ＳＷ２１ スイッチ（第１のスイッチ）
ＳＷ１２・ＳＷ２２ スイッチ（第２のスイッチ）
Ｖ１１ 第１の主増幅器出力電圧
Ｖ１２ 第２の主増幅器出力電圧
Ｖｒｅｆ１、Ｖｒｅｆ２ 基準電圧
Ｖｏ１、Ｖｏ２ 出力電圧
Claims (12)
- 受光素子の出力が入力される第１の前置アンプと、前記受光素子の出力が入力されないこと以外は前記第１の前置アンプと同一構造である第２の前置アンプと、前記第１の前置アンプの出力電圧と前記第２の前置アンプの出力電圧とを差動増幅するための差動増幅回路とを具備し、前記差動増幅回路から前記受光素子の出力の増幅結果を出力する受光アンプ回路であって、
前記第１の前置アンプは、入力される前記受光素子の出力を増幅する第１の主増幅器と、前記第１の主増幅器の出力電圧を前記第１の主増幅器の入力端子へ負帰還する第１の負帰還抵抗とを備えた負帰還アンプであり、
前記第２の前置アンプは、前記受光素子の出力が入力されないこと以外は前記第１の主増幅器と同一構造であって自身の出力端子から負帰還される電圧を増幅する第２の主増幅器と、前記第１の負帰還抵抗と抵抗値が等しく前記第２の主増幅器の出力電圧を前記第２の主増幅器の入力端子へ負帰還する第２の負帰還抵抗とを備えた負帰還アンプであり、
前記差動増幅回路は、前記第１の主増幅器の出力電圧と前記第２の主増幅器の出力電圧との差をとって増幅し、前記受光素子の出力の増幅結果として出力することを特徴とする受光アンプ回路。 - 前記第１の負帰還抵抗として前記第１の主増幅器の出力端子と入力端子との間に複数の抵抗が互いに並列に設けられ、
前記第１の前置アンプは、前記第１の負帰還抵抗としていずれか１つの抵抗を選択的に前記第１の主増幅器の出力端子と入力端子との間に接続する第１のスイッチを備え、
前記第２の負帰還抵抗として前記第２の主増幅器の出力端子と入力端子との間に複数の抵抗が互いに並列に設けられ、
前記第２の前置アンプは、前記第１のスイッチが選択的に接続した前記第１の負帰還抵抗と抵抗値が等しい抵抗を、第２の負帰還抵抗として選択的に前記第２の主増幅器の出力端子と入力端子との間に接続する第２のスイッチを備えていることを特徴とする請求項１に記載の受光アンプ回路。 - 前記第１の負帰還抵抗として第１抵抗および第３抵抗が設けられ、前記第１抵抗は前記第３抵抗よりも抵抗値が大きく、
前記第２の負帰還抵抗として第２抵抗および第４抵抗が設けられ、前記第２抵抗は前記第１抵抗と抵抗値が等しく、前記第４抵抗は前記第３抵抗と抵抗値が等しいことを特徴とする請求項２に記載の受光アンプ回路。 - 前記第１の負帰還抵抗として第１抵抗、第３抵抗、および第５抵抗が設けられ、前記第１抵抗は前記第３抵抗よりも抵抗値が大きく、前記第３抵抗は前記第５抵抗よりも抵抗値が大きく、
前記第２の負帰還抵抗として第２抵抗、第４抵抗、および第６抵抗が設けられ、前記第２抵抗は前記第１抵抗と抵抗値が等しく、前記第４抵抗は前記第３抵抗と抵抗値が等しく、前記第６抵抗は前記第５抵抗と抵抗値が等しいことを特徴とする請求項２に記載の受光アンプ回路。 - 前記第１の負帰還抵抗のうちの最も抵抗値の小さいものと並列に、ダイオード接続のトランジスタによる電圧クリップ回路が接続されていることを特徴とする請求項２ないし４のいずれかに記載の受光アンプ回路。
- 前記第１のスイッチは前記第１の主増幅器の出力端子と前記第１の負帰還抵抗との間に設けられ、
前記第２のスイッチは前記第２の主増幅器の出力端子と前記第２の負帰還抵抗との間に設けられ、
前記第１の主増幅器の出力端子と前記第１のスイッチとの接続点は、前記差動増幅回路の第１の入力抵抗を介して前記差動増幅回路の第１の差動入力端子に接続されており、
前記第２の主増幅器の出力端子と前記第２のスイッチとの接続点は、前記差動増幅回路の第２の入力抵抗を介して前記差動増幅回路の第２の差動入力端子に接続されていることを特徴とする請求項２ないし５のいずれかに記載の受光アンプ回路。 - 前記第１の主増幅器の出力端子と前記第１の入力抵抗との間に設けられ、前記第１の主増幅器の出力電圧の直流成分のレベルを上昇させて前記第１の入力抵抗に入力する第１のレベルシフト回路と、
前記第２の主増幅器の出力端子と前記第２の入力抵抗との間に設けられ、前記第２の主増幅器の出力電圧の直流成分のレベルを上昇させて前記第２の入力抵抗に入力する第２のレベルシフト回路とを備えていることを特徴とする請求項６に記載の受光アンプ回路。 - 前記第１の主増幅器の出力端子と前記第１の入力抵抗との間に設けられた第１の緩衝アンプと、
前記第２の主増幅器の出力端子と前記第２の入力抵抗との間に設けられた第２の緩衝アンプとを備えていることを特徴とする請求項６に記載の受光アンプ回路。 - 前記第１の緩衝アンプおよび前記第２の緩衝アンプは、ＰＮＰ型トランジスタを用いたエミッタフォロア回路であることを特徴とする請求項８に記載の受光アンプ回路。
- 前記第１の主増幅器および前記第２の主増幅器はそれぞれ、第１のＮＰＮ型トランジスタのエミッタ端子を接地したエミッタ接地増幅回路であり、
前記第１のスイッチおよび前記第２のスイッチはそれぞれ、ベースに前記エミッタ接地増幅回路の出力端子が接続された複数のＰＮＰトランジスタによって構成される第１のＰＮＰ型トランジスタおよび前記第１のＰＮＰ型トランジスタにエミッタ電流を供給する複数のＰＮＰトランジスタによって構成される第１の定電流回路を用いた第１のエミッタフォロア回路と、ベースに前記第１のエミッタフォロア回路の出力端子が接続された複数のＮＰＮトランジスタによって構成される第２のＮＰＮ型トランジスタおよび前記第２のＮＰＮ型トランジスタにエミッタ電流を供給する複数のＮＰＮトランジスタによって構成される第２の定電流回路を用いた第２のエミッタフォロア回路とを、前記第１の負帰還抵抗および前記第２の負帰還抵抗のそれぞれに対応して備え、前記第２のエミッタフォロア回路の各出力端子は対応する前記第１の負帰還抵抗あるいは前記第２の負帰還抵抗に接続されており、選択的に接続する前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が活性状態とされ、残りの前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が遮断状態とされることを特徴とする請求項２ないし９のいずれかに記載の受光アンプ回路。 - 前記第１の前置アンプおよび前記第２の前置アンプはそれぞれ、ベースに前記エミッタ接地増幅回路の出力端子が接続された第２のＰＮＰ型トランジスタを用いた第３のエミッタフォロア回路と、ベースに前記第３のエミッタフォロア回路の出力端子が接続された第３のＮＰＮ型トランジスタを用いた第４のエミッタフォロア回路とを備え、前記第４のエミッタフォロア回路の出力端子を前記差動増幅回路側への出力端子とすることを特徴とする請求項１０に記載の受光アンプ回路。
- 前記第１のスイッチおよび前記第２のスイッチはそれぞれ、前記第１の主増幅器および前記第２の主増幅器の対応する方の主増幅器の出力端子にベースが接続された複数のＰＮＰトランジスタによって構成される第１のＰＮＰ型トランジスタおよび前記第１のＰＮＰ型トランジスタにエミッタ電流を供給する複数のＰＮＰトランジスタによって構成される第１の定電流回路を有する第１のエミッタフォロア回路と、ベースが前記第１のエミッタフォロア回路の出力端子に接続された複数のＮＰＮトランジスタによって構成される第２のＮＰＮ型トランジスタおよび前記第２のＮＰＮ型トランジスタにエミッタ電流を供給する複数のＮＰＮトランジスタによって構成される第２の定電流回路を有する第２のエミッタフォロア回路とを、前記第１の負帰還抵抗および前記第２の負帰還抵抗のそれぞれに対応して備え、前記第２のエミッタフォロア回路の各出力端子は対応する前記第１の負帰還抵抗あるいは前記第２の負帰還抵抗に接続されており、選択的に接続する前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が活性状態とされ、他方の前記第１の負帰還抵抗および前記第２の負帰還抵抗に対応した前記第１の定電流回路および前記第２の定電流回路が遮断状態とされることを特徴とする請求項３に記載の受光アンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002280518A JP2004120311A (ja) | 2002-09-26 | 2002-09-26 | 受光アンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002280518A JP2004120311A (ja) | 2002-09-26 | 2002-09-26 | 受光アンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004120311A true JP2004120311A (ja) | 2004-04-15 |
Family
ID=32275207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002280518A Withdrawn JP2004120311A (ja) | 2002-09-26 | 2002-09-26 | 受光アンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004120311A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7427738B2 (en) * | 2005-10-31 | 2008-09-23 | Sharp Kabushiki Kaisha | Light-receiving amplifier and optical pickup device |
| JP2010278489A (ja) * | 2009-05-26 | 2010-12-09 | Mitsutoyo Corp | 非反転増幅回路、及び測定機 |
| CN110207840A (zh) * | 2019-06-19 | 2019-09-06 | 深圳市麦格米特驱动技术有限公司 | 一种检测电路 |
-
2002
- 2002-09-26 JP JP2002280518A patent/JP2004120311A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7427738B2 (en) * | 2005-10-31 | 2008-09-23 | Sharp Kabushiki Kaisha | Light-receiving amplifier and optical pickup device |
| JP2010278489A (ja) * | 2009-05-26 | 2010-12-09 | Mitsutoyo Corp | 非反転増幅回路、及び測定機 |
| CN110207840A (zh) * | 2019-06-19 | 2019-09-06 | 深圳市麦格米特驱动技术有限公司 | 一种检测电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8055139B2 (en) | Light receiver | |
| US7391265B2 (en) | Amplifier unit and optical disc drive | |
| US7449670B2 (en) | Amplifier circuit and optical pickup device | |
| GB2484475A (en) | A power supply modulator for an RF amplifier, using a current-output class G amplifier | |
| US7427738B2 (en) | Light-receiving amplifier and optical pickup device | |
| US7408141B2 (en) | Light-receiving amplifier circuit and optical pick-up device using the same | |
| JP2001202646A (ja) | 光検出器切り替え回路 | |
| US5483200A (en) | Light-receiving and amplifying device capable of switching between gain levels at high speed and obtaining a sufficient signal-to-noise ratio over a wide range in quantity of incident light | |
| US7245188B2 (en) | Light receiving amplification circuit | |
| US4319199A (en) | Efficient power amplifier with staggered power supply voltages | |
| JP2004120311A (ja) | 受光アンプ回路 | |
| US7466204B2 (en) | Differential amplifier circuit, operational amplifier circuit, light-receiving amplifier circuit using the same, function selection circuit, and light-receiving circuit using the same | |
| US7012469B2 (en) | Integrated circuit device having high efficiency at the time of low power output | |
| JP3142214B2 (ja) | 受光増幅装置 | |
| JP4152784B2 (ja) | 受光アンプ回路およびそれを備えた光ピックアップ装置 | |
| US7859342B2 (en) | Differential amplifier circuit, operational amplifier circuit, light-receiving amplifier circuit using the same, function selection circuit, and light-receiving circuit using the same | |
| US20050248329A1 (en) | Current voltage converter circuit | |
| JP2005244864A (ja) | 差動アンプ回路およびそれを備えた光ピックアップ装置 | |
| WO2022168781A1 (ja) | 電力増幅モジュール | |
| JP2007267324A (ja) | 電流出力回路 | |
| US8119973B2 (en) | Light receiving circuit | |
| JP4641000B2 (ja) | 受光アンプ回路および光ピックアップ | |
| JP2008061155A (ja) | ゲイン調整回路 | |
| JP2004007085A (ja) | 帰還増幅器 | |
| JP2009032359A (ja) | 受光増幅素子および光ピックアップ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |