JP2004048259A - カレントミラー回路およびそれを用いる光信号用回路 - Google Patents
カレントミラー回路およびそれを用いる光信号用回路 Download PDFInfo
- Publication number
- JP2004048259A JP2004048259A JP2002201322A JP2002201322A JP2004048259A JP 2004048259 A JP2004048259 A JP 2004048259A JP 2002201322 A JP2002201322 A JP 2002201322A JP 2002201322 A JP2002201322 A JP 2002201322A JP 2004048259 A JP2004048259 A JP 2004048259A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- current mirror
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims description 14
- 230000003071 parasitic effect Effects 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000000694 effects Effects 0.000 abstract description 22
- 238000010586 diagram Methods 0.000 description 24
- 238000006243 chemical reaction Methods 0.000 description 17
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 101150017666 IPD3 gene Proteins 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 4
- 230000003503 early effect Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
- H01L31/03529—Shape of the potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
- H01L31/1105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Led Devices (AREA)
- Optical Communication System (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】集積回路内に構成されるカレントミラー回路４０において、素子面積の増加を抑えつつ、また特別な遮光のための対策を講じることなく、集積回路の構造上、エピタキシャル層とサブストレート層との間に発生する寄生フォトダイオードＰＤの光電流ＩＰＤによる影響を除去する。
【解決手段】前記寄生フォトダイオードＰＤが形成されてしまうトランジスタＱ１，Ｑ２がカレントミラー回路を構成する場合には、前記光電流ＩＰＤがエピタキシャル層の面積に比例して増大することに着目し、カレントミラーの電流比Ｉ２／Ｉ１に対応してエピタキシャル層Ｓ１，Ｓ２の面積を調整する。したがって、カレントミラー回路の入力側と出力側とに対する前記光電流の影響を等しく、すなわち相殺させることができる。
【選択図】 図１
【解決手段】前記寄生フォトダイオードＰＤが形成されてしまうトランジスタＱ１，Ｑ２がカレントミラー回路を構成する場合には、前記光電流ＩＰＤがエピタキシャル層の面積に比例して増大することに着目し、カレントミラーの電流比Ｉ２／Ｉ１に対応してエピタキシャル層Ｓ１，Ｓ２の面積を調整する。したがって、カレントミラー回路の入力側と出力側とに対する前記光電流の影響を等しく、すなわち相殺させることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路内に形成されるカレントミラー回路に関し、さらにそのカレントミラー回路を備えた集積回路から成り、発光ダイオードやフォトダイオードなどの電気−光変換素子や光−電気変換素子に近接して設けられる光信号用回路に関する。
【０００２】
【従来の技術】
赤外線リモコンの受信用ＩＣ、光ピックアップ信号受信用ＩＣ、ＬＥＤ駆動用ＩＣ等の前記発光ダイオードやフォトダイオードなどの電気−光変換素子や光−電気変換素子に近接して設けられる集積回路では、信号光による回折光や散乱光、さらに蛍光灯等のノイズ光によって、寄生フォトダイオードに光電流が発生し、回路誤動作の原因となる。特に、Ｐ型トランジスタでは、Ｎ型エピタキシャル層（ベース拡散層）の面積が大きいので、前記寄生フォトダイオードによる光電流でベース電流が増加し、回路の特性に大きな影響を与える。図７〜図１０を用いて、その様子を説明する。
【０００３】
図７はＰ型トランジスタ１の構造を模式的に示す図であり、図８はその等価回路図である。Ｐ型のサブストレート層２上にＮ型エピタキシャル層３が積層され、そのＮ型エピタキシャル層３がトレンチ４によって分離されて各素子領域となる。そして、集積回路の構造上、前記Ｎ型エピタキシャル層３とサブストレート層２との間に寄生フォトダイオード５が発生し、該寄生フォトダイオード５がＰ型トランジスタ１のベース端子とサブストレート層２（接地）との間に接続されることになる。
【０００４】
したがって、光入射によって、図７で示すようにＮ型エピタキシャル層３からサブストレート層２へ光電流Ｉｐｄが生じると、該光電流ＩｐｄはＰ型トランジスタ１のベース電流として作用し、回路の特性に多大な影響を与える。この光電流Ｉｐｄは、入射光量に対応して増加するので、光電変換素子と近接して配置される場合に大きくなり、またＮ型エピタキシャル層３の面積Ｓに対応して増加するので、該Ｐ型トランジスタ１の電流容量が大きくなる程、大きくなる。
【０００５】
同様に、図９はＮ型トランジスタ１１の構造を模式的に示す図であり、図１０はその等価回路図である。Ｐ型のサブストレート層１２上にＮ型エピタキシャル層１３が積層され、そのＮ型エピタキシャル層１３がトレンチ１４によって分離されて各素子領域となる。そして、前記Ｎ型エピタキシャル層１３とサブストレート層１２との間に寄生フォトダイオード１５が発生し、該寄生フォトダイオード１５がＮ型トランジスタ１１のコレクタ端子とサブストレート層１２（接地）との間に接続されることになる。
【０００６】
したがって、光入射によって、図９で示すようにＮ型エピタキシャル層１３からサブストレート層１２へ光電流Ｉｐｄが生じると、該光電流ＩｐｄはＮ型トランジスタ１１のコレクタ電流をバイパスし、回路の特性に多大な影響を与える。この光電流Ｉｐｄは、入射光量に対応して増加し、またＮ型エピタキシャル層１３の面積Ｓに対応して増加する。しかしながら、Ｎ型トランジスタ１１はＰ型トランジスタ１に比べて電流駆動能力が大きく、前記Ｎ型エピタキシャル層１３の面積Ｓを小さくでき、また発生する光電流がコレクタ電流に影響するので、電流増幅率分、その影響は小さいと考えられる。
【０００７】
このような寄生フォトダイオード５，１５による光電流の影響を低減する方法として、先ず素子表面を配線用メタルで覆い、該素子表面から侵入する光を遮断する方法がある。しかしながら、遮光できない部分であるチップ側面やチップエッジから侵入する光には充分な対策ができない場合があり、また最近では低コスト化のためにチップ面積の縮小やマスク枚数の削減が求められ、この配線用メタルによる遮光が充分行えなくなっている。さらにまた、省エネルギ化のために低消費電流化が進み、このような寄生フォトダイオードによる光電流の影響は相対的に増加する傾向にある。
【０００８】
そこで、前記寄生フォトダイオードによる光電流の影響を回路構成的に除去するようにした典型的な従来技術は、特許第２６３４６７９号公報で示される。図１１は、その従来技術をカレントミラー回路に適用した場合の電気回路図である。このカレントミラー回路２０は、一対のＰ型のトランジスタｑ１，ｑ２から構成されるカレントミラー部２１を備えている。前記トランジスタｑ１，ｑ２のエミッタは共にハイレベルの電源に接続され、入力側のトランジスタｑ１はベースとコレクタとが相互に接続されたダイオード構造となっており、それらのベースおよびコレクタからは、信号源２２によって、信号電流ｉｉｎが引抜かれる。出力側のトランジスタｑ２のベースは前記トランジスタｑ１のベースおよびコレクタに接続される。したがって、前記出力側のトランジスタｑ２のコレクタからは、前記信号電流ｉｉｎが、トランジスタｑ１，ｑ２の電流比ｉ２／ｉ１で折返された出力電流ｉｏｕｔが出力される。
【０００９】
そして、前記トランジスタｑ１，ｑ２のＮ型エピタキシャル層の面積をそれぞれｓ１，ｓ２とすると、これらのトランジスタｑ１，ｑ２のベースから流れ出す光電流ｉｐｄは、
ｉｐｄ＝（ｓ１＋ｓ２）＊ｉｏ …（１）
となる。ただし、ｉｏは、Ｎ型エピタキシャル層の単位面積当りの光電流値である。
【００１０】
この光電流ｉｐｄを補償するために、一対のＰ型のトランジスタｑ３，ｑ４から成るカレントミラー部２３が設けられている。前記トランジスタｑ３，ｑ４のエミッタは共にハイレベルの電源に接続され、入力側のトランジスタｑ３はベースとコレクタとが相互に接続されたダイオード構造となっており、出力側のトランジスタｑ４のベースは前記トランジスタｑ３のベースおよびコレクタに接続される。したがって、前記出力側のトランジスタｑ４のコレクタからは、トランジスタｑ３，ｑ４のベースから流れ出す光電流ｉｐｄｃを増幅した補償電流ｉｃが出力され、前記トランジスタｑ１，ｑ２のベースに与えられる。
【００１１】
ここで、前記トランジスタｑ３，ｑ４のＮ型エピタキシャル層の面積をそれぞれｓ３，ｓ４とすると、前記光電流ｉｐｄｃは、
ｉｐｄｃ＝（ｓ３＋ｓ４）＊ｉｏ …（２）
となる。
【００１２】
したがって、簡単のため、トランジスタｑ３，ｑ４のベース電流を無視する、すなわち電流増幅率ｈｆｅを∞（無限大）と仮定し、各トランジスタｑ１，ｑ２．ｑ３，ｑ４のＮ型エピタキシャル層の面積をそれぞれｓ１，ｓ２．ｓ３，ｓ４とし、ｉ２／ｉ１およびｉ４／ｉ３をカレントミラー部２１，２３の電流比とすると、キルヒホッフの法則から、
ｉｃ＝（ｉ４／ｉ３）＊（ｓ３＋ｓ４）＊ｉｏ …（３）
ｉｏｕｔ＝（ｉ２／ｉ１）＊（ｉｉｎ＋（ｓ１＋ｓ２）＊ｉｏ−ｉｃ…（４）
となり、両式から、
ｉｏｕｔ＝（ｉ２／ｉ１）
＊（ｉｉｎ＋（（ｓ１＋ｓ２）−（ｉ４／ｉ３）＊（ｓ３＋ｓ４））＊ｉｏ）…（５）
となる。
【００１３】
したがって、
（ｓ１＋ｓ２）＝（ｉ４／ｉ３）＊（ｓ３＋ｓ４） …（６）
を満足するとき、トランジスタｑ１，ｑ２の寄生フォトダイオードｐｄで発生した光電流ｉｐｄを、トランジスタｑ３，ｑ４の寄生フォトダイオードｐｄｃで発生した光電流ｉｃで相殺することができる。
【００１４】
しかしながら、上述のようなカレントミラー回路２０にも、下記（ａ），（ｂ）の問題がある。
【００１５】
（ａ）出力トランジスタｑ２の出力インピーダンスが低いので、該出力トランジスタｑ２のコレクタ−エミッタ間電圧Ｖｃｅ（ｑ２）の変動で、出力電流ｉｏｕｔが変動する。すなわち、一般的に、トランジスタのコレクタ電流Ｉｃのコレクタ−エミッタ間電圧Ｖｃｅに対する依存性は次式で表される。
【００１６】
Ｉｃ＝Ｉｓ＊（１＋Ｖｃｅ／Ｖａ）＊ｅｘｐ（Ｖｂｅ／Ｖｔ） …（７）
ただし、Ｉｓはトランジスタの飽和電流、Ｖａはアーリー電圧、Ｖｂｅはベース−エミッタ間電圧、ＶｔはｋＴ／ｑで表され、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の素電荷である。
【００１７】
したがって、前記式５にこれを考慮すると、
ｉｏｕｔ＝（Ｖａ＋Ｖｃｅ（ｑ２））／（Ｖａ＋Ｖｃｅ（ｑ１）＊（ｉ２／ｉ１）…（８）
となり、コレクタ−エミッタ間電圧Ｖｃｅ（ｑ１），Ｖｃｅ（ｑ２）の変動で出力電流ｉｏｕｔが変動することが理解される。
【００１８】
（ｂ）ベース電流の影響が大きく、出力電流ｉｏｕｔに誤差が生じる。すなわち、上述の計算では、簡単のためにベース電流の影響を無視、すなわち電流増幅率ｈｆｅを∞と仮定したけれども、実際の電流増幅率ｈｆｅの値は一般的に１００前後であり、その影響は無視できない。ベース電流ｉｂは、
ｉｂ＝ｉｃ／ｈｆｅ …（９）
であり、トランジスタｑ１，ｑ２のベース電流ｉｂ（ｑ１），ｉｂ（ｑ２）が、直接、入力電流ｉｉｎに影響するので、出力電流ｉｏｕｔは、
ｉｏｕｔ＝（ｈｆｅ／（ｈｆｅ＋１＋ｉ２／ｉ１））＊（ｉ２／ｉ１）＊ｉｉｎ…（１０）
となり、ベース電流ｉｂによって出力電流ｉｏｕｔに誤差が生じることが理解される。また、電流増幅率ｈｆｅはコレクタ電流ｉｃと関係し、微小なコレクタ電流では電流増幅率ｈｆｅが減少する傾向にあるので、該微小電流ではベース電流ｉｂの誤差が増加することとなる。
【００１９】
そこで、このような不具合を解消するために、前記寄生フォトダイオードによる光電流の影響を回路構成的に除去するようにした他の従来技術として、特許第２９０６３８７号が提案された。図１２は、その従来技術をカレントミラー回路に適用した場合の電気回路図である。このカレントミラー回路３０は、前述のカレントミラー回路２０に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。カレントミラー部２１，２３は同様に構成され、注目すべきは、このカレントミラー回路３０では、前記トランジスタｑ１，ｑ２の内、ベースとコレクタとが相互に接続されたダイオード構造である出力側のトランジスタｑ２のコレクタ電流がエミッタに入力され、ベースが前記入力側のトランジスタｑ１のコレクタに接続され、コレクタから出力電流を流し出す出力トランジスタｑ５が設けられていることである。また、この出力トランジスタｑ５に対しても、その光電流ｉｐｄ５を補償するために、一対のＰ型のトランジスタｑ６，ｑ７から成るカレントミラー部３１が設けられている。前記トランジスタｑ６，ｑ７のエミッタは共にハイレベルの電源に接続され、入力側のトランジスタｑ６はベースとコレクタとが相互に接続されたダイオード構造となっており、出力側のトランジスタｑ７のベースは前記トランジスタｑ５のベースおよびトランジスタｑ１のコレクタに接続され、コレクタは出力トランジスタｑ５のベース、したがってトランジスタｑ１のコレクタに接続される。
【００２０】
この出力トランジスタｑ５を追加することで、前記（ａ）の問題に対しては、該出力トランジスタｑ５のコレクタ電圧Ｖｃｅ（ｑ５）が変動しても、トランジスタｑ１，ｑ２のコレクタ−エミッタ間電圧Ｖｃｅ（ｑ１），Ｖｃｅ（ｑ２）は一定であり、出力電流ｉｏｕｔの変動を抑制することができる。また、前記（ｂ）の問題に対しては、トランジスタｑ１，ｑ２のベース電流ｉｂ（ｑ１），ｉｂ（ｑ２）が入力電流ｉｉｎに及ぼす影響を、該出力トランジスタｑ５によって、１／ｈｆｅに抑制することができる。こうして、出力インピーダンスを向上し、かつベース電流ｉｂ（ｑ１），ｉｂ（ｑ２）を補償した高精度なカレントミラー回路が構成されている。
【００２１】
【発明が解決しようとする課題】
しかしながら、上述のような従来技術では、素子表面を配線用メタルで覆うような特別な遮光のための対策は不要になるけれども、カレントミラー部２３，３１を設けるので、チップ面積が増加し、コストが上昇するという問題がある。
【００２２】
本発明の目的は、素子面積の増加を抑えつつ、また特別な遮光のための対策を講じることなく、寄生フォトダイオードの光電流による影響を除去することができるカレントミラー回路およびそれを用いる光信号用回路を提供することである。
【００２３】
【課題を解決するための手段】
本発明のカレントミラー回路は、集積回路内に構成されるカレントミラー回路において、カレントミラーの電流比に対応してエピタキシャル層の面積を調整することで、寄生フォトダイオードの光電流による影響を除去することを特徴とする。
【００２４】
上記の構成によれば、集積回路の構造上、エピタキシャル層とサブストレート層との間に寄生フォトダイオードが発生し、光に晒される環境では、その寄生フォトダイオードの光電流による影響が生じる。そこで、前記寄生フォトダイオードが形成されてしまうトランジスタがカレントミラー回路を構成する場合には、前記光電流がエピタキシャル層の面積に比例して増大することに着目し、カレントミラーの電流比に対応してエピタキシャル層の面積を調整し、カレントミラー回路の入力側と出力側とに対する前記光電流の影響を等しくして、すなわち相殺させる。
【００２５】
したがって、前記エピタキシャル層の面積は必要な電流容量に対応した面積よりも広くなるけれども、補償回路を設けるよりは狭くすることができ、カレントミラー回路において、素子面積の増加を抑えつつ、また特別な遮光のための対策を講じることなく、寄生フォトダイオードの光電流による影響を除去することができる。
【００２６】
また、本発明のカレントミラー回路は、カレントミラー部を構成し、ハイレベルの電源にエミッタがそれぞれ接続される一対のトランジスタＱ１，Ｑ２と、前記トランジスタＱ１，Ｑ２の内、ベースとコレクタとが相互に接続されたダイオード構造である出力側のトランジスタＱ２のコレクタ電流がエミッタに入力され、ベースが前記入力側のトランジスタＱ１のコレクタに接続され、コレクタから出力電流を流し出す出力トランジスタＱ３とを備え、前記トランジスタＱ１，Ｑ２の内、入力側のトランジスタＱ１のコレクタから信号源４２によって電流が引抜かれ、前記各トランジスタＱ１〜Ｑ３は、Ｐ型サブストレート層上にＮ型エピタキシャル層が積層されて成るＰ型トランジスタであり、前記各トランジスタＱ１，Ｑ２．Ｑ３のＮ型エピタキシャル層の面積をそれぞれＳ１，Ｓ２．Ｓ３とし、Ｉ２／Ｉ１をカレントミラー部の電流比とするとき、Ｓ３＝（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２）に選ぶことを特徴とする。
【００２７】
上記の構成によれば、出力トランジスタＱ３の寄生フォトダイオードで発生した光電流と、カレントミラー部を構成するトランジスタＱ１，Ｑ２で発生した光電流との差の電流が前記出力トランジスタＱ３のコレクタから出力されるようになり、一方各トランジスタＱ１，Ｑ２，Ｑ３のＮ型エピタキシャル層の面積Ｓ１，Ｓ２．Ｓ３を上式の関係を満たすように選ぶことによって、前記差の電流を０とすることができる。
【００２８】
したがって、出力トランジスタＱ３のコレクタ電位が変化し、カレントミラー部のトランジスタＱ１，Ｑ２のコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１），Ｖｃｅ（Ｑ２）が変化しても、また各トランジスタＱ１〜Ｑ３の電流増幅率が変化しても、出力トランジスタＱ３のコレクタからは、前記信号源４２からの電流に比例した電流を流し出すことができる。
【００２９】
さらにまた、本発明のカレントミラー回路は、前記信号源４２と入力側のトランジスタＱ１との間に、エミッタが前記入力側のトランジスタＱ１のコレクタに接続され、相互に接続されたベースとコレクタとが前記信号源４２および出力トランジスタＱ３のベースに接続されるＰ型トランジスタから成る電圧均衡化トランジスタＱ４をさらに備え、前記電圧均衡化トランジスタＱ４のＮ型エピタキシャル層の面積をＳ４とするとき、Ｓ３＋Ｓ４＝（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２）に選ぶことを特徴とする。
【００３０】
上記の構成によれば、前記電圧均衡化トランジスタＱ４を追加することで、前記トランジスタＱ１，Ｑ２のベース−エミッタ間電圧Ｖｂｅ（Ｑ１），Ｖｂｅ（Ｑ２）が相互に等しく、したがってコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１），Ｖｃｅ（Ｑ２）が相互に等しくなり、アーリー効果による電流の誤差をさらに低減することができる。そして、追加した電圧均衡化トランジスタＱ４のＮ型エピタキシャル層の面積Ｓ４を加えて、各トランジスタＱ１〜Ｑ４のＮ型エピタキシャル層の面積Ｓ１〜Ｓ４を上式の関係を満たすように選ぶことによって、前記光電流による影響を無くすことができる。
【００３１】
また、本発明のカレントミラー回路は、カレントミラー部を構成し、ローレベルの電源にエミッタがそれぞれ接続される一対のトランジスタＱ１１，Ｑ１２と、前記トランジスタＱ１１，Ｑ１２の内、ベースとコレクタとが相互に接続されたダイオード構造である出力側のトランジスタＱ１２のコレクタ電流をエミッタから供給し、ベースが前記入力側のトランジスタＱ１１のコレクタに接続され、コレクタから出力電流を吸い込む出力トランジスタＱ１３とを備え、前記トランジスタＱ１１，Ｑ１２の内、入力側のトランジスタＱ１１のコレクタに信号源４２から電流が流し込まれ、前記各トランジスタＱ１１，Ｑ１２．Ｑ１３は、Ｐ型サブストレート層上にＮ型エピタキシャル層が積層されて成るＮ型トランジスタであり、前記各トランジスタＱ１１，Ｑ１２．Ｑ１３のＮ型エピタキシャル層の面積をそれぞれＳ１１，Ｓ１２．Ｓ１３とし、Ｉ１２／Ｉ１１をカレントミラー部の電流比とするとき、Ｓ１１＝（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１３）に選ぶことを特徴とする。
【００３２】
上記の構成によれば、出力トランジスタＱ１３の寄生フォトダイオードで発生した光電流と、カレントミラー部を構成するトランジスタＱ１１，Ｑ１２で発生した光電流との差の電流が前記出力トランジスタＱ１３のコレクタから出力されるようになり、一方各トランジスタＱ１１，Ｑ１２．Ｑ１３のＮ型エピタキシャル層の面積Ｓ１１，Ｓ１２，Ｓ１３を上式の関係を満たすように選ぶことによって、前記差の電流を０とすることができる。
【００３３】
したがって、出力トランジスタＱ１３のコレクタ電位が変化し、カレントミラー部のトランジスタＱ１１，Ｑ１２のコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１１），Ｖｃｅ（Ｑ１２）が変化しても、また各トランジスタＱ１１〜Ｑ１３の電流増幅率が変化しても、出力トランジスタＱ１３のコレクタからは、前記信号源４２からの電流に比例した電流を吸い込むことができる。
【００３４】
さらにまた、本発明のカレントミラー回路は、前記信号源４２と入力側のトランジスタＱ１１との間に、エミッタが前記入力側のトランジスタＱ１１のコレクタに接続され、相互に接続されたベースとコレクタとが前記信号源４２および出力トランジスタＱ１３のベースに接続されるＮ型トランジスタから成る電圧均衡化トランジスタＱ１４をさらに備え、前記電圧均衡化トランジスタＱ１４のＮ型エピタキシャル層の面積をＳ１４とするとき、Ｓ１１＋Ｓ１４＝（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１３）に選ぶことを特徴とする。
【００３５】
上記の構成によれば、前記電圧均衡化トランジスタＱ１４を追加することで、前記トランジスタＱ１１，Ｑ１２のベース−エミッタ間電圧Ｖｂｅ（Ｑ１１），Ｖｂｅ（Ｑ１２）が相互に等しく、したがってコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１１），Ｖｃｅ（Ｑ１２）が相互に等しくなり、アーリー効果による電流の誤差をさらに低減することができる。そして、追加した電圧均衡化トランジスタＱ１４のＮ型エピタキシャル層の面積Ｓ１４を加えて、各トランジスタＱ１１〜Ｑ１４のＮ型エピタキシャル層の面積Ｓ１１〜Ｓ１４を上式の関係を満たすように選ぶことによって、前記光電流による影響を無くすことができる。
【００３６】
また、本発明のカレントミラー回路は、前記出力トランジスタＱ３，Ｑ１３を並列素子構成またはマルチコレクタ構造とすることを特徴とする。
【００３７】
上記の構成によれば、前記光電流の補償された出力を多出力とすることができ、補償のための構成を共用し、素子面積をさらに抑えることができる。
【００３８】
さらにまた、本発明の光信号用回路は、前記のカレントミラー回路を用いることを特徴とする。
【００３９】
上記の構成によれば、発光ダイオードやフォトダイオードなどの電気−光変換素子や光−電気変換素子に近接して設けられる光信号用回路では、それらの電気−光変換素子や光−電気変換素子に関する信号光や外部入射光が該光信号用回路内の寄生フォトダイオードに入射する可能性が高いので、本発明を好適に実施することができる。
【００４０】
【発明の実施の形態】
本発明の実施の第１の形態について、図１に基づいて説明すれば、以下のとおりである。
【００４１】
図１は、本発明の実施の第１の形態のカレントミラー回路４０の電気回路図である。このカレントミラー回路４０は、一対のＰ型のトランジスタＱ１，Ｑ２から構成されるカレントミラー部４１と、出力トランジスタＱ３とを備えて構成される。前記トランジスタＱ１，Ｑ２のエミッタは共にハイレベルの電源に接続され、入力側のトランジスタＱ１のコレクタからは、信号源４２によって信号電流Ｉｉｎが引抜かれる。出力側のトランジスタＱ２は、ベースとコレクタとが相互に接続されたダイオード構造となっており、それらのベースおよびコレクタは前記トランジスタＱ１のベースに接続されるとともに、出力トランジスタＱ３のコレクタに接続される。出力トランジスタＱ３のベースは、前記入力側のトランジスタＱ１のコレクタ、したがって前記信号源４２に接続される。
【００４２】
したがって、前記出力トランジスタＱ３のコレクタからは、前記信号電流Ｉｉｎが、トランジスタＱ１，Ｑ２の電流比Ｉ２／Ｉ１で折返された出力電流Ｉｏｕｔが出力される。
【００４３】
また、前記出力トランジスタＱ３によって、該出力トランジスタＱ３のコレクタ電圧が変動しても、トランジスタＱ１，Ｑ２のコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１），Ｖｃｅ（Ｑ２）は一定であり、出力電流Ｉｏｕｔの変動を抑制している。また、トランジスタＱ１，Ｑ２のベース電流Ｉｂ（Ｑ１），Ｉｂ（Ｑ２）が入力電流Ｉｉｎに及ぼす影響を、該出力トランジスタＱ３によって、１／ｈｆｅに抑制している。こうして、前記図１２で示すカレントミラー回路３０と同様に、出力インピーダンスを向上し、かつベース電流Ｉｂ（Ｑ１），Ｉｂ（Ｑ２）を補償した高精度なカレントミラー回路が構成されている。
【００４４】
そして、注目すべきは、このカレントミラー回路４０では、前記各トランジスタＱ１〜Ｑ３は、Ｐ型サブストレート層上にＮ型エピタキシャル層が積層されて成る前記図７で示すようなＰ型トランジスタから成り、前記各トランジスタＱ１，Ｑ２．Ｑ３のＮ型エピタキシャル層の面積をそれぞれＳ１，Ｓ２．Ｓ３とし、Ｉ２／Ｉ１をカレントミラー部４１の電流比とするとき、
Ｓ３＝（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２） …（１１）
に選ぶことである。
【００４５】
すなわち、簡単のため、トランジスタＱ１，Ｑ２のベース電流を無視（ｈｆｅ＝∞）し、トランジスタＱ１，Ｑ２の寄生ダイオードＰＤを流れる電流をＩＰＤとし、出力トランジスタＱ３の寄生ダイオードＰＤ３を流れる電流をＩＰＤ３とすると、キルヒホッフの法則から、
Ｉｉｎ＋ＩＰＤ＝Ｉ１ …（１２）
Ｉｏｕｔ＝Ｉ２−ＩＰＤ３ …（１３）
となる。
【００４６】
ここで、光電流ＩＰＤ，ＩＰＤ３は、Ｎ型エピタキシャル層の面積に比例するので、
ＩＰＤ＝（Ｓ１＋Ｓ２）＊Ｉｏ …（１４）
ＩＰＤ３＝Ｓ３＊Ｉｏ …（１５）
である。ただし、Ｉｏは、Ｎ型エピタキシャル層の単位面積当りの光電流値である。
【００４７】
したがって、
Ｉｏｕｔ＝（Ｉ２／Ｉ１）
＊（Ｉｉｎ＋（Ｓ３−（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２））＊Ｉｏ）…（１６）
が求められ、これによって、前記式１１の関係を満たすとき、
Ｉｏｕｔ＝（Ｉ２／Ｉ１）＊Ｉｉｎ …（１７）
となって、光電流ＩＰＤ，ＩＰＤ３の影響が無く、信号電流Ｉｉｎがカレントミラー部４１の電流比Ｉ２／Ｉ１に比例した電流が、出力電流Ｉｏｕｔとして出力されることが理解される。
【００４８】
しかしながら、本発明では、前記Ｎ型エピタキシャル層の面積は、トランジスタＱ１〜Ｑ３に必要な電流容量に対応した面積よりも広くなる。しかしながら、前記図１１や図１２のカレントミラー部２３，３１のような補償回路を設けるよりは、狭くすることができる。以下に、その比較を行う。
【００４９】
先ず、カレントミラー部４１の電流比Ｉ２／Ｉ１をｋ／１とすると、前記Ｎ型エピタキシャル層の面積は、本発明のカレントミラー回路４０では、
ｋ＋２＋（１／ｋ） …（１８）
となるのに対して、前記図１２のカレントミラー回路３０では、
２（ｋ＋２） …（１９）
となる。
【００５０】
したがって、
ｋ＋２＋（１／ｋ）＜２（ｋ＋２） …（２０）
は明らかであり、より少ない素子数で光電流ＩＰＤを補償する高精度なカレントミラー回路を実現することができる。
【００５１】
下記の表１には、カレントミラー部４１の電流比Ｉ２／Ｉ１を変化した場合のエピタキシャル層の面積の変化を示す。
【００５２】
【表１】
【００５３】
以上説明したように、本発明では、寄生フォトダイオードＰＤが形成されてしまうトランジスタＱ１，Ｑ２がカレントミラー回路を構成する場合には、その光電流ＩＰＤがエピタキシャル層の面積Ｓ１＋Ｓ２に比例して増大することに着目し、カレントミラーの電流比Ｉ２／Ｉ１に対応して該エピタキシャル層の面積Ｓ１，Ｓ２を調整し、カレントミラー回路４０の入力側と出力側とに対する前記光電流ＩＰＤの影響を等しくして、相殺させるので、前記エピタキシャル層Ｓ１＋Ｓ２の面積は必要な電流容量に対応した面積よりも広くなるけれども、補償回路を設けるよりは狭くすることができ、カレントミラー回路４０において、素子面積の増加を抑えつつ、また特別な遮光のための対策を講じることなく、寄生フォトダイオードＰＤの光電流ＩＰＤによる影響を除去することができる。
【００５４】
本発明の実施の第２の形態について、図２に基づいて説明すれば、以下のとおりである。
【００５５】
図２は、本発明の実施の第２の形態のカレントミラー回路５０の電気回路図である。このカレントミラー回路５０は、前述のカレントミラー回路４０に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、このカレントミラー回路５０では、前記信号源４２と入力側のトランジスタＱ１との間に、エミッタが前記入力側のトランジスタＱ１のコレクタに接続され、相互に接続されたベースとコレクタとが前記信号源４２および出力トランジスタＱ３のベースに接続されるＰ型トランジスタから成る電圧均衡化トランジスタＱ４がさらに設けられていることである。
【００５６】
これに対応して、前記電圧均衡化トランジスタＱ４のＮ型エピタキシャル層の面積をＳ４とするとき、前記式１１が、
Ｓ３＋Ｓ４＝（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２） …（２１）
に変更される。
【００５７】
すなわち、前記式１６は、
Ｉｏｕｔ＝（Ｉ２／Ｉ１）
＊（Ｉｉｎ＋（（Ｓ３＋Ｓ４）−（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２））＊Ｉｏ）…（２２）
となり、前記式２１の関係を満たすとき、寄生フォトダイオードＰＤの光電流ＩＰＤによる影響を除去することができる。
【００５８】
この前記電圧均衡化トランジスタＱ４を追加することで、前記トランジスタＱ１，Ｑ２のベース−エミッタ間電圧Ｖｂｅ（Ｑ１），Ｖｂｅ（Ｑ２）が相互に等しく、したがってコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１），Ｖｃｅ（Ｑ２）が相互に等しくなる。したがって、前記式８をこのカレントミラー回路５０に適用すると、
Ｉｏｕｔ
＝（Ｖａ＋Ｖｃｅ（Ｑ２））／（Ｖａ＋Ｖｃｅ（Ｑ１）＊（Ｉ２／Ｉ１）…（２３）
であり、上式において、Ｖｃｅ（Ｑ１）＝Ｖｃｅ（Ｑ２）とすると、前記式１７となる。
【００５９】
したがって、前記アーリー効果による電流の誤差もさらに低減することができる。また、この電圧均衡化トランジスタＱ４のＮ型エピタキシャル層の面積Ｓ４を加えて、各トランジスタＱ１〜Ｑ４のＮ型エピタキシャル層の面積Ｓ１〜Ｓ４を式２１の関係を満たすように選ぶことによって、前記光電流ＩＰＤ，ＩＰＤ３による影響も無くすことができる。
【００６０】
本発明の実施の第３の形態について、図３に基づいて説明すれば、以下のとおりである。
【００６１】
図３は、本発明の実施の第３の形態のカレントミラー回路６０の電気回路図である。このカレントミラー回路６０は、前述のカレントミラー回路４０に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。前述のようにカレントミラー回路４０では、それを構成するトランジスタＱ１〜Ｑ３がＰ型であったのに対して、このカレントミラー回路６０は、Ｎ型のトランジスタＱ１１〜Ｑ１３から構成されている。
【００６２】
カレントミラー部６１を構成する一対のトランジスタＱ１１，Ｑ１２のエミッタは共にローレベルの電源に接続され、入力側のトランジスタＱ１１のコレクタには、信号源４２からの信号電流Ｉｉｎが吸込まれる。出力側のトランジスタＱ１２は、ベースとコレクタとが相互に接続されたダイオード構造となっており、それらのベースおよびコレクタは前記トランジスタＱ１１のベースに接続されるとともに、出力トランジスタＱ１３のエミッタに接続される。出力トランジスタＱ１３のベースは、前記入力側のトランジスタＱ１１のコレクタ、したがって前記信号源４２に接続される。
【００６３】
したがって、前記出力トランジスタＱ１３のコレクタからは、前記信号電流Ｉｉｎが、トランジスタＱ１１，Ｑ１２の電流比Ｉ１２／Ｉ１１で折返された出力電流Ｉｏｕｔが吸込まれる。
【００６４】
また、前記出力トランジスタＱ１３によって、該出力トランジスタＱ１３のコレクタ電圧が変動しても、トランジスタＱ１１，Ｑ１２のコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１１），Ｖｃｅ（Ｑ１２）は一定であり、出力電流Ｉｏｕｔの変動を抑制している。また、トランジスタＱ１１，Ｑ１２のベース電流Ｉｂ（Ｑ１１），Ｉｂ（Ｑ１２）が入力電流Ｉｉｎに及ぼす影響を、該出力トランジスタＱ１３によって、１／ｈｆｅに抑制している。こうして、前記図１２で示すカレントミラー回路３０と同様に、出力インピーダンスを向上し、かつベース電流Ｉｂ（Ｑ１１），Ｉｂ（Ｑ１２）を補償した高精度なカレントミラー回路が構成されている。
【００６５】
そして、このカレントミラー回路６０では、前記各トランジスタＱ１１〜Ｑ１３は、Ｐ型サブストレート層上にＮ型エピタキシャル層が積層されて成る前記図９で示すようなＮ型トランジスタから成り、前記各トランジスタＱ１１，Ｑ１２．Ｑ１３のＮ型エピタキシャル層の面積をそれぞれＳ１１，Ｓ１２．Ｓ１３とし、Ｉ１２／Ｉ１１をカレントミラー部６１の電流比とするとき、
Ｓ１１＝（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１３） …（２４）
に選ばれる。
【００６６】
すなわち、簡単のため、トランジスタＱ１１，Ｑ１２のベース電流を無視し、トランジスタＱ１１，Ｑ１２のコレクタに寄生する寄生ダイオードＰＤ１１，ＰＤ１２を流れる電流をＩＰＤ１１，ＩＰＤ１２とし、出力トランジスタＱ１３の寄生ダイオードＰＤ１３を流れる電流をＩＰＤ１３とすると、キルヒホッフの法則から、
Ｉｉｎ＝Ｉ１１＋ＩＰＤ１１ …（２５）
Ｉｏｕｔ＝Ｉ１２＋ＩＰＤ１２＋ＩＰＤ１３ …（２６）
となる。
【００６７】
ここで、光電流ＩＰＤ１１〜ＩＰＤ１３は、Ｎ型エピタキシャル層の面積に比例するので、
ＩＰＤ１１＝Ｓ１１＊Ｉｏ …（２７）
ＩＰＤ１２＋ＩＰＤ１３＝（Ｓ１２＋Ｓ１３）＊Ｉｏ …（２８）
である。
【００６８】
したがって、
Ｉｏｕｔ＝（Ｉ１２／Ｉ１１）
＊（Ｉｉｎ−（Ｓ１１−（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１４））＊Ｉｏ）…（２９）
が求められ、これによって、前記式２４の関係を満たすとき、
Ｉｏｕｔ＝（Ｉ１２／Ｉ１１）＊Ｉｉｎ …（３０）
となって、光電流ＩＰＤ１１〜ＩＰＤ１３の影響が無く、信号電流Ｉｉｎがカレントミラー部６１の電流比Ｉ１２／Ｉ１１に比例した電流が、出力電流Ｉｏｕｔとして吸込まれることが理解される。
【００６９】
前述のように、Ｎ型のトランジスタＱ１１〜Ｑ１３では、前記光電流ＩＰＤ１１〜ＩＰＤ１３はコレクタ電流として作用するので、ベース電流として作用するＰ型のトランジスタＱ１〜Ｑ３に比べて効果は小さいけれども、こうしてＮ型のトランジスタＱ１１〜Ｑ１３から成るカレントミラー回路６１にも本発明を実施することができる。
【００７０】
本発明の実施の第４の形態について、図４に基づいて説明すれば、以下のとおりである。
【００７１】
図４は、本発明の実施の第４の形態のカレントミラー回路７０の電気回路図である。このカレントミラー回路７０では、Ｎ型のトランジスタＱ１１〜Ｑ１３から成る前記カレントミラー回路６０に、前記カレントミラー回路５０と同様に、前記信号源４２と入力側のトランジスタＱ１１との間に、エミッタが前記入力側のトランジスタＱ１１のコレクタに接続され、相互に接続されたベースとコレクタとが前記信号源４２および出力トランジスタＱ１３のベースに接続されるＮ型トランジスタから成る電圧均衡化トランジスタＱ１４がさらに設けられている。
【００７２】
これに対応して、前記電圧均衡化トランジスタＱ１４のＮ型エピタキシャル層の面積をＳ１４とするとき、前記式２４が、
Ｓ１１＋Ｓ１４＝（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１３） …（３１）
に変更される。
【００７３】
すなわち、前記式２９は、
Ｉｏｕｔ＝（Ｉ１２／Ｉ１１）＊（Ｉｉｎ−（（Ｓ１１＋Ｓ１４）
−（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１３））＊Ｉｏ）…（３２）
となり、前記式３１の関係を満たすとき、寄生フォトダイオードＰＤ１１〜ＰＤ１４の光電流ＩＰＤ１１〜ＩＰＤ１４による影響を除去することができる。
【００７４】
この電圧均衡化トランジスタＱ１４を追加することで、前記トランジスタＱ１１，Ｑ１２のベース−エミッタ間電圧Ｖｂｅ（Ｑ１１），Ｖｂｅ（Ｑ１２）が相互に等しく、したがってコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１１），Ｖｃｅ（Ｑ１２）が相互に等しくなる。これによって、前記アーリー効果による電流の誤差もさらに低減することができる。また、この電圧均衡化トランジスタＱ１４のＮ型エピタキシャル層の面積Ｓ１４を加えて、各トランジスタＱ１１〜Ｑ１４のＮ型エピタキシャル層の面積Ｓ１１〜Ｓ１４を式３１の関係を満たすように選ぶことによって、前記光電流ＩＰＤ１１〜ＩＰＤ１４による影響も無くすことができる。
【００７５】
本発明の実施の第５の形態について、図５および図６に基づいて説明すれば、以下のとおりである。
【００７６】
図５は、本発明の実施の第５の形態のカレントミラー回路８０の電気回路図である。このカレントミラー回路８０は、前述のカレントミラー回路４０に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、このカレントミラー回路８０では、前述の出力トランジスタＱ３を、出力トランジスタＱ３１，Ｑ３２，…，Ｑ３ｎで示すように、並列素子構成またはマルチコレクタ構造とすることである。
【００７７】
各出力トランジスタＱ３１，Ｑ３２，…，Ｑ３ｎのエミッタ面積が相互に等しい場合、１チャネル当りの出力電流ΔＩｏｕｔは、前記式１６から、
ΔＩｏｕｔ＝（１／ｎ）＊（Ｉ２／Ｉ１）
＊（Ｉｉｎ＋（ΣＳ３−（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２））＊Ｉｏ）…（３３）
となり、これによって、
ΣＳ３＝（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２） …（３４）
の関係を満たすとき、総出力電流Ｉｏｕｔは、
Ｉｏｕｔ＝（Ｉ２／Ｉ１）＊Ｉｉｎ …（１７）
となって、光電流ＩＰＤ，ＩＰＤ３’の影響が無く、信号電流Ｉｉｎがカレントミラー部４１の電流比Ｉ２／Ｉ１に比例した電流が、各出力電流ΔＩｏｕｔとして出力される。ここで、ΣＳ３は、前記出力トランジスタＱ３１，Ｑ３２，…，Ｑ３ｎのエピタキシャル層の面積をＳ３１，Ｓ３２，…，Ｓ３ｎとするとき、それらの総和であり、光電流ＩＰＤ３’は、前記出力トランジスタＱ３１〜Ｑ３ｎによる光電流の総和である。
【００７８】
図６は、上述のようなマルチコレクタ構造の素子構成の一例を示す図である。Ｐ型トランジスタの前記図７を合わせて参照して、図６（ａ）はコレクタが２分割された例であり、図７の構成が線対象に、一対で構成された例を示している。一方、図６（ｂ）は、エミッタを中心として、コレクタを４隅に配置し、ベースを一方の隅の側に配置した４分割された例を示している。
【００７９】
このように構成することによって、光電流ＩＰＤ，ＩＰＤ３’の補償された出力を多出力とすることができ、補償のための構成を共用し、素子面積をさらに抑えることができる。なお、前記Ｎ型トランジスタＱ１３の場合も、並列素子構成またはマルチコレクタ構造とすることで、同様の効果が得られることは明らかである。
【００８０】
本発明のカレントミラー回路４０，５０，６０，７０，８０は、発光ダイオードやフォトダイオードなどの電気−光変換素子や光−電気変換素子に近接して設けられる光信号用回路に好適に実施することができる。すなわち、前記光信号用回路においては、前記電気−光変換素子や光−電気変換素子に関する信号光や外部入射光が該光信号用回路内の寄生フォトダイオードに入射する可能性が高いためである。
【００８１】
【発明の効果】
本発明のカレントミラー回路は、以上のように、集積回路内に構成されるカレントミラー回路において、集積回路の構造上、寄生フォトダイオードが形成されてしまうトランジスタがカレントミラー回路を構成する場合には、その光電流がエピタキシャル層の面積に比例して増大することに着目し、カレントミラーの電流比に対応してエピタキシャル層の面積を調整し、カレントミラー回路の入力側と出力側とに対する前記光電流の影響を等しくして、相殺する。
【００８２】
それゆえ、前記エピタキシャル層の面積は必要な電流容量に対応した面積よりも広くなるけれども、補償回路を設けるよりは狭くすることができ、カレントミラー回路において、素子面積の増加を抑えつつ、また特別な遮光のための対策を講じることなく、寄生フォトダイオードの光電流による影響を除去することができる。
【００８３】
また、本発明のカレントミラー回路は、以上のように、カレントミラー部をハイレベルの電源にエミッタがそれぞれ接続される一対のトランジスタＱ１，Ｑ２で構成し、前記トランジスタＱ１，Ｑ２の内、出力側のトランジスタＱ２のコレクタにエミッタが接続され、ベースが前記入力側のトランジスタＱ１のコレクタに接続され、コレクタから出力電流を流し出す出力トランジスタＱ３をさらに備え、入力側のトランジスタＱ１のコレクタから信号源４２によって電流を引抜くようにし、前記各トランジスタＱ１〜Ｑ３を、Ｐ型サブストレート層上にＮ型エピタキシャル層が積層されて成るＰ型トランジスタで構成し、前記各トランジスタＱ１，Ｑ２．Ｑ３のＮ型エピタキシャル層の面積をそれぞれＳ１，Ｓ２．Ｓ３とし、Ｉ２／Ｉ１をカレントミラー部の電流比とするとき、Ｓ３＝（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２）に選ぶ。
【００８４】
それゆえ、出力トランジスタＱ３の寄生フォトダイオードで発生した光電流と、カレントミラー部を構成するトランジスタＱ１，Ｑ２で発生した光電流との差の電流が前記出力トランジスタＱ３のコレクタから出力されるようになり、一方各トランジスタＱ１，Ｑ２，Ｑ３のＮ型エピタキシャル層の面積Ｓ１，Ｓ２．Ｓ３を上式の関係を満たすように選ぶことによって、前記差の電流を０とすることができる。
【００８５】
これによって、出力トランジスタＱ３のコレクタ電位が変化し、カレントミラー部のトランジスタＱ１，Ｑ２のコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１），Ｖｃｅ（Ｑ２）が変化しても、また各トランジスタＱ１〜Ｑ３の電流増幅率が変化しても、出力トランジスタＱ３のコレクタからは、前記信号源４２からの電流に比例した電流を流し出すことができる。
【００８６】
さらにまた、本発明のカレントミラー回路は、以上のように、前記信号源４２と入力側のトランジスタＱ１との間に、エミッタが前記入力側のトランジスタＱ１のコレクタに接続され、相互に接続されたベースとコレクタとが前記信号源４２および出力トランジスタＱ３のベースに接続されるＰ型トランジスタから成る電圧均衡化トランジスタＱ４をさらに設け、前記電圧均衡化トランジスタＱ４のＮ型エピタキシャル層の面積をＳ４とするとき、Ｓ３＋Ｓ４＝（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２）に選ぶ。
【００８７】
それゆえ、前記トランジスタＱ１，Ｑ２のベース−エミッタ間電圧Ｖｂｅ（Ｑ１），Ｖｂｅ（Ｑ２）が相互に等しく、したがってコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１），Ｖｃｅ（Ｑ２）が相互に等しくなり、アーリー効果による電流の誤差をさらに低減することができる。また、追加した電圧均衡化トランジスタＱ４のＮ型エピタキシャル層の面積Ｓ４を加えて、各トランジスタＱ１〜Ｑ４のＮ型エピタキシャル層の面積Ｓ１〜Ｓ４を上式の関係を満たすように選ぶことによって、前記光電流による影響を無くすことができる。
【００８８】
また、本発明のカレントミラー回路は、以上のように、カレントミラー部をローレベルの電源にエミッタがそれぞれ接続される一対のトランジスタＱ１１，Ｑ１２で構成し、前記トランジスタＱ１１，Ｑ１２の内、出力側のトランジスタＱ１２のコレクタにエミッタが接続され、ベースが前記入力側のトランジスタＱ１１のコレクタに接続され、コレクタから出力電流を吸い込む出力トランジスタＱ１３をさらに備え、入力側のトランジスタＱ１１のコレクタに信号源４２から電流を流し込み、前記各トランジスタＱ１１〜Ｑ１３を、Ｐ型サブストレート層上にＮ型エピタキシャル層が積層されて成るＮ型トランジスタで構成し、前記各トランジスタＱ１１，Ｑ１２．Ｑ１３のＮ型エピタキシャル層の面積をそれぞれＳ１１，Ｓ１２．Ｓ１３とし、Ｉ１２／Ｉ１１をカレントミラー部の電流比とするとき、Ｓ１１＝（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１３）に選ぶ。
【００８９】
それゆえ、出力トランジスタＱ１３の寄生フォトダイオードで発生した光電流と、カレントミラー部を構成するトランジスタＱ１１，Ｑ１２で発生した光電流との差の電流が前記出力トランジスタＱ１３のコレクタから出力されるようになり、一方各トランジスタＱ１１，Ｑ１２．Ｑ１３のＮ型エピタキシャル層の面積Ｓ１１，Ｓ１２，Ｓ１３を上式の関係を満たすように選ぶことによって、前記差の電流を０とすることができる。
【００９０】
これによって、出力トランジスタＱ１３のコレクタ電位が変化し、カレントミラー部のトランジスタＱ１１，Ｑ１２のコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１１），Ｖｃｅ（Ｑ１２）が変化しても、また各トランジスタＱ１１〜Ｑ１３の電流増幅率が変化しても、出力トランジスタＱ１３のコレクタからは、前記信号源４２からの電流に比例した電流を吸い込むことができる。
【００９１】
さらにまた、本発明のカレントミラー回路は、以上のように、前記信号源４２と入力側のトランジスタＱ１１との間に、エミッタが前記入力側のトランジスタＱ１１のコレクタに接続され、相互に接続されたベースとコレクタとが前記信号源４２および出力トランジスタＱ１３のベースに接続されるＮ型トランジスタから成る電圧均衡化トランジスタＱ１４をさらに設け、前記電圧均衡化トランジスタＱ１４のＮ型エピタキシャル層の面積をＳ１４とするとき、Ｓ１１＋Ｓ１４＝（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１３）に選ぶ。
【００９２】
それゆえ、前記トランジスタＱ１１，Ｑ１２のベース−エミッタ間電圧Ｖｂｅ（Ｑ１１），Ｖｂｅ（Ｑ１２）が相互に等しく、したがってコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１１），Ｖｃｅ（Ｑ１２）が相互に等しくなり、アーリー効果による電流の誤差をさらに低減することができる。また、追加した電圧均衡化トランジスタＱ１４のＮ型エピタキシャル層の面積Ｓ１４を加えて、各トランジスタＱ１１〜Ｑ１４のＮ型エピタキシャル層の面積Ｓ１１〜Ｓ１４を上式の関係を満たすように選ぶことによって、前記光電流による影響を無くすことができる。
【００９３】
また、本発明のカレントミラー回路は、以上のように、前記出力トランジスタＱ３，Ｑ１３を並列素子構成またはマルチコレクタ構造とする。
【００９４】
それゆえ、前記光電流の補償された出力を多出力とすることができ、補償のための構成を共用し、素子面積をさらに抑えることができる。
【００９５】
さらにまた、本発明の光信号用回路は、以上のように、前記のカレントミラー回路を用いる。
【００９６】
それゆえ、発光ダイオードやフォトダイオードなどの電気−光変換素子や光−電気変換素子に近接して設けられる光信号用回路では、それらの電気−光変換素子や光−電気変換素子に関する信号光や外部入射光が該光信号用回路内の寄生フォトダイオードに入射する可能性が高いので、本発明を好適に実施することができる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態のカレントミラー回路の電気回路図である。
【図２】本発明の実施の第２の形態のカレントミラー回路の電気回路図である。
【図３】本発明の実施の第３の形態のカレントミラー回路の電気回路図である。
【図４】本発明の実施の第４の形態のカレントミラー回路の電気回路図である。
【図５】本発明の実施の第５の形態のカレントミラー回路の電気回路図である。
【図６】図５で示すマルチコレクタ構造の素子構成の一例を示す図である。
【図７】Ｐ型トランジスタの構造を模式的に示す図である。
【図８】図７で示すＰ型トランジスタの等価回路図である。
【図９】Ｎ型トランジスタの構造を模式的に示す図である。
【図１０】図９で示すＮ型トランジスタの等価回路図である。
【図１１】典型的な従来技術をカレントミラー回路に適用した場合の電気回路図である。
【図１２】他の従来技術をカレントミラー回路に適用した場合の電気回路図である。
【符号の説明】
１ Ｐ型トランジスタ
２，１２ Ｐ型のサブストレート層
３，１３ Ｎ型エピタキシャル層
４，１４ トレンチ
５，１５ 寄生フォトダイオード
１１ Ｎ型トランジスタ
４０，５０，６０，７０，８０ カレントミラー回路
４１，６１ カレントミラー部
４２ 信号源
Ｑ１，Ｑ２ Ｐ型のトランジスタ（カレントミラー回路）
Ｑ３ 出力トランジスタ
Ｑ４ 電圧均衡化トランジスタ
Ｑ１１，Ｑ１２ Ｎ型のトランジスタ（カレントミラー回路）
Ｑ１３ 出力トランジスタ
Ｑ１４ 電圧均衡化トランジスタ
Ｑ３１，Ｑ３２，…，Ｑ３ｎ 出力トランジスタ
ＰＤ，ＰＤ３ 寄生フォトダイオード
ＰＤ１１〜ＰＤ１４ 寄生フォトダイオード
【発明の属する技術分野】
本発明は、集積回路内に形成されるカレントミラー回路に関し、さらにそのカレントミラー回路を備えた集積回路から成り、発光ダイオードやフォトダイオードなどの電気−光変換素子や光−電気変換素子に近接して設けられる光信号用回路に関する。
【０００２】
【従来の技術】
赤外線リモコンの受信用ＩＣ、光ピックアップ信号受信用ＩＣ、ＬＥＤ駆動用ＩＣ等の前記発光ダイオードやフォトダイオードなどの電気−光変換素子や光−電気変換素子に近接して設けられる集積回路では、信号光による回折光や散乱光、さらに蛍光灯等のノイズ光によって、寄生フォトダイオードに光電流が発生し、回路誤動作の原因となる。特に、Ｐ型トランジスタでは、Ｎ型エピタキシャル層（ベース拡散層）の面積が大きいので、前記寄生フォトダイオードによる光電流でベース電流が増加し、回路の特性に大きな影響を与える。図７〜図１０を用いて、その様子を説明する。
【０００３】
図７はＰ型トランジスタ１の構造を模式的に示す図であり、図８はその等価回路図である。Ｐ型のサブストレート層２上にＮ型エピタキシャル層３が積層され、そのＮ型エピタキシャル層３がトレンチ４によって分離されて各素子領域となる。そして、集積回路の構造上、前記Ｎ型エピタキシャル層３とサブストレート層２との間に寄生フォトダイオード５が発生し、該寄生フォトダイオード５がＰ型トランジスタ１のベース端子とサブストレート層２（接地）との間に接続されることになる。
【０００４】
したがって、光入射によって、図７で示すようにＮ型エピタキシャル層３からサブストレート層２へ光電流Ｉｐｄが生じると、該光電流ＩｐｄはＰ型トランジスタ１のベース電流として作用し、回路の特性に多大な影響を与える。この光電流Ｉｐｄは、入射光量に対応して増加するので、光電変換素子と近接して配置される場合に大きくなり、またＮ型エピタキシャル層３の面積Ｓに対応して増加するので、該Ｐ型トランジスタ１の電流容量が大きくなる程、大きくなる。
【０００５】
同様に、図９はＮ型トランジスタ１１の構造を模式的に示す図であり、図１０はその等価回路図である。Ｐ型のサブストレート層１２上にＮ型エピタキシャル層１３が積層され、そのＮ型エピタキシャル層１３がトレンチ１４によって分離されて各素子領域となる。そして、前記Ｎ型エピタキシャル層１３とサブストレート層１２との間に寄生フォトダイオード１５が発生し、該寄生フォトダイオード１５がＮ型トランジスタ１１のコレクタ端子とサブストレート層１２（接地）との間に接続されることになる。
【０００６】
したがって、光入射によって、図９で示すようにＮ型エピタキシャル層１３からサブストレート層１２へ光電流Ｉｐｄが生じると、該光電流ＩｐｄはＮ型トランジスタ１１のコレクタ電流をバイパスし、回路の特性に多大な影響を与える。この光電流Ｉｐｄは、入射光量に対応して増加し、またＮ型エピタキシャル層１３の面積Ｓに対応して増加する。しかしながら、Ｎ型トランジスタ１１はＰ型トランジスタ１に比べて電流駆動能力が大きく、前記Ｎ型エピタキシャル層１３の面積Ｓを小さくでき、また発生する光電流がコレクタ電流に影響するので、電流増幅率分、その影響は小さいと考えられる。
【０００７】
このような寄生フォトダイオード５，１５による光電流の影響を低減する方法として、先ず素子表面を配線用メタルで覆い、該素子表面から侵入する光を遮断する方法がある。しかしながら、遮光できない部分であるチップ側面やチップエッジから侵入する光には充分な対策ができない場合があり、また最近では低コスト化のためにチップ面積の縮小やマスク枚数の削減が求められ、この配線用メタルによる遮光が充分行えなくなっている。さらにまた、省エネルギ化のために低消費電流化が進み、このような寄生フォトダイオードによる光電流の影響は相対的に増加する傾向にある。
【０００８】
そこで、前記寄生フォトダイオードによる光電流の影響を回路構成的に除去するようにした典型的な従来技術は、特許第２６３４６７９号公報で示される。図１１は、その従来技術をカレントミラー回路に適用した場合の電気回路図である。このカレントミラー回路２０は、一対のＰ型のトランジスタｑ１，ｑ２から構成されるカレントミラー部２１を備えている。前記トランジスタｑ１，ｑ２のエミッタは共にハイレベルの電源に接続され、入力側のトランジスタｑ１はベースとコレクタとが相互に接続されたダイオード構造となっており、それらのベースおよびコレクタからは、信号源２２によって、信号電流ｉｉｎが引抜かれる。出力側のトランジスタｑ２のベースは前記トランジスタｑ１のベースおよびコレクタに接続される。したがって、前記出力側のトランジスタｑ２のコレクタからは、前記信号電流ｉｉｎが、トランジスタｑ１，ｑ２の電流比ｉ２／ｉ１で折返された出力電流ｉｏｕｔが出力される。
【０００９】
そして、前記トランジスタｑ１，ｑ２のＮ型エピタキシャル層の面積をそれぞれｓ１，ｓ２とすると、これらのトランジスタｑ１，ｑ２のベースから流れ出す光電流ｉｐｄは、
ｉｐｄ＝（ｓ１＋ｓ２）＊ｉｏ …（１）
となる。ただし、ｉｏは、Ｎ型エピタキシャル層の単位面積当りの光電流値である。
【００１０】
この光電流ｉｐｄを補償するために、一対のＰ型のトランジスタｑ３，ｑ４から成るカレントミラー部２３が設けられている。前記トランジスタｑ３，ｑ４のエミッタは共にハイレベルの電源に接続され、入力側のトランジスタｑ３はベースとコレクタとが相互に接続されたダイオード構造となっており、出力側のトランジスタｑ４のベースは前記トランジスタｑ３のベースおよびコレクタに接続される。したがって、前記出力側のトランジスタｑ４のコレクタからは、トランジスタｑ３，ｑ４のベースから流れ出す光電流ｉｐｄｃを増幅した補償電流ｉｃが出力され、前記トランジスタｑ１，ｑ２のベースに与えられる。
【００１１】
ここで、前記トランジスタｑ３，ｑ４のＮ型エピタキシャル層の面積をそれぞれｓ３，ｓ４とすると、前記光電流ｉｐｄｃは、
ｉｐｄｃ＝（ｓ３＋ｓ４）＊ｉｏ …（２）
となる。
【００１２】
したがって、簡単のため、トランジスタｑ３，ｑ４のベース電流を無視する、すなわち電流増幅率ｈｆｅを∞（無限大）と仮定し、各トランジスタｑ１，ｑ２．ｑ３，ｑ４のＮ型エピタキシャル層の面積をそれぞれｓ１，ｓ２．ｓ３，ｓ４とし、ｉ２／ｉ１およびｉ４／ｉ３をカレントミラー部２１，２３の電流比とすると、キルヒホッフの法則から、
ｉｃ＝（ｉ４／ｉ３）＊（ｓ３＋ｓ４）＊ｉｏ …（３）
ｉｏｕｔ＝（ｉ２／ｉ１）＊（ｉｉｎ＋（ｓ１＋ｓ２）＊ｉｏ−ｉｃ…（４）
となり、両式から、
ｉｏｕｔ＝（ｉ２／ｉ１）
＊（ｉｉｎ＋（（ｓ１＋ｓ２）−（ｉ４／ｉ３）＊（ｓ３＋ｓ４））＊ｉｏ）…（５）
となる。
【００１３】
したがって、
（ｓ１＋ｓ２）＝（ｉ４／ｉ３）＊（ｓ３＋ｓ４） …（６）
を満足するとき、トランジスタｑ１，ｑ２の寄生フォトダイオードｐｄで発生した光電流ｉｐｄを、トランジスタｑ３，ｑ４の寄生フォトダイオードｐｄｃで発生した光電流ｉｃで相殺することができる。
【００１４】
しかしながら、上述のようなカレントミラー回路２０にも、下記（ａ），（ｂ）の問題がある。
【００１５】
（ａ）出力トランジスタｑ２の出力インピーダンスが低いので、該出力トランジスタｑ２のコレクタ−エミッタ間電圧Ｖｃｅ（ｑ２）の変動で、出力電流ｉｏｕｔが変動する。すなわち、一般的に、トランジスタのコレクタ電流Ｉｃのコレクタ−エミッタ間電圧Ｖｃｅに対する依存性は次式で表される。
【００１６】
Ｉｃ＝Ｉｓ＊（１＋Ｖｃｅ／Ｖａ）＊ｅｘｐ（Ｖｂｅ／Ｖｔ） …（７）
ただし、Ｉｓはトランジスタの飽和電流、Ｖａはアーリー電圧、Ｖｂｅはベース−エミッタ間電圧、ＶｔはｋＴ／ｑで表され、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の素電荷である。
【００１７】
したがって、前記式５にこれを考慮すると、
ｉｏｕｔ＝（Ｖａ＋Ｖｃｅ（ｑ２））／（Ｖａ＋Ｖｃｅ（ｑ１）＊（ｉ２／ｉ１）…（８）
となり、コレクタ−エミッタ間電圧Ｖｃｅ（ｑ１），Ｖｃｅ（ｑ２）の変動で出力電流ｉｏｕｔが変動することが理解される。
【００１８】
（ｂ）ベース電流の影響が大きく、出力電流ｉｏｕｔに誤差が生じる。すなわち、上述の計算では、簡単のためにベース電流の影響を無視、すなわち電流増幅率ｈｆｅを∞と仮定したけれども、実際の電流増幅率ｈｆｅの値は一般的に１００前後であり、その影響は無視できない。ベース電流ｉｂは、
ｉｂ＝ｉｃ／ｈｆｅ …（９）
であり、トランジスタｑ１，ｑ２のベース電流ｉｂ（ｑ１），ｉｂ（ｑ２）が、直接、入力電流ｉｉｎに影響するので、出力電流ｉｏｕｔは、
ｉｏｕｔ＝（ｈｆｅ／（ｈｆｅ＋１＋ｉ２／ｉ１））＊（ｉ２／ｉ１）＊ｉｉｎ…（１０）
となり、ベース電流ｉｂによって出力電流ｉｏｕｔに誤差が生じることが理解される。また、電流増幅率ｈｆｅはコレクタ電流ｉｃと関係し、微小なコレクタ電流では電流増幅率ｈｆｅが減少する傾向にあるので、該微小電流ではベース電流ｉｂの誤差が増加することとなる。
【００１９】
そこで、このような不具合を解消するために、前記寄生フォトダイオードによる光電流の影響を回路構成的に除去するようにした他の従来技術として、特許第２９０６３８７号が提案された。図１２は、その従来技術をカレントミラー回路に適用した場合の電気回路図である。このカレントミラー回路３０は、前述のカレントミラー回路２０に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。カレントミラー部２１，２３は同様に構成され、注目すべきは、このカレントミラー回路３０では、前記トランジスタｑ１，ｑ２の内、ベースとコレクタとが相互に接続されたダイオード構造である出力側のトランジスタｑ２のコレクタ電流がエミッタに入力され、ベースが前記入力側のトランジスタｑ１のコレクタに接続され、コレクタから出力電流を流し出す出力トランジスタｑ５が設けられていることである。また、この出力トランジスタｑ５に対しても、その光電流ｉｐｄ５を補償するために、一対のＰ型のトランジスタｑ６，ｑ７から成るカレントミラー部３１が設けられている。前記トランジスタｑ６，ｑ７のエミッタは共にハイレベルの電源に接続され、入力側のトランジスタｑ６はベースとコレクタとが相互に接続されたダイオード構造となっており、出力側のトランジスタｑ７のベースは前記トランジスタｑ５のベースおよびトランジスタｑ１のコレクタに接続され、コレクタは出力トランジスタｑ５のベース、したがってトランジスタｑ１のコレクタに接続される。
【００２０】
この出力トランジスタｑ５を追加することで、前記（ａ）の問題に対しては、該出力トランジスタｑ５のコレクタ電圧Ｖｃｅ（ｑ５）が変動しても、トランジスタｑ１，ｑ２のコレクタ−エミッタ間電圧Ｖｃｅ（ｑ１），Ｖｃｅ（ｑ２）は一定であり、出力電流ｉｏｕｔの変動を抑制することができる。また、前記（ｂ）の問題に対しては、トランジスタｑ１，ｑ２のベース電流ｉｂ（ｑ１），ｉｂ（ｑ２）が入力電流ｉｉｎに及ぼす影響を、該出力トランジスタｑ５によって、１／ｈｆｅに抑制することができる。こうして、出力インピーダンスを向上し、かつベース電流ｉｂ（ｑ１），ｉｂ（ｑ２）を補償した高精度なカレントミラー回路が構成されている。
【００２１】
【発明が解決しようとする課題】
しかしながら、上述のような従来技術では、素子表面を配線用メタルで覆うような特別な遮光のための対策は不要になるけれども、カレントミラー部２３，３１を設けるので、チップ面積が増加し、コストが上昇するという問題がある。
【００２２】
本発明の目的は、素子面積の増加を抑えつつ、また特別な遮光のための対策を講じることなく、寄生フォトダイオードの光電流による影響を除去することができるカレントミラー回路およびそれを用いる光信号用回路を提供することである。
【００２３】
【課題を解決するための手段】
本発明のカレントミラー回路は、集積回路内に構成されるカレントミラー回路において、カレントミラーの電流比に対応してエピタキシャル層の面積を調整することで、寄生フォトダイオードの光電流による影響を除去することを特徴とする。
【００２４】
上記の構成によれば、集積回路の構造上、エピタキシャル層とサブストレート層との間に寄生フォトダイオードが発生し、光に晒される環境では、その寄生フォトダイオードの光電流による影響が生じる。そこで、前記寄生フォトダイオードが形成されてしまうトランジスタがカレントミラー回路を構成する場合には、前記光電流がエピタキシャル層の面積に比例して増大することに着目し、カレントミラーの電流比に対応してエピタキシャル層の面積を調整し、カレントミラー回路の入力側と出力側とに対する前記光電流の影響を等しくして、すなわち相殺させる。
【００２５】
したがって、前記エピタキシャル層の面積は必要な電流容量に対応した面積よりも広くなるけれども、補償回路を設けるよりは狭くすることができ、カレントミラー回路において、素子面積の増加を抑えつつ、また特別な遮光のための対策を講じることなく、寄生フォトダイオードの光電流による影響を除去することができる。
【００２６】
また、本発明のカレントミラー回路は、カレントミラー部を構成し、ハイレベルの電源にエミッタがそれぞれ接続される一対のトランジスタＱ１，Ｑ２と、前記トランジスタＱ１，Ｑ２の内、ベースとコレクタとが相互に接続されたダイオード構造である出力側のトランジスタＱ２のコレクタ電流がエミッタに入力され、ベースが前記入力側のトランジスタＱ１のコレクタに接続され、コレクタから出力電流を流し出す出力トランジスタＱ３とを備え、前記トランジスタＱ１，Ｑ２の内、入力側のトランジスタＱ１のコレクタから信号源４２によって電流が引抜かれ、前記各トランジスタＱ１〜Ｑ３は、Ｐ型サブストレート層上にＮ型エピタキシャル層が積層されて成るＰ型トランジスタであり、前記各トランジスタＱ１，Ｑ２．Ｑ３のＮ型エピタキシャル層の面積をそれぞれＳ１，Ｓ２．Ｓ３とし、Ｉ２／Ｉ１をカレントミラー部の電流比とするとき、Ｓ３＝（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２）に選ぶことを特徴とする。
【００２７】
上記の構成によれば、出力トランジスタＱ３の寄生フォトダイオードで発生した光電流と、カレントミラー部を構成するトランジスタＱ１，Ｑ２で発生した光電流との差の電流が前記出力トランジスタＱ３のコレクタから出力されるようになり、一方各トランジスタＱ１，Ｑ２，Ｑ３のＮ型エピタキシャル層の面積Ｓ１，Ｓ２．Ｓ３を上式の関係を満たすように選ぶことによって、前記差の電流を０とすることができる。
【００２８】
したがって、出力トランジスタＱ３のコレクタ電位が変化し、カレントミラー部のトランジスタＱ１，Ｑ２のコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１），Ｖｃｅ（Ｑ２）が変化しても、また各トランジスタＱ１〜Ｑ３の電流増幅率が変化しても、出力トランジスタＱ３のコレクタからは、前記信号源４２からの電流に比例した電流を流し出すことができる。
【００２９】
さらにまた、本発明のカレントミラー回路は、前記信号源４２と入力側のトランジスタＱ１との間に、エミッタが前記入力側のトランジスタＱ１のコレクタに接続され、相互に接続されたベースとコレクタとが前記信号源４２および出力トランジスタＱ３のベースに接続されるＰ型トランジスタから成る電圧均衡化トランジスタＱ４をさらに備え、前記電圧均衡化トランジスタＱ４のＮ型エピタキシャル層の面積をＳ４とするとき、Ｓ３＋Ｓ４＝（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２）に選ぶことを特徴とする。
【００３０】
上記の構成によれば、前記電圧均衡化トランジスタＱ４を追加することで、前記トランジスタＱ１，Ｑ２のベース−エミッタ間電圧Ｖｂｅ（Ｑ１），Ｖｂｅ（Ｑ２）が相互に等しく、したがってコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１），Ｖｃｅ（Ｑ２）が相互に等しくなり、アーリー効果による電流の誤差をさらに低減することができる。そして、追加した電圧均衡化トランジスタＱ４のＮ型エピタキシャル層の面積Ｓ４を加えて、各トランジスタＱ１〜Ｑ４のＮ型エピタキシャル層の面積Ｓ１〜Ｓ４を上式の関係を満たすように選ぶことによって、前記光電流による影響を無くすことができる。
【００３１】
また、本発明のカレントミラー回路は、カレントミラー部を構成し、ローレベルの電源にエミッタがそれぞれ接続される一対のトランジスタＱ１１，Ｑ１２と、前記トランジスタＱ１１，Ｑ１２の内、ベースとコレクタとが相互に接続されたダイオード構造である出力側のトランジスタＱ１２のコレクタ電流をエミッタから供給し、ベースが前記入力側のトランジスタＱ１１のコレクタに接続され、コレクタから出力電流を吸い込む出力トランジスタＱ１３とを備え、前記トランジスタＱ１１，Ｑ１２の内、入力側のトランジスタＱ１１のコレクタに信号源４２から電流が流し込まれ、前記各トランジスタＱ１１，Ｑ１２．Ｑ１３は、Ｐ型サブストレート層上にＮ型エピタキシャル層が積層されて成るＮ型トランジスタであり、前記各トランジスタＱ１１，Ｑ１２．Ｑ１３のＮ型エピタキシャル層の面積をそれぞれＳ１１，Ｓ１２．Ｓ１３とし、Ｉ１２／Ｉ１１をカレントミラー部の電流比とするとき、Ｓ１１＝（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１３）に選ぶことを特徴とする。
【００３２】
上記の構成によれば、出力トランジスタＱ１３の寄生フォトダイオードで発生した光電流と、カレントミラー部を構成するトランジスタＱ１１，Ｑ１２で発生した光電流との差の電流が前記出力トランジスタＱ１３のコレクタから出力されるようになり、一方各トランジスタＱ１１，Ｑ１２．Ｑ１３のＮ型エピタキシャル層の面積Ｓ１１，Ｓ１２，Ｓ１３を上式の関係を満たすように選ぶことによって、前記差の電流を０とすることができる。
【００３３】
したがって、出力トランジスタＱ１３のコレクタ電位が変化し、カレントミラー部のトランジスタＱ１１，Ｑ１２のコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１１），Ｖｃｅ（Ｑ１２）が変化しても、また各トランジスタＱ１１〜Ｑ１３の電流増幅率が変化しても、出力トランジスタＱ１３のコレクタからは、前記信号源４２からの電流に比例した電流を吸い込むことができる。
【００３４】
さらにまた、本発明のカレントミラー回路は、前記信号源４２と入力側のトランジスタＱ１１との間に、エミッタが前記入力側のトランジスタＱ１１のコレクタに接続され、相互に接続されたベースとコレクタとが前記信号源４２および出力トランジスタＱ１３のベースに接続されるＮ型トランジスタから成る電圧均衡化トランジスタＱ１４をさらに備え、前記電圧均衡化トランジスタＱ１４のＮ型エピタキシャル層の面積をＳ１４とするとき、Ｓ１１＋Ｓ１４＝（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１３）に選ぶことを特徴とする。
【００３５】
上記の構成によれば、前記電圧均衡化トランジスタＱ１４を追加することで、前記トランジスタＱ１１，Ｑ１２のベース−エミッタ間電圧Ｖｂｅ（Ｑ１１），Ｖｂｅ（Ｑ１２）が相互に等しく、したがってコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１１），Ｖｃｅ（Ｑ１２）が相互に等しくなり、アーリー効果による電流の誤差をさらに低減することができる。そして、追加した電圧均衡化トランジスタＱ１４のＮ型エピタキシャル層の面積Ｓ１４を加えて、各トランジスタＱ１１〜Ｑ１４のＮ型エピタキシャル層の面積Ｓ１１〜Ｓ１４を上式の関係を満たすように選ぶことによって、前記光電流による影響を無くすことができる。
【００３６】
また、本発明のカレントミラー回路は、前記出力トランジスタＱ３，Ｑ１３を並列素子構成またはマルチコレクタ構造とすることを特徴とする。
【００３７】
上記の構成によれば、前記光電流の補償された出力を多出力とすることができ、補償のための構成を共用し、素子面積をさらに抑えることができる。
【００３８】
さらにまた、本発明の光信号用回路は、前記のカレントミラー回路を用いることを特徴とする。
【００３９】
上記の構成によれば、発光ダイオードやフォトダイオードなどの電気−光変換素子や光−電気変換素子に近接して設けられる光信号用回路では、それらの電気−光変換素子や光−電気変換素子に関する信号光や外部入射光が該光信号用回路内の寄生フォトダイオードに入射する可能性が高いので、本発明を好適に実施することができる。
【００４０】
【発明の実施の形態】
本発明の実施の第１の形態について、図１に基づいて説明すれば、以下のとおりである。
【００４１】
図１は、本発明の実施の第１の形態のカレントミラー回路４０の電気回路図である。このカレントミラー回路４０は、一対のＰ型のトランジスタＱ１，Ｑ２から構成されるカレントミラー部４１と、出力トランジスタＱ３とを備えて構成される。前記トランジスタＱ１，Ｑ２のエミッタは共にハイレベルの電源に接続され、入力側のトランジスタＱ１のコレクタからは、信号源４２によって信号電流Ｉｉｎが引抜かれる。出力側のトランジスタＱ２は、ベースとコレクタとが相互に接続されたダイオード構造となっており、それらのベースおよびコレクタは前記トランジスタＱ１のベースに接続されるとともに、出力トランジスタＱ３のコレクタに接続される。出力トランジスタＱ３のベースは、前記入力側のトランジスタＱ１のコレクタ、したがって前記信号源４２に接続される。
【００４２】
したがって、前記出力トランジスタＱ３のコレクタからは、前記信号電流Ｉｉｎが、トランジスタＱ１，Ｑ２の電流比Ｉ２／Ｉ１で折返された出力電流Ｉｏｕｔが出力される。
【００４３】
また、前記出力トランジスタＱ３によって、該出力トランジスタＱ３のコレクタ電圧が変動しても、トランジスタＱ１，Ｑ２のコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１），Ｖｃｅ（Ｑ２）は一定であり、出力電流Ｉｏｕｔの変動を抑制している。また、トランジスタＱ１，Ｑ２のベース電流Ｉｂ（Ｑ１），Ｉｂ（Ｑ２）が入力電流Ｉｉｎに及ぼす影響を、該出力トランジスタＱ３によって、１／ｈｆｅに抑制している。こうして、前記図１２で示すカレントミラー回路３０と同様に、出力インピーダンスを向上し、かつベース電流Ｉｂ（Ｑ１），Ｉｂ（Ｑ２）を補償した高精度なカレントミラー回路が構成されている。
【００４４】
そして、注目すべきは、このカレントミラー回路４０では、前記各トランジスタＱ１〜Ｑ３は、Ｐ型サブストレート層上にＮ型エピタキシャル層が積層されて成る前記図７で示すようなＰ型トランジスタから成り、前記各トランジスタＱ１，Ｑ２．Ｑ３のＮ型エピタキシャル層の面積をそれぞれＳ１，Ｓ２．Ｓ３とし、Ｉ２／Ｉ１をカレントミラー部４１の電流比とするとき、
Ｓ３＝（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２） …（１１）
に選ぶことである。
【００４５】
すなわち、簡単のため、トランジスタＱ１，Ｑ２のベース電流を無視（ｈｆｅ＝∞）し、トランジスタＱ１，Ｑ２の寄生ダイオードＰＤを流れる電流をＩＰＤとし、出力トランジスタＱ３の寄生ダイオードＰＤ３を流れる電流をＩＰＤ３とすると、キルヒホッフの法則から、
Ｉｉｎ＋ＩＰＤ＝Ｉ１ …（１２）
Ｉｏｕｔ＝Ｉ２−ＩＰＤ３ …（１３）
となる。
【００４６】
ここで、光電流ＩＰＤ，ＩＰＤ３は、Ｎ型エピタキシャル層の面積に比例するので、
ＩＰＤ＝（Ｓ１＋Ｓ２）＊Ｉｏ …（１４）
ＩＰＤ３＝Ｓ３＊Ｉｏ …（１５）
である。ただし、Ｉｏは、Ｎ型エピタキシャル層の単位面積当りの光電流値である。
【００４７】
したがって、
Ｉｏｕｔ＝（Ｉ２／Ｉ１）
＊（Ｉｉｎ＋（Ｓ３−（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２））＊Ｉｏ）…（１６）
が求められ、これによって、前記式１１の関係を満たすとき、
Ｉｏｕｔ＝（Ｉ２／Ｉ１）＊Ｉｉｎ …（１７）
となって、光電流ＩＰＤ，ＩＰＤ３の影響が無く、信号電流Ｉｉｎがカレントミラー部４１の電流比Ｉ２／Ｉ１に比例した電流が、出力電流Ｉｏｕｔとして出力されることが理解される。
【００４８】
しかしながら、本発明では、前記Ｎ型エピタキシャル層の面積は、トランジスタＱ１〜Ｑ３に必要な電流容量に対応した面積よりも広くなる。しかしながら、前記図１１や図１２のカレントミラー部２３，３１のような補償回路を設けるよりは、狭くすることができる。以下に、その比較を行う。
【００４９】
先ず、カレントミラー部４１の電流比Ｉ２／Ｉ１をｋ／１とすると、前記Ｎ型エピタキシャル層の面積は、本発明のカレントミラー回路４０では、
ｋ＋２＋（１／ｋ） …（１８）
となるのに対して、前記図１２のカレントミラー回路３０では、
２（ｋ＋２） …（１９）
となる。
【００５０】
したがって、
ｋ＋２＋（１／ｋ）＜２（ｋ＋２） …（２０）
は明らかであり、より少ない素子数で光電流ＩＰＤを補償する高精度なカレントミラー回路を実現することができる。
【００５１】
下記の表１には、カレントミラー部４１の電流比Ｉ２／Ｉ１を変化した場合のエピタキシャル層の面積の変化を示す。
【００５２】
【表１】
以上説明したように、本発明では、寄生フォトダイオードＰＤが形成されてしまうトランジスタＱ１，Ｑ２がカレントミラー回路を構成する場合には、その光電流ＩＰＤがエピタキシャル層の面積Ｓ１＋Ｓ２に比例して増大することに着目し、カレントミラーの電流比Ｉ２／Ｉ１に対応して該エピタキシャル層の面積Ｓ１，Ｓ２を調整し、カレントミラー回路４０の入力側と出力側とに対する前記光電流ＩＰＤの影響を等しくして、相殺させるので、前記エピタキシャル層Ｓ１＋Ｓ２の面積は必要な電流容量に対応した面積よりも広くなるけれども、補償回路を設けるよりは狭くすることができ、カレントミラー回路４０において、素子面積の増加を抑えつつ、また特別な遮光のための対策を講じることなく、寄生フォトダイオードＰＤの光電流ＩＰＤによる影響を除去することができる。
【００５４】
本発明の実施の第２の形態について、図２に基づいて説明すれば、以下のとおりである。
【００５５】
図２は、本発明の実施の第２の形態のカレントミラー回路５０の電気回路図である。このカレントミラー回路５０は、前述のカレントミラー回路４０に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、このカレントミラー回路５０では、前記信号源４２と入力側のトランジスタＱ１との間に、エミッタが前記入力側のトランジスタＱ１のコレクタに接続され、相互に接続されたベースとコレクタとが前記信号源４２および出力トランジスタＱ３のベースに接続されるＰ型トランジスタから成る電圧均衡化トランジスタＱ４がさらに設けられていることである。
【００５６】
これに対応して、前記電圧均衡化トランジスタＱ４のＮ型エピタキシャル層の面積をＳ４とするとき、前記式１１が、
Ｓ３＋Ｓ４＝（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２） …（２１）
に変更される。
【００５７】
すなわち、前記式１６は、
Ｉｏｕｔ＝（Ｉ２／Ｉ１）
＊（Ｉｉｎ＋（（Ｓ３＋Ｓ４）−（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２））＊Ｉｏ）…（２２）
となり、前記式２１の関係を満たすとき、寄生フォトダイオードＰＤの光電流ＩＰＤによる影響を除去することができる。
【００５８】
この前記電圧均衡化トランジスタＱ４を追加することで、前記トランジスタＱ１，Ｑ２のベース−エミッタ間電圧Ｖｂｅ（Ｑ１），Ｖｂｅ（Ｑ２）が相互に等しく、したがってコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１），Ｖｃｅ（Ｑ２）が相互に等しくなる。したがって、前記式８をこのカレントミラー回路５０に適用すると、
Ｉｏｕｔ
＝（Ｖａ＋Ｖｃｅ（Ｑ２））／（Ｖａ＋Ｖｃｅ（Ｑ１）＊（Ｉ２／Ｉ１）…（２３）
であり、上式において、Ｖｃｅ（Ｑ１）＝Ｖｃｅ（Ｑ２）とすると、前記式１７となる。
【００５９】
したがって、前記アーリー効果による電流の誤差もさらに低減することができる。また、この電圧均衡化トランジスタＱ４のＮ型エピタキシャル層の面積Ｓ４を加えて、各トランジスタＱ１〜Ｑ４のＮ型エピタキシャル層の面積Ｓ１〜Ｓ４を式２１の関係を満たすように選ぶことによって、前記光電流ＩＰＤ，ＩＰＤ３による影響も無くすことができる。
【００６０】
本発明の実施の第３の形態について、図３に基づいて説明すれば、以下のとおりである。
【００６１】
図３は、本発明の実施の第３の形態のカレントミラー回路６０の電気回路図である。このカレントミラー回路６０は、前述のカレントミラー回路４０に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。前述のようにカレントミラー回路４０では、それを構成するトランジスタＱ１〜Ｑ３がＰ型であったのに対して、このカレントミラー回路６０は、Ｎ型のトランジスタＱ１１〜Ｑ１３から構成されている。
【００６２】
カレントミラー部６１を構成する一対のトランジスタＱ１１，Ｑ１２のエミッタは共にローレベルの電源に接続され、入力側のトランジスタＱ１１のコレクタには、信号源４２からの信号電流Ｉｉｎが吸込まれる。出力側のトランジスタＱ１２は、ベースとコレクタとが相互に接続されたダイオード構造となっており、それらのベースおよびコレクタは前記トランジスタＱ１１のベースに接続されるとともに、出力トランジスタＱ１３のエミッタに接続される。出力トランジスタＱ１３のベースは、前記入力側のトランジスタＱ１１のコレクタ、したがって前記信号源４２に接続される。
【００６３】
したがって、前記出力トランジスタＱ１３のコレクタからは、前記信号電流Ｉｉｎが、トランジスタＱ１１，Ｑ１２の電流比Ｉ１２／Ｉ１１で折返された出力電流Ｉｏｕｔが吸込まれる。
【００６４】
また、前記出力トランジスタＱ１３によって、該出力トランジスタＱ１３のコレクタ電圧が変動しても、トランジスタＱ１１，Ｑ１２のコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１１），Ｖｃｅ（Ｑ１２）は一定であり、出力電流Ｉｏｕｔの変動を抑制している。また、トランジスタＱ１１，Ｑ１２のベース電流Ｉｂ（Ｑ１１），Ｉｂ（Ｑ１２）が入力電流Ｉｉｎに及ぼす影響を、該出力トランジスタＱ１３によって、１／ｈｆｅに抑制している。こうして、前記図１２で示すカレントミラー回路３０と同様に、出力インピーダンスを向上し、かつベース電流Ｉｂ（Ｑ１１），Ｉｂ（Ｑ１２）を補償した高精度なカレントミラー回路が構成されている。
【００６５】
そして、このカレントミラー回路６０では、前記各トランジスタＱ１１〜Ｑ１３は、Ｐ型サブストレート層上にＮ型エピタキシャル層が積層されて成る前記図９で示すようなＮ型トランジスタから成り、前記各トランジスタＱ１１，Ｑ１２．Ｑ１３のＮ型エピタキシャル層の面積をそれぞれＳ１１，Ｓ１２．Ｓ１３とし、Ｉ１２／Ｉ１１をカレントミラー部６１の電流比とするとき、
Ｓ１１＝（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１３） …（２４）
に選ばれる。
【００６６】
すなわち、簡単のため、トランジスタＱ１１，Ｑ１２のベース電流を無視し、トランジスタＱ１１，Ｑ１２のコレクタに寄生する寄生ダイオードＰＤ１１，ＰＤ１２を流れる電流をＩＰＤ１１，ＩＰＤ１２とし、出力トランジスタＱ１３の寄生ダイオードＰＤ１３を流れる電流をＩＰＤ１３とすると、キルヒホッフの法則から、
Ｉｉｎ＝Ｉ１１＋ＩＰＤ１１ …（２５）
Ｉｏｕｔ＝Ｉ１２＋ＩＰＤ１２＋ＩＰＤ１３ …（２６）
となる。
【００６７】
ここで、光電流ＩＰＤ１１〜ＩＰＤ１３は、Ｎ型エピタキシャル層の面積に比例するので、
ＩＰＤ１１＝Ｓ１１＊Ｉｏ …（２７）
ＩＰＤ１２＋ＩＰＤ１３＝（Ｓ１２＋Ｓ１３）＊Ｉｏ …（２８）
である。
【００６８】
したがって、
Ｉｏｕｔ＝（Ｉ１２／Ｉ１１）
＊（Ｉｉｎ−（Ｓ１１−（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１４））＊Ｉｏ）…（２９）
が求められ、これによって、前記式２４の関係を満たすとき、
Ｉｏｕｔ＝（Ｉ１２／Ｉ１１）＊Ｉｉｎ …（３０）
となって、光電流ＩＰＤ１１〜ＩＰＤ１３の影響が無く、信号電流Ｉｉｎがカレントミラー部６１の電流比Ｉ１２／Ｉ１１に比例した電流が、出力電流Ｉｏｕｔとして吸込まれることが理解される。
【００６９】
前述のように、Ｎ型のトランジスタＱ１１〜Ｑ１３では、前記光電流ＩＰＤ１１〜ＩＰＤ１３はコレクタ電流として作用するので、ベース電流として作用するＰ型のトランジスタＱ１〜Ｑ３に比べて効果は小さいけれども、こうしてＮ型のトランジスタＱ１１〜Ｑ１３から成るカレントミラー回路６１にも本発明を実施することができる。
【００７０】
本発明の実施の第４の形態について、図４に基づいて説明すれば、以下のとおりである。
【００７１】
図４は、本発明の実施の第４の形態のカレントミラー回路７０の電気回路図である。このカレントミラー回路７０では、Ｎ型のトランジスタＱ１１〜Ｑ１３から成る前記カレントミラー回路６０に、前記カレントミラー回路５０と同様に、前記信号源４２と入力側のトランジスタＱ１１との間に、エミッタが前記入力側のトランジスタＱ１１のコレクタに接続され、相互に接続されたベースとコレクタとが前記信号源４２および出力トランジスタＱ１３のベースに接続されるＮ型トランジスタから成る電圧均衡化トランジスタＱ１４がさらに設けられている。
【００７２】
これに対応して、前記電圧均衡化トランジスタＱ１４のＮ型エピタキシャル層の面積をＳ１４とするとき、前記式２４が、
Ｓ１１＋Ｓ１４＝（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１３） …（３１）
に変更される。
【００７３】
すなわち、前記式２９は、
Ｉｏｕｔ＝（Ｉ１２／Ｉ１１）＊（Ｉｉｎ−（（Ｓ１１＋Ｓ１４）
−（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１３））＊Ｉｏ）…（３２）
となり、前記式３１の関係を満たすとき、寄生フォトダイオードＰＤ１１〜ＰＤ１４の光電流ＩＰＤ１１〜ＩＰＤ１４による影響を除去することができる。
【００７４】
この電圧均衡化トランジスタＱ１４を追加することで、前記トランジスタＱ１１，Ｑ１２のベース−エミッタ間電圧Ｖｂｅ（Ｑ１１），Ｖｂｅ（Ｑ１２）が相互に等しく、したがってコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１１），Ｖｃｅ（Ｑ１２）が相互に等しくなる。これによって、前記アーリー効果による電流の誤差もさらに低減することができる。また、この電圧均衡化トランジスタＱ１４のＮ型エピタキシャル層の面積Ｓ１４を加えて、各トランジスタＱ１１〜Ｑ１４のＮ型エピタキシャル層の面積Ｓ１１〜Ｓ１４を式３１の関係を満たすように選ぶことによって、前記光電流ＩＰＤ１１〜ＩＰＤ１４による影響も無くすことができる。
【００７５】
本発明の実施の第５の形態について、図５および図６に基づいて説明すれば、以下のとおりである。
【００７６】
図５は、本発明の実施の第５の形態のカレントミラー回路８０の電気回路図である。このカレントミラー回路８０は、前述のカレントミラー回路４０に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、このカレントミラー回路８０では、前述の出力トランジスタＱ３を、出力トランジスタＱ３１，Ｑ３２，…，Ｑ３ｎで示すように、並列素子構成またはマルチコレクタ構造とすることである。
【００７７】
各出力トランジスタＱ３１，Ｑ３２，…，Ｑ３ｎのエミッタ面積が相互に等しい場合、１チャネル当りの出力電流ΔＩｏｕｔは、前記式１６から、
ΔＩｏｕｔ＝（１／ｎ）＊（Ｉ２／Ｉ１）
＊（Ｉｉｎ＋（ΣＳ３−（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２））＊Ｉｏ）…（３３）
となり、これによって、
ΣＳ３＝（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２） …（３４）
の関係を満たすとき、総出力電流Ｉｏｕｔは、
Ｉｏｕｔ＝（Ｉ２／Ｉ１）＊Ｉｉｎ …（１７）
となって、光電流ＩＰＤ，ＩＰＤ３’の影響が無く、信号電流Ｉｉｎがカレントミラー部４１の電流比Ｉ２／Ｉ１に比例した電流が、各出力電流ΔＩｏｕｔとして出力される。ここで、ΣＳ３は、前記出力トランジスタＱ３１，Ｑ３２，…，Ｑ３ｎのエピタキシャル層の面積をＳ３１，Ｓ３２，…，Ｓ３ｎとするとき、それらの総和であり、光電流ＩＰＤ３’は、前記出力トランジスタＱ３１〜Ｑ３ｎによる光電流の総和である。
【００７８】
図６は、上述のようなマルチコレクタ構造の素子構成の一例を示す図である。Ｐ型トランジスタの前記図７を合わせて参照して、図６（ａ）はコレクタが２分割された例であり、図７の構成が線対象に、一対で構成された例を示している。一方、図６（ｂ）は、エミッタを中心として、コレクタを４隅に配置し、ベースを一方の隅の側に配置した４分割された例を示している。
【００７９】
このように構成することによって、光電流ＩＰＤ，ＩＰＤ３’の補償された出力を多出力とすることができ、補償のための構成を共用し、素子面積をさらに抑えることができる。なお、前記Ｎ型トランジスタＱ１３の場合も、並列素子構成またはマルチコレクタ構造とすることで、同様の効果が得られることは明らかである。
【００８０】
本発明のカレントミラー回路４０，５０，６０，７０，８０は、発光ダイオードやフォトダイオードなどの電気−光変換素子や光−電気変換素子に近接して設けられる光信号用回路に好適に実施することができる。すなわち、前記光信号用回路においては、前記電気−光変換素子や光−電気変換素子に関する信号光や外部入射光が該光信号用回路内の寄生フォトダイオードに入射する可能性が高いためである。
【００８１】
【発明の効果】
本発明のカレントミラー回路は、以上のように、集積回路内に構成されるカレントミラー回路において、集積回路の構造上、寄生フォトダイオードが形成されてしまうトランジスタがカレントミラー回路を構成する場合には、その光電流がエピタキシャル層の面積に比例して増大することに着目し、カレントミラーの電流比に対応してエピタキシャル層の面積を調整し、カレントミラー回路の入力側と出力側とに対する前記光電流の影響を等しくして、相殺する。
【００８２】
それゆえ、前記エピタキシャル層の面積は必要な電流容量に対応した面積よりも広くなるけれども、補償回路を設けるよりは狭くすることができ、カレントミラー回路において、素子面積の増加を抑えつつ、また特別な遮光のための対策を講じることなく、寄生フォトダイオードの光電流による影響を除去することができる。
【００８３】
また、本発明のカレントミラー回路は、以上のように、カレントミラー部をハイレベルの電源にエミッタがそれぞれ接続される一対のトランジスタＱ１，Ｑ２で構成し、前記トランジスタＱ１，Ｑ２の内、出力側のトランジスタＱ２のコレクタにエミッタが接続され、ベースが前記入力側のトランジスタＱ１のコレクタに接続され、コレクタから出力電流を流し出す出力トランジスタＱ３をさらに備え、入力側のトランジスタＱ１のコレクタから信号源４２によって電流を引抜くようにし、前記各トランジスタＱ１〜Ｑ３を、Ｐ型サブストレート層上にＮ型エピタキシャル層が積層されて成るＰ型トランジスタで構成し、前記各トランジスタＱ１，Ｑ２．Ｑ３のＮ型エピタキシャル層の面積をそれぞれＳ１，Ｓ２．Ｓ３とし、Ｉ２／Ｉ１をカレントミラー部の電流比とするとき、Ｓ３＝（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２）に選ぶ。
【００８４】
それゆえ、出力トランジスタＱ３の寄生フォトダイオードで発生した光電流と、カレントミラー部を構成するトランジスタＱ１，Ｑ２で発生した光電流との差の電流が前記出力トランジスタＱ３のコレクタから出力されるようになり、一方各トランジスタＱ１，Ｑ２，Ｑ３のＮ型エピタキシャル層の面積Ｓ１，Ｓ２．Ｓ３を上式の関係を満たすように選ぶことによって、前記差の電流を０とすることができる。
【００８５】
これによって、出力トランジスタＱ３のコレクタ電位が変化し、カレントミラー部のトランジスタＱ１，Ｑ２のコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１），Ｖｃｅ（Ｑ２）が変化しても、また各トランジスタＱ１〜Ｑ３の電流増幅率が変化しても、出力トランジスタＱ３のコレクタからは、前記信号源４２からの電流に比例した電流を流し出すことができる。
【００８６】
さらにまた、本発明のカレントミラー回路は、以上のように、前記信号源４２と入力側のトランジスタＱ１との間に、エミッタが前記入力側のトランジスタＱ１のコレクタに接続され、相互に接続されたベースとコレクタとが前記信号源４２および出力トランジスタＱ３のベースに接続されるＰ型トランジスタから成る電圧均衡化トランジスタＱ４をさらに設け、前記電圧均衡化トランジスタＱ４のＮ型エピタキシャル層の面積をＳ４とするとき、Ｓ３＋Ｓ４＝（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２）に選ぶ。
【００８７】
それゆえ、前記トランジスタＱ１，Ｑ２のベース−エミッタ間電圧Ｖｂｅ（Ｑ１），Ｖｂｅ（Ｑ２）が相互に等しく、したがってコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１），Ｖｃｅ（Ｑ２）が相互に等しくなり、アーリー効果による電流の誤差をさらに低減することができる。また、追加した電圧均衡化トランジスタＱ４のＮ型エピタキシャル層の面積Ｓ４を加えて、各トランジスタＱ１〜Ｑ４のＮ型エピタキシャル層の面積Ｓ１〜Ｓ４を上式の関係を満たすように選ぶことによって、前記光電流による影響を無くすことができる。
【００８８】
また、本発明のカレントミラー回路は、以上のように、カレントミラー部をローレベルの電源にエミッタがそれぞれ接続される一対のトランジスタＱ１１，Ｑ１２で構成し、前記トランジスタＱ１１，Ｑ１２の内、出力側のトランジスタＱ１２のコレクタにエミッタが接続され、ベースが前記入力側のトランジスタＱ１１のコレクタに接続され、コレクタから出力電流を吸い込む出力トランジスタＱ１３をさらに備え、入力側のトランジスタＱ１１のコレクタに信号源４２から電流を流し込み、前記各トランジスタＱ１１〜Ｑ１３を、Ｐ型サブストレート層上にＮ型エピタキシャル層が積層されて成るＮ型トランジスタで構成し、前記各トランジスタＱ１１，Ｑ１２．Ｑ１３のＮ型エピタキシャル層の面積をそれぞれＳ１１，Ｓ１２．Ｓ１３とし、Ｉ１２／Ｉ１１をカレントミラー部の電流比とするとき、Ｓ１１＝（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１３）に選ぶ。
【００８９】
それゆえ、出力トランジスタＱ１３の寄生フォトダイオードで発生した光電流と、カレントミラー部を構成するトランジスタＱ１１，Ｑ１２で発生した光電流との差の電流が前記出力トランジスタＱ１３のコレクタから出力されるようになり、一方各トランジスタＱ１１，Ｑ１２．Ｑ１３のＮ型エピタキシャル層の面積Ｓ１１，Ｓ１２，Ｓ１３を上式の関係を満たすように選ぶことによって、前記差の電流を０とすることができる。
【００９０】
これによって、出力トランジスタＱ１３のコレクタ電位が変化し、カレントミラー部のトランジスタＱ１１，Ｑ１２のコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１１），Ｖｃｅ（Ｑ１２）が変化しても、また各トランジスタＱ１１〜Ｑ１３の電流増幅率が変化しても、出力トランジスタＱ１３のコレクタからは、前記信号源４２からの電流に比例した電流を吸い込むことができる。
【００９１】
さらにまた、本発明のカレントミラー回路は、以上のように、前記信号源４２と入力側のトランジスタＱ１１との間に、エミッタが前記入力側のトランジスタＱ１１のコレクタに接続され、相互に接続されたベースとコレクタとが前記信号源４２および出力トランジスタＱ１３のベースに接続されるＮ型トランジスタから成る電圧均衡化トランジスタＱ１４をさらに設け、前記電圧均衡化トランジスタＱ１４のＮ型エピタキシャル層の面積をＳ１４とするとき、Ｓ１１＋Ｓ１４＝（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１３）に選ぶ。
【００９２】
それゆえ、前記トランジスタＱ１１，Ｑ１２のベース−エミッタ間電圧Ｖｂｅ（Ｑ１１），Ｖｂｅ（Ｑ１２）が相互に等しく、したがってコレクタ−エミッタ間電圧Ｖｃｅ（Ｑ１１），Ｖｃｅ（Ｑ１２）が相互に等しくなり、アーリー効果による電流の誤差をさらに低減することができる。また、追加した電圧均衡化トランジスタＱ１４のＮ型エピタキシャル層の面積Ｓ１４を加えて、各トランジスタＱ１１〜Ｑ１４のＮ型エピタキシャル層の面積Ｓ１１〜Ｓ１４を上式の関係を満たすように選ぶことによって、前記光電流による影響を無くすことができる。
【００９３】
また、本発明のカレントミラー回路は、以上のように、前記出力トランジスタＱ３，Ｑ１３を並列素子構成またはマルチコレクタ構造とする。
【００９４】
それゆえ、前記光電流の補償された出力を多出力とすることができ、補償のための構成を共用し、素子面積をさらに抑えることができる。
【００９５】
さらにまた、本発明の光信号用回路は、以上のように、前記のカレントミラー回路を用いる。
【００９６】
それゆえ、発光ダイオードやフォトダイオードなどの電気−光変換素子や光−電気変換素子に近接して設けられる光信号用回路では、それらの電気−光変換素子や光−電気変換素子に関する信号光や外部入射光が該光信号用回路内の寄生フォトダイオードに入射する可能性が高いので、本発明を好適に実施することができる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態のカレントミラー回路の電気回路図である。
【図２】本発明の実施の第２の形態のカレントミラー回路の電気回路図である。
【図３】本発明の実施の第３の形態のカレントミラー回路の電気回路図である。
【図４】本発明の実施の第４の形態のカレントミラー回路の電気回路図である。
【図５】本発明の実施の第５の形態のカレントミラー回路の電気回路図である。
【図６】図５で示すマルチコレクタ構造の素子構成の一例を示す図である。
【図７】Ｐ型トランジスタの構造を模式的に示す図である。
【図８】図７で示すＰ型トランジスタの等価回路図である。
【図９】Ｎ型トランジスタの構造を模式的に示す図である。
【図１０】図９で示すＮ型トランジスタの等価回路図である。
【図１１】典型的な従来技術をカレントミラー回路に適用した場合の電気回路図である。
【図１２】他の従来技術をカレントミラー回路に適用した場合の電気回路図である。
【符号の説明】
１ Ｐ型トランジスタ
２，１２ Ｐ型のサブストレート層
３，１３ Ｎ型エピタキシャル層
４，１４ トレンチ
５，１５ 寄生フォトダイオード
１１ Ｎ型トランジスタ
４０，５０，６０，７０，８０ カレントミラー回路
４１，６１ カレントミラー部
４２ 信号源
Ｑ１，Ｑ２ Ｐ型のトランジスタ（カレントミラー回路）
Ｑ３ 出力トランジスタ
Ｑ４ 電圧均衡化トランジスタ
Ｑ１１，Ｑ１２ Ｎ型のトランジスタ（カレントミラー回路）
Ｑ１３ 出力トランジスタ
Ｑ１４ 電圧均衡化トランジスタ
Ｑ３１，Ｑ３２，…，Ｑ３ｎ 出力トランジスタ
ＰＤ，ＰＤ３ 寄生フォトダイオード
ＰＤ１１〜ＰＤ１４ 寄生フォトダイオード
Claims (7)
- 集積回路内に構成されるカレントミラー回路において、
カレントミラーの電流比に対応してエピタキシャル層の面積を調整することで、寄生フォトダイオードの光電流による影響を除去することを特徴とするカレントミラー回路。 - カレントミラー部を構成し、ハイレベルの電源にエミッタがそれぞれ接続される一対のトランジスタＱ１，Ｑ２と、
前記トランジスタＱ１，Ｑ２の内、ベースとコレクタとが相互に接続されたダイオード構造である出力側のトランジスタＱ２のコレクタ電流がエミッタに入力され、ベースが前記入力側のトランジスタＱ１のコレクタに接続され、コレクタから出力電流を流し出す出力トランジスタＱ３とを備え、
前記トランジスタＱ１，Ｑ２の内、入力側のトランジスタＱ１のコレクタから信号源４２によって電流が引抜かれ、
前記各トランジスタＱ１〜Ｑ３は、Ｐ型サブストレート層上にＮ型エピタキシャル層が積層されて成るＰ型トランジスタであり、前記各トランジスタＱ１，Ｑ２．Ｑ３のＮ型エピタキシャル層の面積をそれぞれＳ１，Ｓ２．Ｓ３とし、Ｉ２／Ｉ１をカレントミラー部の電流比とするとき、
Ｓ３＝（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２）
に選ぶことを特徴とする請求項１記載のカレントミラー回路。 - 前記信号源４２と入力側のトランジスタＱ１との間に、エミッタが前記入力側のトランジスタＱ１のコレクタに接続され、相互に接続されたベースとコレクタとが前記信号源４２および出力トランジスタＱ３のベースに接続されるＰ型トランジスタから成る電圧均衡化トランジスタＱ４をさらに備え、
前記電圧均衡化トランジスタＱ４のＮ型エピタキシャル層の面積をＳ４とするとき、
Ｓ３＋Ｓ４＝（Ｉ１／Ｉ２）＊（Ｓ１＋Ｓ２）
に選ぶことを特徴とする請求項２記載のカレントミラー回路。 - カレントミラー部を構成し、ローレベルの電源にエミッタがそれぞれ接続される一対のトランジスタＱ１１，Ｑ１２と、
前記トランジスタＱ１１，Ｑ１２の内、ベースとコレクタとが相互に接続されたダイオード構造である出力側のトランジスタＱ１２のコレクタ電流をエミッタから供給し、ベースが前記入力側のトランジスタＱ１１のコレクタに接続され、コレクタから出力電流を吸い込む出力トランジスタＱ１３とを備え、
前記トランジスタＱ１１，Ｑ１２の内、入力側のトランジスタＱ１１のコレクタに信号源４２から電流が流し込まれ、
前記各トランジスタＱ１１，Ｑ１２．Ｑ１３は、Ｐ型サブストレート層上にＮ型エピタキシャル層が積層されて成るＮ型トランジスタであり、前記各トランジスタＱ１１，Ｑ１２．Ｑ１３のＮ型エピタキシャル層の面積をそれぞれＳ１１，Ｓ１２．Ｓ１３とし、Ｉ１２／Ｉ１１をカレントミラー部の電流比とするとき、Ｓ１１＝（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１３）
に選ぶことを特徴とする請求項１記載のカレントミラー回路。 - 前記信号源４２と入力側のトランジスタＱ１１との間に、エミッタが前記入力側のトランジスタＱ１１のコレクタに接続され、相互に接続されたベースとコレクタとが前記信号源４２および出力トランジスタＱ１３のベースに接続されるＮ型トランジスタから成る電圧均衡化トランジスタＱ１４をさらに備え、
前記電圧均衡化トランジスタＱ１４のＮ型エピタキシャル層の面積をＳ１４とするとき、
Ｓ１１＋Ｓ１４＝（Ｉ１１／Ｉ１２）＊（Ｓ１２＋Ｓ１３）
に選ぶことを特徴とする請求項４記載のカレントミラー回路。 - 前記出力トランジスタＱ３，Ｑ１３を並列素子構成またはマルチコレクタ構造とすることを特徴とする請求項２〜５の何れかに記載のカレントミラー回路。
- 前記請求項１〜６の何れかに記載のカレントミラー回路を用いることを特徴とする光信号用回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002201322A JP4076805B2 (ja) | 2002-07-10 | 2002-07-10 | カレントミラー回路およびそれを用いる光信号用回路 |
| US10/614,058 US6812546B2 (en) | 2002-07-10 | 2003-07-08 | Current mirror circuit and optical signal circuit using same |
| CNB031556418A CN1290193C (zh) | 2002-07-10 | 2003-07-10 | 电流镜像电路和使用它的光信号电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002201322A JP4076805B2 (ja) | 2002-07-10 | 2002-07-10 | カレントミラー回路およびそれを用いる光信号用回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004048259A true JP2004048259A (ja) | 2004-02-12 |
| JP4076805B2 JP4076805B2 (ja) | 2008-04-16 |
Family
ID=30112558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002201322A Expired - Lifetime JP4076805B2 (ja) | 2002-07-10 | 2002-07-10 | カレントミラー回路およびそれを用いる光信号用回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6812546B2 (ja) |
| JP (1) | JP4076805B2 (ja) |
| CN (1) | CN1290193C (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7736945B2 (en) * | 2005-06-09 | 2010-06-15 | Philips Lumileds Lighting Company, Llc | LED assembly having maximum metal support for laser lift-off of growth substrate |
| JP5015442B2 (ja) * | 2005-10-11 | 2012-08-29 | ローム株式会社 | 電流検出回路およびそれを用いた受光装置ならびに電子機器 |
| CN101728950B (zh) * | 2008-11-03 | 2012-10-31 | 原景科技股份有限公司 | 电压转换电路 |
| CN102645953B (zh) * | 2012-05-15 | 2014-02-05 | 株洲联诚集团有限责任公司 | 一种电压放大特性镜像对称电路及其设计方法 |
| CN105552175B (zh) * | 2014-10-28 | 2017-11-14 | 北大方正集团有限公司 | 无封装led闪灯、其驱动芯片及制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2634679B2 (ja) | 1990-03-12 | 1997-07-30 | シャープ株式会社 | Ｐｎｐトランジスタ回路 |
| JP2906387B2 (ja) | 1992-06-15 | 1999-06-21 | シャープ株式会社 | Ｐｎｐトランジスタ回路 |
| DE10217935B4 (de) * | 2001-04-23 | 2007-06-28 | Fuji Electric Co., Ltd., Kawasaki | Halbleiterbauteil |
-
2002
- 2002-07-10 JP JP2002201322A patent/JP4076805B2/ja not_active Expired - Lifetime
-
2003
- 2003-07-08 US US10/614,058 patent/US6812546B2/en not_active Expired - Lifetime
- 2003-07-10 CN CNB031556418A patent/CN1290193C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP4076805B2 (ja) | 2008-04-16 |
| CN1290193C (zh) | 2006-12-13 |
| US6812546B2 (en) | 2004-11-02 |
| US20040007714A1 (en) | 2004-01-15 |
| CN1487587A (zh) | 2004-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4472874B2 (ja) | 検出回路 | |
| US8664580B2 (en) | Optical sensor and electronic equipment | |
| US11199442B2 (en) | Ambient light detector, detector array and method | |
| US8003930B2 (en) | Ambient light sensor | |
| JP4076805B2 (ja) | カレントミラー回路およびそれを用いる光信号用回路 | |
| US20080054391A1 (en) | Monolithic silicon-based photonic receiver | |
| JP4429240B2 (ja) | 光センサ回路、および受光モジュール | |
| JPH08181348A (ja) | 光電変換装置 | |
| US7061303B2 (en) | Photoelectric leak current compensating circuit and optical signal circuit using same | |
| Schneider et al. | Three-stage burst-mode transimpedance amplifier in deep-sub-/spl mu/m CMOS technology | |
| JP2933870B2 (ja) | 光検出装置及びその製造方法 | |
| JPH06177663A (ja) | 光電気変換トランジスタ回路 | |
| JP7173660B2 (ja) | 光センサ回路 | |
| JP2906387B2 (ja) | Ｐｎｐトランジスタ回路 | |
| JP2634679B2 (ja) | Ｐｎｐトランジスタ回路 | |
| JP4611255B2 (ja) | 半導体受光装置 | |
| JP2002344252A (ja) | 光電流・電圧変換回路 | |
| JP2738607B2 (ja) | 発光素子駆動回路 | |
| Hohenbild et al. | Advanced photodiodes and circuits for OPTO-ASICs | |
| JP2003234625A (ja) | 交流増幅回路およびモノリシック集積回路 | |
| JPH10190367A (ja) | 光電気変換回路 | |
| JPS61206303A (ja) | 光検出回路 | |
| JPS58222631A (ja) | 半導体受光装置 | |
| JPH03292775A (ja) | 半導体装置 | |
| JPS6329426B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4076805 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |