JP2634679B2 - Ｐｎｐトランジスタ回路 - Google Patents
Ｐｎｐトランジスタ回路Info
- Publication number
- JP2634679B2 JP2634679B2 JP2060628A JP6062890A JP2634679B2 JP 2634679 B2 JP2634679 B2 JP 2634679B2 JP 2060628 A JP2060628 A JP 2060628A JP 6062890 A JP6062890 A JP 6062890A JP 2634679 B2 JP2634679 B2 JP 2634679B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pnp transistor
- circuit
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、PNPトランジスタ回路に関するものであ
り、更に詳しくは、モノリシック集積回路内のPNPトラ
ンジスタの動作に対する光の影響の低減化に関する。
り、更に詳しくは、モノリシック集積回路内のPNPトラ
ンジスタの動作に対する光の影響の低減化に関する。
従来の技術 第３図に従来のバイポーラモノリシック集積回路にお
けるPNPトランジスタの等価回路を、第４図にその集積
回路断面構造を示す。
けるPNPトランジスタの等価回路を、第４図にその集積
回路断面構造を示す。
第４図に示すように、集積回路の構造上、Ｎ型エピタ
キシャル層（22）とＰ型サブストレート層（21）との間
には寄生フォトダイオード（102）が存在するため、第
３図の等価回路においてPNPトランジスタ（Q101）のベ
ース端子と接地点間にこの寄生フォトダイオード（10
2）が接続されることになる。第３図において、特にPNP
トランジスタ（Q101）が光電変換素子と同一チップ内に
近接して設けられた集積回路内に存在する場合は、光を
受けて寄生フォトダイオード（102）に光電流
（IPD102）が発生する可能性が高くなる。したがって、
PNPトランジスタ（Q101）のベース電流（IB101′）は、
ベース端子（100）から他の回路へ流れる電流（IB101）
と光電流（IPD102）の和、すなわち IB101′＝IB101＋IPD102 となる。このため、PNPトランジスタ（Q101）のベース
電流（IB101′）が増加し、回路の特性に多大な影響を
及ぼす。
キシャル層（22）とＰ型サブストレート層（21）との間
には寄生フォトダイオード（102）が存在するため、第
３図の等価回路においてPNPトランジスタ（Q101）のベ
ース端子と接地点間にこの寄生フォトダイオード（10
2）が接続されることになる。第３図において、特にPNP
トランジスタ（Q101）が光電変換素子と同一チップ内に
近接して設けられた集積回路内に存在する場合は、光を
受けて寄生フォトダイオード（102）に光電流
（IPD102）が発生する可能性が高くなる。したがって、
PNPトランジスタ（Q101）のベース電流（IB101′）は、
ベース端子（100）から他の回路へ流れる電流（IB101）
と光電流（IPD102）の和、すなわち IB101′＝IB101＋IPD102 となる。このため、PNPトランジスタ（Q101）のベース
電流（IB101′）が増加し、回路の特性に多大な影響を
及ぼす。
従来は、この影響を減少させるため、第４図に示すよ
うに素子表面を２層配線用メタル（25）で覆い、表面か
ら侵入する光を遮断して光電流（IPD102）を減少させる
方法で対策していた。
うに素子表面を２層配線用メタル（25）で覆い、表面か
ら侵入する光を遮断して光電流（IPD102）を減少させる
方法で対策していた。
発明が解決しようとする課題 しかし上記対策では、第４図に示すように集積回路チ
ップ（20）のチップ側面（23）やチップエッヂ（24）か
ら、又は、同一チップ内に光電変換素子を形成している
場合には受光部から、それぞれ侵入した光の一部がPNP
トランジスタ（Q101）の寄生フォトダイオード（102）
に到達し、微少な光電流が発生する。このため、PNPト
ランジスタ（Q101）をベース電流の小さい領域で使用し
た回路においては、特性への影響が無視できないという
問題があった。
ップ（20）のチップ側面（23）やチップエッヂ（24）か
ら、又は、同一チップ内に光電変換素子を形成している
場合には受光部から、それぞれ侵入した光の一部がPNP
トランジスタ（Q101）の寄生フォトダイオード（102）
に到達し、微少な光電流が発生する。このため、PNPト
ランジスタ（Q101）をベース電流の小さい領域で使用し
た回路においては、特性への影響が無視できないという
問題があった。
そこで本発明は、このような問題を解決し、光を完全
に遮断できないため寄生フォトダイオードで発生する光
電流の影響を無視できないような場合であっても、光が
完全に遮断された状態とほぼ同等の動作を行なうことが
できるPNPトランジスタ回路と提供することを目的とす
る。
に遮断できないため寄生フォトダイオードで発生する光
電流の影響を無視できないような場合であっても、光が
完全に遮断された状態とほぼ同等の動作を行なうことが
できるPNPトランジスタ回路と提供することを目的とす
る。
課題を解決するための手段 上記目的を達成するため、第１請求項に記載のPNPト
ランジスタ回路では、モノリシック集積回路内に形成さ
れ第１のPNPトランジスタを有するPNPトランジスタ回路
において、 第２及び第３のPNPトランジスタを用いて構成され、
前記第２及び第３のPNPトランジスタの両ベース端子と
前記第２のPNPトランジスタのコレクタ端子のみを結線
した接続点を有し、前記第３のトランジスタのコレクタ
端子を前記第１のPNPトランジスタのベース端子に結線
したカレントミラー回路を設けている。
ランジスタ回路では、モノリシック集積回路内に形成さ
れ第１のPNPトランジスタを有するPNPトランジスタ回路
において、 第２及び第３のPNPトランジスタを用いて構成され、
前記第２及び第３のPNPトランジスタの両ベース端子と
前記第２のPNPトランジスタのコレクタ端子のみを結線
した接続点を有し、前記第３のトランジスタのコレクタ
端子を前記第１のPNPトランジスタのベース端子に結線
したカレントミラー回路を設けている。
そして、第２請求項に記載のPNPトランジスタ回路で
は、前記第１請求項に記載のPNPトランジスタ回路にお
いて次の条件式を満足するように構成している； S1＝（S2＋S3）IC3/IC2 ここで、 S1:前記第１のPNPトランジスタのベース領域の面積 S2:前記第２のPNPトランジスタのベース領域の面積 S3:前記第３のPNPトランジスタのベース領域の面積 IC2:前記第２のPNPトランジスタのコレクタ電流 IC3:前記第３のPNPトランジスタのコレクタ電流 である。
は、前記第１請求項に記載のPNPトランジスタ回路にお
いて次の条件式を満足するように構成している； S1＝（S2＋S3）IC3/IC2 ここで、 S1:前記第１のPNPトランジスタのベース領域の面積 S2:前記第２のPNPトランジスタのベース領域の面積 S3:前記第３のPNPトランジスタのベース領域の面積 IC2:前記第２のPNPトランジスタのコレクタ電流 IC3:前記第３のPNPトランジスタのコレクタ電流 である。
さらに、第３請求項に記載のPNPトランジスタ回路で
は、前記第２請求項に記載のPNPトランジスタ回路にお
いて条件式 IC2＝IC3 を満足するように構成している。
は、前記第２請求項に記載のPNPトランジスタ回路にお
いて条件式 IC2＝IC3 を満足するように構成している。
また、別のPNPトランジスタ回路では、モノリシック
集積回路内に形成され第１のPNPトランジスタを有するP
NPトランジスタ回路において、 第１及び第２のコレクタを備え、前記第１のコレクタ
の端子とベース端子のみを結線した接続点を有し、前記
第２のコレクタの端子を前記第１のPNPトランジスタの
ベース端子に結線したマルチコレクタ構造のPNPトラン
ジスタを設けている。
集積回路内に形成され第１のPNPトランジスタを有するP
NPトランジスタ回路において、 第１及び第２のコレクタを備え、前記第１のコレクタ
の端子とベース端子のみを結線した接続点を有し、前記
第２のコレクタの端子を前記第１のPNPトランジスタの
ベース端子に結線したマルチコレクタ構造のPNPトラン
ジスタを設けている。
そして、上記PNPトランジスタ回路において次の条件
式を満足するように構成している； S4＝SBSC2/SC1 ここで、 S4:前記第１のPNPトランジスタのベース領域の面積 SB:前記マルチコレクタ構造のPNPトランジスタのベース
領域の面積 SC1:前記第１のコレクタの周囲長 SC2:前記第２のコレクタの周囲長 である。
式を満足するように構成している； S4＝SBSC2/SC1 ここで、 S4:前記第１のPNPトランジスタのベース領域の面積 SB:前記マルチコレクタ構造のPNPトランジスタのベース
領域の面積 SC1:前記第１のコレクタの周囲長 SC2:前記第２のコレクタの周囲長 である。
さらに、上記PNPトランジスタ回路において条件式 SC1＝SC2 を満足するように構成している。
作 用 第１請求項に記載のPNPトランジスタ回路によると、
第２及び第３のPNPトランジスタのそれぞれの寄生フォ
トダイオードで発生した光電流の和に応じた電流が、カ
レントミラー効果を利用して第３のPNPトランジスタの
コレクタ電流として取り出され、第１のPNPトランジス
タのベース端子に流し込まれる。これにより、第１のPN
Pトランジスタの寄生フォトダイオードで発生した光電
流に起因するベース電流の変化分が補償され、第１のPN
Pトランジスタの動作に対する光の影響が低減される。
第２及び第３のPNPトランジスタのそれぞれの寄生フォ
トダイオードで発生した光電流の和に応じた電流が、カ
レントミラー効果を利用して第３のPNPトランジスタの
コレクタ電流として取り出され、第１のPNPトランジス
タのベース端子に流し込まれる。これにより、第１のPN
Pトランジスタの寄生フォトダイオードで発生した光電
流に起因するベース電流の変化分が補償され、第１のPN
Pトランジスタの動作に対する光の影響が低減される。
そして、第２及び第３請求項に記載のPNPトランジス
タ回路によると、前記第１請求項に記載のPNPトランジ
スタ回路において、第３のPNPトランジスタのコレクタ
から第１のPNPトランジスタのベース端子に流れ込まれ
る電流と、第１のPNPトランジスタの寄生フォトダイオ
ードで発生した光電流とがほぼ等しくなり、第１のPNP
トランジスタのベース電流の変化分に対する補償が高精
度に行なわれる。
タ回路によると、前記第１請求項に記載のPNPトランジ
スタ回路において、第３のPNPトランジスタのコレクタ
から第１のPNPトランジスタのベース端子に流れ込まれ
る電流と、第１のPNPトランジスタの寄生フォトダイオ
ードで発生した光電流とがほぼ等しくなり、第１のPNP
トランジスタのベース電流の変化分に対する補償が高精
度に行なわれる。
また、別のPNPトランジスタ回路よると、マルチコレ
クタ構造のPNPトランジスタの寄生フォトダイオードで
発生した光電流に応じた電流が、マルチコレクタ構造を
利用して第２のコレクタの電流として取り出され、第１
のPNPトランジスタのベース端子に流れ込まれる。これ
により、第１のPNPトランジスタの寄生フォトダイオー
ドで発生した光電流に起因するベース電流の変化分が補
償され、第１のPNPトランジスタの動作に対する光の影
響が低減される。
クタ構造のPNPトランジスタの寄生フォトダイオードで
発生した光電流に応じた電流が、マルチコレクタ構造を
利用して第２のコレクタの電流として取り出され、第１
のPNPトランジスタのベース端子に流れ込まれる。これ
により、第１のPNPトランジスタの寄生フォトダイオー
ドで発生した光電流に起因するベース電流の変化分が補
償され、第１のPNPトランジスタの動作に対する光の影
響が低減される。
そして、上記構成のPNPトランジスタ回路において前
記条件式を付したものでは、マルチコレクタ構造のPNP
トランジスタの第２のコレクタから第１のPNPトランジ
スタのベース端子に流し込まれる電流と、第１のPNPト
ランジスタの寄生フォトダイオードで発生した光電流と
がほぼ等しくなり、第１のPNPトランジスタのベース電
流の変化分に対する補償が高精度に行なわれる。
記条件式を付したものでは、マルチコレクタ構造のPNP
トランジスタの第２のコレクタから第１のPNPトランジ
スタのベース端子に流し込まれる電流と、第１のPNPト
ランジスタの寄生フォトダイオードで発生した光電流と
がほぼ等しくなり、第１のPNPトランジスタのベース電
流の変化分に対する補償が高精度に行なわれる。
実施例１ 以下、本発明のPNPトランジスタ回路の一実施例（以
下「実施例１」という）について第１図及び第２図を参
照しつつ説明する。
下「実施例１」という）について第１図及び第２図を参
照しつつ説明する。
第１図は本実施例の等価回路を示しており、第２図は
本実施例の集積回路断面構造を示している。第１図にお
いて、PNPトランジスタ回路はPNPトランジスタ（Q1）を
有しており、トランジスタ（Q1）のエミッタ，コレク
タ，及びベースの各端子（E1）（C1）（B1）は周辺回路
に接続されてPNPトランジスタとしての機能を周辺回路
に提供している。また、トランジスタ（Q1）のベース端
子（B1）はトランジスタ（Q3）のコレクタ端子にも結線
されている。他方、PNPトランジスタ（Q2）及び（Q3）
はトランジスタ（Q1）の動作に対する光の影響を低減す
るための回路を構成し、この回路は本実施例の特徴とな
る部分である。すなわち、PNPトランジスタ（Q2）及び
（Q3）は、両トランジスタのベース端子とトランジスタ
（Q2）のコレクタ端子を結線するとともに、トランジス
タ（Q2）のエミッタ端子は抵抗（32）を介して電源（V
CC）に、トランジスタ（Q3）のエミッタ端子は抵抗（3
3）を介して電源（VCC）にそれぞれ接続し、カレントミ
ラー回路を構成している。そして、トランジスタ（Q3）
のコレクタ端子を前述したようにトランジスタ（Q1）の
ベース端子（B1）に結線している。ここで、第１図に示
すように、接続点（ａ）はトランジスタ（Q2）及び（Q
3）の両ベース端子とトランジスタ（Q2）のコレクタ端
子のみを結線した接続点であって、他には結線されてい
ない。
本実施例の集積回路断面構造を示している。第１図にお
いて、PNPトランジスタ回路はPNPトランジスタ（Q1）を
有しており、トランジスタ（Q1）のエミッタ，コレク
タ，及びベースの各端子（E1）（C1）（B1）は周辺回路
に接続されてPNPトランジスタとしての機能を周辺回路
に提供している。また、トランジスタ（Q1）のベース端
子（B1）はトランジスタ（Q3）のコレクタ端子にも結線
されている。他方、PNPトランジスタ（Q2）及び（Q3）
はトランジスタ（Q1）の動作に対する光の影響を低減す
るための回路を構成し、この回路は本実施例の特徴とな
る部分である。すなわち、PNPトランジスタ（Q2）及び
（Q3）は、両トランジスタのベース端子とトランジスタ
（Q2）のコレクタ端子を結線するとともに、トランジス
タ（Q2）のエミッタ端子は抵抗（32）を介して電源（V
CC）に、トランジスタ（Q3）のエミッタ端子は抵抗（3
3）を介して電源（VCC）にそれぞれ接続し、カレントミ
ラー回路を構成している。そして、トランジスタ（Q3）
のコレクタ端子を前述したようにトランジスタ（Q1）の
ベース端子（B1）に結線している。ここで、第１図に示
すように、接続点（ａ）はトランジスタ（Q2）及び（Q
3）の両ベース端子とトランジスタ（Q2）のコレクタ端
子のみを結線した接続点であって、他には結線されてい
ない。
上記のPNPトランジスタ回路をモノリシック集積回路
内で実現するために、第２図に示すように、Ｎ型エピタ
キシャル層（22）がＰ型サブストレート層（21）に形成
される。形成された各Ｎ型エピタキシャル層（22）はそ
れぞれトランジスタ（Q1）（Q2）（Q3）のベースに対応
するが、Ｎ型エピタキシャル層（22）とＰ型サブストレ
ート層（21）の間には寄生フォトダイオード（４）
（５）（６）が存在する。このため、第１図の等価回路
において、トランジスタ（Q1）（Q2）（Q3）の各ベース
端子と接地点間に逆バイアスされた寄生フォトダイオー
ド（４）（５）（６）がそれぞれ接続されることにな
る。したがって、集積回路チップ（20）内に光が侵入す
ることにより、トランジスタ（Q1）のベース端子（B1）
に接続された寄生フォトダイオード（４）で光電流（I
PD4）が発生し、この光電流（IPD4）の発生によってベ
ース電流（IB′）が変化する。また、トランジスタ（Q
2）（Q3）についても同様に、ベース端子に接続された
寄生フォトダイオード（５）（６）で光電流（IPD5）
（IPD6）がそれぞれ発生する。
内で実現するために、第２図に示すように、Ｎ型エピタ
キシャル層（22）がＰ型サブストレート層（21）に形成
される。形成された各Ｎ型エピタキシャル層（22）はそ
れぞれトランジスタ（Q1）（Q2）（Q3）のベースに対応
するが、Ｎ型エピタキシャル層（22）とＰ型サブストレ
ート層（21）の間には寄生フォトダイオード（４）
（５）（６）が存在する。このため、第１図の等価回路
において、トランジスタ（Q1）（Q2）（Q3）の各ベース
端子と接地点間に逆バイアスされた寄生フォトダイオー
ド（４）（５）（６）がそれぞれ接続されることにな
る。したがって、集積回路チップ（20）内に光が侵入す
ることにより、トランジスタ（Q1）のベース端子（B1）
に接続された寄生フォトダイオード（４）で光電流（I
PD4）が発生し、この光電流（IPD4）の発生によってベ
ース電流（IB′）が変化する。また、トランジスタ（Q
2）（Q3）についても同様に、ベース端子に接続された
寄生フォトダイオード（５）（６）で光電流（IPD5）
（IPD6）がそれぞれ発生する。
ところで、前述のように接続点（ａ）にはトランジス
タ（Q2）（Q3）の両ベース端子とトランジスタ（Q2）の
コレクタ端子のみが結線されるので、トランジスタ（Q
2）（Q3）のベース電流をそれぞれ（IB2）（IB3）とす
るとトランジスタ（Q2）のコレクタ電流（IC2）は、 IC2＝IPD5＋IPD6−IB2−IB3 となる。また、トランジスタ（Q3）のコレクタ電流（I
C3）はカレントミラー効果により以下の条件式を満たす
値となる。
タ（Q2）（Q3）の両ベース端子とトランジスタ（Q2）の
コレクタ端子のみが結線されるので、トランジスタ（Q
2）（Q3）のベース電流をそれぞれ（IB2）（IB3）とす
るとトランジスタ（Q2）のコレクタ電流（IC2）は、 IC2＝IPD5＋IPD6−IB2−IB3 となる。また、トランジスタ（Q3）のコレクタ電流（I
C3）はカレントミラー効果により以下の条件式を満たす
値となる。
（kT/q）ln（IC2/IC3）≒R3IC3−R2IC2 IC3≒｛（kT/q）ln（IC2/IC3）＋R2IC2｝/R3 … ただし、 k:ボルツマン定数 q:電子の電荷 T:絶対温度 R2:抵抗（32）の抵抗値 R3:抵抗（33）の抵抗値 である。上式において、Ｔ＝300KとするとkT/q≒0.026V
であり、コレクタ電流（IC2）と（IC3）は大きくは違わ
ないものとすると（例えば1/5≦IC2/IC3≦５とする
と）、 ｜（kT/q）ln（IC2/IC3）｜≪R2IC2 となるように抵抗値（R2）（R3）を設定することは十分
可能である。そこで、以下、この条件を満足するように
抵抗値（R2）（R3）が選ばれているものとする。このと
き、トランジスタ（Q2）と（Q3）の電流増幅率は十分大
きいものとすると、式より IC3≒IC2R2/R3 ≒（IPD5＋IPD6）R2R3 … となる。そして、この電流（IC3）はトランジスタ（Q
1）のベース端子（Q1のベース端子（B1）に流し込まれ
る。よってトランジスタ（Q1）のベース電流を
（IB′）、トランジスタ（Q1）のベース端子（B1）から
周辺回路に流れる電流を（IB）とすると、 IB′＝IB＋IPD4−IC3 … となる。この式からわかるように、光の侵入によるトラ
ンジスタ（Q1）のベース電流（IB′）の変化分（IPD4）
を式の電流（IC3）によって補償し、トランジスタ（Q
1）の動作に対する光の影響を低減することができる。
特に、電流（IC3）が電流（IPD4）に等しくなるように
すればIB′＝IBとなり、光の侵入による影響を解消する
ことができる、そのためには、以下のようにすればよ
い。
であり、コレクタ電流（IC2）と（IC3）は大きくは違わ
ないものとすると（例えば1/5≦IC2/IC3≦５とする
と）、 ｜（kT/q）ln（IC2/IC3）｜≪R2IC2 となるように抵抗値（R2）（R3）を設定することは十分
可能である。そこで、以下、この条件を満足するように
抵抗値（R2）（R3）が選ばれているものとする。このと
き、トランジスタ（Q2）と（Q3）の電流増幅率は十分大
きいものとすると、式より IC3≒IC2R2/R3 ≒（IPD5＋IPD6）R2R3 … となる。そして、この電流（IC3）はトランジスタ（Q
1）のベース端子（Q1のベース端子（B1）に流し込まれ
る。よってトランジスタ（Q1）のベース電流を
（IB′）、トランジスタ（Q1）のベース端子（B1）から
周辺回路に流れる電流を（IB）とすると、 IB′＝IB＋IPD4−IC3 … となる。この式からわかるように、光の侵入によるトラ
ンジスタ（Q1）のベース電流（IB′）の変化分（IPD4）
を式の電流（IC3）によって補償し、トランジスタ（Q
1）の動作に対する光の影響を低減することができる。
特に、電流（IC3）が電流（IPD4）に等しくなるように
すればIB′＝IBとなり、光の侵入による影響を解消する
ことができる、そのためには、以下のようにすればよ
い。
一般にフォトダイオードで発生する光電流はそのフォ
トダイオードの接合部分の面積に比例するので、本実施
例の場合、同一の光に対して寄生フォトダイオード
（４）（５）（６）で発生する光電流は、第２図に示す
Ｎ型エピタキシャル層（22）とＰ型サブストレート層
（21）とのそれぞれの接合面積に比例する。したがっ
て、寄生フォトダイオード（４）の接合面積（トランジ
スタ（Q1）のベース領域の面積）（S1）と、寄生フォト
ダイオード（５）の接合面積（トランジスタ（Q1）のベ
ース領域の面積）（S2）及び寄生フォトダイオード
（６）の接合面積（トランジスタ（Q3）のベース領域の
面積）（S3）との間で、条件式 S1＝（S2＋S3）IC3/IC2 … を満足するようにし、かつ、トランジスタ（Q1）（Q2）
（Q3）を近接して配置すればよい。このとき、 IC3＝IC2S1/（S2＋S3） ≒（IPD5＋IPD6）S1/（S2＋S3） ＝IPD4 となり、式より IB′≒IB … となる。ところで、式よりIC3/IC2≒R2/R3となること
から、式は近似的に次の条件式で置き換えることがで
きる。
トダイオードの接合部分の面積に比例するので、本実施
例の場合、同一の光に対して寄生フォトダイオード
（４）（５）（６）で発生する光電流は、第２図に示す
Ｎ型エピタキシャル層（22）とＰ型サブストレート層
（21）とのそれぞれの接合面積に比例する。したがっ
て、寄生フォトダイオード（４）の接合面積（トランジ
スタ（Q1）のベース領域の面積）（S1）と、寄生フォト
ダイオード（５）の接合面積（トランジスタ（Q1）のベ
ース領域の面積）（S2）及び寄生フォトダイオード
（６）の接合面積（トランジスタ（Q3）のベース領域の
面積）（S3）との間で、条件式 S1＝（S2＋S3）IC3/IC2 … を満足するようにし、かつ、トランジスタ（Q1）（Q2）
（Q3）を近接して配置すればよい。このとき、 IC3＝IC2S1/（S2＋S3） ≒（IPD5＋IPD6）S1/（S2＋S3） ＝IPD4 となり、式より IB′≒IB … となる。ところで、式よりIC3/IC2≒R2/R3となること
から、式は近似的に次の条件式で置き換えることがで
きる。
S1＝（S1＋S3）R2/R3 よって、トランジスタ（Q1）のベース領域の面積（S1）
に対して、こ条件式を満足するトランジスタ（Q2）（Q
3）のベース領域の面積和S2＋S3及び抵抗比R2/R3を設定
すればよい。ただし、前述のようにコレクタ電流
（IC2）と（IC3）は大きくは違わないものと仮定してい
るので、IC3/IC2≒R2/R3となることから抵抗値（R2）と
（R3）も大きくは違わないように（例えば1/5≦R2/R3≦
５となるように）設定する必要がある。
に対して、こ条件式を満足するトランジスタ（Q2）（Q
3）のベース領域の面積和S2＋S3及び抵抗比R2/R3を設定
すればよい。ただし、前述のようにコレクタ電流
（IC2）と（IC3）は大きくは違わないものと仮定してい
るので、IC3/IC2≒R2/R3となることから抵抗値（R2）と
（R3）も大きくは違わないように（例えば1/5≦R2/R3≦
５となるように）設定する必要がある。
以上のように設定すると、式より、トランジスタ
（Q1）のベース電流（IB′）は、光の侵入によって寄生
フォトダイオード（４）で発生する光電流（IPD4）の影
響を受けず、トランジスタ（Q1）のベース端子（B1）か
ら周辺回路へ流れる電流（IB）にほぼ等しくなる。その
結果、トランジスタ（Q1）は光の侵入を受けない状態と
ほぼ同じ状態で動作することになる。
（Q1）のベース電流（IB′）は、光の侵入によって寄生
フォトダイオード（４）で発生する光電流（IPD4）の影
響を受けず、トランジスタ（Q1）のベース端子（B1）か
ら周辺回路へ流れる電流（IB）にほぼ等しくなる。その
結果、トランジスタ（Q1）は光の侵入を受けない状態と
ほぼ同じ状態で動作することになる。
なお、カレントミラー回路は、PNPトランジスタ（Q
2）（Q3）の両エミッタ端子を直接、電源（VCC）に接続
したり、又は、抵抗値（R2）と（R3）を等しくする等の
構成により IC2＝IC3 として使用される場合が多く、この場合には式より S1＝S2＋S3 とすればよい。
2）（Q3）の両エミッタ端子を直接、電源（VCC）に接続
したり、又は、抵抗値（R2）と（R3）を等しくする等の
構成により IC2＝IC3 として使用される場合が多く、この場合には式より S1＝S2＋S3 とすればよい。
実施例２ 次に、本発明のPNPトランジスタ回路の他の実施例
（以下「実施例２」という）について第５図を参照しつ
つ説明する。
（以下「実施例２」という）について第５図を参照しつ
つ説明する。
第５図は本実施例の等価回路を示している。この図に
おいて、PNPトランジスタ回路はPNPトランジスタ（Q1
1）を有しており、このトランジスタ（Q11）のエミッ
タ，コレクタ，及びベースの各端子（E11）（C11）（B1
1）は周辺回路に接続されてPNPトランジスタとしての機
能を周辺回路に提供している。また、トランジスタ（Q1
1）のベース端子（B11）はトランジスタ（Q12）の第２
のコレクタの端子（C122）にも結線されている。他方、
PNPトランジスタ（Q12）は二つのコレクタ端子（C121）
及び（C122）を有するマルチコレクタ構造のPNPトラン
ジスタであって、本実施例の特徴となる部分である。す
なわち、トランジスタ（Q12）は、コレクタ端子（C12
1）とそのベース端子を結線するとともに、コレクタ端
子（C122）とトランジスタ（Q11）のベース端子（B11）
を結線し、そのエミッタ端子（E12）を抵抗（35）を介
して電源（VCC）に接続しており、トランジスタ（Q11）
の動作に対する光の影響を低減するように働く。ここ
で、第５図に示すように、接続点（ｂ）はトランジスタ
（Q12）のコレクタ端子（C121）とベース端子のみを結
線した接続点であり、他には結線されていない。
おいて、PNPトランジスタ回路はPNPトランジスタ（Q1
1）を有しており、このトランジスタ（Q11）のエミッ
タ，コレクタ，及びベースの各端子（E11）（C11）（B1
1）は周辺回路に接続されてPNPトランジスタとしての機
能を周辺回路に提供している。また、トランジスタ（Q1
1）のベース端子（B11）はトランジスタ（Q12）の第２
のコレクタの端子（C122）にも結線されている。他方、
PNPトランジスタ（Q12）は二つのコレクタ端子（C121）
及び（C122）を有するマルチコレクタ構造のPNPトラン
ジスタであって、本実施例の特徴となる部分である。す
なわち、トランジスタ（Q12）は、コレクタ端子（C12
1）とそのベース端子を結線するとともに、コレクタ端
子（C122）とトランジスタ（Q11）のベース端子（B11）
を結線し、そのエミッタ端子（E12）を抵抗（35）を介
して電源（VCC）に接続しており、トランジスタ（Q11）
の動作に対する光の影響を低減するように働く。ここ
で、第５図に示すように、接続点（ｂ）はトランジスタ
（Q12）のコレクタ端子（C121）とベース端子のみを結
線した接続点であり、他には結線されていない。
本実施例の場合もPNPトランジスタ回路はモノリシッ
ク集積回路内で実現され、実施例１と同様の理由で、ト
ランジスタ（Q11）（Q12）の各ベース端子と接地点間に
逆バイアスされた寄生フォトダイオード（13）（14）が
それぞれ接続されることになる。そして、集積回路チッ
プ内に光が侵入することにより寄生フォトダイオード
（13）で光電流（IPD13）が発生し、この光電流
（IPD13）の発生によってトランジスタ（Q11）のベース
電流（IB11′）が変化する。また、寄生フォトダイオー
ド（14）にも光電流（IPD14）が発生する。
ク集積回路内で実現され、実施例１と同様の理由で、ト
ランジスタ（Q11）（Q12）の各ベース端子と接地点間に
逆バイアスされた寄生フォトダイオード（13）（14）が
それぞれ接続されることになる。そして、集積回路チッ
プ内に光が侵入することにより寄生フォトダイオード
（13）で光電流（IPD13）が発生し、この光電流
（IPD13）の発生によってトランジスタ（Q11）のベース
電流（IB11′）が変化する。また、寄生フォトダイオー
ド（14）にも光電流（IPD14）が発生する。
本実施例では、前述のように接続点（ｂ）にはトラン
ジスタ（Q12）のコレクタ端子（C121）とベース端子の
みが結線されるので、トランジスタ（Q12）のベース電
流を（IB12）とするとコレクタ端子（C121）のコレクタ
電流（IC121）は、 IC121＝IPD14−IB12 … となる。ここで、トランジスタ（Q12）の電流増幅率は
十分大きいものとすると、ベース電流（IB12）は電流
（IC121）に比べ無視できるので、マルチコレクタ構造
により、コレクタ端子（C122）のコレクタ電流
（IC122）は光電流（IPD144）に応じた電流となる。そ
して、この電流（IC122）をトランジスタ（Q11）のベー
ス端子（B11）に流し込むことにより、光の侵入による
トランジスタ（Q11）のベース電流の変化分（IPD13）を
補償し、トランジスタ（Q11）の動作に対する光の影響
を低減することができる。
ジスタ（Q12）のコレクタ端子（C121）とベース端子の
みが結線されるので、トランジスタ（Q12）のベース電
流を（IB12）とするとコレクタ端子（C121）のコレクタ
電流（IC121）は、 IC121＝IPD14−IB12 … となる。ここで、トランジスタ（Q12）の電流増幅率は
十分大きいものとすると、ベース電流（IB12）は電流
（IC121）に比べ無視できるので、マルチコレクタ構造
により、コレクタ端子（C122）のコレクタ電流
（IC122）は光電流（IPD144）に応じた電流となる。そ
して、この電流（IC122）をトランジスタ（Q11）のベー
ス端子（B11）に流し込むことにより、光の侵入による
トランジスタ（Q11）のベース電流の変化分（IPD13）を
補償し、トランジスタ（Q11）の動作に対する光の影響
を低減することができる。
ところで、一般にマルチコレクタ構造のトランジスタ
の各コレクタ電流は対応するコレクタ周囲長の比に応じ
た値となるので、 IC122＝IC121SC2/SC1 ≒IPD14SC2/SC1 … となる。ただし、 SC1:コレクタ端子（C121）に対応するコレクタの周囲長 SC2:コレクタ端子（S122）に対応するコレクタの周囲長 である。したがって、トランジスタ（Q11）のベース領
域の面積（S4）とトランジスタ（Q12）のベース領域の
面積（SB）との間で、条件式 S4＝SBSC2/SC1 を満足するようにし、かつ、トランジスタ（Q11）（Q1
2）を近接して配置すれば、同一の光に対しては光電流
（IPD13）（IPD14）がそれぞれベース領域の面積（S4）
（SB）に比例すること及び式より IC122≒IPD13 となる。このとき、トランジスタ（Q1）のベース電流
（IB11′）は、光の侵入によって寄生フォトダイオード
（４）で発生する光電流（IPD13）の影響を受けず、ト
ランジスタ（Q11）のベース端子（B11）から周辺回路へ
流れる電流（IB11）にほぼ等しくなる。その結果、トラ
ンジスタ（Q11）は光の侵入を受けない状態とほぼ同じ
状態で動作することになる。
の各コレクタ電流は対応するコレクタ周囲長の比に応じ
た値となるので、 IC122＝IC121SC2/SC1 ≒IPD14SC2/SC1 … となる。ただし、 SC1:コレクタ端子（C121）に対応するコレクタの周囲長 SC2:コレクタ端子（S122）に対応するコレクタの周囲長 である。したがって、トランジスタ（Q11）のベース領
域の面積（S4）とトランジスタ（Q12）のベース領域の
面積（SB）との間で、条件式 S4＝SBSC2/SC1 を満足するようにし、かつ、トランジスタ（Q11）（Q1
2）を近接して配置すれば、同一の光に対しては光電流
（IPD13）（IPD14）がそれぞれベース領域の面積（S4）
（SB）に比例すること及び式より IC122≒IPD13 となる。このとき、トランジスタ（Q1）のベース電流
（IB11′）は、光の侵入によって寄生フォトダイオード
（４）で発生する光電流（IPD13）の影響を受けず、ト
ランジスタ（Q11）のベース端子（B11）から周辺回路へ
流れる電流（IB11）にほぼ等しくなる。その結果、トラ
ンジスタ（Q11）は光の侵入を受けない状態とほぼ同じ
状態で動作することになる。
なお、マルチコレクタ構造のトランジスタ（Q12）の
二つのコレクタの周囲長（SC1）（SC2）が等しい場合に
は、トランジスタ（Q11）のベール領域の面積（S4）
と、トランジスタ（Q12）のベース領域の面積（SB）と
が等しくなるように構成すれば同様の効果が得られる。
二つのコレクタの周囲長（SC1）（SC2）が等しい場合に
は、トランジスタ（Q11）のベール領域の面積（S4）
と、トランジスタ（Q12）のベース領域の面積（SB）と
が等しくなるように構成すれば同様の効果が得られる。
発明と効果 以上説明した通り、第１請求項に記載のPNPトランジ
スタ回路によれば、外部から侵入してくる光によるPNP
トランジスタの動作への影響を低減することができる。
そして、第２又は第３請求項に記載のPNPトランジスタ
回路によれば、寄生フォトダイオードで発生した光電流
に起因するベース電流の変化分を高精度に補償すること
ができるため、光が完全に遮断された状態とほぼ同じ状
態でPNPトランジスタを動作させることができる。
スタ回路によれば、外部から侵入してくる光によるPNP
トランジスタの動作への影響を低減することができる。
そして、第２又は第３請求項に記載のPNPトランジスタ
回路によれば、寄生フォトダイオードで発生した光電流
に起因するベース電流の変化分を高精度に補償すること
ができるため、光が完全に遮断された状態とほぼ同じ状
態でPNPトランジスタを動作させることができる。
したがって、本発明のPNPトランジスタ回路は、外部
から侵入してくる光を遮断することができない素子の内
部で微小電流を扱っている回路や、寄生フォトダイオー
ドによる光電流の影響が無視できない素子に対して極め
て有効である。
から侵入してくる光を遮断することができない素子の内
部で微小電流を扱っている回路や、寄生フォトダイオー
ドによる光電流の影響が無視できない素子に対して極め
て有効である。
第１図は本発明のPNPトランジスタ回路の一実施例の等
価回路を示す図であり、第２図は前記実施例の集積回路
断面構造を示す図である。第３図は従来のPNPトランジ
スタの等価回路を示す図であり、第４図は従来のPNPト
ランジスタの集積回路断面構造を示す図である。第５図
は本発明のPNPトランジスタ回路の他の実施例の等価回
路を示す図である。 （４）（５）（６）（13）（14）……寄生フォトダイオ
ード， （Q1）……第１のPNPトランジスタ（実施例１）， （Q2）……第２のPNPトランジスタ（実施例１）， （Q3）……第３のPNPトランジスタ（実施例１）， （Q11）……第１のPNPトランジスタ（実施例２）， （Q12）……マルチコレクタ構造のPNPトランジスタ（実
施例２）， （C121）……第１のコレクタの端子， （C122）……第２のコレクタの端子， （ａ）……カレントミラー回路内の接続点， （ｂ）……マルチコレクタ構造のPNPトランジスタ回路
内の接続点。
価回路を示す図であり、第２図は前記実施例の集積回路
断面構造を示す図である。第３図は従来のPNPトランジ
スタの等価回路を示す図であり、第４図は従来のPNPト
ランジスタの集積回路断面構造を示す図である。第５図
は本発明のPNPトランジスタ回路の他の実施例の等価回
路を示す図である。 （４）（５）（６）（13）（14）……寄生フォトダイオ
ード， （Q1）……第１のPNPトランジスタ（実施例１）， （Q2）……第２のPNPトランジスタ（実施例１）， （Q3）……第３のPNPトランジスタ（実施例１）， （Q11）……第１のPNPトランジスタ（実施例２）， （Q12）……マルチコレクタ構造のPNPトランジスタ（実
施例２）， （C121）……第１のコレクタの端子， （C122）……第２のコレクタの端子， （ａ）……カレントミラー回路内の接続点， （ｂ）……マルチコレクタ構造のPNPトランジスタ回路
内の接続点。
Claims (3)
- 【請求項１】モノリシック集積回路内に形成され第１の
PNPトランジスタを有するPNPトランジスタ回路におい
て、 第２及び第３のPNPトランジスタを用いて構成され、前
記第２及び第３のPNPトランジスタの両ベース端子と前
記第２のPNPトランジスタのコレクタ端子のみを結線し
た接続点を有し、前記第３のPNPトランジスタのコレク
タ端子を前記第１のPNPトランジスタのベース端子に結
線したカレントミラー回路を設けたことを特徴とするPN
Pトランジスタ回路。 - 【請求項２】次の条件式を満足することを特徴とする第
１請求項に記載のPNPトランジスタ回路； S1＝（S2＋S3）ＩC3/IC2 ここで、 S1:前記第１のPNPトランジスタのベース領域の面積 S2:前記第２のPNPトランジスタのベース領域の面積 S3:前記第３のPNPトランジスタのベース領域の面積 ＩC2：前記第２のPNPトランジスタのコレクタ電流 ＩC3：前記第３のPNPトランジスタのコレクタ電流 である。 - 【請求項３】条件式 ＩC2＝ＩC3 を満足することを特徴とする第２請求項に記載のPNPト
ランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060628A JP2634679B2 (ja) | 1990-03-12 | 1990-03-12 | Ｐｎｐトランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060628A JP2634679B2 (ja) | 1990-03-12 | 1990-03-12 | Ｐｎｐトランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03262153A JPH03262153A (ja) | 1991-11-21 |
| JP2634679B2 true JP2634679B2 (ja) | 1997-07-30 |
Family
ID=13147758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2060628A Expired - Fee Related JP2634679B2 (ja) | 1990-03-12 | 1990-03-12 | Ｐｎｐトランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2634679B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW396707B (en) | 1998-02-20 | 2000-07-01 | Canon Kk | Semiconductor device |
| JP4076805B2 (ja) | 2002-07-10 | 2008-04-16 | シャープ株式会社 | カレントミラー回路およびそれを用いる光信号用回路 |
| JP4040455B2 (ja) | 2002-12-27 | 2008-01-30 | シャープ株式会社 | 光リーク電流補償回路およびそれを用いる光信号用回路 |
| JP3999168B2 (ja) | 2003-07-04 | 2007-10-31 | シャープ株式会社 | キャリア検出回路およびそれを用いる赤外線通信装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2150779B (en) * | 1983-12-05 | 1987-03-04 | Burr Brown Corp | Leakage current compensation method and structure for integrated circuits |
| JPH01123456A (ja) * | 1987-11-06 | 1989-05-16 | Matsushita Electron Corp | カレントミラーｐｎｐトランジスタ |
-
1990
- 1990-03-12 JP JP2060628A patent/JP2634679B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03262153A (ja) | 1991-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101253A (en) | Photo sensor with monolithic differential amplifier | |
| US4841138A (en) | Photosensitive position sensor with logarithmic conversion | |
| US5268309A (en) | Method for manufacturing a photosensor | |
| JP2634679B2 (ja) | Ｐｎｐトランジスタ回路 | |
| JP2906387B2 (ja) | Ｐｎｐトランジスタ回路 | |
| JP4076805B2 (ja) | カレントミラー回路およびそれを用いる光信号用回路 | |
| JP3192366B2 (ja) | 受光素子及びその製造方法 | |
| JP3142214B2 (ja) | 受光増幅装置 | |
| JP2707147B2 (ja) | 半導体装置 | |
| KR20020053031A (ko) | 과전압 방지 | |
| US7061303B2 (en) | Photoelectric leak current compensating circuit and optical signal circuit using same | |
| JPH1050967A (ja) | 受光演算素子 | |
| JPH0949762A (ja) | 光量電圧変換回路 | |
| JPS59129464A (ja) | フオトセンサ− | |
| JP7173660B2 (ja) | 光センサ回路 | |
| JPS6322686B2 (ja) | ||
| JPH0569457B2 (ja) | ||
| JP3616957B2 (ja) | アンプ回路 | |
| JP3339928B2 (ja) | 受光増幅装置 | |
| JP3099124B2 (ja) | 半導体集積回路装置 | |
| JPH11251568A (ja) | Ｐｓｄ内蔵位置検出用ｉｃ | |
| JPS5847712Y2 (ja) | 半導体集積回路 | |
| JPH063840B2 (ja) | 半導体装置 | |
| JP3131694B2 (ja) | パワートランジスタデバイス | |
| JPH04117710A (ja) | 利得可変増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |