JPH0569457B2 - - Google Patents
Info
- Publication number
- JPH0569457B2 JPH0569457B2 JP62220651A JP22065187A JPH0569457B2 JP H0569457 B2 JPH0569457 B2 JP H0569457B2 JP 62220651 A JP62220651 A JP 62220651A JP 22065187 A JP22065187 A JP 22065187A JP H0569457 B2 JPH0569457 B2 JP H0569457B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- emitter
- inverting input
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 17
- 230000010354 integration Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- DYRBFMPPJATHRF-UHFFFAOYSA-N chromium silicon Chemical compound [Si].[Cr] DYRBFMPPJATHRF-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は絶対温度に比例した電圧を出力する温
度検出回路、特に集積回路に適した半導体温度検
出回路に関する。
度検出回路、特に集積回路に適した半導体温度検
出回路に関する。
従来、絶対温度に比例した電圧を出力するこの
種の半導体温度検出回路として、電流密度の異な
るバイポーラトランジスタのベース・エミツタ間
電圧の差ΔVBEが絶対温度に比例することを利用
した第３図に示すような回路が知られている（ア
イ・イー・イー・イー・ジヤーナル・オブ・ソリ
ツド・ステート・サーキツツ（IEEE J.Solid−
State Circuits）18巻、1983年、707−716ペー
ジ）。第３図の回路は、４つのバイポーラトラン
ジスタ１，２，３，４と、両側のトランジスタ
（１，３と２，４）を等しい電流で動作させるよ
うに働く電流ミラー回路５及びトランジスタ１と
トランジスタ２の間のベース・エミツタ間電圧の
差ΔVBEを電圧降下として検出するために抵抗６
からなつており、トランジスタ１のエミツタ面積
は他のトランジスタ２，３，４のそれの２倍に選
定されている。
種の半導体温度検出回路として、電流密度の異な
るバイポーラトランジスタのベース・エミツタ間
電圧の差ΔVBEが絶対温度に比例することを利用
した第３図に示すような回路が知られている（ア
イ・イー・イー・イー・ジヤーナル・オブ・ソリ
ツド・ステート・サーキツツ（IEEE J.Solid−
State Circuits）18巻、1983年、707−716ペー
ジ）。第３図の回路は、４つのバイポーラトラン
ジスタ１，２，３，４と、両側のトランジスタ
（１，３と２，４）を等しい電流で動作させるよ
うに働く電流ミラー回路５及びトランジスタ１と
トランジスタ２の間のベース・エミツタ間電圧の
差ΔVBEを電圧降下として検出するために抵抗６
からなつており、トランジスタ１のエミツタ面積
は他のトランジスタ２，３，４のそれの２倍に選
定されている。
第３図の回路においては、４つのバイポーラト
ランジスタを流れる電流が等しく、この結果、ト
ランジスタ２，３，４のベース・エミツタ間電圧
はすべて等しくなる。一方、トランジスタ１は、
トランジスタ２，３，４と同じ電流で動作する
が、そのエミツタ面積はトランジスタ２，３，４
の２倍であるので、電流密度はトランジスタ２，
３，４のそれの1/2となる。このため、トランジ
スタ１のベース・エミツタ間電圧は、トランジス
タ２，３，４のそれと、ΔVBE＝（kT／ｑ）ln
（２）だけ異なる。
ランジスタを流れる電流が等しく、この結果、ト
ランジスタ２，３，４のベース・エミツタ間電圧
はすべて等しくなる。一方、トランジスタ１は、
トランジスタ２，３，４と同じ電流で動作する
が、そのエミツタ面積はトランジスタ２，３，４
の２倍であるので、電流密度はトランジスタ２，
３，４のそれの1/2となる。このため、トランジ
スタ１のベース・エミツタ間電圧は、トランジス
タ２，３，４のそれと、ΔVBE＝（kT／ｑ）ln
（２）だけ異なる。
この回路において、トランジスタ２，３，４の
ベース・エミツタ間電圧をVBEとすると、接地電
位に対してトランジスタ２のベースの電位は
VBE、トランジスタ３のベースの電位は2VBEとな
る。一方、トランジスタ１のベース電位は、トラ
ンジスタ３のベース電位2VBEからトランジスタ
４のベース電位VBEを引いた値、すなわちVBEに
なる。トランジスタ１のベース・エミツタ間電圧
は、他のそれとΔVBEだけ異なるため、トランジ
スタ１のエミツタ電位は（kT／ｑ）ln（２）とな
る。すなわち、この従来例によれば、絶対温度に
比例した電圧を、抵抗６の電圧降下として検出す
ることがきる。なお、抵抗６の抵抗値をＲとする
と、回路の両側を流れる電流は〔（kT／ｑ）ln
（２）〕／Ｒとなり、これも絶対温度に比例する。
ベース・エミツタ間電圧をVBEとすると、接地電
位に対してトランジスタ２のベースの電位は
VBE、トランジスタ３のベースの電位は2VBEとな
る。一方、トランジスタ１のベース電位は、トラ
ンジスタ３のベース電位2VBEからトランジスタ
４のベース電位VBEを引いた値、すなわちVBEに
なる。トランジスタ１のベース・エミツタ間電圧
は、他のそれとΔVBEだけ異なるため、トランジ
スタ１のエミツタ電位は（kT／ｑ）ln（２）とな
る。すなわち、この従来例によれば、絶対温度に
比例した電圧を、抵抗６の電圧降下として検出す
ることがきる。なお、抵抗６の抵抗値をＲとする
と、回路の両側を流れる電流は〔（kT／ｑ）ln
（２）〕／Ｒとなり、これも絶対温度に比例する。
ところで、現在、温度検出器をはじめとする多
くの集積化検出器は多機能化、インテリジエント
化を指向しており、これらの目標を実現する集積
回路技術としては、バイポーラ技術よりもMOS
技術の方が期待されている。すなわち、将来の集
積化検出器には、ある種の半導体検知回路と同一
シリコン基板上に、他の半導体検知素子を複合化
すること及び増幅機能、マルチプレツクス機能、
チツプ内での演算処理機能、コンピユータとのデ
イジタルインターフエースを可能にするＡ／Ｄ変
換機能及びデイジタル信号処理機能などを搭載す
ることが要求される。これらの要求には、スイツ
チトキヤパシタ回路、アナログ・スイツチ、Ａ／
Ｄ変換、マイクロプロセツサなどを含むアナロ
グ・デイジタル混載回路の分野で実績があり、バ
イポーラ技術に比べ、高入力抵抗、低消費電力
で、大規模集積化が可能なMOS集積回路技術が
適している。
くの集積化検出器は多機能化、インテリジエント
化を指向しており、これらの目標を実現する集積
回路技術としては、バイポーラ技術よりもMOS
技術の方が期待されている。すなわち、将来の集
積化検出器には、ある種の半導体検知回路と同一
シリコン基板上に、他の半導体検知素子を複合化
すること及び増幅機能、マルチプレツクス機能、
チツプ内での演算処理機能、コンピユータとのデ
イジタルインターフエースを可能にするＡ／Ｄ変
換機能及びデイジタル信号処理機能などを搭載す
ることが要求される。これらの要求には、スイツ
チトキヤパシタ回路、アナログ・スイツチ、Ａ／
Ｄ変換、マイクロプロセツサなどを含むアナロ
グ・デイジタル混載回路の分野で実績があり、バ
イポーラ技術に比べ、高入力抵抗、低消費電力
で、大規模集積化が可能なMOS集積回路技術が
適している。
ところが、第３図に示した周知の集積化温度検
出回路の回路構成は、バイポーラ集積化を前提と
しており、標準のMOS集積化プロセスとは適合
し得ないものであつた。
出回路の回路構成は、バイポーラ集積化を前提と
しており、標準のMOS集積化プロセスとは適合
し得ないものであつた。
上記問題点を解決するものとして、MOS集積
回路で実現できる第４図に示すような回路が報告
されている（センサーズ・アンド・アクチユエー
ターズ（Sensors and Actuators）６巻、1984
年、191−200ページ）。すなわち、第４図の回路
は、接合面積の異なる２つのダイオード１１，１
２、これらの電流源として働くMOSFET１３，
１４及び該MOSFET１３，１４にバイアス電圧
を供給するバイアス回路を構成するMOSFET１
５〜１８からなる。ダイオード１１，１２の順方
向電流Iiは次式で与えられる。
回路で実現できる第４図に示すような回路が報告
されている（センサーズ・アンド・アクチユエー
ターズ（Sensors and Actuators）６巻、1984
年、191−200ページ）。すなわち、第４図の回路
は、接合面積の異なる２つのダイオード１１，１
２、これらの電流源として働くMOSFET１３，
１４及び該MOSFET１３，１４にバイアス電圧
を供給するバイアス回路を構成するMOSFET１
５〜１８からなる。ダイオード１１，１２の順方
向電流Iiは次式で与えられる。
Ii＝ISAiexp（qVi／kT）
ここで、ISはダイオードの飽和電流、Aiは接合
面積、Viは順方向電圧降下をそれぞれ表してい
る。したがつて、第４図の回路における２つのダ
イオード１１，１２の順方向電圧降下V1，V2の
差（V2−V1）は次式で与えられる。
面積、Viは順方向電圧降下をそれぞれ表してい
る。したがつて、第４図の回路における２つのダ
イオード１１，１２の順方向電圧降下V1，V2の
差（V2−V1）は次式で与えられる。
V2−V1＝（kT／ｑ）ln（nA1／A2）
ここで、ｎはダイオード１１とダイオード１２
を流れる電流I1とI2の比（I1／I2）であり、電流
ミラーを形成するMOSFET１３，１４の縦横比
（Ｗ／Ｌ比）の比によつて決定される。上式から
明らかなように、第４図の回路では、異なる電流
密度で動作する２つのダイオードの順方向電圧降
下の差として、絶対温度に比例した電圧が得られ
る。本従来例におけるｐ−ｎ接合ダイオード１
１，１２は、Ｐ型半導体基板中のＮ−ウエルをカ
ソード、p+拡散領域をアノードとして、Ｎ−ウ
エルCMOS製造プロセスで容易に実現可能であ
る。
を流れる電流I1とI2の比（I1／I2）であり、電流
ミラーを形成するMOSFET１３，１４の縦横比
（Ｗ／Ｌ比）の比によつて決定される。上式から
明らかなように、第４図の回路では、異なる電流
密度で動作する２つのダイオードの順方向電圧降
下の差として、絶対温度に比例した電圧が得られ
る。本従来例におけるｐ−ｎ接合ダイオード１
１，１２は、Ｐ型半導体基板中のＮ−ウエルをカ
ソード、p+拡散領域をアノードとして、Ｎ−ウ
エルCMOS製造プロセスで容易に実現可能であ
る。
以上、MOS集積化に適した半導体温度検出回
路の従来例について述べた。しかしながら、第４
図の回路では、ダイオード１１，１２のアノード
電位が電源線電圧（この例では接地電圧）に近い
値となるため、増幅回路の同相入力範囲が非常に
大きくないとこれらの間の電位差を増幅すること
がむずかしいという欠点があつた。
路の従来例について述べた。しかしながら、第４
図の回路では、ダイオード１１，１２のアノード
電位が電源線電圧（この例では接地電圧）に近い
値となるため、増幅回路の同相入力範囲が非常に
大きくないとこれらの間の電位差を増幅すること
がむずかしいという欠点があつた。
また、バイポーラICに用いられていた前記第
３図の温度検出回路は、根本的にバイポーラ製造
プロセスを前提としており、コレクタが電源電圧
以外の電位となるため、その回路構成を標準の
MOS製造プロセスで実現することは不可能であ
つた。
３図の温度検出回路は、根本的にバイポーラ製造
プロセスを前提としており、コレクタが電源電圧
以外の電位となるため、その回路構成を標準の
MOS製造プロセスで実現することは不可能であ
つた。
以上のように、従来の半導体温度検出回路に
は、出力信号の処理が容易で、かつMOS集積化
に適したものがなかつた。
は、出力信号の処理が容易で、かつMOS集積化
に適したものがなかつた。
本発明は上記従来技術の問題点を解決するため
になされたもので、その目的は、MOS集積化に
適した半導体温度検出回路を提供することにあ
る。
になされたもので、その目的は、MOS集積化に
適した半導体温度検出回路を提供することにあ
る。
本発明はコレクタ及びベースがそれぞれ共通に
接続され、該コレクタが第１の電源線に接続され
たバイポーラトランジスタの対と、反転入力端子
が前記バイポーラトランジスタの対の一方のエミ
ツタに、非反転入力端子が第１の抵抗を介して他
方のエミツタに接続されるとともに、共通接続さ
れた前記ベースに出力端子が接続された演算増幅
器と、該演算増幅器の前記非反転入力端子及び反
転入力端子と第２の電源線との間にそれぞれ接続
された第２及び第３の抵抗とを備えたことを特徴
とする半導体温度検出回路である。
接続され、該コレクタが第１の電源線に接続され
たバイポーラトランジスタの対と、反転入力端子
が前記バイポーラトランジスタの対の一方のエミ
ツタに、非反転入力端子が第１の抵抗を介して他
方のエミツタに接続されるとともに、共通接続さ
れた前記ベースに出力端子が接続された演算増幅
器と、該演算増幅器の前記非反転入力端子及び反
転入力端子と第２の電源線との間にそれぞれ接続
された第２及び第３の抵抗とを備えたことを特徴
とする半導体温度検出回路である。
以下、実施例により本発明を詳細に説明する。
第１図は本発明の一実施例を示す構成図であ
る。図において、２１，２２はコレクタ及びベー
スが共通に接続されたバイポーラトランジスタの
対、３１，３２および３３は抵抗、２０は演算増
幅器であり、抵抗３２の電圧降下として絶対温度
に比例した出力電圧が得られる構成になつてい
る。
る。図において、２１，２２はコレクタ及びベー
スが共通に接続されたバイポーラトランジスタの
対、３１，３２および３３は抵抗、２０は演算増
幅器であり、抵抗３２の電圧降下として絶対温度
に比例した出力電圧が得られる構成になつてい
る。
本実施例における対のバイポーラトランジスタ
２１，２２のコレクタ及びベースは、それぞれ共
通に接続されて電源電圧供給端子２３及び演算増
幅器２０の出力端子２４に導かれており、エミツ
タはそれぞれ抵抗３３及び抵抗３１，３２を介し
て接地端子に導かれている。一方、演算増幅器２
０の反転入力端子２５はトランジスタ２１のエミ
ツタに、非反転入力端子２６はトランジスタ２２
のエミツタに接続された抵抗３１と抵抗３２の中
点にそれぞれ接続されている。
２１，２２のコレクタ及びベースは、それぞれ共
通に接続されて電源電圧供給端子２３及び演算増
幅器２０の出力端子２４に導かれており、エミツ
タはそれぞれ抵抗３３及び抵抗３１，３２を介し
て接地端子に導かれている。一方、演算増幅器２
０の反転入力端子２５はトランジスタ２１のエミ
ツタに、非反転入力端子２６はトランジスタ２２
のエミツタに接続された抵抗３１と抵抗３２の中
点にそれぞれ接続されている。
次に、本実施例において抵抗３２の両端（抵抗
３１と抵抗３２の接続点２６）に得られる出力電
圧の温度特性について説明する。第１図の回路に
おいて、トランジスタ２１及び２２のベース・エ
ミツタ間電圧をVbe1及びVbe2、コレクタ電流を
I1及びI2とし、抵抗３１，３２，３３の抵抗値を
それぞれR1，R2，R3とする。本実施例における
演算増幅器２０は、その高い開放利得と入力抵抗
とによつて、非反転入力端子と反転入力端子との
間の電圧差を増幅し、結果として、反転入力端子
２５の電圧が、非反転入力端子２６の電圧I2・R2
と等しくなるように該増幅器２０の出力電圧、す
なわちトランジスタ２１及び２２のベース端子２
４の電圧を制御する。したがつて、共通接続され
たトランジスタ２１，２２のベース電圧をVBと
すると、回路各部の電圧関係は次式で表される。
３１と抵抗３２の接続点２６）に得られる出力電
圧の温度特性について説明する。第１図の回路に
おいて、トランジスタ２１及び２２のベース・エ
ミツタ間電圧をVbe1及びVbe2、コレクタ電流を
I1及びI2とし、抵抗３１，３２，３３の抵抗値を
それぞれR1，R2，R3とする。本実施例における
演算増幅器２０は、その高い開放利得と入力抵抗
とによつて、非反転入力端子と反転入力端子との
間の電圧差を増幅し、結果として、反転入力端子
２５の電圧が、非反転入力端子２６の電圧I2・R2
と等しくなるように該増幅器２０の出力電圧、す
なわちトランジスタ２１及び２２のベース端子２
４の電圧を制御する。したがつて、共通接続され
たトランジスタ２１，２２のベース電圧をVBと
すると、回路各部の電圧関係は次式で表される。
VB＝Vbe1＋I2・R2
ここで、
I2＝（Vbe1−Vbe2）／R1
であるから、抵抗３２の端子間電圧として得られ
る本検出回路の出力電圧V0は、次式で与えられ
る。
る本検出回路の出力電圧V0は、次式で与えられ
る。
V0＝I2・R2＝（R2／R1）・ΔVBE
上式において、ΔVBEはVbe1とVbe2との差であ
り、Vbe1，Vbe2はそれぞれ、 Vbe1＝（kT／ｑ）・ln（I1／IS1） Vbe2＝（kT／ｑ）・ln（I2／IS2） ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 IS1：トランジスタ２１の飽和電流 IS2：トランジスタ２２の飽和電流 であらわされるから、ΔVBEは、次式で与えられ
る。
り、Vbe1，Vbe2はそれぞれ、 Vbe1＝（kT／ｑ）・ln（I1／IS1） Vbe2＝（kT／ｑ）・ln（I2／IS2） ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 IS1：トランジスタ２１の飽和電流 IS2：トランジスタ２２の飽和電流 であらわされるから、ΔVBEは、次式で与えられ
る。
ΔVBE＝（kT／ｑ）・ln（I1IS2／I2IS1）
＝（kT／ｑ）・ln（R2IS2／R3IS1）
したがつて、抵抗３２の端子間に得られる出力
電圧V0は、絶対温度に比例したものとなる。
電圧V0は、絶対温度に比例したものとなる。
本実施例における回路構成上の大きな特徴は、
バイポーラトランジスタ２１及び２２のコレクタ
が電源電圧供給端子２３に共通接続されている点
にある。バイポーラトランジスタを用いた従来の
温度検出回路では、コレクタが電源電圧供給端子
或いは接続端子などのコモン端子（回路中の最高
又は最低電位）に接続されるようには構成されて
おらず、そのような接続を許容するトランジスタ
を標準のMOSプロセスで製作することは不可能
であつた。
バイポーラトランジスタ２１及び２２のコレクタ
が電源電圧供給端子２３に共通接続されている点
にある。バイポーラトランジスタを用いた従来の
温度検出回路では、コレクタが電源電圧供給端子
或いは接続端子などのコモン端子（回路中の最高
又は最低電位）に接続されるようには構成されて
おらず、そのような接続を許容するトランジスタ
を標準のMOSプロセスで製作することは不可能
であつた。
これに対して、本実施例に用いられるトランジ
スタ２１及び２２は、コレクタが共通でよいの
で、第２図にその断面を示すように、CMOS集
積回路を形成するためのＮ型半導体基板３４をコ
レクタ、Ｐ−ウエル領域３５をベース、Ｎチヤン
ネルトランジスタのソース・ドレインを形成する
ためのn+領域３６をエミツタとする縦型バイポ
ーラトランジスタとして標準のMOSプロセスで
実現できる。また、第１図の抵抗３１，３２、３
３としては、例えばシリコン・クロム（SiCr）
薄膜抵抗など、トリミングが可能で精度が良く、
温度係数の小さい抵抗素子が容易に集積化可能で
ある。
スタ２１及び２２は、コレクタが共通でよいの
で、第２図にその断面を示すように、CMOS集
積回路を形成するためのＮ型半導体基板３４をコ
レクタ、Ｐ−ウエル領域３５をベース、Ｎチヤン
ネルトランジスタのソース・ドレインを形成する
ためのn+領域３６をエミツタとする縦型バイポ
ーラトランジスタとして標準のMOSプロセスで
実現できる。また、第１図の抵抗３１，３２、３
３としては、例えばシリコン・クロム（SiCr）
薄膜抵抗など、トリミングが可能で精度が良く、
温度係数の小さい抵抗素子が容易に集積化可能で
ある。
また、本実施例では、抵抗３１，３２，３３の
抵抗値の設定によりトランジスタの動作点を適当
に選ぶことができるので、出力電圧を、次段の増
幅回路の同相入力特性に過度の負担をかけない適
当な電圧範囲に設定できる。
抵抗値の設定によりトランジスタの動作点を適当
に選ぶことができるので、出力電圧を、次段の増
幅回路の同相入力特性に過度の負担をかけない適
当な電圧範囲に設定できる。
したがつて、本実施例によれば、出力信号の後
処理が容易で、かつMOS集積化に適した優れた
半導体温度検出回路が得られる。
処理が容易で、かつMOS集積化に適した優れた
半導体温度検出回路が得られる。
上記実施例では、Ｎ型半導体基板を用いるＰ−
ウエルCMOS製造プロセスを想定し、バイポー
ラトランジスタをｎ−ｐ−ｎ型としたが、Ｐ型半
導体基板を用いるＮ−ウエルCMOS製造プロセ
スの場合にも、ｐ−ｎ−ｐトランジスタを用いて
同様な回路が実現可能である。
ウエルCMOS製造プロセスを想定し、バイポー
ラトランジスタをｎ−ｐ−ｎ型としたが、Ｐ型半
導体基板を用いるＮ−ウエルCMOS製造プロセ
スの場合にも、ｐ−ｎ−ｐトランジスタを用いて
同様な回路が実現可能である。
以上のように、本発明によれば、上記従来技術
の欠点がことごとく解消され、MOS集積化に適
した極めて有用な半導体温度検出回路が実現され
る。本発明による温度検出回路は半導体検出器の
マイクロコンピユータとの組合せによるインテリ
ジエント化に寄与し、その効果は大きいものであ
る。
の欠点がことごとく解消され、MOS集積化に適
した極めて有用な半導体温度検出回路が実現され
る。本発明による温度検出回路は半導体検出器の
マイクロコンピユータとの組合せによるインテリ
ジエント化に寄与し、その効果は大きいものであ
る。
第１図はこの発明の一実施例を示す回路図、第
２図はこの実施例の構成要素である縦型バイポー
ラトランジスタの構造の一例を示す模式的断面
図、第３図及び第４図はそれぞれ半導体温度検出
回路の従来例を示す回路図である。 １１，１２……ダイオード、１３〜１８……
MOSFET、２０……演算増幅器、２１，２２…
…バイポーラトランジスタ、２３……電流電圧供
給端子、２４……共通ベース端子、２５……反転
入力端子、２６……非反転入力端子（温度検出回
路出力端子）、３１，３２，３３……抵抗素子、
３４……Ｎ型半導体基板、３５……Ｐ−ウエル領
域、３６……n+領域。
２図はこの実施例の構成要素である縦型バイポー
ラトランジスタの構造の一例を示す模式的断面
図、第３図及び第４図はそれぞれ半導体温度検出
回路の従来例を示す回路図である。 １１，１２……ダイオード、１３〜１８……
MOSFET、２０……演算増幅器、２１，２２…
…バイポーラトランジスタ、２３……電流電圧供
給端子、２４……共通ベース端子、２５……反転
入力端子、２６……非反転入力端子（温度検出回
路出力端子）、３１，３２，３３……抵抗素子、
３４……Ｎ型半導体基板、３５……Ｐ−ウエル領
域、３６……n+領域。
Claims (1)
- １ コレクタ及びベースがそれぞれ共通に接続さ
れ、該コレクタが第１の電源線に接続されたバイ
ポーラトランジスタの対と、反転入力端子が前記
バイポーラトランジスタの対の一方のエミツタ
に、非反転入力端子が第１の抵抗を介して他方の
エミツタに接続されるとともに、共通接続された
前記ベースに出力端子が接続された演算増幅器
と、該演算増幅器の前記非反転入力端子及び反転
入力端子と第２の電源線との間にそれぞれ接続さ
れた第２及び第３の抵抗とを備えたことを特徴と
する半導体温度検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62220651A JPS6463828A (en) | 1987-09-02 | 1987-09-02 | Semiconductor temperature detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62220651A JPS6463828A (en) | 1987-09-02 | 1987-09-02 | Semiconductor temperature detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6463828A JPS6463828A (en) | 1989-03-09 |
| JPH0569457B2 true JPH0569457B2 (ja) | 1993-10-01 |
Family
ID=16754309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62220651A Granted JPS6463828A (en) | 1987-09-02 | 1987-09-02 | Semiconductor temperature detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6463828A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5028748B2 (ja) | 2005-04-15 | 2012-09-19 | 富士電機株式会社 | パワー半導体デバイスの温度計測装置 |
| JP4822431B2 (ja) * | 2005-09-07 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | 基準電圧発生回路および半導体集積回路並びに半導体集積回路装置 |
| JP4868918B2 (ja) * | 2006-04-05 | 2012-02-01 | 株式会社東芝 | 基準電圧発生回路 |
-
1987
- 1987-09-02 JP JP62220651A patent/JPS6463828A/ja active Granted
Non-Patent Citations (1)
| Title |
|---|
| IEEE JOURNAL OF SOLID-&TATE CIRCUIT=1984 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6463828A (en) | 1989-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005987B1 (ko) | 밴드갭 기준회로 | |
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| US4877951A (en) | Photosensitive position sensor | |
| JPH0570326B2 (ja) | ||
| JP3319406B2 (ja) | 比較増幅検出回路 | |
| US4243898A (en) | Semiconductor temperature sensor | |
| US4224537A (en) | Modified semiconductor temperature sensor | |
| JPH09229778A (ja) | Ｉｃ化温度センサ | |
| US4634897A (en) | Comparator having a hysteresis characteristic | |
| US4978868A (en) | Simplified transistor base current compensation circuitry | |
| JP2000074747A (ja) | 温度検出回路及び温度検出方法並びに光電変換回路 | |
| JP3322553B2 (ja) | 温度検出回路およびその試験方法 | |
| US6605987B2 (en) | Circuit for generating a reference voltage based on two partial currents with opposite temperature dependence | |
| JPH0569457B2 (ja) | ||
| US4638239A (en) | Reference voltage generating circuit | |
| JP2827397B2 (ja) | 半導体光位置検出装置 | |
| JPH0569456B2 (ja) | ||
| JPS6154286B2 (ja) | ||
| JPH0571891B2 (ja) | ||
| US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
| US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
| JPS643371B2 (ja) | ||
| JP2609617B2 (ja) | 電流発生回路 | |
| JPH0126493B2 (ja) | ||
| JPS6233365Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| EXPY | Cancellation because of completion of term |