CN1487587A - 电流镜像电路和使用它的光信号电路 - Google Patents

电流镜像电路和使用它的光信号电路 Download PDF

Info

Publication number
CN1487587A
CN1487587A CNA031556418A CN03155641A CN1487587A CN 1487587 A CN1487587 A CN 1487587A CN A031556418 A CNA031556418 A CN A031556418A CN 03155641 A CN03155641 A CN 03155641A CN 1487587 A CN1487587 A CN 1487587A
Authority
CN
China
Prior art keywords
transistor
current
current mirror
collector electrode
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031556418A
Other languages
English (en)
Other versions
CN1290193C (zh
Inventor
井上高广
一
横川成一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1487587A publication Critical patent/CN1487587A/zh
Application granted granted Critical
Publication of CN1290193C publication Critical patent/CN1290193C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
    • H01L31/1105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Led Devices (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Optical Communication System (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

集成电路结构中，在根据于外延层和衬底层之间全部形成寄生光电二极管的晶体管而形成的电流镜像电路的场合，光电流与外延层面积成比例增大。因此，通过相对于电流镜像电流比调整外延层面积，对应于电流镜像电路输入端和输出端的光电流的影响相等，即相互抵消。由此，在集成电路内构成的电流镜像电路中，抑制了元件面积的增加，不用采取特别的遮光对策，就能够除去由光电流产生的影响。

Description

电流镜像电路和使用它的光信号电路
技术领域
本发明涉及在集成电路内形成的电流镜像电路。更具体地，本发明涉及由包括该电流镜像电路的集成电路组成的光信号电路，在接近发光二极管或光电二极管等的电光转换元件或光电转换元件中设置的光信号电路。
背景技术
在接近电光转换元件(发光二极管等)或光电转换元件(光电二极管等)设置的集成电路(红外线遥控接收用IC，光拾取信号接收用IC，LED驱动用IC等)中，由于因信号光造成的衍射光或散射光，更具体地为荧光灯等的噪音光，在寄生光电二极管中产生光电流，从而成为电路误操作的原因。
特别地，在P型晶体管中，N型外延层(基极扩散层)的面积变大。为此，由于因寄生光电二极管造成的光电流，基极电流增加，给电路的特性以很大的影响。用图7～图10说明这种情况。
图7是图解表示出P型晶体管1的结构图，图8是它的等效电路图。
在这种结构中，在P型衬底层2上层叠N型外延层3。更具体地，N型外延层3由沟槽4分开，各自变成元件区域。
而且，在集成电路结构上，在N型外延层3和衬底层2之间产生寄生光电二极管5。又，该寄生光电二极管5成为连接在P型晶体管1的基极端子和衬底层2(接地)之间。
因此，如图7表示，一旦由于光入射而从N型外延层3向衬底层2产生光电流Ipd，则这个光电流Ipd由于用作P型晶体管1的基极电流，给电路的特性以很大的影响。
该光电流Ipd由于相应于入射光量增加，在与光电转换元件靠近配置的场合将变大。而且，光电流Ipd由于相应于N型外延层3的面积而增加，因此，P型晶体管1的电流容量越大，则光电流越大。
同样，图9是图解表示N型晶体管11的结构图，图10是其等效电路图。
在该结构中，在P型衬底层12上层叠N型外延层13。又，N型外延层13由沟槽14分开，各自变成元件区域。
而且，在集成电路结构上，在N型外延层13和衬底层12之间产生寄生光电二极管15。又，该寄生光电二极管15变成连接在N型晶体管11的集电极端子和衬底层12(接地)之间。
因此，如图9表示，在由于光入射而从N型外延层13向衬底层12产生光电流Ipd时，这个光电流Ipd旁路了N型晶体管11的集电极电流，给电路的特性以很大的影响。
这个光电流Ipd相应于入射光量而增加，而且，相应于N型外延层13的面积S而增加。但是，与P型晶体管1相比，N型晶体管11的电流驱动能力大。而且，N型外延层13的面积S能够做小。又，由于产生的光电流对集电极电流有影响，要考虑电流放大率和使其影响要小。
作为减少由这种寄生光电二极管5，15造成的光电流的影响的方法，有用布线金属覆盖元件表面，遮断从该元件表面进入的光的方法。
但是，使用该方法，有时会存在对于从不能遮光部分的芯片侧面或芯片边缘进入的光不能采取充分对策的情况。而且，最近，为了降低成本，由于要求芯片面积缩小或掩膜个数降低，通过布线金属不能充分进行遮光。而且，因为为节省能源要进行低电流消耗，由这种寄生光电二极管造成的光电流的影响有相对增加的趋势。
因此，在日本公开特许公报即特开平3-262153号(公开日：1991年11月21日，对应于特许第2634679号公报)中，表示出在电路构成上除去由寄生光电二极管造成的光电流的影响的典型现有技术。
图11是将现有技术应用于电流镜像电路时的情况的电路图。该电流镜像电路20包括由一对P型的晶体管q1，q2构成的电流镜像部分21。
晶体管q1，q2的发射极被共同连接到高电平的电源。输入端的晶体管q1，其基极和集电极相互连接，构成二极管。而且，通过信号源22，从这种基极和集电极拉引出信号电流Iin。
输出端晶体管q2的基极被连接到晶体管q1的基极和集电极。因此，按照晶体管q1，q2的电流比率i2/i1，从输出端晶体管q2的集电极返回信号电流iin，输出输出电流iout。
而且，如果设晶体管q1，q2的N型外延层的面积分别为s1，s2，从晶体管q1，q2的基极流出的光电流ipd变为：
ipd＝(s1+s2)×i0                         (1)
但是，i0是在N型外延层中每单位面积的光电流。
为了补偿光电流ipd，设置了由一对P型晶体管q3，q4组成的电流镜像部分23。晶体管q3，q4的发射极被共同连接到高电平电源。输入端的晶体管q3，其基极和集电极相互连接，构成二极管。输出端的晶体管q4的基极被连接到晶体管q3的基极和集电极。
因此，从上述输出端晶体管q4的集电极输出对从晶体管q3，q4基极流出之光电流ipdc进行放大后的补偿电流ic。这个补偿电流ic被提供给晶体管q1，q2的基极。
这里，如果设晶体管q3，q4的N型外延层的面积分别为s3，s4，则光电流ipdc为：
ipdc＝(s3+s4)×i0                      (2)
因此，为简单，忽视晶体管q3，q4的基极电流，即假设电流放大率hfe为∞(无穷大)。设各个晶体管q1，q2，q3，q4的N型外延层面积分别为s1，s2，s3，s4。又，如果将i2/i1和i4/i3假定为电流镜像部分21，23的电流比，则根据基尔霍夫法则，变为：
ic＝(i4/i3)×(s3+s4)×i0        (3)
iout＝(i2/i1)×(iin+(s1+s2)×i0-ic)  (4)
根据上述两式，变为：
iout＝(i2/i1)×(iin+((s1+s2)-(i4/i3)×(s3+s4))×i0)  (5)
因此，当满足下面6式时，由晶体管q1，q2的寄生光电二极管pd所产生的光电流ipd能够与由晶体管q3，q4的寄生光电二极管pdc所产生的光电流ic抵消。
(s1+s2)＝(i4/i3)×(s3+s4)            (6)
但是，在上述的电流镜像电路20中，也有下面说明的(a)，(b)问题。
(a)由于输出晶体管q2的输出阻抗低，因此，由于该输出晶体管q2集电极-发射极间电压Vce(q2)的改变，而使输出电流iout改变。即，通常，晶体管集电极电流Ic相对于集电极-发射极间电压Vce的相关性通过下面的式子表示。
Ic＝Is×(1+Vce/Va)×exp(Vbe/Vt)         (7)
但是，Is是晶体管的饱和电流，Va是早期电压，Vbe是基极-发射极间电压，Vt用kT/q表示，k为玻尔兹曼常数，T为绝对温度，q为电子静电荷。
因此，如果在上述式5中考虑到这一点，则变为：
iout＝(Va+Vce(q2))/(Va+Vce(q1))×(i2/i1)×iin  (8)
可以理解，通过改变集电极-发射极间电压Vce(q1)，Vce(q2)，可改变输出电流iout。
(b)由于基极电流的影响大，在输出电流iout上产生误差。即，在上述计算中，为简单忽视了基极电流的影响，即虽然假定电流放大率hfe为∞，但实际电流放大率hfe的值一般为100左右，其影响不能忽略。基极电流ib为：
ib＝ic/hfe                                 (9)
晶体管q1，q2的基极电流ib(q1)，ib(q2)直接影响输入电流iin。因此，输出电流iout变为：
iout＝(hfe/(hfe+1+i2/i1))×(i2/i1)×iin    (10)
可理解由基极电流ib在输出电流iout上产生误差。电流放大率hfe关系到集电极电流ic。即，微小的集电极电流有减少电流放大率hfe的趋势。由此，这种微小电流变成增大了基极电流ib的误差。
因此，为了消除这种缺陷，在日本公开特许公报即特开平6-45536号公报(公开日：1994年2月18日，对应于特许第2906387号)中，公开了电路构成中除去由寄生光电二极管导致的光电流的影响的其它现有技术。
图12是将这种现有技术中适用于电流镜像电路情况的电子电路图。
就这种电流镜像电路30而言，类似于前述电流镜像电路20，相应的部分给出相同的参考标记，其说明省略。
如图12中表示，电流镜像部分21，23构成相同。因此，在这种电流镜像电路30中应关注的是设置了输出晶体管q5。
该输出晶体管q5，在其发射极输入了基极和集电极相互连接构成二极管的输出端晶体管q2的集电极电流。输出晶体管q5的基极被连接到输入端晶体管q1的集电极。之后，从输出晶体管q5的集电极流出输出电流。
关于该输出晶体管q5，为了补偿其光电流ipd5，设置了由一对P型晶体管q6，q7构成的电流镜像部分31。
晶体管q6，q7的发射极共同连接到高电平电源。输入端的晶体管q6，其基极和集电极相互连接，构成二极管。输出端晶体管q7的基极被连接到晶体管q5的基极和晶体管q1的集电极。晶体管q7的集电极被连接到晶体管q5的基极，因此也被连接到晶体管q1的集电极。
在这种电流镜像电路30中，通过附加输出晶体管q5，即使输出晶体管q5集电极电压Vce(q5)变化，晶体管q1，q2的集电极-发射极间电压Vce(q1)，Vce(q2)也能够不变。因此，能够抑制上述(a)的问题中涉及输出电流iout的变化。
对应于上述(b)的问题，通过输出晶体管q5，能够将晶体管q1，q2基极电流ib(q1)，ib(q2)对输入电流iin的影响抑制在1/hfe。
这样，电流镜像电路30提高了输出阻抗，并且变成补偿了基极电流ib(q1)，ib(q2)的高精度电流镜像电路。
在上述现有技术中，不需要用布线金属覆盖元件表面的特定遮光的方法。但是，由于必须设置电流镜像部分23，31，有要增加芯片面积成本上升的问题。
发明内容
本发明是为解决上述现有问题而做成的。于是，其目的是提供抑制元件面积的增加、而且不采取特别遮光对策、能够除去由寄生光电二极管光电流造成的影响的电流镜像电路和使用它的光信号电路。
本发明电流镜像电路包括：在集成电路内构成的电流镜像电路中，通过对应于电流镜像电流比调整外延层的面积，除去由寄生光电二极管的光电流造成的影响。
集成电路的构成上，在晶体管的外延层和衬底层之间产生寄生光电二极管，该寄生光电二极管在光照环境中，对电路产生由该寄生光电二极管的光电流造成的影响。
因此，本发明着眼于上述光电流与外延层面积成比例增大。
即，在全部形成了上述寄生光电二极管的晶体管构成电流镜像电路的情况，相对于电流镜像电流比调整晶体管外延层面积，对于电流镜像电路输入端和输出端，上述光电流的影响相等(即抵消)。
因此，关于电流镜像电路，抑制了元件面积的增加、而且不采取特别遮光对策、就能够除去由寄生光电二极管光电流造成的影响。
外延层面积比对应于必要电流容量的面积大，但是通过设置补偿电路能够变小。
本发明的其它目的、特征和优点通过下面的说明将十分清楚。本发明的优点通过参考附图的下面的说明能够变得清楚。
附图说明
图1是本发明第一实施例电流镜像电路的电子电路图。
图2是本发明第二实施例电流镜像电路的电子电路图。
图3是本发明第三实施例电流镜像电路的电子电路图。
图4是本发明第四实施例电流镜像电路的电子电路图。
图5是本发明第五实施例电流镜像电路的电子电路图。
图6(a)和图6(b)是图5表示的多集电极构成的元件结构一例的示意图。
图7是图解表示P型晶体管的构成的图。
图8是图7中表示的P型晶体管的等效电路图。
图9是图解表示N型晶体管的构成的图。
图10是图9中表示的N型晶体管的等效电路图。
图11是一般现有技术中采用电流镜像电路场合的电子电路图。
图12是其它现有技术中采用电流镜像电路场合的电子电路图。
具体实施方式
说明本发明第一实施例。
图1是本发明第一实施例的电流镜像电路40的电子电路图。
该电流镜像电路40包括由一对P型晶体管Q1，Q2构成的电流镜像部分41和调整用晶体管Q3构成。
晶体管Q1，Q2的发射极共同连接到高电平电源。从输入端晶体管Q1的集电极通过信号源42引出信号电流Iin。
输出端晶体管Q2，基极和集电极相互连接，构成二极管。
这些基极和集电极在连接到晶体管Q1基极的同时，还连接到调整晶体管Q3的集电极。调整晶体管Q3的基极连接到输入端晶体管Q1的集电极，因此连接到信号源42。
因此，从调整晶体管Q3的集电极流出输出电流Iout。该输出电流Iout为流入信号源的信号电流Iin与晶体管Q1，Q2的电流比I2/I1相乘。
通过该调整晶体管Q3，即使在由于该输出端电路阻抗导致集电极电压变化的情况下，也能由于改变基极-发射极间的电压而能够吸收这个变化。
为此，晶体管Q1，Q2的集电极-发射极间电压Vce(Q1)，Vce(Q2)能够不变，能够抑制输出电流Iout的变化。
通过该调整晶体管Q3，晶体管Q1，Q2基极电流Ib(Q1)，Ib(Q2)对输入电流Iin的影响能够被抑制在1/hfe。
这样，该电流镜像电路40与图12表示的电流镜像电路30相同，成为提高了输出阻抗，并且补偿了基极电流Ib(Q1)，Ib(Q2)的高精度电流镜像电路。
于是，在该电流镜像电路40中引人关注的是以下几点。
·各个晶体管Q1～Q3在P型衬底层上层叠N型外延层，构成上述图7表示的P型晶体管。
·进行选择，以使调整晶体管Q3中的N型外延层的面积S3满足下式11。
S3＝(I1/I2)×(S1+S2)         (11)
这里，I2/I1是电流镜像部分41的电流比。
即，为简单，忽视晶体管Q1，Q2的基极电流(hfe＝∞)，设流过晶体管Q1，Q2的寄生二极管PD的电流为IPD，流过调整晶体管Q3的寄生二极管PD3的电流为IPD3，根据基尔霍夫法则：
Iin+IPD＝I1                      (12)
Iout＝I2-IPD3                    (13)
这里，由于光电流IPD，IPD3与N型外延层的面积成比例，因此它们分别为：
IPD＝(S1+S2)×Io                 (14)
IPD3＝S3×Io                     (15)
但是，Io是N型外延层每单位面积上的光电流值。
因此，为求出
Iout＝(I2/I1)×(Iin+(S3-(I1/I2)×(S1+S2))×Io)    (16)
据此，当满足上述式11的关系时，变为：
Iout＝(I2/I1)×Iin               (17)
由此，在电流镜像电路40中，由于不受到光电流IPD，IPD3的影响，能够输出由信号电流Iin和电流镜像部分41的电流比I2/I1之乘积构成的输出电流Iout。
本发明中，上述N型外延层的面积变得比相应于在晶体管Q1～Q3中之必要电流容量的面积还要大。
然而，如同图11或图12中表示的电流镜像部分23，31，通过设置补偿电路，能够做小上述面积。下面，进行其比较。
首先，将电流镜像部分41的电流比I2/I1设为k/1。通过这一点，在本发明的电流镜像电路40中，N型外延层的面积变为：
k+2+(1/k)                               (18)
对此，在上述图12的电流镜像电路30中，变成：
2(k+2)                                  (19)
因此，可理解：
k+2+(1/k)＜2(k+2)                       (20)
用较少的元件数可实现补偿光电流IPD的高精度电流镜像电路。
在下面的表1中，表示了在改变电流镜像部分41之电流比I2/I1的情况下外延层面积的变化。
(表1)
电流镜电流比2/I1                     本发明                         现有例
S1 S2 S3 总面积 s1 s2 s5 s3+s4 s6+s7 总面积
  1∶1     1     1    2     4     1     1     1     2     1   6
  2∶1     1     2    1.5     4.5     1     2     1     3     1   8
  3∶1     1     3    1.33     5.33     1     3     1     4     1   10
  ∶    ∶     :     ∶     ∶
  k∶1     1     k    (k+1)/k     k+2+(1/k)     1     k     1     1+k     1   2(k+2)
如上述，在电流镜像电路40中，在寄生光电二极管PD形成后的整个晶体管Q1，Q2构成电流镜像电路的情况下，着眼于该光电流与外延层面积S1+S2成比例增大。
而且，通过对应于电流镜像的电流比I2/I1调整该外延层的面积S1，S2，对于电流镜像电路40的输入端和输出端，其光电流IPD的影响相同(光电流IPD抵消)。
由此，尽管外延层S1+S2的面积变得比对应于必要电流容量的面积要大，但通过设置补偿电路能够减少该面积。
如此，在电流镜像电路40中，抑制了元件面积的增加、而且不采取特别遮光对策、能够除去由寄生光电二极管PD的光电流IPD造成的影响。
说明本发明第2实施例。
图2是本发明第2实施例电流镜像电路50的电子电路图。该电流镜像电路50与前述电流镜像电路40类似，对应部分给出了相同的参考标记，其说明省略。
就该电流镜像电路50而言，应关注的是：在信号源42和输入端晶体管Q1之间还设置了由P型晶体管构成的电压均衡晶体管Q4。
在该电压均衡晶体管Q4中，其发射极被连接到输入端晶体管Q1的集电极。而且，相互连接的基极和集电极被连接到信号源42和调整晶体管Q3的基极。
通过设置该电压均衡晶体管Q4，当设该晶体管Q4的N型外延层的面积为S4时，上述式11改变为
S3+S4＝(I1/I2)×(S1+S2)              (21)
即，上述式16变为：
Iout＝(I2/I1)×(Iin+((S3+S4)-(I1/I2)×(S1+S2))×Io)  (22)
当满足上述式21的关系时，能够除去由寄生光电二极管PD的光电流IPD造成的影响。
如此，通过附加电压均衡晶体管Q4，晶体管Q1，Q2基极-发射极间电压Vbe(Q1)，Vbe(Q2)变得相互相等。因此，集电极-发射极间电压Vce(Q1)，Vce(Q2)变得相互相等。
因此，如果使用该电流镜像电路50中的上述式8，则：
Iout＝(Va+Vce(Q2))/(Va+Vce(Q1))×(I2/I1)×Iin  (23)
上式中，如果假设Vce(Q1)＝Vce(Q2)，则变为上述式17。
因此，也能够减少由于上述早期效果而产生的电流误差。而且，最好选择该电压均衡晶体管Q4的N型外延层面积S4，以使其满足式21的关系。由此，不会有光电流IPD，IPD3导致的影响。
说明本发明第3实施例。
图3是本发明第3实施例电流镜像电路60的电子电路图。该电流镜像电路60与前述电流镜像电路40类似，对应部分给出了相同的参考标记，其说明省略。
在如上述的电流镜像电路40中，构成它的晶体管Q1～Q3是P型。与此相反，电流镜像电路60使用N型晶体管Q11～Q13。
构成电流镜像部分61的一对晶体管Q11，Q12的发射极共同连接到低电平电源。在输入端晶体管Q11的集电极输入来自信号源42的信号电流Iin。
输出端晶体管Q12，其基极和集电极相互连接，构成二极管。而且，这些基极和集电极在被连接到晶体管Q11的基极的同时，也被连接到调整晶体管Q13的发射极。
调整晶体管Q13的基极被连接到输入端晶体管Q11的集电极以及信号源42。
因此，在调整晶体管Q13的集电极流入输出电流Iout。该输出电流Iout是将从信号源42输出的信号电流Iin与晶体管Q11，Q12的电流比I12/I11相乘。
通过调整晶体管Q13，即使在由于输出电路阻抗使集电极电压变动的情况下，也能由于基极-发射极间电压变化，使该电压变动能够被吸收。为此，能够使晶体管Q11，Q12的集电极-发射极间电压Vce(Q11)，Vce(Q12)不变，输出电流Iout的变化能够被抑制。
由于该调整晶体管Q13，晶体管Q11，Q12的基极电流Ib(Q11)，Ib(Q12)对输入电流Iin的影响被抑制成1/hfe。
因此，该电流镜像电路60与图12中表示的电流镜像电路30相同，成为提高了输出阻抗，并且补偿了基极电流Ib(Q11)，Ib(Q12)的高精度电流镜像电路。
而且，在该电流镜像电路60中，
·晶体管Q11～Q13在P型衬底层上层叠N型外延层，由如上述图9中表示的N型晶体管构成，
·在调整晶体管Q13中，对N型外延层面积S3进行选择使其满足下面的式子24。
S11＝(I11/I12)×(S12+S13)           (24)
这里，I11/I12是电流镜像部分61的电流比。
即，为简单，忽视晶体管Q11，Q12的基极电流，设流过晶体管Q11，Q12的集电极寄生的寄生二极管PD11，PD12的电流为IPD11，IPD12，设流过调整晶体管Q13的寄生二极管PD13的电流为IPD13，根据基尔霍夫法则：
Iin＝I11+IPD11                                         (25)
Iout＝I12+IPD12+IPD13                                  (26)
这里，由于与N型外延层的面积成比例，因此光电流IPD11～IPD13为：
IPD11＝S11×Io                                         (27)
IPD12+IPD13＝(S12+S13)×Io                             (28)
因此，为求出
Iout＝(I12/I11)×(Iin-(S11-(I11/I12)×(S12+S14))×Io)  (29)
据此，当满足上述式24的关系时，变为：
Iout＝(I12/I11)×Iin                                   (30)
由此，在电流镜像电路60中，由于不受到光电流IPD11～IPD13的影响，能够输入由信号电流Iin和电流镜像部分61的电流比I12/I11之乘积构成的输出电流Iout。
如上述，在N型晶体管Q11～Q13中，将上述光电流IPD11～IPD13用作集电极电流。因此，尽管与作为基极电流作用的P型晶体管Q1～Q3相比效果小，但在由如此作用的N型晶体管Q11～Q13构成的电流镜像电路61中也能够实现本发明。
说明本发明第4实施例。
图4是本发明第四实施例电流镜像电路70的电子电路图。与电流镜像电路50相同，该电流镜像电路70在由N型晶体管Q11～Q13构成的电流镜像电路60中还包括在信号源42和输入端晶体管Q11之间提供由N型晶体管构成的电压均衡晶体管Q14。
在电压均衡晶体管Q14中，其发射极被连接到输入端晶体管Q11的集电极。而且，相互连接的基极和集电极被连接到信号源42和调整晶体管Q13的基极。
通过设置该电压均衡晶体管Q14，当设该晶体管Q14的N型外延层的面积为S14时，上述式24改变为
S11+S14＝(I11/I12)×(S12+S13)             (31)
即，上述式29变为：
Iout＝(I12/I11)×(Iin-((S11+S14)-(I11/I12)×(S12+S13))×Io)(32)
当满足上述式31的关系时，能够除去由寄生光电二极管PD11～PD14的光电流IPD11～IPD14造成的影响。
如此，通过附加电压均衡晶体管Q14，晶体管Q11，Q12基极-发射极间电压Vbe(Q11)，Vbe(Q12)变得相互相等。因此，集电极-发射极间电压Vce(Q11)，Vce(Q12)变得相互相等。因此，也能够减少由上述早期效果而引起的电流误差。
而且，最好选择该电压均衡晶体管Q14的N型外延层面积S14，以使其满足式31的关系。由此，不会有由光电流IPD11～IPD14导致的影响。
说明本发明第5实施例。
图5是本发明第5实施例电流镜像电路80的电子电路图。该电流镜像电路80与前述电流镜像电路40类似，对应部分给出了相同的参考标记，其说明省略。
在该电流镜像电路80中，应关注的是：能够将前述调整晶体管Q3用作为如用调整晶体管Q31，Q32，...，Q3n表示的并列元件构成或者多集电极构成。
在各调整晶体管Q31，Q32，...，Q3n的发射极面积相互相等的情况下，根据上述式子16，每1个沟道的输出电流ΔIout变为：
ΔIout＝(1/n)×(I2/I1)×(Iin+(∑S3-(I1/I2)×(S1+S2))×Io)(33)
据此，当满足关系
∑S3＝(I1/I2)×(S1+S2)
时，总输出电流Iout变为：
Iout＝(I2/I1)×Iin                                       (17)
由此，由于不受到光电流IPD，IPD3’的影响，能够输出作为信号电流Iin和电流镜像部分41的电流比I2/I1之乘积的各个输出电流ΔIout。
这里，∑S3是调整晶体管Q31，Q32，...，Q3n的外延层面积S31，S32，...，S3n的总和。光电流IPD3’是调整晶体管Q31～Q3n产生的光电流的总和。
图6(a)(b)是如上述的多集电极结构的元件结构一例的示意图。如上述，图7是图解表示的P型晶体管构成的示意图。
图6(a)是2分割集电极的例子，表示出将图7的构成配置成一对线对称的例子。另一方面，图6(b)表示以发射极为中心、将集电极配置在4个角上、将基极配置在另一个角侧的四分割的例子。
通过如此构成，得到光电流IPD，IPD3’被补偿的多个输出。由于共用用于补偿的结构的原因，元件面积被进一步抑制。
即使对于N型晶体管Q13，通过作为并列元件结构或者多集电极结构，很明显能够得到相同的效果。
本发明电流镜像电路40，50，60，70，80能够适用于实现靠近电光转换元件(发光二极管等)或光电转换元件(光电二极管等)设置的光信号电路。
即，在这种光信号电路的寄生光电二极管中，入射与上述转换元件相关的信号光或外部入射光的可能性高了。
如上述，本发明的电流镜像电路构成为：在集成电路内构成的电流镜像电路中，通过对应于电流镜像的电流比调整外延层面积而除去由寄生光电二极管的光电流造成的影响。
集成电路的构成上，在晶体管的外延层和衬底层之间产生寄生光电二极管，该寄生光电二极管在光照环境中，对电路产生由该寄生光电二极管的光电流造成的影响。
因此，本发明着眼于上述光电流与外延层面积成比例增大。
即，在全部形成了上述寄生光电二极管的晶体管构成电流镜像电路的情况，对应于电流镜像电流比来调整晶体管外延层面积，对于电流镜像电路输入端和输出端，上述光电流的影响相等(即抵消)。
因此，关于电流镜像电路，抑制了元件面积的增加、而且不采取特别遮光对策、能够除去由寄生光电二极管光电流造成的影响。
外延层面积比对应于必要电流容量的面积大，但是通过设置补偿电路其能够变小。
本发明电流镜像电路相关的优选构成包括：构成电流镜像部分，具有发射极分别连接到高电平电源的一对晶体管Q1，Q2，以及调整晶体管Q3，在该调整晶体管Q3的发射极输入由基极和集电极相互连接构成二极管的输出端晶体管Q2的集电极电流，调整晶体管Q3的基极连接到输入端晶体管Q1的集电极，从调整晶体管Q3的集电极流出输出电流，从输入端晶体管Q1的集电极通过信号源42引出电流，上述各个晶体管Q1～Q3是在P型衬底层上层叠N型外延层构成P型晶体管，当设上述各个晶体管Q1，Q2，Q3的N型外延层的面积分别为S1，S2，S3，将I2/I1设为电流镜像部分的电流比时，选择S3以满足：
S3＝(I1/I2)×(S1+S2)。
如果按上述构成，在调整晶体管Q3的寄生光电二极管中产生的光电流和在构成电流镜像部分的晶体管Q1，Q2中产生的光电流之差的电流就变成从调整晶体管Q3的集电极的输出。另一方面，通过选择调整晶体管Q3的N型外延层的面积S3以满足上述关系，能够将上述差电流变为0。
因此，即使调整晶体管Q3的集电极电位变化，电流镜像部分的晶体管Q1，Q2的集电极-发射极间电压Vce(Q1)，Vce(Q2)变化，或者即使各个晶体管Q1～Q3的电流放大率变化，从调整晶体管Q3的集电极流出与来自上述信号源42的电流成比例的电流。
在这种结构中，在上述信号源42和输入端晶体管Q1之间，还有由P型晶体管构成的电压均衡晶体管Q4，在该电压均衡晶体管Q4中，发射极被连接到上述输入端晶体管Q1的集电极，被相互连接的基极和集电极被连接到上述信号源42和调整晶体管Q3的基极，在上述电压均衡晶体管Q4中N型外延层的面积S4最好选择满足S3+S4＝(I1/I2)×(S1+S2)。
如果通过这种构成，通过附加电压均衡晶体管Q4，晶体管Q1，Q2的基极-发射极间电压Vbe(Q1)，Vbe(Q2)变得彼此相等。因此，集电极-发射极间电压Vce(Q1)，Vce(Q2)变得彼此相等。由此，由早期效果导致的电流误差也能被减少。
于是，由于将附加电压均衡晶体管Q4的N型外延层面积S4选择满足上述关系，没有光电流产生的影响。
在本发明电流镜像电路中其它优选构成包括：具有构成电流镜像部分，发射极分别连接到低电平电源的一对晶体管Q11，Q12，以及调整晶体管Q13，在该调整晶体管Q13的发射极输入由基极和集电极相互连接构成二极管的输出端晶体管Q12的集电极电流，调整晶体管Q13的基极连接到上述输入端晶体管Q11的集电极，从调整晶体管Q13的集电极流出输出电流，在输入端晶体管Q11的集电极流入来自信号源42的电流，上述各个晶体管Q11，Q12，Q13是在P型衬底层上层叠N型外延层而构成的N型晶体管，当设上述各个晶体管Q11，Q12，Q1 3的N型外延层的面积分别为S11，S12，S13，设I12/I11为电流镜像部分的电流比时，选择S13以满足：
S13＝(I11/I12)×(S12+S13)。
如果按上述构成，在调整晶体管Q13的寄生光电二极管中产生的光电流和在构成电流镜像部分的晶体管Q11，Q12中产生的光电流之差的电流就变成从调整晶体管Q13的集电极的输出。
另一方面，通过选择调整晶体管Q13的N型外延层的面积S13以满足上述关系，能够将上述差电流变为0。
因此，即使调整晶体管Q13的集电极电位变化，电流镜像部分的晶体管Q11，Q12的集电极-发射极间电压Vce(Q11)，Vce(Q12)变化，或者即使各个晶体管Q11～Q13的电流放大率变化，从调整晶体管Q13的集电极流入与来自上述信号源42的电流成比例的电流。
在这种结构中，在上述信号源42和输入端晶体管Q11之间，还有由N型晶体管构成的电压均衡晶体管Q14，在该电压均衡晶体管Q14中，发射极被连接到上述输入端晶体管Q11的集电极，被相互连接的基极和集电极被连接到上述信号源42和调整晶体管Q13的基极，上述电压均衡晶体管Q14的N型外延层的面积S14最好选择满足：
S11+S14＝(I11/I12)×(S12+S13)。
如果通过这种构成，通过附加电压均衡晶体管Q14，晶体管Q11，Q12的基极-发射极间电压Vbe(Q11)，Vbe(Q12)变得彼此相等。因此，集电极-发射极间电压Vce(Q11)，Vce(Q12)变得彼此相等。由此，由早期效果导致的电流误差也能被减少。
于是，由于将附加的电压均衡晶体管Q14的N型外延层面积S14选择为满足上述关系，因此没有光电流产生的影响。
上述调整晶体管Q3，Q13可以做成并联元件结构或者多集电极结构。
据此，可得到光电流得以补偿的大的输出。由于共用用于补偿的结构，还能够抑制元件的面积。
另外，本发明的光信号电路是使用上述电流镜像电路构成的。
通过上述结构，在接近电光变换元件(发光二极管等)或光电变换元件(光电二极管等)设置的光信号电路中，与这些变换元件相关的信号光或外部入射光入射这种光信号电路内寄生光电二极管的可能性高。因此，能够很好地实施本发明。
在图1结构中，可以说，从调整晶体管Q3的集电极，输出信号电流Iin以晶体管Q1，Q2的电流比I2/I1返回的输出电流Iout。而且，通过所述调整晶体管Q3，可以说，即使该调整晶体管Q3的集电极电压变动，晶体管Q1，Q2的集电极-发射极间电压Vce(Q1)，Vce(Q2)也是不变的，抑制了输出电流Iout的变动。可以说，通过该调整晶体管Q3，将晶体管Q1，Q2的基极电流Ib(Q1)，Ib(Q2)对输入电流Iin的影响抑制到1/hfe。
在图1的结构中，可以说，没有光电流IPD，IPD3的影响，可以理解，将信号电流Iin按照电流镜像部分41的电流比I2/I1的比例所得到的电流作为输出电流Iout输出。
另外，在本实施例中，优选选择调整晶体管Q3和Q13中的外延层面积S3和S13以满足式11或者式24。但是，不局限于此，可以将各个晶体管Q1～Q3和Q11～Q13中外延层面积S1～S3和S11～S13设定为满足式11或者式24。
同样，在本实施例中，优选电压均衡晶体管Q4和Q14的外延层面积S4和S14以满足式22或者式31的关系。但是，不局限于此，可以将各个晶体管Q1～Q4和Q11～Q14中外延层面积S1～S4和S11～S14设定为满足式21或者式31。
在图1结构中，在由全部形成寄生光电二极管PD的晶体管Q1，Q2构成电流镜像电路的场合，着眼于这种光电流IPD与外延层面积S1+S2成比例增大，调整对应于电流镜像电流比I2/I1的外延层面积S1，S2，使相对于电流镜像电路40输入端和输出端的上述光电流IPD的影响相等，由于抵消，因此尽管上述外延层S1+S2的面积比对应于必要电流容量的面积要大，但其能够通过设置补偿电路变小。可以说，在电流镜像电路40中，抑制了元件面积的增加、而且不采取特别遮光对策、能够除去由寄生光电二极管PD光电流IPD造成的影响。
在图2中表示的电流镜像电路50中，应该注意的是也可以说其还设置了由P型晶体管构成的电压均衡晶体管Q4，在信号源42和输入端晶体管Q1之间，其发射极被连接到上述输入端晶体管Q1的集电极，相互连接的基极和集电极被连接到上述信号源42和调整晶体管Q3的基极。
在电流镜像电路60中，调整晶体管Q13的基极被连接到输入端晶体管Q11的集电极，因此被连接到上述信号源42。因此，从调整晶体管Q13的集电极，可以流入信号电流Iin以晶体管Q11，Q12的电流比I12/I11折返的输出电流Iout。由于前述调整晶体管Q13，即使该调整晶体管Q13的集电极电压变动，晶体管Q11，Q12的集电极-发射极间电压Vce(Q11)，Vce(Q12)也是不变的，可以抑制输出电流Iout的变动。通过该调整晶体管Q13，可以将晶体管Q11，Q12的基极电流Ib(Q11)，Ib(Q12)对输入电流Iin的影响抑制到1/hfe。
在电流镜像电路60中，可以理解，没有光电流IPD11～IPD13的影响，将信号电流Iin按照电流镜像部分61的电流比I12/I11的比例所得的电流作为输出电流Iout流入。
在电流镜像电路70中，增加了电压均衡晶体管Q14的N型外延层的面积S14，由于选择而使各个晶体管Q11～Q14的N型外延层面积S11～S14满足式31的关系，没有由上述光电流IPD11～IPD14导致的影响。在电流镜像电路80中，由于不受到光电流IPD，IPD3’的影响，可以将信号电流Iin按照电流镜像部分41的电流比I2/I1为比例所得到的电流作为各个输出电流Δiout而输出。
图6(a)是集电极2分割的例子，图7的结构可以表示轴对称的一对结构例子。通过图6(a)(b)的结构，光电流IPD，IPD3’被补偿的输出能够作为多个输出，公用用于补偿的结构，还可以抑制元件面积。而且，在前述N型晶体管Q13的场合，通过作为并联元件结构或者多集电极结构，很明显也能够得到同样的效果。
本发明的电流镜像电路40，50，60，70，80能够优选地实施于在靠近发光二极管或光电二极管等的电光变换元件或光电变换元件而设置的光信号电路中。即，在前述光信号电路中，提高了与前述电光变换元件和光电变换元件相关的信号光和外部入射光入射到该光信号电路内寄生光电二极管的可能性。
在本发明详细说明中记载的具体实施形式或者实施例是用于明确本发明的技术内容的。因此，不应当将本发明限定为这些具体例子而对本发明进行狭义的解释。即，在本发明精神和下面记载的权利要求范围内，本发明可以实施为各种变化。

Claims (14)

1.一种电流镜像电路，
具有电流镜像部分，其包含在集电极上连接信号源的输入端晶体管，和，基极与集电极相互连接构成二极管的输出端晶体管；
具有调整晶体管；
在该调整晶体管中，发射极连接到所述输出端晶体管的集电极，基极被连接到输入端晶体管的集电极；
将该调整晶体管的外延层面积设置为电流镜像部分的电流比的倒数与输入端和输出端晶体管的外延层面积之和的乘积构成的值。
2.如权利要求1的电流镜像电路，其中，在所述信号源和输入端晶体管之间具有电压均衡晶体管，
在该电压均衡晶体管中，发射极连接到输入端晶体管的集电极，基极连接到调整晶体管的基极，集电极被连接到信号源，
基极和集电极被相互连接；
将该电压均衡晶体管和调整晶体管中的外延层面积的和设置为电流镜像部分电流比的倒数与输入端和输出端晶体管中外延层面积之和的乘积构成的值。
3.如权利要求1中的电流镜像电路，其中，所述输入端和输出端晶体管以及调整晶体管是P型晶体管；
在上述输入端和输出端晶体管中，发射极被分别连接到高电平电源；
上述调整晶体管变成从集电极流出输出电流。
4.如权利要求1中的电流镜像电路，其中，上述输入端和输出端晶体管和调整晶体管是N型晶体管；
在上述输入端和输出端晶体管中，发射极被分别连接到低电平电源；
上述调整晶体管从集电极吸入输出电流。
5.如权利要求1的电流镜像电路，其中，上述调整晶体管变成并联元件结构或者多集电极结构。
6.一种光信号电路，具有由权利要求1～5之一所述的电流镜像电路。
7.一种电流镜像电路，在配置于集成电路内的该电流镜像电路中，通过对应于镜像电流的电流比来调整外延层面积，除去由寄生光电二极管的光电流造成的影响。
8.如权利要求7的电流镜像电路，特征在于：
具有构成电流镜像部分、发射极分别连接到高电平电源的一对晶体管Q1，Q2，和调整晶体管Q3，
该调整晶体管Q3的发射极输入由基极和集电极相互连接构成二极管的输出端晶体管Q2的集电极电流，
调整晶体管Q3的基极连接到输入端晶体管Q1的集电极，
从调整晶体管Q3的集电极流出输出电流，
从输入端晶体管Q1的集电极通过信号源42引出电流，
上述各个晶体管Q1～Q3是在P型衬底层上层叠N型外延层而构成的P型晶体管，当将上述各个晶体管Q1，Q2，Q3的N型外延层的面积分别设为S1，S2，S3，将I2/I1设为电流镜像部分的电流比时，选择S3以满足：
S3＝(I1/I2)×(S1+S2)。
9.如权利要求8的电流镜像电路，其中，在上述信号源42和输入端晶体管Q1之间，还有由P型晶体管构成的电压均衡晶体管Q4，
在该电压均衡晶体管Q4中，发射极被连接到上述输入端晶体管Q1的集电极，
相互连接的基极和集电极被连接到上述信号源42和调整晶体管Q3的基极，
选择上述电压均衡晶体管Q4中的N型外延层的面积S4，使其满足：
S3+S4＝(I1/I2)×(S1+S2)。
10.如权利要求7的电流镜像电路，特征在于：
具有构成电流镜像部分、发射极分别连接到低电平电源的一对晶体管Q11，Q12，和调整晶体管Q13，
在该调整晶体管Q13的发射极提供由基极和集电极相互连接构成二极管的输出端晶体管Q12的集电极电流，
调整晶体管Q13的基极连接到上述输入端晶体管Q11的集电极，
从调整晶体管Q13的集电极吸入输出电流，
电流从信号源(42)流入输入端晶体管Q11的集电极，
上述各个晶体管Q11，Q12，Q13是在P型衬底层上层叠N型外延层构成的N型晶体管，当将上述各个晶体管Q11，Q12，Q13的N型外延层的面积分别设为S11，S12，S1 3，将I12/I11设为电流镜像部分的电流比时，选择S13以满足：
S11＝(I11/I12)×(S12+S13)。
11.如权利要求10的电流镜像电路，其中：
在上述信号源42和输入端晶体管Q11之间，还有由N型晶体管构成的电压均衡晶体管Q14，
在该电压均衡晶体管Q14中，发射极被连接到上述输入端晶体管Q11的集电极，
被相互连接的基极和集电极被连接到上述信号源42和调整晶体管Q13的基极，
选择上述电压均衡晶体管Q14的N型外延层的面积S14，以使其满足：
S11+S14＝(I11/I12)×(S12+S13)。
12.如权利要求8的电流镜像电路，其中，使上述调整晶体管Q3作为并联元件结构或者多集电极结构。
13.如权利要求10的电流镜像电路，其中，使上述调整晶体管Q13作为并联元件结构或者多集电极结构。
14一种光信号电路，特征在于，使用权利要求7～13之一记载的电流镜像电路。
CNB031556418A 2002-07-10 2003-07-10 电流镜像电路和使用它的光信号电路 Expired - Lifetime CN1290193C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP201322/2002 2002-07-10
JP201322/02 2002-07-10
JP2002201322A JP4076805B2 (ja) 2002-07-10 2002-07-10 カレントミラー回路およびそれを用いる光信号用回路

Publications (2)

Publication Number Publication Date
CN1487587A true CN1487587A (zh) 2004-04-07
CN1290193C CN1290193C (zh) 2006-12-13

Family

ID=30112558

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031556418A Expired - Lifetime CN1290193C (zh) 2002-07-10 2003-07-10 电流镜像电路和使用它的光信号电路

Country Status (3)

Country Link
US (1) US6812546B2 (zh)
JP (1) JP4076805B2 (zh)
CN (1) CN1290193C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101099079B (zh) * 2005-10-11 2011-09-21 罗姆股份有限公司 电流检测电路和使用了它的受光装置、发光控制装置，以及使用了这些装置的电子设备
CN102645953A (zh) * 2012-05-15 2012-08-22 株洲联诚集团有限责任公司 一种电压放大特性镜像对称电路及其设计方法
CN101728950B (zh) * 2008-11-03 2012-10-31 原景科技股份有限公司 电压转换电路
CN105552175A (zh) * 2014-10-28 2016-05-04 北大方正集团有限公司 无封装led闪灯、其驱动芯片及制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2634679B2 (ja) 1990-03-12 1997-07-30 シャープ株式会社 Ｐｎｐトランジスタ回路
JP2906387B2 (ja) 1992-06-15 1999-06-21 シャープ株式会社 Ｐｎｐトランジスタ回路
DE10217935B4 (de) * 2001-04-23 2007-06-28 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauteil

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101099079B (zh) * 2005-10-11 2011-09-21 罗姆股份有限公司 电流检测电路和使用了它的受光装置、发光控制装置，以及使用了这些装置的电子设备
CN101728950B (zh) * 2008-11-03 2012-10-31 原景科技股份有限公司 电压转换电路
CN102645953A (zh) * 2012-05-15 2012-08-22 株洲联诚集团有限责任公司 一种电压放大特性镜像对称电路及其设计方法
CN105552175A (zh) * 2014-10-28 2016-05-04 北大方正集团有限公司 无封装led闪灯、其驱动芯片及制作方法
CN105552175B (zh) * 2014-10-28 2017-11-14 北大方正集团有限公司 无封装led闪灯、其驱动芯片及制作方法

Also Published As

Publication number Publication date
JP2004048259A (ja) 2004-02-12
CN1290193C (zh) 2006-12-13
US6812546B2 (en) 2004-11-02
US20040007714A1 (en) 2004-01-15
JP4076805B2 (ja) 2008-04-16

Similar Documents

Publication Publication Date Title
CN1166065C (zh) 具有节能电路的模数转换器及其控制方法
CN1155207C (zh) 使用mos型图象敏感元件的图象传感器
CN1132085C (zh) 基准电压产生电路和基准电流产生电路
CN1692551A (zh) 差动放大器及运算放大器
CN1317830A (zh) 半导体器件及其驱动方法
CN101043046A (zh) 固态摄像设备
CN1523547A (zh) 半导体器件和使用了它的显示装置以及电子装置
CN1314122C (zh) 非易失性半导体存储器件
CN1777026A (zh) 具有对称电路布局的电压比较器电路
CN1744675A (zh) 图像输入装置
CN1766695A (zh) 使用衍射光学元件的光学系统
CN1506976A (zh) 电压产生电路
CN1551080A (zh) 电流驱动装置及显示装置
CN1218399C (zh) 绝缘栅双极晶体管
CN1901302A (zh) 半导体激光装置及其制造方法
CN1150628C (zh) 半导体集成电路器件及其制造方法
CN100340060C (zh) 半导体集成电路
CN1190742C (zh) 发送电路、数据传输控制装置及电子机器
CN1169226C (zh) 半导体装置和液晶显示装置以及含有它们的电子机器
CN1290193C (zh) 电流镜像电路和使用它的光信号电路
CN1766691A (zh) 微型光学系统
CN1494213A (zh) 斩波型比较器
CN1781192A (zh) 固态成像装置和制造与驱动其的方法
CN1727726A (zh) 自动变速装置的六速动力总成
CN100341314C (zh) 光检测装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20061213

CX01 Expiry of patent term