CN1169226C - 半导体装置和液晶显示装置以及含有它们的电子机器 - Google Patents

半导体装置和液晶显示装置以及含有它们的电子机器 Download PDF

Info

Publication number
CN1169226C
CN1169226C CNB988008084A CN98800808A CN1169226C CN 1169226 C CN1169226 C CN 1169226C CN B988008084 A CNB988008084 A CN B988008084A CN 98800808 A CN98800808 A CN 98800808A CN 1169226 C CN1169226 C CN 1169226C
Authority
CN
China
Prior art keywords
mentioned
circuit
semiconductor
type
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB988008084A
Other languages
English (en)
Other versions
CN1229526A (zh
Inventor
ѷ����
小泉德夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1229526A publication Critical patent/CN1229526A/zh
Application granted granted Critical
Publication of CN1169226C publication Critical patent/CN1169226C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的半导体装置具有产生基于外光(hν)而激励起来的第1电流(Ihνa1～Ihνa4)的至少一个第1半导体电路(2)，与第1半导体电路(2)电连，基于上述外光(hν)被激励的同时，产生用来消除在上述外光(hν)照射时，因上述第1电流(Ihνa1～Ihνa4)的电流增加量而产生的电压变动的一部分或全部的第2电流(Ihνb1～Ihνb4)的至少一个第2半导体电路(3)。

Description

半导体装置和液晶显示装置以及含有它们的电子机器
技术领域
本发明涉及半导体装置和液晶显示装置以及含有它们的电子机器，特别是涉及暴露在外光中的环境下使用的半导体装置。
背景技术
一般说，当向半导体电路照射光时，在半导体电路内会产生电流，故半导体电路将发生误动作。因此，基本上在半导体电路中为了防止发生这样的电流，采用封装起来的装配形态以便遮住光。具体地说，已经形成了半导体电路的IC芯片用模铸材料等装载到电路基板上封装起来，再用加热密封等把封装后的电路基板和LCD面板基板连接起来，形成液晶显示装置。或者，采用把已经把IC芯片装配到已经形成了导电膜的载带上的TCP(带载封装)连接到LCD面板基板上的办法，形成液晶显示装置。
在这样的装配形态(TCP或已经形成为封装的形态)下，可以在装配部位上使用模铸材料等遮挡光线。
但是，在把IC芯片装载到LCD面板基板的侧方的、被称之为所谓COG(Chip On Glass，玻璃上的芯片)的装配模块的形态中，由于把IC芯片装载到构成LCD面板基板的玻璃基板的上边，故IC芯片不能封装，不可能挡住光。
对于这一点，例如，用图19所示的液晶驱动电路进行详述。在图19A、19B中，示出了一般性的液晶显示器的COG(玻璃上的芯片)类型的驱动电路的一个例子。在本说明书中，以下，把暴露在外光中的环境下使用的半导体电路叫做“主电路”。
在图19A中，在透明的玻璃基板1381和LCD面板1382之间已经封入了液晶LC。在玻璃基板1381上已经形成了象素电极阵列(形成象素电极阵列的层)1383。此外，在玻璃基板1381上边还形成了例如用IC芯片等的半导体器件形成的主电路1384。作为该主电路1384，例如可以举出移位寄存器电路、驱动器电路和电源电路等的例子。以下，作为该主电路的一个例子决定使用电源电路。
在图19B中，扩大示出了图19A所示的主电路的一部分。主电路1384通过各向异性介电膜(AFC)1385装配到玻璃基板1381上边。另外，从主电路1384引出来的端子通过未画出的柔性连接器连接到外部电路上。此外，主电路1384用电路保护用的不透明的树脂层1386和未画出的屏蔽用的铝膜进行被覆。为此，主电路1384不会从图19A、19B的上方一侧直接暴露于光中。
然而，通过LCD面板1383的光(例如，来自背景光的光、自然光等)之内的一部分，将以图19A的箭头F所示的路径，通过玻璃基板1381的内部照射到主电路1384上。因此，在主电路1384内，在通常的驱动电流以外，将发生基于该光的载流子的光激励，在主电路1384内产生不需要的电流(以下，把该电流叫做“光激励电流”)。
为了消除这样的缺点，或者是把各向异性导电膜1385作成为完全不透明的，或者是使各向异性导电膜1385中含有颜料等的方法进行遮光，防止上述光激励电流的发生。
但是，在在玻璃基板1381的表面上形成对准用的标记，来装配在IC芯片上形成的主电路的情况下，在进行IC芯片和玻璃基板之间的键合时，上述标记遗憾地被各向异性导电膜1385隐蔽起来，因而无法进行主电路384和玻璃基板1381之间的对准。
此外，假定各向异性导电膜1385被作成为不透明，即便是可以良好地进行上述对准，也存在着半导体电路的电学方面的、化学方面的特性因上述颜料而劣化之虞。
此外，各向异性导电膜1385，采用在上下方向上挤压的办法使其内部所含金属粒子相互接触，使挤压部分通电。因此，当为了提高遮光作用而使各向异性导电膜形成得厚时，就不能进行因挤压而形成的上述金属粒子的相互接触，不能确保通电。
其次，说明主电路1384的电路构成。在这里，构成上述主电路的电源电路，由于用电压降法和MLS等驱动LCD面板和LCD驱动电路，故通常具有已具备有多级(例如5级)不同输出Vout1～Vout5的偏置电路。以下，边参照图20边说明在电路内产生了上述光激励电流时的一些问题。
图20是现有电源电路的电路图。该电路图用多级n型FET1391～1395连接起来的多级连接电路构成，在一方的端点上连接偏置电压VDD，在另一方的端点上连接V1。此外，从该多级连接电路的两端输出电压Vout0和Vout5。从FET1391的源极电极和FET1392的漏极电极之间、从FET1392的源极电极和FET1393的漏极电极之间、从FET1393的源极电极和FET1394的漏极电极之间、从FET1394的源极电极和FET1395的漏极电极之间，通过电压跟随器电路A1～A4分别输出电压Vout1～Vout4。
图20B是上述电源电路FET1391、1392部分的构造的剖面图。FET1391、1392用n型基板1401上边形成。在n型基板1401内形成p型阱区1402，在该p型阱区1402内，形成n型漏区1403和n型源区1404。此外，在n型漏区1403和n型源区1404之间的上方，通过没有画出来的绝缘层形成栅极电极1405。向FET1391的栅极电极1405、n型漏区1403和n型基板1401提供VDD。该VDD连接到Vout0的输出端子上，此外，FET1391的n型源区1404，FET1392的n型漏区1403连接到输出端子Vout1上。
以下，FET1392和FET1393之间的连接、FET1393和FET1394之间的连接、FET1394和FET1395之间的连接，与FET1392和FET1393之间的连接一样，前级FET的n型源极电极连接到后级FET的n型漏区和栅极电极上。此外，各个FET的连接线通过电压跟随器电路A2、A3、A4连接到输出端子Vout2～Vout4上。
在图20B中，示出了从n型基板1401的背面一侧照射能量为hν的外光的情况。其中，h是普朗克常数，ν为c/λ(c：常数，λ：波长)。当照射该外部光(以下，把外部光表示为“hν”)时，就由hν中的某一范围的波长(hνA)在n型基板1401的n型基板区1406内生成空穴。另一方面，由在hν之内的某一范围内的波长成分在p型阱区1402内生成电子。这样一来，在n型基板区1406内生成的部分空穴将越过n型基板区1406和p型阱区1402之间的边界到达p型阱区1402。此外，在p型阱区1402内生成的部分电子将越过上述边界到达n型基板区1406。在图20B中，用“-”表示这时产生的光激励电子，对于FET1391用Ihνa1表示光激励电流，对于FET1392用Ihνa2表示光激励电流。
另一方面，由在hν内某一范围的波长成分(hνC)在n型漏区1403和n型源区1404内生成空穴，空穴的一部分将到达p型阱区1402。此外，由用上述hνB表示的某一波长成分生成的电子的一部分将到达n型漏区1403和n型源区1404。在图20B中，对于FET1391、1392分别用Ihνb、Ihνc表示。
图21A是尚未照射光时的图20A的等效电路，图21B是正在照射光时的等效电路。在尚未照射光时，如图21A所示，各个FET1391～1395的漏源间的等效电阻1491、1492、1493、1494、1495的电阻值彼此相同，各个FET1391～1395的电压降的值各自保持恒定。
但是，在照射光时，如图21B所示，各个FET1391～1395的漏源间的等效电阻1491、1492、1493、1494、1495的电阻值实质上具有不同的值。即，由于前边说过的光激励电流Ihνb、Ihνc其值实质上是相同的，其流向则在相互抵消的方向上流动。因此，不会影响等效电阻1491、1492、1493、1494、1495的电阻值。但是，前边说过的光激励电流Ihνb、Ihνc，再加上在图20B中未画出来的FET1393、FET1394、FET1395中的光激励电流Ihνa3、Ihνa4、Ihνa5在各个VDD电压端子和FET1391～1395的p型阱区1402之间流动。因此，FET1391～1395的各个漏源间的电压降的平衡被破坏，将产生越是离VDD端子远的FET，漏源间的电压变得越大的问题。
因此，当向FET1391～1395照射光时，在FET1391～1395中流动的电流越往下级就增加得越大，各个FET的阻抗得的不均一，Vout0～Vout5的电位都将发生变动。
如上所述，当光照射高阻抗的部位时，就会流入光所产生的电流，增加偏置，引起在想看显示屏上的文字时遗憾地变成一片漆黑的等的误动作。
存在着象这样的起因于电压变动的产生，使在液晶显示屏上显示的数据发生意外的变化，以及进而使液晶显示装置内的模拟电路的电压换挡(shift)或同装置内的振荡电路停止振荡这样的问题。
此外，在LCD驱动器中，若没有某种程度的抗光性，则将会因光入射产生误动作而变成为不能显示。这样一来，在现有的构成的中，要想防止误动作正确地进行显示，存在着一个限度。
另外，即便是TCP的装配形态，虽然借助于在表面和侧面上进行的装配可以挡住光，但是由于不能防止来自表面一侧的光的入射，故仍存在着产生上述各种问题的可能。
此外，在液晶显示装置中，从低功耗化的观点来看，由于低电压规格的液晶显示装置正在变成主流，故即便是在已装载上电源电路的液晶显示装置中，微小的电压变动也将给显示动作以很大的影响，所以开始要求使用电压变动少的电源电路。
本发明就是为解决上述技术课题而产生出来的发明，其目的是提供一种即便向主电路照射外光产生了光激励载流子，无须采用光学遮挡手段，也可以消除或降低上述光激励载流子的影响，防止误动作的同时，良好地进行显示的半导体装置和液晶显示装置以及含有它们的电子机器。
发明的公开
本发明的半导体装置，具有在节点中产生基于外光而激励起来的第1电流的至少一个第1半导体电路，和与上述第1半导体电路的上述节点电连接，并在基于上述外光而被激励的同时，在上述节点中产生用来消除在上述外光照射时，在上述节点中流动的上述第1电流的第2电流的至少一个第2半导体电路，把上述第2半导体电路作为电流消除单元来使用。
倘采用本发明，本发明人等得知，在因外光照射在第1半导体电路内激励起载流子的情况下，用另外的第2半导体电路，基于上述外光，产生用于消除由该载流子引起的第1电流的增加量产生的电压变动的一部分或全部的第2电流，并使之流向上述第1半导体电路内，就可以消除或减少上述第1电流给予第1半导体电路的外部电路或负载的影响。
而且，倘采用本发明，就能使在同一节点产生的电流彼此抵消，可以消除或降低上述光激励载流子的影响，防止误动作的产生。
此外，构成第1半导体电路的基板，虽然也有时候是不透明的，但是通常是透明或半透明的。这里所说的半透明指的是在第1半导体电路内已经激励起载流子时，该载流子对第1半导体电路的动作给予很微小的影响那种程度的光透射率。另外，外光包括自然光和人造光双方而不理会它是否可见光。
另外，第1半导体电路可以举出例如MOSFET等的其它的电路、器件等。第2半导体电路可以举出例如MOSFET、二极管、p型或n型电阻等的其它的电路、器件等。因此，在第1半导体电路为MOSFET的情况下可以使用的第2半导体电路并不是非要限定于MOSFET不可，也有时是二极管。
此外，第2半导体电路，如上所述，生成抵消上述第1半导体电路所产生的第1电流的第2电流。在这里，作为第2半导体电路内的第2电流既可以是与所生成的载流子同种，也可以是不同种。即，在第1半导体电路借助于外光生成电子的情况下，第2半导体电路可以生成电子，也可以生成空穴。反过来，在第1半导体电路借助于外光生成空穴的情况下，第2半导体电路可以生成电子，也可以生成空穴。例如，在第1半导体电路为n型MOSFET的情况下，借助于外光过剩地生成电子。在这种情况下，第2半导体电路例如也可以是n型MOS器件，该器件借助于外光生成的载流子抵消n型MOSFET所生成的电子的影响(给予电路动作的影响)。
另外，在形成于半导体装置上的多个第1半导体电路之内，即便借助于外光的照射产生载流子对电路的动作也没有影响的情况下，对该第1半导体电路就不需要设置第2半导体电路。此外，在在半导体装置上已经形成了多个第1半导体电路的情况下，对于一个第1半导体电路，不限于设置一个第2半导体电路。例如，在照射外光之际，也有时候用一个第2半导体电路所生成的电流抵消多个第1半导体电路生成的电流。反过来，也有时候用多个第2半导体电路所生成的电流抵消一个第1半导体电路生成的电流。
此外，本发明的上述第1半导体电路的上述节点的电压由于上述第1电流而上升。上述第2半导体电路理想的是借助于上述第2电流使电压下降。
倘采用本发明，则在第1半导体电路内的第1电流所引起的电压变动上升之类的情况下，可以把第2半导体电路形成为下降上述电压上升的量。由此，就可以防止第1半导体电路中的电压变动因而使电压恒定，防止第1半导体电路的误动作。
此外，本发明的上述第1半导体电路借助于上述第1电流使电压下降。上述第2半导体电路理想的是借助于上述第2电流使电压上升。
倘采用本发明，则在第1半导体电路内的第1电流所引起的电压变动下降之类的情况下，可以把第2半导体电路形成为上升上述电压下降的量。由此，就可以防止第1半导体电路中的电压变动因而使电压恒定，防止第1半导体电路的误动作。
此外本发明的上述第2半导体电路理想的是配置为靠近上述第1半导体电路。
倘采用本发明，则在想第1半导体电路不平均照射外光的情况下，上述第1半导体电路和第2半导体电路尽可能地配置得靠近一点。这样的话，就可以使第2电流大体上与第1电流相等，从而可以更为确实地进行抵消。但是，在平均地照射外光的情况下，第1半导体电路和用来抵消因光激励在该第1半导体电路中所产生的载流子的第2半导体电路就不一定非要靠近配置不可。
此外，本发明的上述第1半导体电路理想的是具有高电阻电路。
倘采用本发明，在高电阻电路中，在电路内流动的电流的大小必然要变小。因此，在不形成第2半导体电路的情况下，由于第1电流的影响，在电路内增加的电流也将变大，引起误动作的情况增加。于是，在本发明中，把第2半导体电路连接到这样的特别易于引起误动作的高电阻电路上，用第2电流抵消第1电流，就可以减少第1半导体电路内即高电阻电路内的因光激励所产生的第1电流，可以防止过电流所引起的高电阻电路的误动作。
此外，本发明的上述第1半导体电路具有运算放大器。另外，上述第2半导体电路理想的是连接到上述运放的输出端子上。
倘采用本发明，在用运放形成上述第1半导体电路的情况下，由于在其输出端子上形成第2半导体电路，故可以用第2电流抵消运放内的第1电流，防止运放的误动作。
此外，本发明的上述第1半导体电路还具有在上述运放的输出端子上形成的分压电阻。另外，上述第2半导体电路理想的是把上述第2电流的大小设定为使之抵消由上述第1电流和在上述分压电阻上产生的电流产生的电压变动。
倘采用本发明，则在运放的输出端子上有多个电阻的情况下，在第1半导体电路内，除驱动电流和第1电流外还要加上因电阻而增加的电流。因此，对于第2半导体电路，理想的是把设定第2电流的电路构成为使得抵消第1电流和上述增加量的电流。
此外本发明的上述第1半导体电路具有动态式动作电路。另外还具有连接到上述动态式动作电路的输出端子上进行充放电的充放电部件。上述第2半导体电路理想的是构成为连接到上述输出端子上的同时，使第2电流流向上述充放电部件。
倘采用本发明，则在动态式动作电路中，采用用连接到输出端子上的充放电部件进行充电的办法进行保持动作。因此，在通常的动作中，在动态式动作电路内，当发生了因外光而激励起来的第1电流时，用第1电流向充放电部件充电的电荷不足。于是，采用用第2半导体电路向该充放电部件流入第2电流的办法，来补充在充放电部件中的充电电荷不足的量，就可以防止大动态式动作电路的误动作。
此外，本发明的上述第1半导体电路还具有开关装置。上述第2半导体电路理想的是设于上述开关装置内。
倘采用本发明，则当在开关装置中生成了第1电流时，就不能再正确地进行原来的通断动作，尽管开关装置是接通状态却进行断开动作，或者尽管是断开状态却进行接通动作等，进行种种的误动作。所以，在本发明中，采用在开关装置内设置第2半导体电路的办法得以恰当地进行用开关装置进行的通断动作，防止在原本应进行接通动作时进行断开动作，或者在原本应进行断开动作时进行接通动作等的误动作。
此外，本发明的上述开关装置用多个上述传送门电路形成。上述第2半导体电路理想的是分别设于多个传送门电路内。
这样一来，结果就变成为在各个传送门电路内形成第2半导体电路，借助于此，可以恰当地进行阶梯式的通断控制。
此外，本发明的上述第2半导体电路理想的是由结型二极管构成。
倘采用本发明，用结型二极管等的简单的器件，就可以生成第2电流。借助于此，可以形成第2半导体电路而无须把它作成复杂的电路构成，使器件的占有面积减小，对半导体电路的高集成化作出贡献。
此外，本发明的上述第1半导体电路至少具有一个第1导电类型的晶体管。第2半导体电路至少具有一个与上述第1导电类型的晶体管相反的导电类型的第2晶体管。而且，理想的是使上述第1导电类型的晶体管和上述第2导电类型的晶体管形成互补。
倘采用本发明，在第1半导体电路是第2导电类型的晶体管的情况下，该第1导电类型的晶体管和用来抵消该第1导电类型的晶体管因光激励产生的载流子的第2半导体电路，可以形成CMOS构造。即，CMOS的一方作为第1半导体电路动作，另一方则作为第2半导体电路进行动作。
本发明的一个实施例的半导体装置，具有第2导电类型的第1器件，该第1器件在形成于已在半导体衬底中形成的第1导电类型的第1区的同时具有栅极电极，并把与上述第1区进行电接合且具有与上述第1区相反的导电性的第2导电类型的第1杂质区当作源区，把第2导电类型的第2杂质区当作漏区。另外，还具有第2器件，该第2器件至少具有在上述半导体衬底中形成，至少在上述半导体衬底内的上述第1区的附近形成的第1导电类型的第3杂质区，且采用至少使上述第1区和第3杂质区进行电接合的办法构成。从未形成上述第1、第2、第3杂质区的上述半导体衬底一方的面照射外光，上述第2器件的上述第3杂质区的大小被形成为：使得以外光为基础的上述第3杂质区的载流子发生量与上述第2导电类型的第1器件的上述第1或第2杂质区的载流子发生量大体相等。
倘采用本发明，则当从半导体衬底的背面一侧向第1器件照射光时，在第1区内将发生载流子。此外，在第2器件的第3杂质区中也产生载流子。因此，采用使第1区和第3杂质区电接合的办法，用第2器件内的载流子，就可以抵消在第1器件内产生的载流子。这样一来，即便是照射外光，也可以用在第1器件内产生的载流子防止第1器件本身或连接到第器件上的外围电路的误动作等，而无须在第1器件内产生电流。
在这里，在第1器件内虽然从第1杂质区向着第1区也分别产生载流子，但是这些载流子在第1区内互相抵消，所以也可以不考虑因第1、第2杂质区和第1区之间的接合所产生的载流子的生成量。
此外，第1区和第3杂质区等的沟的深度，可以根据与来自半导体衬底的表面一侧或背面一侧的外光及外光的种类等对应的分光深度特性，设定为使之相互良好地进行抵消。
此外，在本发明中，从未形成上述第1、第2、第3杂质区的半导体衬底一方的面照射外光。另外，上述第2导电类型的上述第1器件用N型晶体管形成。上述第2器件的上述第3杂质区理想的是形成得比上述第2导电类型的第1器件的上述第1或上述第2杂质区还大。
倘采用本发明，通过使在第2器件中生成的载流子形成为比在第1器件中生成的载流子多或者大体上相等，就可以防止电压的变动而无须在第1器件内产生多余的电流。
此外，在本发明中，理想的是从未形成上述第1、第2、第3杂质区的上述半导体衬底的一方的面照射外光。另外，理想的是上述第2器件的上述第3杂质区形成为这样的大小，使得以外光为基础的上述第3杂质区的载流子发生量，与上述第2导电类型的第1器件的上述第1或第2杂质区的载流子发生量变成为大体上相等。
倘采用本发明，通过上述处理，则可以确实地实质上用第2器件内的载流子抵消第1器件内的载流子，防止电压变动。
此外，本发明的上述第3杂质区和上述第2杂质区之间的间隔理想的是形成为设计规则上的最小尺寸。
倘采用本发明，则在剖面构造中，可以使版图面积小规模化，谋求半导体装置的小型化、低造价化，可以显著地减小芯片面积。
此外，本发明的上述第3杂质区理想的是在上述第1和第2杂质区的周围形成为环状。
倘采用本发明，则在平面构造中也可以使版图面积小规模化以实现最佳的第2器件的形状，对芯片面积的缩小作出贡献。
此外，在本发明中，从未形成上述第1、第2、第3杂质区的上述半导体衬底的一方的面照射外光。此外，上述第2导电类型的上述第1器件用p型晶体管形成。再有，上述第2器件的上述第3杂质区理想的是形成为比上述第2导电类型的第1器件的上述第1或上述第2杂质区还小。
倘采用本发明，则在第1器件用第1导电类型形成的情况下，采用这样地形成的办法，就可以使第1器件内的载流子和第2器件内的载流子的生成量大体上相等，可以良好地进行抵消。
本发明的液晶显示装置具有用透明或半透明的基板构成的液晶显示面板。另外还具有在与上述液晶显示面板同一基板上形成的上述的半导体装置。
倘采用本发明，则在半导体装置用半导体芯片等形成的情况下，该半导体装置可以装配到透明基板或半透明基板上边。这样一来，即便是装配到透明基板或半透明基板上的情况下，也可以在液晶显示装置中应用半导体装置。
本发明的液晶显示装置，在驱动液晶显示面板的矩阵状地配置的象素电极的液晶驱动电路中，内部存在着上述半导体装置。
倘采用本发明，则虽然上述的半导体装置被配置在基板内，但在该基板是适合于形成半导体层的材料(例如，玻璃等)的情况下，上述半导体装置可以在该半导体衬底内直接形成。这样一来，即便是在半导体衬底内直接形成半导体装置的情况下，也可以形成应用了上述的半导体装置的液晶显示装置。
还有，作为存在于液晶驱动电路内的半导体装置，理想的是应用例如电源电路、A/D转换电路、稳压器、运放、DRAM或SRAM等的处理模拟信号的高阻抗电路。
本发明的电子机器具有上述的液晶显示装置。借助于此，就可以防止因光所引发的电压的变动而使显示的文字发生意外的变化或振荡电路的停振这样的误动作，可以提供在夏天的强日照下或在荧光灯下可以使用的电子机器。
附图的简单说明
图1示出了本发明的半导体装置的实施例的一个例子，是已经考虑到n型基板区和p型阱区之间的pn结的电源电路的电路图。
图2A是说明图1的电源电路的n型MOSFET的构造的剖面图。
图2B是说明图1的电源电路的载流子抵消器件的构造的剖面图。
图3A示出了图1的电源电路的构造的另一例子，是说明构造的版图的平面图。
图3B是说明与图3A对应的剖面构造的剖面图。
图4A是用来说明图1的电源电路的载流子抵消器件的剖面构造的剖面图。
图4B是用来说明图1的电源电路的载流子抵消器件的剖面构造的剖面图，示出的是P+区和n+区相等的情况。
图5的电路图示出了把本发明的半导体装置应用到液晶显示器的驱动电路内的运放中去的实施例。
图6的电路图示出了把本发明的半导体装置应用到液晶显示器的驱动电路内的运放中去的另一实施例。
图7的电路图示出了把本发明的半导体装置应用到液晶显示器的驱动电路内的运放中去的另一实施例。
图8A的电路图示出了把本发明的半导体装置应用到液晶显示器的驱动电路内的动态保持电路中去的实施例。
图8B的时间图示出了图8A的动作。
图9A示出了n型基板上形成p型阱区，并从变成为在该p型阱区内已经形成了n型区(n+)的层构造的芯片表面照射外部光的情景。
图9B示出了n型基板上形成p型阱区，并从变成为在该p型阱区内已经形成了n型区(n+)的层构造的芯片表面照射外部光的情景。
图10的特性图示出了图9A、图9B所示的构成的半导体芯片中所吸收的外部光的波长和这时产生的电流Ihν之间的关系。
图11的电路图示出了把本发明的半导体装置应用到具有高阻抗电阻的运放中去的实施例。
图12的电路图示出了图11的调整电路的细节。
图13的平面图示出了图12的传送门电路的构造的版图的细节。
图14A的平面图示出了把图12的传送门电路作成为N沟高耐压构造的情景，是示出了版图的细节的平面图。
图14B是与图14A对应的剖面图。
图14C是把图14A的构造用功能性的电路构成表现时的电路图。
图15是用来说明电源电路的载流子抵消器件和MOSFET的剖面构造的剖面图。
图16是应用了本发明的电子机器的框图。
图17是应用了本发明的寻呼机的斜视图。
图18是应用了本发明的手机的斜视图。
图19A的说明图示出了液晶显示器的现有的COG式驱动器的形成状态。
图19B扩大示出了图19A的电源电路。
图20A示出了现有的电源电路。
图20B是图20A的电源电路的部分说明图。
图21A的电路图示出了在未照射光时的图19A的电源电路的等效电路。
图21B的电路图示出了正在照射光时的图19A的电源电路的等效电路。
优选实施例
以下，参照附图具体地说明在电源电路中应用了本发明的实施例。
实施例1
(电路构成)
图1的电路图示出了把本发明的半导体装置应用到液晶驱动电路中去的一个例子。在本例中，与图19A、19B一样，电源电路在玻璃基板上边形成。
本例的电源电路1，如图1所示，粗分起来被构成为含有第1半导体电路2和与第1半导体电路2电连的第2半导体电路3。
第1半导体电路2产生由外光激励的第1电流Ihνa(Ihνa1～Ihνa4)，被构成为含有：作为高电阻电路的电阻起作用的多个(例如5个)第1器件，把作为主电路用的n型MOSFET11～15多级连接起来的多级连接电路10；连接到各个n型MOSFET11～15的源、漏间和输出电压Vout1～Vout4的输出端子之间的多个(例如4个)电压跟随器电路A1～A4。另外，为便于说明，用二极管111、121、131、141表示各个MOSFET11～14的n型基板和p型阱区之间的np结。包括这些在内的剖面构造在后边说明。
第2半导体电路3生成用来消除在外光照射时由第1电流Ihνa(Ihνa1～Ihνa4)的电流增加量产生的电压变动的一部分或全部的第2电流Ihνb(Ihνb1～Ihνb4)，其构成为含有多个(例如4个)第2器件、作为载流子抵消器件的二极管101～104。另外，第2电流Ihνb(Ihνb1～Ihνb4)假定与产生第1电流Ihνa(Ihνa1～Ihνa4)的机构一样是由外光激励起来的。
此外，在本例的电源电路1中，虽然为了用电压降法等进行驱动，作成为输出例如6电平的电压Vout0～Vout6，但是，取决于液晶显示面板的大小，形成第1半导体电路2和第半导体电路3使得输出其它的种种的电压电平也没关系。
再有，在液晶驱动电路中，为降低功耗，使其构成为：采用把n型MOSFET11～15形成为高电阻电路的办法，在减小了电流的状态下使偏置电压变动。
此外，MOSFET11～14，由于在3个沟道内的仅仅一个流有电流，故也可以构成为使相同的沟道集中到一个端子上。
再有，由于仅仅在照射光时才有电流流动，故若用例如荧光灯等的外光，由于是大约700lx，故不会增加光激励电流。例如在打开照相机的闪光灯、把液晶显示面板放在荧光灯的正下边等的情况下，大约为5万lx，例如在太阳光的下边由于是大约10万lx的光，故将产生光激励电流。因此，在照射强光时，只要形成为不进行误动作就足够了。反之，在弱光的情况下，由于不可能看液晶显示面板，故没必要考虑这一点。
该多级连接电路10，向一方的端点供给VDD，向另一方的端点供给V1。此外，从多级连接电路10的两端输出电压Vout0和Vout5。从MOSFET11的源和MOSFET12的漏之间、在MOSFET12的源和MOSFET13的漏之间、在MOSFET13的源和MOSFET14的漏之间、在MOSFET14的源和MOSFET15的漏之间，通过电压跟随器A1～A4输出电压Vout1～Vout4。
另外，如在图2A中所说明的那样，各个MOSFET11～14的构成为在n型基板内形成p型阱区，再在该p型阱区内形成n型漏区和n型源区。此外，在本例中，如在图2B中所说明的那样，与各个MOSFET11～14对应地设置作为已经在p型阱区内形成了n型区的载流子抵消用器件而动作的二极管101～104。
在图1中，这些二极管101～104的各个阴极K，连接到各个电压跟随器A1～A4的输入端子上，各个阳极A则连接到V1端子上。
(关于剖面构造)
图2A和图2B的剖面图示出了上述电源电路内的MOSFET和载流子抵消用器件的构造。在图2A中，在n型基板28中形成了MOSFET11。在n型基板28中形成p型阱区22，在该p型阱区22内形成了n型漏区233和n型源区24。此外，在n型漏区23和n型源区24的上方，通过未画出的绝缘层形成了栅极电极25。给MOSFET11的栅极电极25、n型漏区23和n型基板21提供VDD。该VDD连接到Vout0的输出上，此外MOSFET的n型源区24、MOSFET12的n型漏区23连接到输出端子Vout1上。
以下，MOSFET12和MOSFET13之间的连接、MOSFET13和MOSFET14之间的连接、MOSFET14和MOSFET15之间的连接，与MOSFET11和MOSFET12之间的连接一样，前级MOSFET的n型源级电极连接到后级MOSFET的n型漏区和栅极电极上。各个MOSFET的连接线，通过电压跟随器A1～A4连接到输出端子Vout2～Vout4上。
在图2A、图2B中示出了从n型基板21的背面一侧照射能量为hν的外光的情况。
此外，从各个连接线引出连向A2、A3、A4的输出电压(Vout2～Vout4)端子，以及把图2B所示的二极管102～104连接到阴极端子b2～b4上的端子a2～a4。
图2B示出了在n型基板中形成了二极管101～104的样子。各个二极管101～104用在p型区26内形成n型区的办法构成。向各个p型区26(即二极管101～104的各个阳极A)供给电压V1，从各个n型区(图1所示的二极管101～104的阴极K)27引出端子b1～b4(连接到图2A中的端子a1～a4上)。
其次，对已照射光的情况下的光激励电流(载流子)的流动进行说明。
在图2A中，从n型基板21的背面一侧照射外光hν时，假定想借助于在p型阱区22中生成的电子，在例如MOSFET11中，偏置电流Ibias作为因光激励产生的第1电流仅仅增加Ihνa1这么大的量。另一方面，外部光hν也向图2B所示的二极管101～104上照射。借助于该外部光，在p型阱区26中生成电子，在例如二极管101中，产生作为第2电流的电流Ihνb1。
在这里，如果如图A所示，在n型MOSFET11的p型阱区26内生成电流Ihνa1，由于电流Ihνa1向节点a1(b1)流动，故例如节点a1(b1)的电位将会上升电流增加量那么大的量。另一方面，若从二极管101的p型阱区26生成电流Ihνb1，则如图2B所示，电流Ihνb1从二极管101的阳极A流向V1一侧。即，在图1的电路图中，电流Ihνa1从n型MOSFET11向节点a1(b1)流动，虽然这样将使节点a1(b1)的电位上升，但是，节点a1(b1)的电位将借助于来自二极管101的阳极A的电流Ihνb1的流出而下降。
因此，在电流Ihνa1和电流Ihνb1大体上相等的情况下，结果变成为电流Ihνb1起着恰好抵消该Ihνa1那样的作用。这样一来，作为结果，节点a1(b1)的电位无须变动就可以稳定地维持恒定的电位，即便假定在MOSFET11中生成了光激励电流Ihνa1，输出端子Vout1的电位也可以总是稳定为使之变成所希望的电位值。
同样，在已经发生了在MOSFET12～14中产生的光激励电流Ihνa2～Ihνa4的情况下，借助于在各个二极管102～104中产生的光激励电流Ihνb2～Ihνb4，各个节点a2(b2)～a4(b4)上的电位也可以维持恒定。因此，借助于输出端子Vout1～Vout4的电位变成为恒定，连接到输出端子Vout1～Vout4上的例如液晶显示面板的扫描线或数据线的电位与光照射无关地恒定地变化，使的得可以进行良好的液晶显示面板的驱动。
(关于载流子抵消器件在剖面上的位置)
在这里，在规定二极管101和MOSFET11之间在剖面上的位置关系后，对应该注意的事项进行说明。二极管101～104的位置，理想的是形成为位于MOSFET11～14的附近。这是因为例如二极管的形成位置和MOSFET11的形成位置，若离开一个距离形成，则不能用具有相同的光强度、相同的分光灵敏度特性的同种的光照射MOSFET11和二极管101，上述电流Ihνa1和Ihνb1就不能形成得大体上相等，从而不能消除电压变动。因此，理想的是双方的器件都在位于外光的照射范围内，更为理想的是处于同一场所。
作为一个例子，在图3A、图3B中生成了在MOSFET11的附近形成作为载流子抵消器件的二极管101的例子。
如图3B的剖面图所示，n型半导体衬底21中形成了p型阱22。在p型阱22中隔开一个间隔形成了本身为高杂质浓度区、n-型杂质层的n型漏区23和n型源区24。然后，隔开一个间隔，在n型半导体衬底21的表面上形成器件隔离用的场氧化膜29。在既是p型阱22上边又是用场氧化膜29规定的区内，通过绝缘层形成了由浮置栅形成的多晶硅的栅极电极(G)25。此外，在场氧化膜29的背面，形成了作为防止反型用的杂质层的沟道阻止层Pst28。
用n-型杂质层的n型区27和p型区26构成二极管101。在栅极电极25的上边形成布线。如图3所示，MOSFET11的n型漏区24、p型阱区24、二极管101的p型区26用布线连接起来。
接着，在既是MOSFET101的n型半导体衬底21的主表面又是p型阱区22和n型半导体衬底21之间的交界面的面上边形成二极管101的p型区26。采用用这样的位置关系来形成的办法，就可以向二极管101的p型区26和MOSFET101的p型阱区22都照射同种的光，就可以使上述电流Ihνa1和Ihνb1变成为大体上相等，从而可以更为确实地防止电压变动。
用下述方法可以制作本构造。即，按照下述顺序，在n型半导体衬底21中形成p型阱区22，在p型阱区22中形成n-型杂质层23、24，在p型阱区22和n型半导体衬底21之间的交界区形成p-型杂质层26，在半导体衬底21上边形成绝缘层，在绝缘层膜上边形成浮置栅(G)25。用向p型阱区22中进行离子注入等方法，形成n-型杂质层23、24，进行同样处理形成p-型杂质层26，并在半导体衬底上边形成层间绝缘膜，使得把控制栅25和n-型杂质层23、24覆盖起来，除去层间绝缘膜，使n-型杂质层23、24和p-型杂质层26露出来。接着，形成使n-型杂质层24、p-型杂质层26、p型阱区22电连的布线。
另外，上述事项可以与是n型半导体衬底还是p型半导体衬底无关，此外，与外光照射表面还是照射背面无关地进行设定。即，在p型半导体衬底的情况下，只要在既是p型半导体衬底的主表面又是n型阱区与p型半导体衬底之间的交界区上形成二极管的n型区即可。
(关于平面构造和版图)
在这里，若采用本例，则如图3B所示，采用使作为相互邻近的载流子抵消用器件的二极管101和102之间的距离Xb、n型源区24和p型区26之间的距离等作成为设计规则上的最小尺寸的办法，就可以在确保高的ESD耐压的同时显著地减小MOSFET的版图面积。
特别是作为与版图上的对应，在p型阱区22和n型半导体衬底21之间的交界区内形成的二极管101的p型区26，如图3A所示，理想的是在MOSFET11的周围内形成环状。环状的p型区26，理想的是形成为使得图3A所示的距离Xa、Xb尽可能地短。此外，理想的是尽可能地使光激励载流子hb向p型阱区22的保护环一侧(在图3B的剖面图中用箭头H表示的方向)逃逸。但是，在p型阱区的电位与n型半导体衬底是同一电位的情况下，理想的是把Xb缩短为使得寄生晶体管PNP双极晶体管不会因入射光变成导通的程度。此外，在n+区和p型阱区之间的交界区上，理想的是使图15的n+的保护环Xa、Xb尽可能地短。
(关于载流子抵消器件在剖面上的大小)
其次，说明在规定二极管11的p型区26的构造(p型区26的面积和沟深等)方面应当注意的事项。
二极管101～104在考虑MOSFET11～14的p型阱区、n型区的大小后决定。通常二极管101～104被设计为使得电流Ihνb1、Ihνb2、Ihνb3、Ihνb4分别与Ihνa1、Ihνa2、Ihνa3、Ihνa4大体上相等。
即，为了使电流Ihνb1～Ihνb4与电流Ihνa1～Ihνa4形成为相等，理想的是形成为使双方的分光灵敏度特性大体上一致。
边参照图4A、4B的剖面图边说明其理由。在这里，当进行振荡的光进入半导体衬底的硅的晶格中时，长波长(例如1100～1200nm以上)的光，由于波长长，故将通过晶格、半导体衬底，所以几乎对半导体衬底没有影响。400nm～1100nm左右为止的波长的光，由于波长短，故与晶格碰撞，在碰撞部位上根据光的吸收系数光被吸收。在这里，所谓吸收系数，表示光的能量(波长)的吸收率，指的是进行振荡的光碰撞到硅的晶格上的几率。因此，若以光的入射方向为表面，以下分别为上层、中层和下层，则短波长(400nm左右)的光，在表面上被吸收，600nm左右的光在硅基板的上层部分被吸收，800nm的光在硅基板的中层部分被吸收，1100～1200nm的光则通过硅基板。这样一来，对于pn结的深度方向，具有如图10所示的那样的分光灵敏度特性。
因此，例如在n型半导体衬底上形成P型阱区，在该P型阱区上形成了n型区的一个N型MOSFET中，光从n型半导体衬底的背面一侧入射的情况下(图9B)，意味着在从表面到P型阱层的中层为止的距离之间，对例如图10所示的(d)的分光灵敏度特性的光有影响，对除此以外的光的波长的成分没有影响。这样一来，取决于p型、n型、背面照射、表面照射，或者取决于距表面的深度，有影响的光的波长成分的区域会不同。这些的理论的详细说明将在后边论述。
以这一点为据，在例如n型半导体衬底21中，在从背面照射外光的背面照射的情况下，即便是假定n型区24的pn结结面的面积形成得与p型区26的pn结结面的面积相等，分光灵敏度特性在p型和n型区也是不一样的。
为此，如图4A所示，由于n型区24的深度方向的分光灵敏度例如为400nm左右的光的波长区域，故在采用光入射的办法生成的n型区24的p阱区22中的载流子的发生区24a，将变成p阱区22和n型区24之间的中层区。另一方面，由于二极管的p阱区26的深度方向的分光灵敏度为例如1000nm左右的光的波长区域，故在p型区26的n型半导体衬底21上边的载流子发生区26a，如图4A所示，形成得比载流子发生区24a还大。因此，即便是假定使n型区24的pn结面的面积形成得与p型区26的pn结面的面积相等，在p型区26中发生的电流也大，不产生相等的电流，因而不能进行良好的电压变动的消除。
另外，例如即便是用荧光灯的波长和白炽灯的波长发生载流子的区域，光的种类也不断变化，故完全抵消是困难的。
于是，如图4B所示，把在n型半导体衬底21中设置的p型区26的大小，形成为至少比n(漏或源极端子)型区24还小，形成为使得各个分光灵敏度特性变成为大体上相等。即，如图4B所示采用使p型区26的大小形成为比n-型杂质层24的大小还小，使得n-型杂质层24的载流子发生区24b和p型区26的载流子发生区26b变成为大体上相等的办法，使在n-型杂质层24在生成的电流值和在p型区抵消器件26中生成的电流值相等，使得可以进行确实的抵消。此外，采用象这样地进行形成的办法，在面积效率方面也可以不考虑场所。
另外，在既是背面照射的情况又是作为设于p型半导体衬底中的载流子抵消器件形成n型区的情况下，从上述分光灵敏度特性的观点来看，有必要使n型区比MOSFET上的p型区还大。
如上所述，在本实施例1中，可以使在MOSFET11～15的漏源间流动的电流实质上是相等的。这样一来，就可以抑制象以往那样的在MOSFET11～15的漏源间流动的电流每往下一级都会变大一点这样的缺点。因此，MOSFET11～15的漏源间的电压降不会变成为不平衡，从而可以保持各个MOSFET的阻抗的均一。这样一来，在输出电压Vout0～Vout5中就不会产生误差，即便是产生也很小。
还有，在本例中，虽然作为载流子抵消器件，二极管设置为与MOSFET的个数相对应，但是，并不受限于此，总而言之，要形成一个或多个器件，该器件产生第2电流以减少在多个MOSFET中产生的第1电流所引起的电流增加量。
实施例2
图5的电路图示出了把本发明应用到内置于液晶驱动电路中的运放中去的实施例2。在图5中，作为第1半导体电路的运放30的输出端子Vout上连接有作为第2半导体电路的二极管33a。
运放30具有第1电路31和第2电路32。第1电路31具有恒流电源311、具有非反相输入端子(+)和反相输入端子(-)的CMOSFET312和平衡电路313。此外，第2电路32具有恒流电流源(负载晶体管)321和n型MOSFET322。CMOSFET321的一方(具有非反相输入端子(+)的FET)的输出端子连接到平衡电路313的控制端子上，CMOSFET312的另一方(具有反相输入端子(-)的FET)的输出端子，连接到n型MOSFET322的栅极上。p型的恒流电流源321和n型MOSFET322之间的连接点变成为输出端子Vout。
在上述那样的构成中，当照射外光时，在CMOSFET312的2个MOSFET中，一方的MOSFET的光激励电流和另一方的MOSFET的光激励电流就进行动作，使得抵消电流增加或减少。因此，归因于上述外光hν的照射而产生的光激励电流的影响比较小。
但是，在n型MOSFET322中，当照射外光时，光激励电流Ihν1在使动作电流增加的方向上流动。此外，在恒流源321中，当照射外光时，光激励电流Ihν2也在使动作电流增加的方向上流动。另外，由于恒流源321与n型MOSFET322比较尺寸小，故Ihν1比Ihν2小。
由这种情况可知，在本例中，在运放30的输出端子Vout上，阳极A连接到该输出端子Vout上，在阴极K上形成了加有与电流源321的偏置电压VDD相同的电位的电压的二极管33a。该二极管33a被构成为在照射外光时，生成光激励电流IhνC，并供往运放30的输出端子Vout。
因此，在不形成二极管33a的情况下，22输出端子Vout的电位下降与Ihν2相当的量，上升与Ihν1相当的量，但是，由于Ihν1＜Ihν2，故电位下降相当于Ihν2-Ihν1的量。对此，由于借助于二极管33a的连接，IhνC向输出端子Vout流入，使得消除相当于Ihν2-Ihν1的量的电位，故作为结果，输出端子Vout不会因光激励电流而发生电压变动。另外，在这种情况下，理想的是把二极管设计为使IhνC＝Ihν2-Ihν1。
此外，在Ihν1＞Ihν2的时候，可以把二极管33b设计成使得IhνC＝Ihν1-Ihν2。即，在这种情况下，可以把二极管33b构成为，如图6所示，把阴极K连接到Vout一侧端子上，把阳极K连接到GND一侧端子上。这样一来，采用使电流流动的办法，不必理会电流Ihν2-Ihν1所产生的电压上升(电压变动)，用电流IhνC使要上升的电压下降，作为结果防止了电压变动。
实施例3
图7的电路图示出了本发明的实施例3。在本例中，2个n型MOSFET341、342串联连接到与图5同样的运放30上，把这些MOSFET341、342的结电阻当作负载。即，作为第1半导体电路形成了运放30和多个分压电阻341、341。
此外，在图7的电路中，与图5一样，在运放30的输出端子T上形成了二极管，该二极管的阳极A连接到该输出端子T上，阴极K上加有与恒流源321的偏置电压VDD相同电位的电压。
在上述那样的构成的电路中，当照射外光hν时，在MOSFET341、342中，生成光激励电流Ihν3。
因此，二极管35在照射外光时，在消除因运放30的光激励电流Ihν2-Ihν1所产生的在节点T上的电压变动的同时，还生成光激励电流IhνC，其大小为可以消除由在n型MOSFET341、342中产生的光激励电流Ihν3引起的电压变动量。在这种情况下，理想的是IhνC＝Ihν2-Ihν1+Ihν3。另外，在Ihν1＜Ihν2+Ihν3的时候，也可以把二极管35设计为使得变成为IhνC＝Ihν2+Ihν3。
实施例4
图8A和图8B示出了把本发明的半导体装置应用到动态动作电路中去的实施例4。
如图8A所示，作为第1半导体电路的动态动作电路50，由已形成于n型基板上的2个p型MOSFET51、52和2个n型MOSFET53、54之间的串联连接电路，和已连接到输出端子Vout上的作为充放电部件的寄生电容C构成。向这些串联连接电路的一方的端部上供给电源电压VDD，另一方的端部上则连接到地电位上。
接着，通过作为极性反转器件的反相器56向电源电压VDD一侧的p型MOSFET的栅极端子供给时钟CK。此外，向p型MOSFET52和p型MOSFET53的各自的栅极提供输入信号Sin。
在动态动作电路50中，如图8B所示，可以在时钟CK的定时处，用寄生电容C动态保持输入信号Sin并输出Vout。在这里，当照射外光hν时，在p型MOSFET51、52中生成光激励电流Ihν1，在p型MOSFET53、54中生成光激励电流Ihν2。
因此，本例的动态电路50，如图5A所示，把阳极A连接到输出端子Vout上，在阴极K上形成有加有与电源电压VDD相同的电位的电压VDD的第2半导体电路和作为载流子抵消器件的二极管55。
借助于此，在向动态动作电路50照射外光hν，且产生了Ihν1和Ihν2时，二极管55采用向寄生电容C供给IhνC的办法，通过补充该寄生电容C的充电电荷不足量(Ihν2-Ihν1)，防止在输出端子Vout上的电压变动。
实施例5
以下，说明在设计上述载流子抵消用器件时的指导方针。图9A、9B示出了从成为在n型基板62中形成p型阱区62，且在该p型阱区62内形成了n型区(n+)63的层构造的芯片的表面和背面照射外光hν的情景。如图9A所示，在从芯片的表面一侧照射光hν时，在n型区63和p型阱区62之间的交界处，400～800nm的左右的波长成分被吸收，生成由光激励引起的载流子(在这种情况下是空穴)。被吸收的外光的波长成分和这时产生的电流Ihν之间的关系用图10的特性的(a)表示。此外，在p型阱区62和其下边的n型基板61构成的区域(用n型基板区域64表示)之间的交界处，400～1000nm左右的波长成分被吸收，生成由光激励引起的载流子(在这种情况下是电子)。被吸收的外光的波长成分和这时产生的电流Ihν之间的关系用图10的特性的(b)表示。
此外，如图9B所示，在从芯片的背面一侧照射光hν时，在n型基板区61和p型阱区62之间的交界处，700～1200nm的左右的波长成分被吸收，生成由光激励引起的载流子(在这种情况下是空穴)。被吸收的外光的波长成分和这时产生的电流Ihν之间的关系用图10的特性的(d)表示。
另外，在图9A和图9B中，Xn是n型区63的深度，Xp是p型阱区62的深度，Xs是n型基板61的厚度。在这里，理想的是把Xp定为5～10微米，把Xs定为500～600微米。
在这里，在光从芯片的表面入射时，光电流可以用下式表示。即在n+区和p型阱区之间的交界区域中，若设光电流密度为jp、光的波长为λ、普朗克常数为h、硅(Si)的吸收系数为a、光的入射能量为PO、电荷为q、光速为C、空穴的扩散长度为Lp、电子的扩散长度为Ln、量子效率为η，则可以表示为：
jp＝{(λ·q·PO)/(hC)}×exp{-aXn}×[exp(a
Lp)-exp{-a(Xp-Xn)/2}]          (式1)
但是，空穴的扩散长度Lp理想的是定为0.3～0.5微米，电子的扩散长度理想的是定为30～40微米，量子效率理想的是定为1。此外，在p型阱区和n型基板区之间的交界区域中，可以表示为：
jp＝{(λ·q·PO)/(hC)}×exp{-aXp}×[exp(a
Ln)-exp{-aLp}]                 (式2)
在既是光从背面入射的情况，又是在n+区和p型阱区之间的交界区域中，则可以用下式表示：
jp＝{(λ·q·PO)/(hC)}×exp{-aXn}×[exp({-a(Xs-Xn)}×
[exp(aLp)-exp{-a(Xp-Xn)/2}]    (式3)
此外，在在p型阱区和n型基板区之间的交界区域中，可以表示为：
jp＝{(λ·q·PO)/(hC)}×exp{-a(Xs-Xp)}×
[exp(aLp)-exp{-aLn}]           (式4)
因此，采用根据是P基板还是N基板、是从背面一侧照射还是从表面一侧照射用上述那样的式1～式4和分光灵敏度特性的办法就可以大概估算MOSFET的基板上的阱区、杂质区、载流子抵消器件的杂质区等的沟深度和表面面积等。参照这样的大概估算结果和主电路用MOSFET的构造，就可以容易地设计载流子抵消用器件。
实施例6
在图11中，示出了作为把本发明的载流子抵消用器件，应用到对运放，特别是应用到对作为在液晶显示装置中使用的振荡电路用的稳压器等中应用的运算放大器的运放等的输入端子的电压进行调整的情况下的电路中去的情况。在图11的作为运算放大器的运放OP1中，输出电压Vo可用下式表示：
Vo＝(1+(Rb/Ra))×Vreg               (式5)
在这里，第1半导体电路70具有运放OP1和对运放OP1的输入端子(-)的电压进行调整的调整电路71。调整电路71采用使电阻值Ra、Rb可变的办法，调整向运放OP1的一方的输入端子(-)输入的电压。
该调整电路71，如图12所示，具有：与形成高电阻电路的多级串联配置的多个电阻R1～Rn；为了对运放OP1的输入电压进行调整，作为连接到运放OP1的输入端子(-)和多个电阻之间，配置为矩阵状的多个开关装置的传送门电路72(72-11·72-21·72-31·72-41·72-12·72-22......)。
第2半导体电路，作为载流子抵消器件的二极管78(84)，分别设于作为多个开关装置的传送门电路72上。这样一来，若在传送门电路72中产生了第1光激励电流，则不能进行原来的通断动作，产生尽管传送门电路是接通状态却进行断开动作，或者尽管是断开状态却进行接通动作等种种的误动作。于是，在本发明中，通过在传送门电路72内设置二极管78(84)，就可以恰当地进行由传送门电路72进行的通断控制，就可以防止在原本要进行接通动作时却进行断开动作，或者在原本要进行断开动作时却进行接通动作等的误动作。
图13示出了这样的传送门电路72和二极管78(84)的平面构造。传送门电路72，如图13所示，由Pch晶体管部分74和与该Pch晶体管部分74对称地设置的Nch晶体管部分80构成。另外，Nch晶体管部分80形成得比Pch晶体管部分74大。此外，构成晶体管的n-区78在Pch晶体管部分74的周围形成环状。再有，构成二极管的p-区84在p-区75的周围形成为环状。
Pch晶体管部分74具有：平面矩形形状的多个(例如2级)多晶硅层76，在该多晶硅层76内形成的p-区75，在这些多晶硅层76之间形成的多个(例如3个)沟道阻止层nst区77，和在这些沟道阻止层nst区77内形成的p-区75。
Nch晶体管部分80具有：平面矩形形状的多个(例如2级)多晶硅层82，在该多晶硅层82内形成的n-区81，在这些多晶硅层82之间形成的多个(例如3个)沟道阻止层pst区83，和在这些沟道阻止层pst区83内形成的n-区81。
如上所述，在传送门电路77中，作为载流子抵消器件的二极管的构成如下所述：在Nch晶体管部分80中，在Nch晶体管部分80的周围，把构成二极管的p-区84形成为环状；在Pch晶体管部分74中，在Pch晶体管部分74的周围，把构成二极管的n-区78形成为环状。这样一来，即便是在传送门电路的情况下，也可以用设计规则上的最小尺寸形成载流子抵消器件，使版图面积形成得显著地小，以实现芯片的高集成化、高密度化。
另外，本例的传送门电路的晶体管，与图3所示的通常的晶体管不同。即，图13的晶体管示出的是设有2对耐高压用的晶体管的情况。
实施例7
图14示出了一对耐高压晶体管的构造。如图14B所示，耐高压晶体管的Nch部分90具有：N型半导体衬底97，在该N型半导体衬底97上形成的p阱96，隔以间隔在该p阱96上形成的器件隔离用的氧化膜，在该氧化膜的p阱96的N型半导体衬底97的表面上形成的n-型杂质层91-1、91-2，作为在既是p阱96与N型半导体衬底97之间交界区又是N型半导体衬底97的表面上形成得载流子抵消器件的p-型杂质层95，作为在器件隔离用的氧化膜的背面形成的防止反型层的沟道阻止层nst、pst和在中央的沟道阻止层nst、pst之间形成的多晶硅栅极电极92。
在图14A中示出了上述那样的剖面构造的耐高压晶体管的Nch部分90的平面图。如同图所示，在中央形成了多晶硅栅极电极92，在多晶硅栅极电极91的周围形成了氧化膜92。此外，以该氧化膜91为中心左右对称地形成了一对平面矩形形状的n-型杂质层91-1、91-2。此外，还形成了构成载流子抵消器件的P-型杂质层95的保护环。
在图14C中，示出了把具有这样的剖面和平面构成的传送门电路Nch部分的耐高压晶体管和P抵消器件连接起来的电路图。
对图14C和图14B进行比较可知，n-型杂质层91-1是漏区，n-型杂质层91-2是源区。
如上所述，在耐高压晶体管中，即便在形成作为载流子抵消器件的二极管的情况下，采用在晶体管的周围，环状地形成构成二极管的P-型杂质层95的办法，也可以用设计规则上的最小尺寸形成载流子抵消器件，把版图面积形成得显著地小，以实现芯片的高集成化、高密度化。
实施例8
其次，用图16～图18说明应用了上述半导体装置的电子机器的实施例。
用包括上述的电源电路的半导体电路构成的电子机器的构成是，具备：图16所示的信息输出源1000，显示信息处理电路1002，显示驱动电路1004，液晶显示面板等的显示面板1006，时钟产生电路1008和LCD电源电路1010。显示信息输出源1000的构成为具备ROM、RAM等的存储器、同步输出视频信号的同步电路等，根据来自时钟产生电路1008的时钟，输出视频信号等的显示信息。显示信息处理电路1002根据来自时钟产生电路1008的时钟，处理输出显示信息。该显示信息处理电路1002可以具备例如放大和极性反转电路、相展开电路、旋转(rotation)电路、伽马(γ)补偿电路或箝位电路等。显示驱动电路1004的构成为具有扫描一侧驱动电路和数据一侧驱动电路，显示驱动液晶面板1006。另外，在图16中，在形成液晶显示器COG的(玻璃上的芯片)类型的驱动电路的情况下，在硬件上，结果变成为在同一基板上边形成含有LCD电源电路1010的半导体电路、显示驱动电路1004和显示面板1006。
在这里，在用IC芯片等形成LCD电源电路的情况下，该LCD电源电路被装配到透明基板或半透明基板上边。在透明基板是适合于形成半导体层的材料(例如玻璃等)的情况下，半导体装置就直接形成于该基板上，使上述LCD驱动电路存在于驱动液晶显示面板的被配置成矩阵状的象素电极的液晶驱动电路内。
在这种情况下，LCD电源电路1010除了在上述实施例1中举出的偏置电路和电压跟随器电路之外，在上述偏置电路的前级还具备未画出的电子音量电路和升压电路。
此外，在本例中，虽然把LCD电源电路兼用做给上述的各个电路提供电力的主电源电路，但是也可以分别设置用来给上述的各个电路提供电力的主电源电路和显示面板1006专用的LCD电源电路。在这种情况下，在专用的LCD电源电路内使用上边说过的偏置电路和电压跟随器电路，结果变成为特别是在显示驱动电路1004内作为IC进行装配。
另外，作为这样的构成的电子机器，可以举出与多媒体对应的个人计算机(PC)和工程工作站(EWS)、手机(蜂窝电话)、PHS、文字处理器、电视、电子笔记本、电子辞典、电子台式计算机、汽车导航装置、GPS、POS终端、具备触摸面板的装置等等。作为一个例子，示于图17的寻呼机1100是如下所述的装置：在金属框架1102内，液晶显示基板1103、具备背光1106a的光引导部件1106、装配有作为具有含有上述的LCD电源电路的半导体电路的一个或多个IC芯片1109的COG模块的电路基板1108、第1和第2屏蔽板1110和1112、2个弹性导电体1114和1116、以及薄膜载带1118，把液晶显示基板1103和电路基板1108连接起来。
在这里，液晶显示基板1103，在2枚透明基板1104a和1104b之间，封进了液晶，借助于此，至少可以构成点阵式的液晶显示面板。在一方的透明基板里可以形成图16所示的驱动电路1004或者除此之外再加上显示信息处理电路1002。未装配到液晶显示基板1103上的电路，被作成为液晶显示基板的外加电路，在图17的情况下，可以装配到电路基板1108上。
由于图17示出的是寻呼机的构成，故除液晶显示基板之外，还需要使用电路基板1308，但是，作为电子机器的一个部件，在既是使用液晶显示装置的情况，又是在透明基板上装配显示驱动电路等的情况下，其液晶显示装置的最小显示单位是液晶显示基板1103。或者，也可以把已经把液晶显示基板1103固定到作为框体的金属框架1302上的部件用做本身为电子机器的一个部件的液晶显示装置。另外，在背光式的情况下，则可以在金属框架内组装进液晶显示基板1103和具备有背光1106a的光引导部件1106，构成液晶显示装置。
特别是在把含有上述第1和第2半导体电路的半导体装置应用到液晶显示面板的COG·COF(Chip On Film，薄膜上的芯片)等的电源电路中的情况下，可以提供能够以稳定的电压驱动液晶显示面板的液晶显示装置。借助于此，就可以防止因光所引起的电压的变动而使显示的文字发生意外的变化和振荡电路的停振这样的误动作，就可以在夏天的强日照下或荧光灯下使用。再有，有时候玻璃基板位于表面一侧，LCD面板基板位于背面一侧，也有时候玻璃基板位于背面一侧，LCD面板基板位于表面一侧。
另外，在图18中，示出了手机1200。该手机1200具有内置有用含有上述的电源电路的半导体电路形成的一个或多个IC芯片1212的液晶显示装置和输入键盘1220。上述电子机器是例如使用电池(包括太阳电池)的便携用的电子机器。作为内置于这样的电子机器内的液晶显示装置的控制装置，理想的是被构成为含有图中未画出的CPU、振荡电路、分频电路、定时器、电子机器用主机电源电路、ROM、RAM、控制电路、作为通信接口电路的输入电路和输出电路等。
此外，上述液晶显示装置，除手机之外，在本身为电子机器之一的个人数字助手(Personal Digital Asistance)中也可以使用。在这种情况下，在该机器内具有IC卡、同声翻译系统、手写屏、电视会议系统、地图信息系统、数据制作系统等，用实施例的液晶显示装置进行这些的图象显示。此外，也可以形成输入输出接口单元，具有扬声器、麦克风、输入用笔、耳机等。
另外，本发明不限于上述实施例，在本发明的原则的范围内，还可以有种种的变形实施例。例如，作为与液晶显示面板装配于同一基板上的，内置有本例的载流子抵消器件的IC芯片、半导体装置，不限于电源电路用的IC，也可以应用其它的种种的IC芯片，例如移位寄存器电路、驱动器电路、A/D转换电路、稳压器、运放、DRAM或SRAM等的处理模拟信号的高电阻电路等。
另外，作为应用含有本例的载流子抵消器件的半导体装置的电路构成，总起来说，只要是偏置电流小且高电阻的部位即可。作为这样的部位，可以举出例如DRAM、E2ROM、用电阻分压形成电压的地方、在Pch中带有驱动器的半导体结、串联ROM、用COG装配ROM等的存储器的电路等等。
此外，在形成于半导体装置中的多个第1半导体电路内，在即便是因外光照射产生了载流子对电路动作也没有实质上的影响的情况下，对该第1半导体电路来说，没必要设置第2半导体电路。此外，在半导体装置中已经形成了多个第1半导体电路的情况下对于一个第1半导体电路不限于设置一个第2半导体电路。例如，在照射外光时，有时候用一个第2半导体电路所生成的电流抵消多个第1半导体电路所生成的电流。反过来，也可以构成为用多个第2半导体电路所生成的电流抵消一个第1半导体电路所生成的电流。
此外，LCD面板基板透明或不透明都行。另外，入射外光包括自然光和人造光双方，不管它是否可见光。
另外，第1半导体电路可以举出例如MOSFET、MOS二极管等的其它的电路和器件等。第2半导体电路可以举出例如MOSFET、二极管、p型或n型电阻等的其它的电路和器件等。
而且，虽然一直说的是COG的构成，但是也可以应用其它的模块的形态，例如不能用TCP(Tape Carrier Packag，带载封装)挡住来自背面的光的构成等。
此外，虽然把第1半导体电路和第2半导体电路作成为一个IC，但是根据情况也可以分别形成第1半导体电路和第2半导体电路。
再有，作为第2半导体电路内的第2电流生成的载流子的种类既可以与在第1半导体电路内作为第1电流生成的载流子同种，也可以是不同种。即，在第1半导体电路因外光而产生了电子的情况下，第2半导体电路既可以产生电子，也可以产生空穴。反之，在第1半导体电路因外光而产生了空穴的情况下，第2半导体电路既可以产生空穴，也可以产生电子。
例如，在第1半导体电路是n型MOSFET的情况下，外光的照射将产生过剩的电子。在这种情况下，第2半导体电路例如是n型MOS器件、p型MOS器件都可以，该器件因照射外光所产生的载流子，将抵消n型MOSFET所产生的上述载流子的影响(给予电路动作的影响)。
此外，第2半导体电路只要连接到第1半导体电路上，使电压下降或上升以便消除电压变动的一部分或全部即可，而不管其连接方法如何。
另外，在向第1半导体电路上不能平均地照射外光的情况下，虽然尽可能地使第1半导体电路和第2半导体电路配置得靠近一点，但在可以平均地照射外光的情况下，第1半导体电路和用来抵消因光激励在第1半导体电路中产生的载流子的第2半导体电路不一定非得靠近配置不可。

Claims (20)

1、一种半导体装置，其特征是：具有下述电路：
在节点中产生基于外光而激励起来的第1电流的至少一个第1半导体电路，和
与上述第1半导体电路的上述节点电连接，并在基于上述外光而被激励的同时，在上述节点中产生用来消除在上述外光照射时，在上述节点中流动的上述第1电流的第2电流的至少一个第2半导体电路，
把上述第2半导体电路作为电流消除单元来使用。
2、权利要求1所述的半导体装置，其特征是：
上述第1半导体电路的上述节点的电压由于上述第1电流而上升；
上述第2半导体电路的上述节点的电压由于上述第2电流而下降，以防止上述节点上的电压变化。
3、权利要求1所述的半导体装置，其特征是：
上述第1半导体电路的上述节点的电压由于上述第1电流而下降；
上述第2半导体电路的上述节点的电压由于上述第2电流而上升，以防止上述节点上的电压变化。
4、权利要求1所述的半导体装置，其特征是：
上述第2半导体电路被配置为与上述第1半导体电路靠近。
5、权利要求1所述的半导体装置，其特征是：
上述第1半导体电路具有与上述节点连接的高电阻电路。
6、权利要求1所述的半导体装置，其特征是：
上述第1半导体电路具有运算放大器，
上述第2半导体电路连接到上述运算放大器的输出端子上。
7、权利要求6所述的半导体装置，其特征是：
上述第1半导体电路还具有在上述运算放大器的输出端子上形成的分压电阻，
上述第2半导体电路的第2电流的大小被设定为消除上述第1电流和在上述分压电阻中产生的电流。
8、权利要求1所述的半导体装置，其特征是：
上述第1半导体电路具有动态式动作电路，和连接到上述动态式动作电路的输出端子上进行充放电的充放电部件，
上述第2半导体电路的构成为连接到上述输出端子上的同时，使所述第2电流流向上述充放电部件。
9、权利要求1所述的半导体装置，其特征是：
上述第1半导体电路具有开关装置，
上述第2半导体电路设于上述开关装置上。
10、权利要求9所述的半导体装置，其特征是：
上述开关装置用多个传送门电路形成，
上述第2半导体电路分别设于多个上述传送门电路上。
11、权利要求10所述的半导体装置，其特征是：
上述第2半导体电路由结型二极管构成。
12、权利要求1所述的半导体装置，其特征是：
上述第1半导体电路至少具有一个第1导电类型的晶体管，
上述第2半导体电路至少具有一个与上述第1导电类型的晶体管相反的导电类型的第2晶体管，
用上述第1导电类型的晶体管和上述第2导电类型的晶体管形成互补。
13、一种半导体装置，其特征是：具有下述器件：
第2导电类型的第1器件，该第1器件在形成于已在半导体衬底中形成的第1导电类型的第1区的同时具有栅极电极，并把与上述第1区进行电接合且具有与上述第1区相反的导电性的第2导电类型的第1杂质区当作源区，把第2导电类型的第2杂质区当作漏区，和
第2器件，该第2器件至少具有在上述半导体衬底中形成，至少在上述半导体衬底内的上述第1区的附近形成的第1导电类型的第3杂质区，且采用至少使上述第1区和上述第3杂质区进行电接合的办法构成，
从未形成上述第1、第2、第3杂质区的上述半导体衬底一方的面照射外光，
上述第2器件的上述第3杂质区的大小被形成为：使得以外光为基础的上述第3杂质区的载流子发生量与上述第2导电类型的第1器件的上述第1或第2杂质区的载流子发生量大体相等。
14、权利要求13所述的半导体装置，其特征是：
从未形成上述第1、第2、第3杂质区的半导体衬底一方的面照射外光，
上述第2导电类型的上述第1器件用N型晶体管形成，
上述第2器件的上述第3杂质区形成得比上述第2导电类型的第1器件的上述第1或上述第2杂质区还大。
15、权利要求13所述的半导体装置，其特征是：
上述第3杂质区在上述第1和第2杂质区的周围形成为环状。
16、权利要求13所述的半导体装置，其特征是：
从未形成上述第1、第2、第3杂质区的上述半导体衬底的一方的面照射外光，
上述第2导电类型的上述第1器件用P型晶体管形成，
上述第2器件的上述第3杂质区形成得比上述第2导电类型的第1器件的上述第1或上述第2杂质区还小。
17、一种液晶显示装置，其特征是：具有
用透明或半透明的基板构成的液晶显示面板，和
在与上述液晶显示面板同一基板上形成的权利要求1所述的半导体装置。
18、一种液晶显示装置，其特征是：
在驱动液晶显示面板的已经配置成矩阵状的象素电极的液晶驱动电路中，内部存在着权利要求1所述的半导体装置。
19、一种电子机器，其特征是：具有权利要求17所述的液晶显示装置。
20、一种电子机器，其特征是：具有权利要求18所述的液晶显示装置。
CNB988008084A 1997-06-11 1998-06-08 半导体装置和液晶显示装置以及含有它们的电子机器 Expired - Fee Related CN1169226C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP154060/97 1997-06-11
JP154060/1997 1997-06-11
JP15406097 1997-06-11

Publications (2)

Publication Number Publication Date
CN1229526A CN1229526A (zh) 1999-09-22
CN1169226C true CN1169226C (zh) 2004-09-29

Family

ID=15576037

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988008084A Expired - Fee Related CN1169226C (zh) 1997-06-11 1998-06-08 半导体装置和液晶显示装置以及含有它们的电子机器

Country Status (6)

Country Link
US (2) US6552712B1 (zh)
EP (1) EP0924771A4 (zh)
JP (1) JP3997550B2 (zh)
KR (1) KR100558420B1 (zh)
CN (1) CN1169226C (zh)
WO (1) WO1998057375A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105981296A (zh) * 2013-10-17 2016-09-28 美商楼氏电子有限公司 差分高阻抗设备

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020027958A (ko) * 2000-10-06 2002-04-15 구자홍 표시소자의 ｃｏｆ 구조
DE10392172B4 (de) * 2002-10-09 2016-10-06 Mitsubishi Denki K.K. Konstantstromschaltung, Treiberschaltung und Bildanzeigevorrichtung
JP4208559B2 (ja) * 2002-12-03 2009-01-14 キヤノン株式会社 光電変換装置
JP4490719B2 (ja) * 2004-04-02 2010-06-30 東芝モバイルディスプレイ株式会社 液晶表示装置
US20070001100A1 (en) * 2005-06-30 2007-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Light reflection for backside illuminated sensor
US8704277B2 (en) * 2006-05-09 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Spectrally efficient photodiode for backside illuminated sensor
US7638852B2 (en) * 2006-05-09 2009-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making wafer structure for backside illuminated color image sensor
US7791170B2 (en) 2006-07-10 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a deep junction for electrical crosstalk reduction of an image sensor
JP4859638B2 (ja) * 2006-11-22 2012-01-25 株式会社 日立ディスプレイズ 表示装置
JP4642794B2 (ja) * 2007-03-27 2011-03-02 エプソンイメージングデバイス株式会社 電源回路及び表示装置
US7999342B2 (en) 2007-09-24 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd Image sensor element for backside-illuminated sensor
CN101534614A (zh) * 2008-03-14 2009-09-16 鹏智科技(深圳)有限公司 电子装置
TWI409537B (zh) * 2008-04-03 2013-09-21 Innolux Corp 液晶面板及採用該液晶面板之液晶顯示裝置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028564A (en) * 1971-09-22 1977-06-07 Robert Bosch G.M.B.H. Compensated monolithic integrated current source
US4514727A (en) * 1982-06-28 1985-04-30 Trw Inc. Automatic brightness control apparatus
GB2150779B (en) 1983-12-05 1987-03-04 Burr Brown Corp Leakage current compensation method and structure for integrated circuits
JPH0724004B2 (ja) * 1985-09-30 1995-03-15 セイコーエプソン株式会社 定電圧回路
JPH03120877A (ja) * 1989-10-04 1991-05-23 Sumitomo Electric Ind Ltd 受光素子
JP2606404B2 (ja) * 1990-04-06 1997-05-07 日産自動車株式会社 半導体装置
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2633746B2 (ja) 1991-05-27 1997-07-23 株式会社東芝 半導体装置
EP0530972B1 (en) * 1991-08-02 1997-11-05 Canon Kabushiki Kaisha Liquid crystal image display unit
JPH05315552A (ja) * 1992-05-14 1993-11-26 Nissan Motor Co Ltd 半導体保護装置
JP2752309B2 (ja) * 1993-01-19 1998-05-18 松下電器産業株式会社 表示装置
JP3075892B2 (ja) 1993-07-09 2000-08-14 株式会社東芝 半導体装置
JP2960838B2 (ja) * 1993-07-30 1999-10-12 シャープ株式会社 半導体装置及びその製造方法
JP2552254B2 (ja) * 1994-08-22 1996-11-06 セイコーエプソン株式会社 定電圧回路
JP2552253B2 (ja) * 1994-08-22 1996-11-06 セイコーエプソン株式会社 定電圧回路
JPH08190106A (ja) * 1995-01-10 1996-07-23 Victor Co Of Japan Ltd アクティブマトリクス装置及びその駆動方法
JPH08204179A (ja) * 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
EP0726603B1 (en) * 1995-02-10 1999-04-21 SILICONIX Incorporated Trenched field effect transistor with PN depletion barrier
US5880777A (en) * 1996-04-15 1999-03-09 Massachusetts Institute Of Technology Low-light-level imaging and image processing
US5812708A (en) * 1996-12-31 1998-09-22 Intel Corporation Method and apparatus for distributing an optical clock in an integrated circuit
US6320325B1 (en) * 2000-11-06 2001-11-20 Eastman Kodak Company Emissive display with luminance feedback from a representative pixel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105981296A (zh) * 2013-10-17 2016-09-28 美商楼氏电子有限公司 差分高阻抗设备

Also Published As

Publication number Publication date
EP0924771A1 (en) 1999-06-23
EP0924771A4 (en) 2000-07-26
US20030155577A1 (en) 2003-08-21
KR100558420B1 (ko) 2006-03-07
JP3997550B2 (ja) 2007-10-24
KR20000068022A (ko) 2000-11-25
CN1229526A (zh) 1999-09-22
WO1998057375A1 (fr) 1998-12-17
US6552712B1 (en) 2003-04-22

Similar Documents

Publication Publication Date Title
CN1169226C (zh) 半导体装置和液晶显示装置以及含有它们的电子机器
CN100340914C (zh) 显示装置以及光电变换元件
CN1146056C (zh) 有源矩阵显示器
CN1229813C (zh) 移位寄存器及电子装置
CN1317830A (zh) 半导体器件及其驱动方法
CN1155207C (zh) 使用mos型图象敏感元件的图象传感器
CN1156011C (zh) 固态成像器件及其制造方法和固态成像系统
CN1630979A (zh) 电荷或微粒检测装置及检测方法
CN1523547A (zh) 半导体器件和使用了它的显示装置以及电子装置
CN1518221A (zh) 脉冲输出电路，移位寄存器，和电子设备
CN1290202C (zh) 固体摄象装置以及使用该装置的摄像机微型组件
CN1871708A (zh) 固体图像传感器及其制造方法
CN100341158C (zh) 半导体器件及微处理器
CN1658265A (zh) 显示系统和电子装置
CN1734541A (zh) 有机el显示装置
CN1437083A (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1653804A (zh) 固态成像装置
CN1409373A (zh) 剥离方法及半导体器件的制造方法
CN101076942A (zh) 半导体装置和使用其的电子用品
CN1105783A (zh) 稳流半导体集成电路器件及其制造方法
CN1423305A (zh) 制造半导体器件的方法
CN1523670A (zh) 半导体器件及其驱动方法
CN1110096C (zh) Ｌｃ元件，半导体装置及ｌｃ元件的制作方法
CN1828911A (zh) 薄膜晶体管衬底及其制造方法
CN1280763C (zh) 半导体装置的驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040929

Termination date: 20160608

CF01 Termination of patent right due to non-payment of annual fee