JP4859638B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4859638B2 JP4859638B2 JP2006315717A JP2006315717A JP4859638B2 JP 4859638 B2 JP4859638 B2 JP 4859638B2 JP 2006315717 A JP2006315717 A JP 2006315717A JP 2006315717 A JP2006315717 A JP 2006315717A JP 4859638 B2 JP4859638 B2 JP 4859638B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- capacitor
- display device
- photosensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 80
- 239000000758 substrate Substances 0.000 claims description 31
- 238000001514 detection method Methods 0.000 claims description 25
- 239000010409 thin film Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000010354 integration Effects 0.000 claims description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
- H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
- H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3406—Control of illumination source
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0626—Adjustment of display parameters for control of overall brightness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
- G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
本発明は、液晶表示装置などの表示装置に係り、特に、照度検出回路を有する表示装置に関する。
一般に、液晶表示装置は、外光がない暗黒の状態で使用されることは希であり、液晶表示パネルに何らかの外光、例えば、自然光や室内照明灯の光が照射された状態で使用される。そこで、液晶表示パネルの周囲の明るさ（即ち、外光照度）を測定して、バックライトの輝度を制御することが、下記特許文献１、２に記載されている。
下記特許文献１では、周囲が明るい場合には、見やすくするために、バックライトの輝度を上げ、逆に、周囲が暗い場合には、液晶表示パネルは暗くても充分見えるので、消費電力を抑えるために、バックライトの輝度を低くすることが記載されている。
また、下記特許文献３では、ホトセンサで測定した照度を周波数に変換する照度−周波数変換回路として、シュミットインバータを使用するものが記載されている。
下記特許文献１では、周囲が明るい場合には、見やすくするために、バックライトの輝度を上げ、逆に、周囲が暗い場合には、液晶表示パネルは暗くても充分見えるので、消費電力を抑えるために、バックライトの輝度を低くすることが記載されている。
また、下記特許文献３では、ホトセンサで測定した照度を周波数に変換する照度−周波数変換回路として、シュミットインバータを使用するものが記載されている。
なお、本願発明に関連する先行技術文献としては以下のものがある。
特開２００３−２１８２１号公報
特開２００２−７２９９２号公報
特開平５−１６４６０９号公報
前述の特許文献３に記載の照度−周波数変換回路において、出力周波数はヒステリシス特性の電圧と積分容量（Ｃ）に反比例する。このためヒステリシス特性は安定であることが要求される。しかし、シュミットインバータによるヒステリシス特性では十分な精度を得ることが困難であった。
さらに、ホトセンサを、半導体層として低温ポリシリコンから成る薄膜トランジスタ（ＴＦＴ）で実現した場合、ホトセンサは大きなサイズとなるので、寄生容量も大きくなる。この寄生容量は等価的に積分容量（Ｃ）と並列に接続される。このため、出力周波数は寄生容量に依存し、この点でも十分な精度を得ることができない。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、照度検出回路を有する表示装置において、照度検出回路の出力周波数が寄生容量に依存することなく、しかも、外光照度が低い時でも検出精度を向上させることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
さらに、ホトセンサを、半導体層として低温ポリシリコンから成る薄膜トランジスタ（ＴＦＴ）で実現した場合、ホトセンサは大きなサイズとなるので、寄生容量も大きくなる。この寄生容量は等価的に積分容量（Ｃ）と並列に接続される。このため、出力周波数は寄生容量に依存し、この点でも十分な精度を得ることができない。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、照度検出回路を有する表示装置において、照度検出回路の出力周波数が寄生容量に依存することなく、しかも、外光照度が低い時でも検出精度を向上させることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）照度検出回路を有する表示装置であって、前記照度検出回路は、外光照度に応じて光電流が変化するホトセンサと、前記ホトセンサに前記光電流が流れることにより電荷が放電されるコンデンサと、前記コンデンサの一端の電圧と比較基準電圧とを比較する比較回路と、前記コンデンサの前記一端に接続され、前記比較回路の出力信号レベルに応じて前記コンデンサを充電するスイッチ回路と、前記比較回路の前記出力信号レベルに応じて前記コンデンサの他端に第１の電圧、あるいは、第２の電圧を印加する選択回路とを有する。
（２）（１）において、前記コンデンサの前記一端に第２のコンデンサを接続する。
（３）（１）または（２）において、前記コンデンサの前記一端と前記ホトセンサとの間に接続されるトランジスタを有し、前記コンデンサの電荷は、前記トランジスタを経由して、前記ホトセンサにより放電される。
（４）（１）または（２）において、前記コンデンサの前記一端と、前記比較回路との間に接続されるソースフォロア回路を有する。
（１）照度検出回路を有する表示装置であって、前記照度検出回路は、外光照度に応じて光電流が変化するホトセンサと、前記ホトセンサに前記光電流が流れることにより電荷が放電されるコンデンサと、前記コンデンサの一端の電圧と比較基準電圧とを比較する比較回路と、前記コンデンサの前記一端に接続され、前記比較回路の出力信号レベルに応じて前記コンデンサを充電するスイッチ回路と、前記比較回路の前記出力信号レベルに応じて前記コンデンサの他端に第１の電圧、あるいは、第２の電圧を印加する選択回路とを有する。
（２）（１）において、前記コンデンサの前記一端に第２のコンデンサを接続する。
（３）（１）または（２）において、前記コンデンサの前記一端と前記ホトセンサとの間に接続されるトランジスタを有し、前記コンデンサの電荷は、前記トランジスタを経由して、前記ホトセンサにより放電される。
（４）（１）または（２）において、前記コンデンサの前記一端と、前記比較回路との間に接続されるソースフォロア回路を有する。
（５）照度検出回路を有する表示装置であって、前記照度検出回路は、外光照度に応じて光電流が変化するホトセンサと、前記ホトセンサに前記光電流が流れることにより電荷が放電されるコンデンサと、前記コンデンサの一端の電圧を積分する積分回路と、前記積分回路の出力と比較基準電圧とを比較する比較回路と、前記コンデンサの前記一端に接続され、前記比較回路の出力信号レベルに応じて前記コンデンサを充電するスイッチ回路と、前記比較回路の前記出力信号レベルに応じて前記コンデンサの他端に、第１の電圧、あるいは、第２の電圧を印加する選択回路とを有する。
（６）（５）において、前記積分回路は、演算増幅器と、前記演算増幅器の反転入力端子と出力端子との間に接続される第２のコンデンサとを有する。
（６）（５）において、前記積分回路は、演算増幅器と、前記演算増幅器の反転入力端子と出力端子との間に接続される第２のコンデンサとを有する。
（７）（１）ないし（６）の何れかにおいて、それぞれ薄膜トランジスタを有する複数の画素を備え、前記ホトセンサは、前記各画素の薄膜トランジスタが形成される基板と同一の基板上に形成され、その他の回路は、半導体チップ内に形成された回路である。
（８）（１）ないし（４）の何れかにおいて、それぞれ薄膜トランジスタを有する複数の画素を備え、前記ホトセンサと、前記コンデンサとは、前記各画素の薄膜トランジスタが形成される基板と同一の基板上に形成され、その他の回路は、半導体チップ内に形成された回路である。
（９）（１）ないし（４）の何れかにおいて、それぞれ薄膜トランジスタを有する複数の画素を備え、前記ホトセンサと、前記コンデンサと、前記スイッチ回路とは、前記各画素の薄膜トランジスタが形成される基板と同一の基板上に形成され、その他の回路は、半導体チップ内に形成された回路である。
（１０）（９）において、前記ホトセンサと、前記スイッチ回路は、単チャネルの薄膜トランジスタで構成される。
（１１）（１）ないし（１０）の何れかにおいて、前記ホトセンサは、表示部の周辺のダミー画素部に配置される。
（８）（１）ないし（４）の何れかにおいて、それぞれ薄膜トランジスタを有する複数の画素を備え、前記ホトセンサと、前記コンデンサとは、前記各画素の薄膜トランジスタが形成される基板と同一の基板上に形成され、その他の回路は、半導体チップ内に形成された回路である。
（９）（１）ないし（４）の何れかにおいて、それぞれ薄膜トランジスタを有する複数の画素を備え、前記ホトセンサと、前記コンデンサと、前記スイッチ回路とは、前記各画素の薄膜トランジスタが形成される基板と同一の基板上に形成され、その他の回路は、半導体チップ内に形成された回路である。
（１０）（９）において、前記ホトセンサと、前記スイッチ回路は、単チャネルの薄膜トランジスタで構成される。
（１１）（１）ないし（１０）の何れかにおいて、前記ホトセンサは、表示部の周辺のダミー画素部に配置される。
（１２）（１）ないし（１１）の何れかにおいて、前記比較回路の前記出力信号レベルが高いときに、前記スイッチ回路はオフとなるとともに、前記選択回路は前記コンデンサの前記他端に第１の電圧を印加し、前記比較回路の前記出力信号レベルが低いときに、前記スイッチ回路はオンになるとともに、前記選択回路は前記コンデンサの前記他端に第２の電圧を印加する。
（１３）（１２）において、前記第１の電圧は、基準電圧であり、前記第１の電圧は、前記第２の電圧よりも高い。
（１４）（１）ないし（１３）の何れかにおいて、前記ホトセンサの暗電流を補正する暗電流補正用トランジスタを有する。
（１５）（１４）において、前記ホトセンサと、前記暗電流補正用トランジスタとは、専用の電源電圧により駆動される。
（１３）（１２）において、前記第１の電圧は、基準電圧であり、前記第１の電圧は、前記第２の電圧よりも高い。
（１４）（１）ないし（１３）の何れかにおいて、前記ホトセンサの暗電流を補正する暗電流補正用トランジスタを有する。
（１５）（１４）において、前記ホトセンサと、前記暗電流補正用トランジスタとは、専用の電源電圧により駆動される。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の照度検出回路を有する表示装置によれば、照度検出回路の出力周波数が寄生容量に依存することなく、しかも、外光照度が低い時でも検出精度を向上させることが可能となる。
本発明の照度検出回路を有する表示装置によれば、照度検出回路の出力周波数が寄生容量に依存することなく、しかも、外光照度が低い時でも検出精度を向上させることが可能となる。
以下、本発明を液晶表示装置に適用した実施例を図面を参照して詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の液晶表示装置の概略構成を示すブロック図である。
本実施例の液晶表示装置は、液晶表示パネル１０と、制御回路２０と、バックライト３０とで構成される。
液晶表示パネル１０は、表示部１００と、ゲート回路２００と、ドレイン回路３００と、ホトセンサ部４００と、ホトセンサ回路５００とを有する。
ここで、表示部１００、ゲート回路２００、ホトセンサ部４００は、液晶表示パネル１０の一方の基板（例えば、ガラス基板）上に形成された素子で構成し、ドレイン回路３００とホトセンサ回路５００は、半導体チップ上の素子で構成する。また、ドレイン回路３００とホトセンサ回路５００を形成した半導体チップは、例えば、液晶表示パネル１０の一方の基板上にＣＯＧ方式で実装される。
制御回路２０は、ゲート回路２００に制御信号２０１を、ドレイン回路３００に制御信号３０１を、バックライト３０に制御信号３１を出力する。ホトセンサ回路５００はホトセンサ部４００と入出力信号５０２で接続されるととともに、ホトセンサ信号５０４を制御回路２０に出力する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の液晶表示装置の概略構成を示すブロック図である。
本実施例の液晶表示装置は、液晶表示パネル１０と、制御回路２０と、バックライト３０とで構成される。
液晶表示パネル１０は、表示部１００と、ゲート回路２００と、ドレイン回路３００と、ホトセンサ部４００と、ホトセンサ回路５００とを有する。
ここで、表示部１００、ゲート回路２００、ホトセンサ部４００は、液晶表示パネル１０の一方の基板（例えば、ガラス基板）上に形成された素子で構成し、ドレイン回路３００とホトセンサ回路５００は、半導体チップ上の素子で構成する。また、ドレイン回路３００とホトセンサ回路５００を形成した半導体チップは、例えば、液晶表示パネル１０の一方の基板上にＣＯＧ方式で実装される。
制御回路２０は、ゲート回路２００に制御信号２０１を、ドレイン回路３００に制御信号３０１を、バックライト３０に制御信号３１を出力する。ホトセンサ回路５００はホトセンサ部４００と入出力信号５０２で接続されるととともに、ホトセンサ信号５０４を制御回路２０に出力する。
本実施例の液晶表示装置は、ホトセンサ部４００と、ホトセンサ回路５００とから成る照度検出回路を有する。ホトセンサ部４００は、少なくとも１個のホトセンサを有する。
表示部１００は、それぞれ薄膜トランジスタを有する複数の画素を備え、ホトセンサ部４００のホトセンサは、表示部１００の周辺のダミー画素部に配置される。
図２は、図１に示すホトセンサ部４００の一例の断面構造を示す図である。
液晶表示パネルは、薄膜トランジスタ（ＴＦＴ）、画素電極等が形成されるＴＦＴ基板７１０と、カラーフィルタ等が形成されるＣＦ基板（対向基板）７３０と、ＴＦＴ基板７１０とＣＦ基板７３０との間に挟持される液晶７２０を有する。
ホトセンサ７１４は、ＴＦＴ基板７１０上に配置される。また、バックライト３０は、ＴＦＴ基板７１０の下側に配置される。
外光８１０は、ＣＦ基板７３０の方向から入射し、バックライト光８２０は、ＴＦＴ基板７１０の方向から入射する。
ホトセンサ７１４は、薄膜トランジスタのダイオード接続構造、所謂、寄生ホトダイオードまたはＰＩＮ構造のホトダイオードである。
表示部１００は、それぞれ薄膜トランジスタを有する複数の画素を備え、ホトセンサ部４００のホトセンサは、表示部１００の周辺のダミー画素部に配置される。
図２は、図１に示すホトセンサ部４００の一例の断面構造を示す図である。
液晶表示パネルは、薄膜トランジスタ（ＴＦＴ）、画素電極等が形成されるＴＦＴ基板７１０と、カラーフィルタ等が形成されるＣＦ基板（対向基板）７３０と、ＴＦＴ基板７１０とＣＦ基板７３０との間に挟持される液晶７２０を有する。
ホトセンサ７１４は、ＴＦＴ基板７１０上に配置される。また、バックライト３０は、ＴＦＴ基板７１０の下側に配置される。
外光８１０は、ＣＦ基板７３０の方向から入射し、バックライト光８２０は、ＴＦＴ基板７１０の方向から入射する。
ホトセンサ７１４は、薄膜トランジスタのダイオード接続構造、所謂、寄生ホトダイオードまたはＰＩＮ構造のホトダイオードである。
図３（ａ）は、図１に示すホトセンサ部４００と、ホトセンサ回路５００の回路構成の一例を示す回路図である。
ホトセンサ部４００は、ホトセンサ４１１と、コンデンサ（Ｃ１，Ｃ２）と、暗電流補正用トランジスタ４２１とで構成される。
ホトセンサ回路５００は、ＰＭＯＳトランジスタ（５２２，５４３）と、ＮＭＯＳトランジスタ（５４１，５４２）と、比較回路（コンパレータ）５１２、インバータ（５３１，５３２）とで構成される。
図３（ａ）に示す回路では、負帰還ループと正帰還ループがあり、比較回路５１２と、ＰＭＯＳトランジスタ５２２とが負帰還ループを構成し、また、比較回路５１２と、インバータ（５３１，５３２）と、ＮＭＯＳトランジスタ（５４１，５４２）と、コンデンサＣ１とが正帰還ループを構成する。
図３（ｂ）は、図３（ａ）に示す回路を上位概念化した回路図である。図３（ａ）のインバータ（５３１，５３２）と、ＰＭＯＳトランジスタ５４３と、ＮＭＯＳトランジスタ（５４１，５４２）とが、図３（ｂ）の選択回路Ｓ１に対応し、図３（ａ）のＰＭＯＳトランジスタ５２２が、図３（ｂ）のスイッチ回路Ｓ２に対応する。
ホトセンサ部４００は、ホトセンサ４１１と、コンデンサ（Ｃ１，Ｃ２）と、暗電流補正用トランジスタ４２１とで構成される。
ホトセンサ回路５００は、ＰＭＯＳトランジスタ（５２２，５４３）と、ＮＭＯＳトランジスタ（５４１，５４２）と、比較回路（コンパレータ）５１２、インバータ（５３１，５３２）とで構成される。
図３（ａ）に示す回路では、負帰還ループと正帰還ループがあり、比較回路５１２と、ＰＭＯＳトランジスタ５２２とが負帰還ループを構成し、また、比較回路５１２と、インバータ（５３１，５３２）と、ＮＭＯＳトランジスタ（５４１，５４２）と、コンデンサＣ１とが正帰還ループを構成する。
図３（ｂ）は、図３（ａ）に示す回路を上位概念化した回路図である。図３（ａ）のインバータ（５３１，５３２）と、ＰＭＯＳトランジスタ５４３と、ＮＭＯＳトランジスタ（５４１，５４２）とが、図３（ｂ）の選択回路Ｓ１に対応し、図３（ａ）のＰＭＯＳトランジスタ５２２が、図３（ｂ）のスイッチ回路Ｓ２に対応する。
ホトセンサ４１１は、第１の基板上に形成された低温ポリシリコンを半導体層とするＮ型の薄膜トランジスタをダイオード接続したものである。
ホトセンサ４１１を構成する薄膜トランジスタのドレイン・ソース間には、外光照度に応じた光電流ｉｐと、外光照度によらない暗電流ｉｄとが流れる。
暗電流補正用トランジスタ４２１は、第１の基板上に形成された低温ポリシリコンを半導体層とするＮ型の薄膜トランジスタであり、ホトセンサ４１１と同一のゲート長とゲート幅を有する。
また、暗電流補正用トランジスタ４２１も、ダイオード接続されており、暗電流補正用トランジスタ４２１は、外光が遮光される位置に配置される点がホトセンサ４１１と異なる。この遮光は、例えば、ＣＦ基板７３０に形成されるブラックマスクで行う。
したがって、暗電流補正用トランジスタ４２１のドレイン・ソース間には外光照度によらない暗電流ｉｄだけが流れるので、暗電流補正用トランジスタ４２１とホトセンサ４１１を直列に接続することで、ホトセンサ４１１に流れる暗電流分をキャンセルすることができる。
ホトセンサ４１１を構成する薄膜トランジスタのドレイン・ソース間には、外光照度に応じた光電流ｉｐと、外光照度によらない暗電流ｉｄとが流れる。
暗電流補正用トランジスタ４２１は、第１の基板上に形成された低温ポリシリコンを半導体層とするＮ型の薄膜トランジスタであり、ホトセンサ４１１と同一のゲート長とゲート幅を有する。
また、暗電流補正用トランジスタ４２１も、ダイオード接続されており、暗電流補正用トランジスタ４２１は、外光が遮光される位置に配置される点がホトセンサ４１１と異なる。この遮光は、例えば、ＣＦ基板７３０に形成されるブラックマスクで行う。
したがって、暗電流補正用トランジスタ４２１のドレイン・ソース間には外光照度によらない暗電流ｉｄだけが流れるので、暗電流補正用トランジスタ４２１とホトセンサ４１１を直列に接続することで、ホトセンサ４１１に流れる暗電流分をキャンセルすることができる。
図４に、図３に示す回路のタイミング図を示す。
図４のＶ（＃１）、Ｖ（＃２）、Ｖ（＃３）は、それぞれ図３の内部ノード（＃１）、内部ノード（＃２）、内部ノード（＃３）の電圧を示し、ＶＤＤは電源端子に入力される電源電圧、ＶＲＥＦは基準電圧端子に入力される基準電圧、ＶＴは比較基準電圧端子に入力される比較基準電圧を示す。
時刻ｔ０から時刻ｔ１の期間では、ノード（＃３）の電圧Ｖ（＃３）は、比較基準電圧ＶＴより大きいので、比較回路５１２の出力は、”Ｈレベル（以下、単に、Ｈという）”となり、ノード（＃１）の電圧Ｖ（＃１）も、”Ｈ”となる。これにより、図３（ａ）のＰＭＯＳトランジスタ５４３と、ＮＭＯＳトランジスタ５４２とがオン、ＮＭＯＳトランジスタ５４１がオフとなる。即ち、図３（ｂ）の選択回路Ｓ１は、ＶＲＥＦの基準電圧を選択するので、ノード（＃２）の電圧Ｖ（＃２）は基準電圧ＶＲＥＦとなる。
また、時刻ｔ０から時刻ｔ１の期間では、図３（ａ）のＰＭＯＳトランジスタ５２２がオフとなる。即ち、図３（ｂ）のスイッチ回路Ｓ２はオフとなる。
ホトセンサ４１１の光電流により、コンデンサ（Ｃ１，Ｃ２）の電荷が放電されるので、ノード（＃３）の電圧Ｖ（＃３）は、図４に示すように単調に減少する。
図４のＶ（＃１）、Ｖ（＃２）、Ｖ（＃３）は、それぞれ図３の内部ノード（＃１）、内部ノード（＃２）、内部ノード（＃３）の電圧を示し、ＶＤＤは電源端子に入力される電源電圧、ＶＲＥＦは基準電圧端子に入力される基準電圧、ＶＴは比較基準電圧端子に入力される比較基準電圧を示す。
時刻ｔ０から時刻ｔ１の期間では、ノード（＃３）の電圧Ｖ（＃３）は、比較基準電圧ＶＴより大きいので、比較回路５１２の出力は、”Ｈレベル（以下、単に、Ｈという）”となり、ノード（＃１）の電圧Ｖ（＃１）も、”Ｈ”となる。これにより、図３（ａ）のＰＭＯＳトランジスタ５４３と、ＮＭＯＳトランジスタ５４２とがオン、ＮＭＯＳトランジスタ５４１がオフとなる。即ち、図３（ｂ）の選択回路Ｓ１は、ＶＲＥＦの基準電圧を選択するので、ノード（＃２）の電圧Ｖ（＃２）は基準電圧ＶＲＥＦとなる。
また、時刻ｔ０から時刻ｔ１の期間では、図３（ａ）のＰＭＯＳトランジスタ５２２がオフとなる。即ち、図３（ｂ）のスイッチ回路Ｓ２はオフとなる。
ホトセンサ４１１の光電流により、コンデンサ（Ｃ１，Ｃ２）の電荷が放電されるので、ノード（＃３）の電圧Ｖ（＃３）は、図４に示すように単調に減少する。
時刻ｔ１で、ノード（＃３）の電圧Ｖ（＃３）が、比較基準電圧ＶＴより小さくなると、比較回路５１２の出力は、”Ｌｏｗレベル（以下、単に、Ｌという）”となり、ノード（＃１）の電圧Ｖ（＃１）も、”Ｌ”となる。
これにより、図３（ａ）のＰＭＯＳトランジスタ５４３と、ＮＭＯＳトランジスタ５４２とがオフ、ＮＭＯＳトランジスタ５４１がオンとなる。即ち、図３（ｂ）の選択回路Ｓ１は、ＧＮＤの接地電圧を選択するので、ノード（＃２）の電圧Ｖ（＃２）は接地電圧ＧＮＤとなる。
この結果、ノード（＃３）の電圧Ｖ（＃３）は、比較基準電圧ＶＴから、基準電圧ＶＲＥＦを、コンデンサ（Ｃ１，Ｃ２）で分圧した電圧ΔＶだけ減少する。ここでΔＶは、下記（１）次式で表される。
ΔＶ＝ＶＲＥＦ×Ｃ１／（Ｃ１＋Ｃ２） ・・・・・・・・・・・・ （１）
また、時刻ｔ１から時刻ｔ２の期間では、ノード（＃１）の電圧Ｖ（＃１）が”Ｌ”となるので、ＰＭＯＳトランジスタ５２２がオンとなる。即ち、図３（ｂ）のスイッチ回路Ｓ２がオンとなる。この結果、コンデンサ（Ｃ１，Ｃ２）はスイッチ回路Ｓ２を介して急速に充電され、ノード（＃３）の電圧Ｖ（＃３）は上昇する。
これにより、図３（ａ）のＰＭＯＳトランジスタ５４３と、ＮＭＯＳトランジスタ５４２とがオフ、ＮＭＯＳトランジスタ５４１がオンとなる。即ち、図３（ｂ）の選択回路Ｓ１は、ＧＮＤの接地電圧を選択するので、ノード（＃２）の電圧Ｖ（＃２）は接地電圧ＧＮＤとなる。
この結果、ノード（＃３）の電圧Ｖ（＃３）は、比較基準電圧ＶＴから、基準電圧ＶＲＥＦを、コンデンサ（Ｃ１，Ｃ２）で分圧した電圧ΔＶだけ減少する。ここでΔＶは、下記（１）次式で表される。
ΔＶ＝ＶＲＥＦ×Ｃ１／（Ｃ１＋Ｃ２） ・・・・・・・・・・・・ （１）
また、時刻ｔ１から時刻ｔ２の期間では、ノード（＃１）の電圧Ｖ（＃１）が”Ｌ”となるので、ＰＭＯＳトランジスタ５２２がオンとなる。即ち、図３（ｂ）のスイッチ回路Ｓ２がオンとなる。この結果、コンデンサ（Ｃ１，Ｃ２）はスイッチ回路Ｓ２を介して急速に充電され、ノード（＃３）の電圧Ｖ（＃３）は上昇する。
時刻ｔ２で、ノード（＃３）の電圧Ｖ（＃３）が、比較基準電圧ＶＴより大きくなると、比較回路５１２の出力は、”Ｈ”となり、ノード（＃１）の電圧Ｖ（＃１）も、”Ｈ”となる。これにより、図３（ａ）のＰＭＯＳトランジスタ５４３と、ＮＭＯＳトランジスタ５４２とがオン、ＮＭＯＳトランジスタ５４１がオフとなる。即ち、図３（ｂ）の選択回路Ｓ１は、ＶＲＥＦの基準電圧を選択するので、ノード（＃２）の電圧Ｖ（＃２）は基準電圧ＶＲＥＦとなる。
この結果、ノード（＃３）の電圧Ｖ（＃３）は、比較基準電圧ＶＴから基準電圧ＶＲＥＦをコンデンサ（Ｃ１，Ｃ２）で分圧した電圧ΔＶだけ増加する。時刻ｔ３の動作は時刻ｔ１と同様である。
また、時刻ｔ２から時刻ｔ３の期間では、図３（ａ）のＰＭＯＳトランジスタ５２２がオフとなる。即ち、図３（ｂ）のスイッチ回路Ｓ２はオフとなる。
ここで、コンデンサ（Ｃ１，Ｃ２）は、時刻ｔ１から時刻ｔ２の期間では、ＰＭＯＳトランジスタ５２２のオン電流ｉｏｎで充電され、時刻ｔ２から時刻ｔ３の期間では、光電流ｉｐで放電される。
この結果、ノード（＃３）の電圧Ｖ（＃３）は、比較基準電圧ＶＴから基準電圧ＶＲＥＦをコンデンサ（Ｃ１，Ｃ２）で分圧した電圧ΔＶだけ増加する。時刻ｔ３の動作は時刻ｔ１と同様である。
また、時刻ｔ２から時刻ｔ３の期間では、図３（ａ）のＰＭＯＳトランジスタ５２２がオフとなる。即ち、図３（ｂ）のスイッチ回路Ｓ２はオフとなる。
ここで、コンデンサ（Ｃ１，Ｃ２）は、時刻ｔ１から時刻ｔ２の期間では、ＰＭＯＳトランジスタ５２２のオン電流ｉｏｎで充電され、時刻ｔ２から時刻ｔ３の期間では、光電流ｉｐで放電される。
この結果、時刻ｔ１から時刻ｔ２までの時間ｔ１２と、時刻ｔ２から時刻ｔ３までの時間ｔ２３は、下記（２）、（３）式で表される。
ｔ１２＝（Ｃ１＋Ｃ２）×ΔＶ／ｉｏｎ
＝Ｃ１×ＶＲＥＦ／ｉｏｎ ・・・・・・・・・・・・・・ （２）
ｔ２３＝（Ｃ１＋Ｃ２）×ΔＶ／ｉｐ
＝Ｃ１×ＶＲＥＦ／ｉｐ ・・・・・・・・・・・・・・ （３）
この（２）、（３）式で示されるように、時間ｔ１２はＰＭＯＳトランジスタ５２２のオン電流ｉｏｎに反比例し、時間ｔ２３は光電流ｉｐに反比例する。
ここで、ｉｏｎ＞＞ｉｐに選ぶことで、出力ｆｏの周波数ｆｏｕｔは次式となる。
ｆｏｕｔ＝ｉｐ／（Ｃ１×ＶＲＥＦ） ・・・・・・・・・・・・・ （４）
この（４）式から、出力周波数ｆｏｕｔは光電流ｉｐに比例し、基準電圧ＶＲＥＦ、コンデンサＣ１に反比例することが分かる。
さらに、出力周波数ｆｏｕｔは、コンデンサＣ２に依存しないので、ノード（＃３）に接続される寄生コンデンサの影響を受けないことが分かる。
また、前記の（１）式からコンデンサＣ２で、ノード（＃３）の電圧振幅を低減できることがわかる。これは、ノード（＃３）の電圧を供給する電源範囲以内に収めるのに不可欠の要素である。
ｔ１２＝（Ｃ１＋Ｃ２）×ΔＶ／ｉｏｎ
＝Ｃ１×ＶＲＥＦ／ｉｏｎ ・・・・・・・・・・・・・・ （２）
ｔ２３＝（Ｃ１＋Ｃ２）×ΔＶ／ｉｐ
＝Ｃ１×ＶＲＥＦ／ｉｐ ・・・・・・・・・・・・・・ （３）
この（２）、（３）式で示されるように、時間ｔ１２はＰＭＯＳトランジスタ５２２のオン電流ｉｏｎに反比例し、時間ｔ２３は光電流ｉｐに反比例する。
ここで、ｉｏｎ＞＞ｉｐに選ぶことで、出力ｆｏの周波数ｆｏｕｔは次式となる。
ｆｏｕｔ＝ｉｐ／（Ｃ１×ＶＲＥＦ） ・・・・・・・・・・・・・ （４）
この（４）式から、出力周波数ｆｏｕｔは光電流ｉｐに比例し、基準電圧ＶＲＥＦ、コンデンサＣ１に反比例することが分かる。
さらに、出力周波数ｆｏｕｔは、コンデンサＣ２に依存しないので、ノード（＃３）に接続される寄生コンデンサの影響を受けないことが分かる。
また、前記の（１）式からコンデンサＣ２で、ノード（＃３）の電圧振幅を低減できることがわかる。これは、ノード（＃３）の電圧を供給する電源範囲以内に収めるのに不可欠の要素である。
図５は、図１に示すホトセンサ部４００と、ホトセンサ回路５００の回路構成の他の例を示す回路図である。
図５に示す回路構成において、図３に示す回路構成と異なるのは、ゲートに接地電圧ＧＮＤが印加されるＮＭＯＳトランジスタ４６１を追加し、さらに、ホトセンサと暗電流補正用トランジスタを駆動するための専用の電源電圧として、ホトセンサ４１１のソース電圧ＰＳＳと暗電流補正用トランジスタ４２１のドレイン電圧ＰＤＤを供給する点である。
図５に示す回路構成により、ホトセンサ４１１と暗電流補正用トランジスタ４２１の各端子電圧は直流となるので、暗電流補正の精度を高めることができる。さらに、ソース電圧ＰＳＳ、ドレイン電圧ＰＤＤの電圧により、ホトセンサ４１１と暗電流補正用トランジスタ４２１の駆動電圧を設定できるので、暗電流補正の精度をさらに高めることができる。
また、ホトセンサ４１１に、カスケード接続のＮＭＯＳトランジスタ４６１を追加することで、ホトセンサ４１１に印加される電圧変動を低減できるので、より直線性の優れた出力を得ることができる。
図５に示す回路構成において、図３に示す回路構成と異なるのは、ゲートに接地電圧ＧＮＤが印加されるＮＭＯＳトランジスタ４６１を追加し、さらに、ホトセンサと暗電流補正用トランジスタを駆動するための専用の電源電圧として、ホトセンサ４１１のソース電圧ＰＳＳと暗電流補正用トランジスタ４２１のドレイン電圧ＰＤＤを供給する点である。
図５に示す回路構成により、ホトセンサ４１１と暗電流補正用トランジスタ４２１の各端子電圧は直流となるので、暗電流補正の精度を高めることができる。さらに、ソース電圧ＰＳＳ、ドレイン電圧ＰＤＤの電圧により、ホトセンサ４１１と暗電流補正用トランジスタ４２１の駆動電圧を設定できるので、暗電流補正の精度をさらに高めることができる。
また、ホトセンサ４１１に、カスケード接続のＮＭＯＳトランジスタ４６１を追加することで、ホトセンサ４１１に印加される電圧変動を低減できるので、より直線性の優れた出力を得ることができる。
図６は、図１に示すホトセンサ部４００と、ホトセンサ回路５００の回路構成の他の例を示す回路図である。
図６に示す回路構成において、図３に示す回路構成と異なるのは、ホトセンサ部４００にＮＭＯＳトランジスタ４７１と、ＮＭＯＳトランジスタ４７２を追加し、ホトセンサ回路５００のＰＭＯＳトランジスタ５２２を削除し、抵抗５５１を追加した点である。
ホトセンサ部４００に追加したＮＭＯＳトランジスタ４７１は、コンデンサ（Ｃ１，Ｃ２）を充電するよう動作し、ＮＭＯＳトランジスタ４７２は、ノード（＃３）の電圧をバッファ増幅するソースフォロア回路として動作する。さらに、ホトセンサ回路５００に追加した抵抗５１１は、前記のソースフォロア回路として動作するＮＭＯＳトランジスタ４７２の負荷抵抗である。
図６に示す回路構成では、充電用のスイッチ回路として機能するＮＭＯＳトランジスタ４７１を、第１の基板上に形成されるホトセンサ部４００に配置することで、半導体チップ内に形成するホトセンサ回路５００の汎用性を高めることが可能となる。
また、ソースフォロア回路（ＮＭＯＳトランジスタ４７２）をホトセンサ部４００に配置することで、ノード（＃３）の配線長さを短くできるので、周辺回路で生ずるノイズの影響を軽減することが可能となる。
このように、図６に示す回路構成では、ホトセンサ４１１、積分コンデンサＣ１、充電用のスイッチング素子として機能するＮＭＯＳトランジスタ４７１を、第１の基板上に形成することで、第１の基板上に形成されるトランジスタを、プロセス工程数が少ない単チャネルプロセスとすることができので、生産性を向上させることできる。
図６に示す回路構成において、図３に示す回路構成と異なるのは、ホトセンサ部４００にＮＭＯＳトランジスタ４７１と、ＮＭＯＳトランジスタ４７２を追加し、ホトセンサ回路５００のＰＭＯＳトランジスタ５２２を削除し、抵抗５５１を追加した点である。
ホトセンサ部４００に追加したＮＭＯＳトランジスタ４７１は、コンデンサ（Ｃ１，Ｃ２）を充電するよう動作し、ＮＭＯＳトランジスタ４７２は、ノード（＃３）の電圧をバッファ増幅するソースフォロア回路として動作する。さらに、ホトセンサ回路５００に追加した抵抗５１１は、前記のソースフォロア回路として動作するＮＭＯＳトランジスタ４７２の負荷抵抗である。
図６に示す回路構成では、充電用のスイッチ回路として機能するＮＭＯＳトランジスタ４７１を、第１の基板上に形成されるホトセンサ部４００に配置することで、半導体チップ内に形成するホトセンサ回路５００の汎用性を高めることが可能となる。
また、ソースフォロア回路（ＮＭＯＳトランジスタ４７２）をホトセンサ部４００に配置することで、ノード（＃３）の配線長さを短くできるので、周辺回路で生ずるノイズの影響を軽減することが可能となる。
このように、図６に示す回路構成では、ホトセンサ４１１、積分コンデンサＣ１、充電用のスイッチング素子として機能するＮＭＯＳトランジスタ４７１を、第１の基板上に形成することで、第１の基板上に形成されるトランジスタを、プロセス工程数が少ない単チャネルプロセスとすることができので、生産性を向上させることできる。
図７は、図１に示すホトセンサ部４００と、ホトセンサ回路５００の回路構成の他の例を示す回路図である。
図７に示す回路構成において、図３に示す回路構成と異なるのは、ホトセンサ部４００のコンデンサ（Ｃ１，Ｃ２）を削除した点と、ホトセンサ４１１のソース電圧ＰＳＳと暗電流補正用トランジスタ４６１のドレイン電圧ＰＤＤを外部から供給する点、および、ホトセンサ回路５００に、積分回路を構成する演算増幅器５１３と、積分コンデンサＣ３と、コンデンサＣ１を追加した点である。
図８に、図７に示す回路のタイミング図を示す。
図８のＶ（＃１）、Ｖ（＃２）、Ｖ（＃３）は、図７の＃１、＃２、＃３の内部ノードの電圧を示し、ＶＤＤは電源端子に入力される電源電圧、ＶＲＥＦは基準電圧端子に入力される基準電圧、ＶＴは比較基準電圧端子に入力される比較基準電圧を、ＰＤＤ、ＰＳＳは、ホトセンサ４１１を駆動するための専用のソース電圧と、ドレイン電圧を示す。例えば、ドレイン電圧ＰＤＤは、１Ｖ、ソース電圧ＰＳＳは、−１Ｖである。
図７に示す回路構成において、図３に示す回路構成と異なるのは、ホトセンサ部４００のコンデンサ（Ｃ１，Ｃ２）を削除した点と、ホトセンサ４１１のソース電圧ＰＳＳと暗電流補正用トランジスタ４６１のドレイン電圧ＰＤＤを外部から供給する点、および、ホトセンサ回路５００に、積分回路を構成する演算増幅器５１３と、積分コンデンサＣ３と、コンデンサＣ１を追加した点である。
図８に、図７に示す回路のタイミング図を示す。
図８のＶ（＃１）、Ｖ（＃２）、Ｖ（＃３）は、図７の＃１、＃２、＃３の内部ノードの電圧を示し、ＶＤＤは電源端子に入力される電源電圧、ＶＲＥＦは基準電圧端子に入力される基準電圧、ＶＴは比較基準電圧端子に入力される比較基準電圧を、ＰＤＤ、ＰＳＳは、ホトセンサ４１１を駆動するための専用のソース電圧と、ドレイン電圧を示す。例えば、ドレイン電圧ＰＤＤは、１Ｖ、ソース電圧ＰＳＳは、−１Ｖである。
時刻ｔ０から時刻ｔ１の期間では、ノード（＃３）の電圧Ｖ（＃３）は、接地電圧ＧＮＤより小さいので、比較回路５１２の出力は、”Ｈ”となり、ノード（＃１）の電圧Ｖ（＃１）が、”Ｈ”となる。
これにより、図７のＰＭＯＳトランジスタ５４３と、ＮＭＯＳトランジスタ５４２とがオン、ＮＭＯＳトランジスタ５４１がオフとなるので、ノード（＃２）の電圧Ｖ（＃２）は基準電圧ＶＲＥＦとなる。
また、時刻ｔ０から時刻ｔ１の期間では、図７のＰＭＯＳトランジスタ５２２はオフとなる。
ホトセンサ４１１の光電流により、コンデンサＣ３の電荷が放電されるので、ノード（＃３）の電圧Ｖ（＃３）は、図８に示すように、単調に増加する。
時刻ｔ１で、ノード（＃３）の電圧Ｖ（＃３）が接地電圧ＧＮＤより大きくなると、比較回路５１２の出力は、”Ｌ”となるので、ノード（＃１）の電圧Ｖ（＃１）が、”Ｌ”となる。これにより、図７のＰＭＯＳトランジスタ５４３と、ＮＭＯＳトランジスタ５４２とがオフ、ＮＭＯＳトランジスタ５４１がオンとなるので、ノード（＃２）の電圧Ｖ（＃２）が、基準電圧ＶＲＥＦから接地電圧ＧＮＤに変化する。
これにより、図７のＰＭＯＳトランジスタ５４３と、ＮＭＯＳトランジスタ５４２とがオン、ＮＭＯＳトランジスタ５４１がオフとなるので、ノード（＃２）の電圧Ｖ（＃２）は基準電圧ＶＲＥＦとなる。
また、時刻ｔ０から時刻ｔ１の期間では、図７のＰＭＯＳトランジスタ５２２はオフとなる。
ホトセンサ４１１の光電流により、コンデンサＣ３の電荷が放電されるので、ノード（＃３）の電圧Ｖ（＃３）は、図８に示すように、単調に増加する。
時刻ｔ１で、ノード（＃３）の電圧Ｖ（＃３）が接地電圧ＧＮＤより大きくなると、比較回路５１２の出力は、”Ｌ”となるので、ノード（＃１）の電圧Ｖ（＃１）が、”Ｌ”となる。これにより、図７のＰＭＯＳトランジスタ５４３と、ＮＭＯＳトランジスタ５４２とがオフ、ＮＭＯＳトランジスタ５４１がオンとなるので、ノード（＃２）の電圧Ｖ（＃２）が、基準電圧ＶＲＥＦから接地電圧ＧＮＤに変化する。
この結果、ノード（＃３）の電圧Ｖ（＃３）は、下記（５）式で表される電圧ΔＶだけ増加する。
ΔＶ＝ＶＲＥＦ×Ｃ１／Ｃ３ ・・・・・・・・・・・・・・・・ （５）
時刻ｔ１から時刻ｔ２の期間では、ノード（＃１）の電圧Ｖ（＃１）が、”Ｌ”となるので、ＰＭＯＳトランジスタ５２２がオンし、コンデンサ（Ｃ１，Ｃ３）を急速に充電する。この結果、ノード（＃３）の電圧Ｖ（＃３）は、図８に示すように、時間とともに減少する。
時刻ｔ２で、ノード（＃３）の電圧Ｖ（＃３）が、接地電圧ＧＮＤよりも小さくなると、比較回路５１２の出力は、”Ｈ”となるので、ノード（＃１）の電圧Ｖ（＃１）が、”Ｈ”になる。これにより、図７のＰＭＯＳトランジスタ５４３と、ＮＭＯＳトランジスタ５４２とがオン、ＮＭＯＳトランジスタ５４１がオフとなるので、ノード（＃２）の電圧Ｖ（＃２）が、接地電圧ＧＮＤから基準電圧ＶＲＥＦに変化する。
この結果、ノード（＃３）の電圧Ｖ（＃３）は電圧ΔＶだけ減少する。時刻ｔ３の動作は時刻ｔ１と同様である。
ΔＶ＝ＶＲＥＦ×Ｃ１／Ｃ３ ・・・・・・・・・・・・・・・・ （５）
時刻ｔ１から時刻ｔ２の期間では、ノード（＃１）の電圧Ｖ（＃１）が、”Ｌ”となるので、ＰＭＯＳトランジスタ５２２がオンし、コンデンサ（Ｃ１，Ｃ３）を急速に充電する。この結果、ノード（＃３）の電圧Ｖ（＃３）は、図８に示すように、時間とともに減少する。
時刻ｔ２で、ノード（＃３）の電圧Ｖ（＃３）が、接地電圧ＧＮＤよりも小さくなると、比較回路５１２の出力は、”Ｈ”となるので、ノード（＃１）の電圧Ｖ（＃１）が、”Ｈ”になる。これにより、図７のＰＭＯＳトランジスタ５４３と、ＮＭＯＳトランジスタ５４２とがオン、ＮＭＯＳトランジスタ５４１がオフとなるので、ノード（＃２）の電圧Ｖ（＃２）が、接地電圧ＧＮＤから基準電圧ＶＲＥＦに変化する。
この結果、ノード（＃３）の電圧Ｖ（＃３）は電圧ΔＶだけ減少する。時刻ｔ３の動作は時刻ｔ１と同様である。
ここで、時刻ｔ１から時刻ｔ２までの時間ｔ１２と、時刻ｔ２から時刻ｔ３までの時間ｔ２３は、下記（６）式、（７）式で表される。
ｔ１２＝Ｃ３×ΔＶ／ｉｏｎ
＝Ｃ１×ＶＲＥＦ／ｉｏｎ ・・・・・・・・・・・・・ （６）
ｔ２３＝Ｃ３×ΔＶ／ｉｐ
＝Ｃ１×ＶＲＥＦ／ｉｐ ・・・・・・・・・・・・・・・ （７）
この（６）、（７）式で示されるように、時間ｔ１２はＰＭＯＳトランジスタ５２２のオン電流ｉｏｎに反比例し、時間ｔ２３は光電流ｉｐに反比例する。ここで、ｉｏｎ＞＞ｉｐに選ぶことで、出力ｆｏの周波数ｆｏｕｔは、図３の場合と同様に下記（８）式のように表される。
ｆｏｕｔ＝ｉｐ／（Ｃ１×ＶＲＥＦ） ・・・・・・・・・・・・・ （８）
この（８）式から、出力周波数ｆｏｕｔは、光電流ｉｐに比例し、基準電圧ＶＲＥＦ、コンデンサＣ１に反比例することが分かる。
さらに、図７に示す回路構成では、ホトセンサ４１１と暗電流補正用トランジスタ４２１の接続点の電圧は仮想接地点となるので、ホトセンサ部４００、ホトセンサ回路５００の動作に関わらず一定である。この結果、ホトセンサ４１１と暗電流補正用トランジスタ４２１に印加される電圧は、電圧ＰＤＤと電圧ＰＳＳで設定できるので、暗電流補正の精度をより高めることが出来る。
ｔ１２＝Ｃ３×ΔＶ／ｉｏｎ
＝Ｃ１×ＶＲＥＦ／ｉｏｎ ・・・・・・・・・・・・・ （６）
ｔ２３＝Ｃ３×ΔＶ／ｉｐ
＝Ｃ１×ＶＲＥＦ／ｉｐ ・・・・・・・・・・・・・・・ （７）
この（６）、（７）式で示されるように、時間ｔ１２はＰＭＯＳトランジスタ５２２のオン電流ｉｏｎに反比例し、時間ｔ２３は光電流ｉｐに反比例する。ここで、ｉｏｎ＞＞ｉｐに選ぶことで、出力ｆｏの周波数ｆｏｕｔは、図３の場合と同様に下記（８）式のように表される。
ｆｏｕｔ＝ｉｐ／（Ｃ１×ＶＲＥＦ） ・・・・・・・・・・・・・ （８）
この（８）式から、出力周波数ｆｏｕｔは、光電流ｉｐに比例し、基準電圧ＶＲＥＦ、コンデンサＣ１に反比例することが分かる。
さらに、図７に示す回路構成では、ホトセンサ４１１と暗電流補正用トランジスタ４２１の接続点の電圧は仮想接地点となるので、ホトセンサ部４００、ホトセンサ回路５００の動作に関わらず一定である。この結果、ホトセンサ４１１と暗電流補正用トランジスタ４２１に印加される電圧は、電圧ＰＤＤと電圧ＰＳＳで設定できるので、暗電流補正の精度をより高めることが出来る。
以上説明したように、本実施例では、安定性を必要とする比較回路を半導体チップ上に形成することで、より高精度の照度検出回路を実現することができる。
また、バックライト３０の制御回路をＣＯＧ方式で実装されたドレイン回路３００に配置することで、メイン基板の負担を軽減できるとともに、制御回路から液晶表示パネル１０とバックライト３０に送出する制御信号数を削減することができる。さらに、第１の基板上にホトセンサ４１１を形成することで、適用する製品の厚さを薄くすることができる。
なお、本実施例において、照度検出回路の検出時間は、照度が高いときに短く、低いときには長くできるので、検出精度を高く、さらに、暗電流を補正するようにしたので、より低い照度の検出が可能である。
これにより、本実施例では、外光照度に応じてバックライト輝度を制御することで、視認性の優れたディスプレイを実現することが可能である。
なお、本発明の照度検出回路は、液晶表示装置に限定されず、他の形式の表示装置に適用することも可能である。ここで、自発光タイプの表示装置の場合は、バックライトの輝度を制御する代わりに、表示パネルの発光輝度自体を制御する。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
また、バックライト３０の制御回路をＣＯＧ方式で実装されたドレイン回路３００に配置することで、メイン基板の負担を軽減できるとともに、制御回路から液晶表示パネル１０とバックライト３０に送出する制御信号数を削減することができる。さらに、第１の基板上にホトセンサ４１１を形成することで、適用する製品の厚さを薄くすることができる。
なお、本実施例において、照度検出回路の検出時間は、照度が高いときに短く、低いときには長くできるので、検出精度を高く、さらに、暗電流を補正するようにしたので、より低い照度の検出が可能である。
これにより、本実施例では、外光照度に応じてバックライト輝度を制御することで、視認性の優れたディスプレイを実現することが可能である。
なお、本発明の照度検出回路は、液晶表示装置に限定されず、他の形式の表示装置に適用することも可能である。ここで、自発光タイプの表示装置の場合は、バックライトの輝度を制御する代わりに、表示パネルの発光輝度自体を制御する。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
１０ 液晶表示パネル
２０ 制御回路
３０ バックライト
３１，２０１，３０１ 制御信号
１００ 表示部
２００ ゲート回路
３００ ドレイン回路
４００ ホトセンサ部
４１１，７１４ ホトセンサ
４６１，４７１，４７２，５４１，５４２ ＮＭＯＳトランジスタ
４２１ 暗電流補正用トランジスタ
５００ ホトセンサ回路
５０２ 入出力信号
５０４ ホトセンサ信号
５１２ 比較回路（コンパレータ）
５１３ 演算増幅器
５２２，５４３ ＰＭＯＳトランジスタ
５３１，５３２ インバータ
５５１ 抵抗
７１０ ＴＦＴ基板
７１２ 遮光膜
７２０ 液晶
７３０ ＣＦ基板
８１０ 外光
８２０ バックライト光
Ｃ１，Ｃ２，Ｃ３ コンデンサ
２０ 制御回路
３０ バックライト
３１，２０１，３０１ 制御信号
１００ 表示部
２００ ゲート回路
３００ ドレイン回路
４００ ホトセンサ部
４１１，７１４ ホトセンサ
４６１，４７１，４７２，５４１，５４２ ＮＭＯＳトランジスタ
４２１ 暗電流補正用トランジスタ
５００ ホトセンサ回路
５０２ 入出力信号
５０４ ホトセンサ信号
５１２ 比較回路（コンパレータ）
５１３ 演算増幅器
５２２，５４３ ＰＭＯＳトランジスタ
５３１，５３２ インバータ
５５１ 抵抗
７１０ ＴＦＴ基板
７１２ 遮光膜
７２０ 液晶
７３０ ＣＦ基板
８１０ 外光
８２０ バックライト光
Ｃ１，Ｃ２，Ｃ３ コンデンサ
Claims (16)
- 照度検出回路を有する表示装置であって、
前記照度検出回路は、外光照度に応じて光電流が変化するホトセンサと、
前記ホトセンサに前記光電流が流れることにより電荷が放電されるコンデンサと、
前記コンデンサの一端に接続され、オンのときに前記コンデンサを充電するスイッチ回路と、
前記コンデンサの前記一端の電圧と比較基準電圧とを比較し、前記コンデンサの一端の電圧が、前記比較基準電圧よりも高い場合に、前記スイッチ回路をオフとし、前記コンデンサの一端の電圧が、前記比較基準電圧よりも低い場合に、前記スイッチ回路をオンとする手段と
前記コンデンサの一端の電圧が前記比較基準電圧よりも高い場合に、前記コンデンサの他端に第１の電圧を印加し、前記コンデンサの一端の電圧が前記比較基準電圧よりも低い場合に、前記コンデンサの他端に前記第１の電圧よりも低電位の第２の電圧を印加する選択回路とを有することを特徴とする表示装置。 - 照度検出回路を有する表示装置であって、
前記照度検出回路は、外光照度に応じて光電流が変化するホトセンサと、
前記ホトセンサに前記光電流が流れることにより電荷が放電されるコンデンサと、
前記コンデンサの一端に接続され、オンのときに前記コンデンサを充電するスイッチ回路と、
前記コンデンサの前記一端の電圧を積分する積分回路と、
前記積分回路の出力電圧と比較基準電圧とを比較し、前記積分回路の出力電圧が、前記比較基準電圧よりも低い場合に、前記スイッチ回路をオフとし、前記積分回路の出力電圧が、前記比較基準電圧よりも高い場合に、前記スイッチ回路をオンとする手段と
前記積分回路の出力電圧が前記比較基準電圧よりも低い場合に、前記コンデンサの他端に第１の電圧を印加し、前記積分回路の出力電圧が前記比較基準電圧よりも高い場合に、前記コンデンサの他端に前記第１の電圧よりも低電位の第２の電圧を印加する選択回路とを有することを特徴とする表示装置。 - 照度検出回路を有する表示装置であって、
前記照度検出回路は、外光照度に応じて光電流が変化するホトセンサと、
前記ホトセンサに前記光電流が流れることにより電荷が放電されるコンデンサと、
前記コンデンサの一端の電圧と比較基準電圧とを比較する比較回路と、
前記コンデンサの前記一端に接続されるスイッチ回路と、
前記コンデンサの他端に第１の電圧、あるいは、前記第１の電圧よりも低電位の第２の電圧を印加する選択回路とを有し、
前記スイッチ回路は、前記比較回路の出力が第３の電圧の場合にオフ、前記比較回路の出力が前記第３の電圧よりも低電位の第４の電圧の場合にオンなり、前記コンデンサを充電し、
前記選択回路は、前記比較回路の出力が前記第３の電圧の場合に、前記コンデンサの他端に第１の電圧を印加し、前記比較回路の出力が前記第４の電圧の場合に、前記コンデンサの他端に前記第２の電圧を印加することを特徴とする表示装置。 - 前記コンデンサの前記一端に接続される第２のコンデンサを有し、
前記選択回路は、前記第２のコンデンサを介して、前記コンデンサの他端に前記第１の電圧、あるいは、前記第２の電圧を印加することを特徴とする請求項３に記載の表示装置。 - 前記コンデンサの前記一端と前記ホトセンサとの間に接続されるトランジスタを有し、
前記コンデンサの電荷は、前記トランジスタを経由して、前記ホトセンサにより放電されることを特徴とする請求項３または請求項４に記載の表示装置。 - 前記コンデンサの前記一端と、前記比較回路との間に接続されるソースフォロア回路を有することを特徴とする請求項３または請求項４に記載の表示装置。
- 照度検出回路を有する表示装置であって、
前記照度検出回路は、外光照度に応じて光電流が変化するホトセンサと、
前記ホトセンサに前記光電流が流れることにより電荷が放電されるコンデンサと、
前記コンデンサの一端の電圧を積分する積分回路と、
前記積分回路の出力と比較基準電圧とを比較する比較回路と、
前記コンデンサの前記一端に接続されるスイッチ回路と、
前記コンデンサの他端に第１の電圧、あるいは、前記第１の電圧よりも低電位の第２の電圧を印加する選択回路とを有し、
前記スイッチ回路は、前記比較回路の出力が第３の電圧の場合にオフ、前記比較回路の出力が前記第３の電圧よりも低電位の第４の電圧の場合にオンなり、前記コンデンサを充電し、
前記選択回路は、前記比較回路の出力が前記第３の電圧の場合に、前記コンデンサの他端に第１の電圧を印加し、前記比較回路の出力が前記第４の電圧の場合に、前記コンデンサの他端に前記第２の電圧を印加することを特徴とする表示装置。 - 前記積分回路は、演算増幅器と、
前記演算増幅器の反転入力端子と出力端子との間に接続される第２のコンデンサとを有することを特徴とする請求項７に記載の表示装置。 - それぞれ薄膜トランジスタを有する複数の画素を備え、
前記ホトセンサは、前記各画素の薄膜トランジスタが形成される基板と同一の基板上に形成され、
その他の回路は、半導体チップ内に形成された回路であることを特徴とする請求項３ないし請求項８のいずれか１項に記載の表示装置。 - それぞれ薄膜トランジスタを有する複数の画素を備え、
前記ホトセンサと、前記コンデンサとは、前記各画素の薄膜トランジスタが形成される基板と同一の基板上に形成され、
その他の回路は、半導体チップ内に形成された回路であることを特徴とする請求項３ないし請求項６のいずれか１項に記載の表示装置。 - それぞれ薄膜トランジスタを有する複数の画素を備え、
前記ホトセンサと、前記コンデンサと、前記スイッチ回路とは、前記各画素の薄膜トランジスタが形成される基板と同一の基板上に形成され、
その他の回路は、半導体チップ内に形成された回路であることを特徴とする請求項３ないし請求項６のいずれか１項に記載の表示装置。 - 前記ホトセンサは、ｎチャネルの薄膜トランジスタで構成され、
前記スイッチ回路は、ｐチャネルの薄膜トランジスタで構成されることを特徴とする請求項１１に記載の表示装置。 - 前記ホトセンサは、表示部の周辺のダミー画素部に配置されることを特徴とする請求項９ないし請求項１２のいずれか１項に記載の表示装置。
- 前記第１の電圧は、基準電圧であることを特徴とする請求項１ないし請求項１３のいずれか１項に記載の表示装置。
- 前記ホトセンサの暗電流を補正する暗電流補正用トランジスタを有することを特徴とする請求項１ないし請求項１４のいずれか１項に記載の表示装置。
- 前記ホトセンサと、前記暗電流補正用トランジスタとは、専用の電源電圧により駆動されることを特徴とする請求項１５に記載の表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006315717A JP4859638B2 (ja) | 2006-11-22 | 2006-11-22 | 表示装置 |
| US11/943,708 US7928972B2 (en) | 2006-11-22 | 2007-11-21 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006315717A JP4859638B2 (ja) | 2006-11-22 | 2006-11-22 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008129419A JP2008129419A (ja) | 2008-06-05 |
| JP4859638B2 true JP4859638B2 (ja) | 2012-01-25 |
Family
ID=39416068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006315717A Active JP4859638B2 (ja) | 2006-11-22 | 2006-11-22 | 表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7928972B2 (ja) |
| JP (1) | JP4859638B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4925929B2 (ja) * | 2007-06-07 | 2012-05-09 | 株式会社 日立ディスプレイズ | 表示装置 |
| US20110315859A1 (en) * | 2009-03-02 | 2011-12-29 | Kohei Tanaka | Display device |
| TWI489354B (zh) | 2013-09-25 | 2015-06-21 | Au Optronics Corp | 觸控模組的感光畫素電路 |
| CN103929864B (zh) * | 2014-05-06 | 2015-11-25 | 深圳市绿源半导体技术有限公司 | 用于led驱动电路的电荷控制方法及装置、led驱动电路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0726872B2 (ja) | 1991-12-12 | 1995-03-29 | 株式会社ジャパンエナジー | 測光装置 |
| US6552712B1 (en) * | 1997-06-11 | 2003-04-22 | Seiko Epson Corporation | Semiconductor device, liquid crystal display, and electronic equipment including the same |
| JP2002072992A (ja) | 2000-08-24 | 2002-03-12 | Kenwood Corp | カラーディスプレイ装置 |
| JP2003021821A (ja) | 2001-07-09 | 2003-01-24 | Toshiba Corp | 液晶ユニットおよびその駆動方法 |
| JP3944394B2 (ja) * | 2002-01-08 | 2007-07-11 | 株式会社日立製作所 | 表示装置 |
| JP2006520490A (ja) * | 2003-03-12 | 2006-09-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | エージングに対抗するためにタイミングに有効な光フィードバックを有する発光アクティブマトリクス表示装置 |
| KR101032946B1 (ko) * | 2004-04-01 | 2011-05-09 | 삼성전자주식회사 | 광센서 및 이를 구비한 표시 장치 |
| CN1981318A (zh) * | 2004-04-12 | 2007-06-13 | 彩光公司 | 用于有源矩阵发光显示器的低功耗电路及其控制方法 |
| JP2005345286A (ja) * | 2004-06-03 | 2005-12-15 | Seiko Epson Corp | 光センサ、光センサ出力処理方法、表示装置および電子機器 |
| JP2006253236A (ja) * | 2005-03-08 | 2006-09-21 | Sanyo Electric Co Ltd | 表示装置 |
| JP4876680B2 (ja) * | 2006-04-11 | 2012-02-15 | ソニー株式会社 | 液晶表示装置組立体の駆動方法 |
| JP2008070616A (ja) * | 2006-09-14 | 2008-03-27 | Epson Imaging Devices Corp | 電気光学装置及びその光センサの故障判定方法 |
-
2006
- 2006-11-22 JP JP2006315717A patent/JP4859638B2/ja active Active
-
2007
- 2007-11-21 US US11/943,708 patent/US7928972B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20080116495A1 (en) | 2008-05-22 |
| JP2008129419A (ja) | 2008-06-05 |
| US7928972B2 (en) | 2011-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4814028B2 (ja) | 液晶表示装置 | |
| US20180293937A1 (en) | Device for temperature detection and device for compensating for temperature of display panel | |
| CN101149893B (zh) | 半导体器件和使用了它的显示装置以及电子装置 | |
| US20150161944A1 (en) | Pixel driving circuit, array substrate and display apparatus | |
| CN107180612B (zh) | 一种像素电路及显示面板 | |
| JP2011023753A (ja) | 光センサー装置 | |
| WO2018000927A1 (zh) | 像素电路、半导体摄像头检测电路以及显示装置 | |
| CN105427792A (zh) | 像素补偿电路及驱动方法、显示面板和显示装置 | |
| US8890787B2 (en) | Panel driving device having a source driving circuit, and liquid crystal display apparatus having the same | |
| US7414601B2 (en) | Driving circuit for liquid crystal display device and method of driving the same | |
| US10176782B2 (en) | TFT and manufacturing method thereof, array substrate, display panel and diving method, display device | |
| JP4868425B2 (ja) | ディスプレイ装置、これを有する電子機器及び光センサ装置 | |
| JP4859638B2 (ja) | 表示装置 | |
| US10510297B2 (en) | Pixel circuit, driving method thereof, display panel and display device | |
| US20210343224A1 (en) | Shift register unit, shift register and driving method, and display apparatus | |
| US7411430B2 (en) | Analog output buffer circuit for flat panel display | |
| CN109658873B (zh) | 环境光检测电路 | |
| JP5234852B2 (ja) | 表示装置 | |
| TWI771075B (zh) | 光感測畫素與具光感測功能的顯示裝置 | |
| JP5275652B2 (ja) | 光量検出回路及び電気光学装置 | |
| US8330093B2 (en) | Apparatus and method for preventing charge pumping in series connected diode stacks | |
| CN206301582U (zh) | 一种像素电路、显示面板及显示装置 | |
| TW202414174A (zh) | 指紋感測電路以及顯示面板 | |
| CN110660358A (zh) | 显示装置及其驱动补偿方法 | |
| JP2010164374A (ja) | 光検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081126 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111101 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4859638 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |