JP4079621B2

JP4079621B2 - 光電流・電圧変換回路

Info

Publication number: JP4079621B2
Application number: JP2001333651A
Authority: JP
Inventors: 昌文清水
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2001-10-31
Filing date: 2001-10-31
Publication date: 2008-04-23
Anticipated expiration: 2021-10-31
Also published as: JP2003139608A

Description

【０００１】
【発明の属する技術分野】
本発明は、受光素子により発生する光電流を電圧に変換する光電流・電圧変換回路に関する。
【０００２】
【従来の技術】
入出力間を電気的に絶縁することを目的として、図３に基本構成を示すように、入力側の発光素子１に電気信号を供給すると、発光素子１から出力側の受光素子２へ光で信号が伝わり、受光素子２から電気信号が出力されるフォトカプラが従来から用いられている。最近では、受光素子２の具体的構成として、受光素子により発生する光電流を電圧に変換する光電流・電圧変換回路をＩＣ化した受光ＩＣを設けたフォトカプラ（以下、ＩＣカプラと記す）がＦＡ関連やホームエレクトロニクス関連等多くの分野で使用されてきている。
【０００３】
以下にＩＣカプラに設けられる受光ＩＣの一例について、図４を参照して説明する。図において、３は受光素子としてのフォトダイオードで、フォトダイオード３は、アノードが接地電位ＧＮＤに接続され、カソードが増幅器４の入力端に接続されている。増幅器４は、入出力間に帰還抵抗５が接続され、出力端がコンパレータ６の２入力のうちの一方の入力端に接続されている。コンパレータ６の他方の入力端は、コンパレータ６の閾値電圧となる基準電圧Ｖrefを生成する基準電圧回路７の出力端に接続されている。この受光ＩＣの場合、一般的に、フォトダイオード３のアノードがＰ型半導体基板で形成され、カソードが半導体基板上にＮ型エピタキシャル層で形成されるプロセスのものに適用される。
【０００４】
次に、増幅器４として用いられる従来の増幅器１０４について図５を参照して説明する。増幅器１０４は、Ｎｃｈ型ＭＯＳトランジスタ１１のソースが接地電位ＧＮＤに接続されドレインと電源電圧端子Ｖ_ＤＤとの間に定電流源１２が接続され、ドレインと定電流源１２との接続点が次段への出力端となり、Ｎｃｈ型ＭＯＳトランジスタ１１のゲートが入力端となって初段の増幅段が構成されている。以下、Ｎｃｈ型ＭＯＳトランジスタ１３、定電流源１４、Ｎｃｈ型ＭＯＳトランジスタ１５、定電流源１６により同様の構成で複数の増幅段が直流結合され、初段の入力端が増幅器１０４の入力端１７となり、最終段の出力端が増幅器１０４の出力端１８となっている。フォトダイオード３は入力端１７に接続され、帰還抵抗５の一端は入力端１７に、他端は出力端１８に接続されている。尚、Ｎｃｈ型ＭＯＳトランジスタ１１、１３、１５および定電流源１２、１４、１６はそれぞれ同一形状、同一サイズの素子で構成される。
【０００５】
上記構成の受光ＩＣの動作を説明する。フォトダイオード３に光入力が無い場合は、光電流Ｉpdは流れず、初段のＮｃｈ型ＭＯＳトランジスタ１１のゲートには定電流源１２から供給される電流に応じた電位が発生する。さらに次段のＮｃｈ型ＭＯＳトランジスタ１３のゲートにも定電流源１４から供給される電流に応じた電位が発生する。さらに次段も同様であり、それぞれのＮｃｈ型ＭＯＳトランジスタ１１、１３、１５および定電流源１２、１４、１６は同一形状、同一サイズの素子となっているため、各ゲートに発生する電位は同じである。すなわち、増幅器１０４の入力端１７と出力端１８は同一電位Ｖ_０となる。この電位Ｖ_０が増幅器１０４の出力端１８からコンパレータ６に出力されると、コンパレータ６において、基準電圧回路７からの基準電位Ｖref（＞Ｖ_０）と比較され、基準電位Ｖrefより低いので、信号が入っていないものとみなし、論理に応じたＬｏｗまたはｈｉｇｈのレベルの２値信号を出力する。
【０００６】
フォトダイオード３が光入力されると、その光量に応じた光電流Ｉpdが発生し、この光電流Ｉpdが帰還抵抗５に増幅器１０４の出力端１８から入力端１７の方向に流れ、帰還抵抗５の両端にＶｒ＝Ｉpd×Ｒｆ（Ｒｆ：帰還抵抗５の抵抗値）の電圧が発生することにより電圧変換され、出力端１８の電位ＶａはＶａ＝Ｖ_０＋Ｖｒとなる。この電位Ｖａが増幅器１０４の出力端１８からコンパレータ６に出力されると、コンパレータ６において、基準電圧回路７からの基準電位Ｖrefと比較され、フォトダイオード３への光入力が、ある一定レベル以上であれば、Ｖａ＞Ｖrefとなり、信号が入ったものとみなし、前述の光入力が無い場合とは逆のレベルを出力する。また、フォトダイオード３への光入力が、ある一定レベル以下であれば、Ｖａ＜Ｖrefとなり、信号が入っていないものとみなし、前述の光入力が無い場合と同じレベルを出力する。
【０００７】
図４に示す受光ＩＣに増幅器１０４を用いてフォトカプラを構成した場合、例えば、ＩＣ論理素子から２値信号としてｈｉｇｈのレベルの信号が発光素子に供給されると、発光素子から受光ＩＣへ光で信号が伝わり、受光ＩＣから論理に応じたＬｏｗまたはｈｉｇｈのレベルの信号が出力される。また、Ｌｏｗのレベルの信号が発光素子に供給されると、発光素子から光が出力されず、受光ＩＣは光入力が無いので、受光ＩＣからはｈｉｇｈのレベルの信号が発光素子に供給される場合と逆のレベルを出力する。このようにして、ＩＣ論理素子からの２値信号が入出力間を電気的に絶縁して伝達される。
【０００８】
受光ＩＣの他の例について、図６を参照して説明する。図において、２３は受光素子としてのフォトダイオードで、フォトダイオード２３は、カソードが電源電圧端子Ｖ_ＤＤに接続され、アノードが増幅器２４の入力端に接続されている。増幅器２４は、入出力間に帰還抵抗２５が接続され、出力端がコンパレータ２６の２入力のうちの一方の入力端に接続されている。コンパレータ２６の他方の入力端は、コンパレータ２６の閾値電圧となる基準電圧Ｖrefを生成する基準電圧回路２７の出力端に接続されている。この受光ＩＣの場合、一般的に、フォトダイオード２３のカソードがＮ型エピタキシャル層で形成され、アノードがエピタキシャル層にＰ型ベース層で形成されるプロセスのものに適用される。
【０００９】
次に、増幅器２４として用いられる従来の増幅器２０４について図７を参照して説明する。増幅器２０４は、Ｐｃｈ型ＭＯＳトランジスタ３１のソースが電源電圧端子Ｖ_ＤＤに接続されドレインと接地電位ＧＮＤとの間に定電流源３２が接続され、ドレインと定電流源３２との接続点が次段への出力端となり、Ｐｃｈ型ＭＯＳトランジスタ３１のゲートが入力端となって初段の増幅段が構成されている。以下、Ｐｃｈ型ＭＯＳトランジスタ３３、定電流源３４、Ｐｃｈ型ＭＯＳトランジスタ３５、定電流源３６により同様の構成で複数の増幅段が直流結合され、初段の入力端が増幅器２０４の入力端３７となり、最終段の出力端が増幅器２０４の出力端３８となっている。フォトダイオード２３は入力端３７に接続され、帰還抵抗２５の一端は入力端３７に、他端は出力端３８に接続されている。尚、Ｐｃｈ型ＭＯＳトランジスタ３１、３３、３５および定電流源３２、３４、３６はそれぞれ同一形状、同一サイズの素子で構成される。
【００１０】
上記構成の受光ＩＣの動作を説明する。フォトダイオード２３に光入力が無い場合は、光電流Ｉpdは流れず、初段のＰｃｈ型ＭＯＳトランジスタ３１のゲートには定電流源３２へ流れる電流に応じた電位が発生する。さらに次段のＰｃｈ型ＭＯＳトランジスタ３３のゲートにも定電流源３４へ流れる電流に応じた電位が発生する。さらに次段も同様であり、それぞれのＰｃｈ型ＭＯＳトランジスタ３１、３３、３５と定電流源３２、３４、３６は同一形状、同一サイズの素子となっているため、各ゲートに発生する電位は同じである。すなわち、増幅器２０４の入力端子３７と出力端子３８は同一電位Ｖ_ＤＤ−Ｖ_０となる。この電位Ｖ_ＤＤ−Ｖ_０が増幅器２０４の出力端３８からコンパレータ２６に出力されると、コンパレータ２６において、基準電圧回路２７の基準電位Ｖref（＜Ｖ_ＤＤ−Ｖ_０）と比較され、基準電位Ｖrefより高いので、信号が入っていないものとみなし、論理に応じたＬｏｗまたはｈｉｇｈのレベルを出力する。
【００１１】
フォトダイオード２３が光入力されると、その光量に応じた光電流Ｉpdが発生し、この光電流が帰還抵抗２５に増幅器２０４の入力端３７から出力端３８の方向に流れ、帰還抵抗２５の両端にＶｒ＝−Ｉpd×Ｒｆ（Ｒｆ：帰還抵抗２５の抵抗値）の電圧が発生することにより電圧変換され、出力端３８の電位ＶａはＶａ＝Ｖ_ＤＤ−Ｖ_０＋Ｖｒとなる。この電位Ｖａが増幅器２０４の出力端３８からコンパレータ２６に出力されると、コンパレータ２６において、基準電圧回路２７からの基準電位Ｖrefと比較され、フォトダイオード２３への光入力が、ある一定レベル以上であれば、Ｖａ＜Ｖrefとなり、信号が入ったものとみなし、前述の光入力が無い場合とは逆のレベルを出力する。また、フォトダイオード２３への光入力が、ある一定レベル以下であれば、Ｖａ＞Ｖrefとなり、信号が入っていないものとみなし、前述の光入力が無い場合と同じレベルを出力する。
【００１２】
図６に示す受光ＩＣに増幅器２０４を用いてフォトカプラを構成した場合、例えば、ＩＣ論理素子から２値信号としてｈｉｇｈのレベルの信号が発光素子に供給されると、発光素子から受光ＩＣへ光で信号が伝わり、受光ＩＣから論理に応じたＬｏｗまたはｈｉｇｈのレベルの信号が出力される。また、Ｌｏｗのレベルの信号が発光素子に供給されると、発光素子から光が出力されず、受光ＩＣは光入力が無いので、受光ＩＣからはｈｉｇｈのレベルの信号が発光素子に供給される場合と逆のレベルを出力する。このようにして、ＩＣ論理素子からの２値信号が入出力間を電気的に絶縁して伝達される。
【００１３】
【発明が解決しようとする課題】
ところで、図５および図７に示した増幅器１０４、２０４において、フォトダイオード３、２３への光入力が過大な場合それに応じて発生する光電流Ｉpdも過大となる。図５に示す回路において、光電流Ｉpdが過大となれば、定電流源１６からの電流の多くが光電流Ｉpdとして供給されてしまい、Ｎｃｈ型ＭＯＳトランジスタ１５への供給電流が減少してしまい、Ｎｃｈ型ＭＯＳトランジスタ１５がカットオフしてしまう。同時に帰還抵抗５で接続されている初段のＮｃｈ型ＭＯＳトランジスタ１１のゲート・ソース間電圧も低下し、Ｎｃｈ型ＭＯＳトランジスタ１１もカットオフとなってしまう。同様に、図７に示す回路においても、光電流Ｉpdが過大となれば、定電流３６への電流の多くが光電流Ｉpdから供給されてしまい、Ｐｃｈ型ＭＯＳトランジスタ３５の動作電流が減少してしまい、Ｐｃｈ型ＭＯＳトランジスタ３５がカットオフしてしまう。同時に帰還抵抗２５で接続されている初段のＰｃｈ型ＭＯＳトランジスタ３１のゲート・ソース間電圧も低下し、Ｐｃｈ型ＭＯＳトランジスタ３１もカットオフとなってしまう。
すなわち過大な光入力があると、増幅器内のＭＯＳトランジスタがカットオフし、光入力があるにもかかわらず、光入力が無い状態と同様の動作となってしまう。
本発明は上記問題点に鑑み、過大な光入力においても増幅器内のＭＯＳトランジスタがカットオフせず増幅器が動作できる光入力レベルの範囲を改善をすることのできる光電流・電圧変換回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の光電流・電圧変換回路は、ゲートを入力としドレインを出力とするソース接地された第一のMOSトランジスタのドレインに第一の定電流源が接続された構成からなる増幅段が複数段直流結合された増幅器と、前記増幅器の入出力端間に接続された帰還抵抗と、前記増幅器の入力端と前記第一のMOSトランジスタのソースとの間に接続されたフォトダイオードとを含む光電流・電圧変換回路であって、直列接続され、その直列接続点が前記増幅器の入力端に接続されたゲート・ドレイン間ショートでソース接地の第二のMOSトランジスタと第二の定電流源とを有し、前記第一のMOSトランジスタのうち初段の第一のMOSトランジスタのゲート電位が低下しようとすると、前記第二の定電流源からの電流のうち、前記第二のMOSトランジスタに必要な電流が減少し、その分、前記第二の定電流源から前記フォトダイオードに供給される電流が増加するように機能することを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の第１実施例の、図４に示す受光ＩＣの増幅器４として用いられる増幅器３０４を図１を参照して説明する。尚、図５に示す増幅器１０４と同一のものについては同一符号を付してその説明を省略する。図５に示す増幅器１０４と異なるのは、増幅器３０４の入力端１７にゲート・ドレイン間ショートのＮｃｈ型ＭＯＳトランジスタ４１のドレインが接続され、そのソースが接地電位ＧＮＤに接続され、さらに入力端１７と電源電圧端子Ｖ_ＤＤとの間に定電流源４２が接続されている点である。尚、Ｎｃｈ型ＭＯＳトランジスタ４１の閾値電圧Ｖｔを他の３つのＮｃｈ型ＭＯＳトランジスタと同一かそれより少し高く設定する以外は、Ｎｃｈ型ＭＯＳトランジスタ４１および定電流源４２は他のＮｃｈ型ＭＯＳトランジスタ１１、１３、１５および定電流源１２、１４、１６とそれぞれ同一形状、同一サイズの素子となっている。
【００１６】
上記構成の受光ＩＣの光入力がある場合の動作を説明する。フォトダイオード３の光入力が、図５に示す増幅器１０４が動作するレベル範囲であると、増幅器１０４のときとほぼ同様に、受光ＩＣからの出力を得る。
【００１７】
フォトダイオード３の光入力が、さらに増加し、Ｎｃｈ型ＭＯＳトランジスタ１１のゲート電位が低下しようとすると、定電流源４２からの電流のうち、Ｎｃｈ型ＭＯＳトランジスタ４１に必要な電流が減少し、その分、定電流源４２から光電流Ｉｐｄとして供給される電流が増加する。その結果、帰還抵抗５に流れる光電流Ｉpdが減少し、定電流源１６からＮｃｈ型ＭＯＳトランジスタ１５に供給される電流量は、Ｎｃｈ型ＭＯＳトランジスタ１５がカットオフされないレベルに維持され、また、Ｎｃｈ型ＭＯＳトランジスタ１１のゲート電位もＮｃｈ型ＭＯＳトランジスタ１１がカットオフされないレベルに維持される。
【００１８】
尚、Ｎｃｈ型ＭＯＳトランジスタ４１の閾値電圧Ｖｔが何らかのバラツキによってＮｃｈ型ＭＯＳトランジスタ１１の閾値電圧Ｖｔよりも低くなり過ぎると、フォトダイオード３に光入力が無く、光電流Ｉpdが発生しない場合においても、Ｎｃｈ型ＭＯＳトランジスタ１１の閾値電圧Ｖｔに見合う電圧をＮｃｈ型ＭＯＳトランジスタ４１に発生させるために、Ｎｃｈ型ＭＯＳトランジスタ４１に定電流源４２からの電流より大きい電流を供給する必要がある。そのため、Ｎｃｈ型ＭＯＳトランジスタ４１に対して帰還抵抗５を通して定電流源１６から電流が流れてしまい、受光ＩＣに出力を発生させてしまう虞がある。
また、逆にＮｃｈ型ＭＯＳトランジスタ４１の閾値電圧ＶｔがＮｃｈ型ＭＯＳトランジスタ１１の閾値電圧Ｖｔよりも高くなり過ぎると、Ｎｃｈ型ＭＯＳトランジスタ１１の閾値電圧Ｖｔに見合う電圧をＮｃｈ型ＭＯＳトランジスタ４１に発生させるために、Ｎｃｈ型ＭＯＳトランジスタ４１に定電流源４２からの電流より小さい電流を供給する必要がある。そのため、定電流源４２からの余分の電流が光電流Ｉpdとして流れ、帰還抵抗５に流れる電流は光電流Ｉpdより少ない電流しか流れないため、フォトダイオード３に対する光入力が微小で、光電流Ｉpdが少ない場合においては、光入力があっても受光ＩＣに出力を発生させない虞がある。
これを防止するため、Ｎｃｈ型ＭＯＳトランジスタ４１の閾値電圧Ｖｔは、Ｎｃｈ型ＭＯＳトランジスタ１１の閾値電圧Ｖｔに対して同一かそれより少しだけ高く設定する。
【００１９】
増幅器３０４を以上の構成とすることにより、少なくとも、定電流源４２からの電流で光電流Ｉpdの一部を供給して、Ｎｃｈ型ＭＯＳトランジスタ１５がカットオフしてしまうのを防止すると同時に、帰還抵抗５で接続されている初段のＮｃｈ型ＭＯＳトランジスタ１１のゲート・ソース間電圧が低下するのを防止することで、その過大な光入力においても増幅器３０４の動作が可能である。従って、広範囲の光電流Ｉpdに対して動作が可能であり、受光ＩＣの光入力に対する動作範囲を改善することができる。
【００２０】
次に、本発明の第２実施例の、図６に示す受光ＩＣの増幅器２４として用いられる増幅器４０４を図２を参照して説明する。尚、図７に示す増幅器２０４と同一のものについては同一符号を付してその説明を省略する。図７に示す増幅器２０４と異なるのは、増幅器４０４の入力端３７にゲート・ドレイン間ショートのＰｃｈ型ＭＯＳトランジスタ５１のドレインが接続され、そのソースが電源電圧端子Ｖ_ＤＤに接続され、さらに入力端３７と接地電位ＧＮＤとの間に定電流源５２が接続されている点である。尚、Ｐｃｈ型ＭＯＳトランジスタ５１の閾値電圧Ｖｔを他の３つのＰｃｈ型ＭＯＳトランジスタと同一かそれ以上に設定する以外は、Ｐｃｈ型ＭＯＳトランジスタ５１および定電流源５２は他のＰｃｈ型ＭＯＳトランジスタ３１、３３、３５および定電流源３２、３４、３６とそれぞれ同一形状、同一サイズの素子となっている。
【００２１】
上記構成の受光ＩＣの光入力がある場合の動作を説明する。フォトダイオード２３の光入力が、図７に示す増幅器２０４が動作するレベル範囲であると、増幅器２０４のときとほぼ同様に、受光ＩＣからの出力を得る。
【００２２】
フォトダイオード２３の光入力が、さらに増加し、Ｐｃｈ型ＭＯＳトランジスタ３１のゲート電位が上昇しようとすると、定電流源５２に流れこむ電流のうち、Ｐｃｈ型ＭＯＳトランジスタ５１からの電流が減少し、その分、定電流源５２に光電流Ｉｐｄとして流れ込む電流が増加する。その結果、帰還抵抗２５に流れる光電流Ｉpdが減少し、Ｎｃｈ型ＭＯＳトランジスタ３５から定電流源３６に流れこむ電流量は、Ｐｃｈ型ＭＯＳトランジスタ３５がカットオフされないレベルに維持され、また、Ｐｃｈ型ＭＯＳトランジスタ３１のゲート電位もＰｃｈ型ＭＯＳトランジスタ３１がカットオフされないレベルに維持される。
【００２３】
尚、Ｐｃｈ型ＭＯＳトランジスタ５１の閾値電圧Ｖｔが何らかのバラツキによってＰｃｈ型ＭＯＳトランジスタ３１の閾値電圧Ｖｔよりも低くなり過ぎると、フォトダイオード２３に光入力が無く、光電流Ｉpdが発生しない場合においても、Ｐｃｈ型ＭＯＳトランジスタ３１の閾値電圧Ｖｔに見合う電圧をＰｃｈ型ＭＯＳトランジスタ５１に発生させるために、Ｐｃｈ型ＭＯＳトランジスタ５１に定電流源５２の電流より大きい電流を供給する必要がある。そのため、Ｐｃｈ型ＭＯＳトランジスタ５１から帰還抵抗２５を通して定電流源３６に電流が流れてしまい、受光ＩＣに出力を発生させてしまう虞がある。
また、逆にＰｃｈ型ＭＯＳトランジスタ５１の閾値電圧ＶｔがＰｃｈ型ＭＯＳトランジスタ３１の閾値電圧Ｖｔよりも高くなり過ぎると、Ｐｃｈ型ＭＯＳトランジスタ３１の閾値電圧Ｖｔに見合う電圧をＰｃｈ型ＭＯＳトランジスタ５１に発生させるために、Ｐｃｈ型ＭＯＳトランジスタ５１に定電流源５２の電流より小さい電流を供給する必要がある。そのため、定電流源５２に流れ込む電流は、Ｐｃｈ型ＭＯＳトランジスタ５１からの電流だけでは不足し、その不足分を補充するために光電流Ｉpdの一部が流れ、帰還抵抗２５に流れる光電流Ｉpdは減少し、フォトダイオード２３に対する光入力が微小で、光電流Ｉpdが少ない場合においては、光入力があっても受光ＩＣに出力を発生させない虞がある。
これを防止するため、Ｐｃｈ型ＭＯＳトランジスタ５１の閾値電圧Ｖｔは、Ｐｃｈ型ＭＯＳトランジスタ３１の閾値電圧Ｖｔに対して同一かそれより少しだけ高く設定する。
【００２４】
増幅器４０４を以上の構成とすることにより、少なくとも、定電流源５２に光電流Ｉpdの一部が流れ込んで、Ｐｃｈ型ＭＯＳトランジスタ３５がカットオフしてしまうのを防止すると同時に、帰還抵抗２５で接続されている初段のＰｃｈ型ＭＯＳトランジスタ３１のゲート・ソース間電圧が低下するのを防止することで、その過大な光入力においても増幅器４０４の動作が可能である。従って、広範囲の光電流Ｉpdに対して動作が可能であり、受光ＩＣの光入力に対する動作範囲を改善することができる。
【００２５】
尚、上記実施例では、光電流・電圧変換回路としての受光ＩＣをＩＣカプラに用いることで説明したが、これに限定されることなく、例えば、パソコン間通信等に用いられる赤外線通信（ＩｒＤＡ）の受信側回路等、光信号をＬｏｗ、Ｈｉｇｈのデジタル信号に変換する回路に広く用いることができる。
【００２６】
【発明の効果】
以上説明したように、本発明の光電流・電圧変換回路によれば、増幅器において、さらに、受光素子と初段の増幅段との接続点に、１段分の増幅段が入出力端で接続されることによって、過大な光入力によっても増幅器が動作でき、光電流・電圧変換回路の光入力に対する動作範囲を改善することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の図４の受光ＩＣに用いられる増幅器の回路図。
【図２】本発明の第２実施例の図６の受光ＩＣに用いられる増幅器の回路図。
【図３】フォトカプラの基本構成を示す図。
【図４】受光ＩＣの一例を示すブロック図。
【図５】図４の受光ＩＣに用いられる従来の増幅器の回路図。
【図６】受光ＩＣの他の例を示すブロック図。
【図７】図６の受光ＩＣに用いられる従来の増幅器の回路図。
【符号の説明】
３、２３フォトダイオード
４、２４増幅器
５、２５帰還抵抗
６、２６コンパレータ
１１、１３、１５、４１Ｎｃｈ型ＭＯＳトランジスタ
３１、３３、３５、５１Ｐｃｈ型ＭＯＳトランジスタ
１２、１４、１６、４２定電流源
３２、３４、３６、５２定電流源

Claims

ゲートを入力としドレインを出力とするソース接地された第一のMOSトランジスタのドレインに第一の定電流源が接続された構成からなる増幅段が複数段直流結合された増幅器と、前記増幅器の入出力端間に接続された帰還抵抗と、前記増幅器の入力端と前記第一のMOSトランジスタのソースとの間に接続されたフォトダイオードとを含む光電流・電圧変換回路であって、直列接続され、その直列接続点が前記増幅器の入力端に接続されたゲート・ドレイン間ショートでソース接地の第二のMOSトランジスタと第二の定電流源とを有し、
前記第一のMOSトランジスタのうち初段の第一のMOSトランジスタのゲート電位が低下しようとすると、前記第二の定電流源からの電流のうち、前記第二のMOSトランジスタに必要な電流が減少し、その分、前記第二の定電流源から前記フォトダイオードに供給される電流が増加するように機能することを特徴とする光電流・電圧変換回路。
前記第二のMOSトランジスタの閾値電圧は前記第一のMOSトランジスタの閾値電圧と同じか少し大きいことを特徴とする請求項1に記載の光電流・電圧変換回路。