TWI842185B - 光接收電路 - Google Patents

光接收電路 Download PDF

Info

Publication number
TWI842185B
TWI842185B TW111142679A TW111142679A TWI842185B TW I842185 B TWI842185 B TW I842185B TW 111142679 A TW111142679 A TW 111142679A TW 111142679 A TW111142679 A TW 111142679A TW I842185 B TWI842185 B TW I842185B
Authority
TW
Taiwan
Prior art keywords
resistor
coupled
receiving circuit
enabling
transimpedance amplifier
Prior art date
Application number
TW111142679A
Other languages
English (en)
Other versions
TW202420738A (zh
Inventor
詹詠舜
Original Assignee
台亞半導體股份有限公司
Filing date
Publication date
Application filed by 台亞半導體股份有限公司 filed Critical 台亞半導體股份有限公司
Application granted granted Critical
Publication of TWI842185B publication Critical patent/TWI842185B/zh
Publication of TW202420738A publication Critical patent/TW202420738A/zh

Links

Images

Abstract

本發明提供一種光接收電路,包括光接收器、轉阻放大器、輸出級及致能單元。光接收器用以依據輸入訊號產生光電流訊號;轉阻放大器用以依據光電流訊號以產生放大訊號;輸出級用以依據放大訊號產生輸出訊號;致能單元耦接轉阻放大器,且致能單元用以依據致能電壓源之狀態來決定是否吸收光電流訊號或放大訊號。

Description

光接收電路
本發明係關於一種光接收電路,尤指一種應用於光耦合器之接收端之光接收電路。
一般針對供電電壓差較大之不同元件間之訊號傳輸,需要使用耦合器(coupler)或隔離器(isolator)來保持電性隔絕並作為執行訊號傳輸媒介。以光耦合器(optocoupler)為例,其主要利用發光二極體作為光源,並藉由相應之光敏元件來達到電-光-電之訊號轉換及傳輸。習知光耦合器是依據所接收到之輸入電壓來控制光耦合器之作動,然而習知設計使光耦合器常在非使用狀態下接收到其他非必要之電壓,導致光耦合器之作動容易受到干擾,甚至可能造成內部元件之損壞。
雖然已有部分光耦合器會增設額外之電路來減少前述問題,然而該額外電路通常需要使用多個電路元件加以組合,造成整體電路之設置面積及複雜度增加,不僅增加能耗,也會提高光耦合器之製造成本。
因此,如何能設計出改善前述問題之光接收電路,實為一個值得研究之課題。
本發明之目的在於提供一種應用於光耦合器之接收端之光接收電路。
為達上述目的,本發明之光接收電路包括光接收器、轉阻放大器、輸出級及致能單元。光接收器用以依據輸入訊號產生光電流訊號;轉阻放大器用以依據光電流訊號以產生放大訊號;輸出級用以依據放大訊號產生輸出訊號;致能單元耦接轉阻放大器,且致能單元用以依據致能電壓源之狀態來決定是否吸收光電流訊號或放大訊號。
在本發明之一實施例中,轉阻放大器藉由輸入節點耦接光接收器,且致能單元耦接輸入節點。
在本發明之一實施例中,轉阻放大器藉由輸出節點耦接輸出級,且致能單元耦接輸出節點。
在本發明之一實施例中,致能單元包括控制元件及依序串聯之第一電阻、第二電阻及第三電阻,致能電壓源藉由第一節點耦接第一電阻及第二電阻;控制元件耦接輸入節點或輸出節點,且控制元件藉由第二節點耦接第二電阻及第三電阻。
在本發明之一實施例中,第三電阻大於第一電阻及第二電阻之總和。
在本發明之一實施例中,當致能電壓源呈浮動狀態時,於第二節點產生分壓以開啟控制元件;當致能電壓源呈接地狀態時,該分壓不足以開啟控制元件。
在本發明之一實施例中,致能電壓源所提供之電壓不大於2V。
在本發明之一實施例中,轉阻放大器包括二放大器元件、二集極電阻及二退化電阻,二集極電阻用於偏置二放大器元件並控制增益,且二退化電阻用於穩定增益。
在本發明之一實施例中,致能單元包括NMOS元件,且NMOS元件耦接致能電壓源且設置於輸入節點或輸出節點之位置。
在本發明之一實施例中,致能單元包括BJT元件及保護電阻,保護電阻分別耦接BJT元件及致能電壓源,且BJT元件設置於輸入節點或輸出節點之位置。
據此,本發明之光接收電路可藉由改變致能電壓源之狀態,來控制致能單元是否吸收進入轉阻放大器前之光電流訊號或自轉阻放大器輸出之放大訊號,進而控制轉阻放大器之運作與否。因此,本發明之光接收電路於非運作期間內可避免相關元件不必要之作動,減少輸出電壓異常之情形,同時可達到節省功耗之目的。
1、1a、1b、1c、1d、1e:光接收電路
10:光接收器
20:轉阻放大器
30:輸出級
31:BJT元件
40、40b、40d:致能單元
41:控制元件
42:NMOS元件
43:BJT元件
VE:致能電壓源
Vcc:外部供電源
VN:輸入訊號
OUT:輸出端接腳
N1:第一節點
N2:第二節點
Nin:輸入節點
Nout:輸出節點
R1:第一電阻
R2:第二電阻
R3:第三電阻
R:保護電阻
Q1:第一放大器元件
Q2:第二放大器元件
Rc1:第一集極電阻
Rc2:第二集極電阻
Rd1:第一退化電阻
Rd2:第二退化電阻
圖1為本發明之光接收電路之概略示意圖。
圖2為本發明之光接收電路之第一實施例之示意圖。
圖3為本發明之光接收電路之第二實施例之示意圖。
圖4為本發明之光接收電路之第三實施例之示意圖。
圖5為本發明之光接收電路之第四實施例之示意圖。
圖6為本發明之光接收電路之第五實施例之示意圖。
圖7為本發明之光接收電路之第六實施例之示意圖。
由於各種態樣與實施例僅為例示性且非限制性,故在閱讀本說明書後,具有通常知識者在不偏離本發明之範疇下,亦可能有其他態樣與實施例。根據下述之詳細說明與申請專利範圍,將可使該等實施例之特徵及優點更加彰顯。
於本文中,係使用「一」或「一個」來描述本文所述的元件和組件。此舉只是為了方便說明,並且對本發明之範疇提供一般性的意義。因此,除非很明顯地另指他意,否則此種描述應理解為包括一個或至少一個,且單數也同時包括複數。
於本文中,用語「第一」或「第二」等類似序數詞主要是用以區分或指涉相同或類似的元件或結構,且不必然隱含此等元件或結構在空間或時間上的順序。應了解的是,在某些情形或組態下,序數詞可以交換使用而不影響本創作之實施。
於本文中,用語「包括」、「具有」或其他任何類似用語意欲涵蓋非排他性之包括物。舉例而言,含有複數要件的元件或結構不僅限於本文所列出之此等要件而已,而是可以包括未明確列出但卻是該元件或結構通常固有之其他要件。
請一併參考圖1及圖2,其中圖1為本發明之光接收電路之概略示意圖,圖2為本發明之光接收電路之第一實施例之示意圖。如圖1及圖2所示,本發明之光接收電路1主要包括光接收器10、轉阻放大器20、輸出級30及致能單元 40。在本發明中,光接收器10可為由一逆向偏壓VN驅動之光電二極體,當光接收器10接收來自發射端之光訊號後,可依據光訊號產生相應之光電流訊號,但本發明不以此為限。
轉阻放大器20耦接光接收器10。轉阻放大器20用以接收前述光電流訊號,並將該光電流訊號經過訊號放大處理後產生相應之放大訊號。在本發明中,轉阻放大器20可包括由複數個電阻及放大器組成之多級放大器電路。舉例來說,如圖2所示,轉阻放大器20可包括二放大器元件、二集極電阻及二退化電阻,二集極電阻用於偏置二放大器元件並控制增益,且二退化電阻用於穩定增益。其中以第一放大器元件Q1、第一集極電阻Rc1及第一退化電阻Rd1組成第一級放大電路,並以第二放大器元件Q2、第二集極電阻Rc2及第二退化電阻Rd2組成第二級放大電路。第一放大器元件Q1及第二放大器元件Q2均採用雙極性電晶體(bipolar transistor,簡稱BJT)元件來執行相應功能,但本發明不以此為限,例如前述BJT元件也可用金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor,簡稱MOSFET)元件取代。
在本發明中,第一放大器元件Q1之基極耦接光接收器10,以依據光電流訊號產生相應作動;第一放大器元件Q1之集極耦接第一集極電阻Rc1,且第一集極電阻Rc1之另一端耦接電壓源VCC;第一放大器元件Q1之射極耦接第一退化電阻Rd1,且第一退化電阻Rd1之另一端接地。第二放大器元件Q2之基極耦接第一放大器元件Q1及第一集極電阻Rc1之間之節點,以依據光電流訊號產生相應作動;第二放大器元件Q2之集極耦接第二集極電阻Rc2,且第二集極電阻Rc2之另一端耦接電壓源VCC;第二放大器元件Q2之射極耦接第二退化電阻Rd2,且第二退化電阻Rd2之另一端接地。而藉由第二放大器元件Q2及第二集極電阻Rc2之間之節點輸出經處理後之放大訊號。
藉此設計,配合第一集極電阻Rc1之第一放大器元件Q1可作為第一級轉阻放大器,用以控制電阻之增益值並將輸入之光電流訊號轉換為電壓訊號;配合第二集極電阻Rc2之第二放大器元件Q2可作為第二級電壓放大器,用以控制電壓之增益值。而第一退化電阻Rd1及第二退化電阻Rd2可促使前述兩級之增益值較為穩定並增加線性度。
輸出級30耦接轉阻放大器20。輸出級30用以接收前述放大訊號,並依據該放大訊號產生相應之輸出訊號。在本發明中,輸出級30主要包括一個BJT元件31,其中BJT元件31之基極耦接轉阻放大器20,BJT元件31之集極形成一個開路結構以作為輸出端OUT,且BJT元件31之射極接地。據此,輸出端OUT可直接連接或藉由額外設置之電阻串聯任意外部元件,以對該外部元件輸出電壓訊號。
致能單元40耦接轉阻放大器20,例如致能單元40可選擇性地耦接至轉阻放大器20之訊號輸入側或訊號輸出側。致能單元40可接收來自致能電壓源VE之致能電壓,使得致能單元40可依據致能電壓源VE之狀態以及耦接至轉阻放大器20之不同位置,來決定是否吸收自光接收器10朝轉阻放大器20傳輸之光電流訊號或自轉阻放大器20朝輸出級30傳輸之放大訊號。
在本發明中,致能單元40包括控制元件41、第一電阻R1、第二電阻R2及第三電阻R3,第一電阻R1、第二電阻R2及第三電阻R3依序兩兩串聯,且第一電阻R1之另一端耦接電壓源VCC(例如可提供約5V之電壓),第三電阻R3之另一端接地。在本發明之一實施例中,第三電阻R3應遠大於第一電阻R1及第二電阻R2之總和。此處控制元件41同樣採用BJT元件來執行相應功能。致能電壓源VE耦接第一電阻R1及第二電阻R2之間之第一節點N1;控制元件41之基極耦接第二電阻R2及第三電阻R3之間之第二節點N2,控制元件41之集極耦接轉阻放大器20,且控制元件41之射極接地。
如圖1及圖2所示,在本發明之光接收電路1之第一實施例中,轉阻放大器20及光接收器10之間具有輸入節點Nin,使得轉阻放大器20藉由輸入節點Nin耦接光接收器10,且致能單元40藉由控制元件41之集極耦接至輸入節點Nin。因此,致能單元40主要用以吸收自光接收器10朝轉阻放大器20傳輸之光電流訊號。
以下將針對本發明之光接收電路1之實際作動方式作進一步說明。如圖2所示,在本實施例中,本發明之光接收電路1可藉由致能單元40作為光接收器10至轉阻放大器20之間之電路控制開關,並依據致能電壓源VE之狀態來決定是否吸收自光接收器10朝轉阻放大器20傳輸之光電流訊號。致能單元40之控制元件41會依據第二節點N2處產生之分壓而呈現開啟或關閉狀態。
舉例來說,當致能電壓源VE呈接地狀態(grounding)時,於第二節點N2處所形成之分壓為0或不足以開啟控制元件41,也就是說控制元件41呈關閉狀態。此時,來自光接收器10之光電流訊號並無法經由輸入節點Nin通過控制元件41,使得光電流訊號僅能朝轉阻放大器20傳輸,而使整體電路正常執行訊號放大及輸出等正常運作。
而當致能電壓源VE呈浮動(flaoting)狀態時,於第二節點N2處所形成之分壓為(R3/R1+R2+R3)*VCC,當R3足夠大使形成之分壓大於元件41之閾值電壓(Threshold voltage,Vth),控制元件41之基極會接收到電流,而導致控制元件41被開啟。此時,來自光接收器10之光電流訊號於抵達輸入節點Nin時會朝向控制元件41流動,使得光電流訊號被致能單元40而無法朝轉阻放大器20流動,而使整體電路無法執行訊號放大及輸出等正常運作。
由於致能電壓源VE所提供之電壓越小,越容易關閉控制元件41,因此在本發明之一實施例中,致能電壓源VE所提供之電壓不大於2V,但本發明不以此為限。
據此,本發明之光接收電路1在無需正常運作之期間內,可藉由改變致能電壓源VE之狀態來避免意料之外產生之光電流訊號流至轉阻放大器20,減少輸出電壓異常之發生機率。此外,在本實施例中,致能單元40僅須採用單一BJT元件配合3個電阻,即可達成前述控制電流吸收之功能,使得致能單元40整體所需之面積得以縮減,且能降低製造成本及功耗。
請參考圖3為本發明之光接收電路之第二實施例之示意圖。如圖3所示,在本實施例中,本發明之光接收電路1a之轉阻放大器20及輸出級30之間具有輸出節點Nout,且致能單元40藉由控制元件41之集極耦接至輸出節點Nout。因此,致能單元40主要用以吸收自轉阻放大器20朝輸出級30傳輸之放大訊號。
同樣地,在本實施例中,本發明之光接收電路1a可藉由致能單元40作為轉阻放大器20至輸出級30之間之電路控制開關,並依據致能電壓源VE之狀態來決定是否吸收自轉阻放大器20朝輸出級30傳輸之放大訊號。由於致能單元40之實際作動方式與前述第一實施例相同,且可達到相似功效,在此不重複贅述。需注意的是,由於放大訊號是光電流訊號經過放大處理後所得之訊號,使得放大訊號相較於光電流訊號具有較大電流,因此致能單元40之控制元件41在設計上必須採用足以吸收放大訊號之尺寸。
請一併參考圖4及圖5,其中圖4為本發明之光接收電路之第三實施例之示意圖,圖5為本發明之光接收電路之第四實施例之示意圖。如圖4所示,本實施例相較於前述第一實施例係改變致能單元40之電路設計。在本實施例中,本發明之光接收電路1b之致能單元40b包括N型金屬氧化半導體(N-Metal-Oxide-Semiconductor,簡稱NMOS)元件42,且NMOS元件42設置於前述輸入節點之位置。其中NMOS元件42之汲極耦接光接收器10,NMOS元件42 之源極耦接轉阻放大器20,且NMOS元件42之閘極耦接致能電壓源VE。因此,致能單元40b主要用以吸收自光接收器10朝轉阻放大器20傳輸之光電流訊號。
舉例來說,當致能電壓源VE呈接地狀態(grounding)時,NMOS元件42之閘極並未接收到電流,而導致NMOS元件42被關閉。此時,來自光接收器10之光電流訊號並無法經由NMOS元件42朝轉阻放大器20傳輸,而使整體電路無法正常執行訊號放大及輸出等正常運作。
而當致能電壓源VE呈高準位(High)狀態時,NMOS元件42之閘極會接收到電流,而導致NMOS元件42被開啟。此時,來自光接收器10之光電流訊號即可經由NMOS元件42朝轉阻放大器20流動,而使整體電路可正常執行訊號放大及輸出等正常運作。
如圖5所示,本實施例相較於前述第三實施例係改變致能單元40b之電路設置位置。在本實施例中,本發明之光接收電路1c之致能單元40b之NMOS元件42設置於前述輸出節點之位置。其中,NMOS元件42之汲極耦接轉阻放大器20,NMOS元件42之源極耦接輸出級30,且NMOS元件42之閘極耦接致能電壓源VE。因此,致能單元40b主要用以吸收自轉阻放大器20朝輸出級30傳輸之放大訊號。由於前述致能單元40b之實際作動方式與前述第三實施例相同,且可達到相似功效,在此不重複贅述。需注意的是,由於致能單元40b在電壓切換過程中會出現大量電荷注入,因此致能單元40b在設計上需要額外設置電荷消除裝置,以避免該些電荷所造成之影響。
請一併參考圖6及圖7,其中圖6為本發明之光接收電路之第五實施例之示意圖,圖7為本發明之光接收電路之第六實施例之示意圖。如圖6所示,本實施例相較於前述第三實施例係改變致能單元40b之電路設計。在本實施例 中,本發明之光接收電路1d之致能單元40d包括BJT元件43及保護電阻R,保護電阻R分別耦接BJT元件43之基極及致能電壓源VE,且BJT元件43設置於前述輸入節點之位置。其中,BJT元件之集極耦接光接收器10,且BJT元件之射極耦接轉阻放大器20。因此,致能單元40d主要用以吸收自光接收器10朝轉阻放大器20傳輸之光電流訊號。
又如圖7所示,本實施例相較於前述第五實施例係改變致能單元40d之電路設置位置。在本實施例中,本發明之光接收電路1e之致能單元40d之保護電阻R分別耦接BJT元件43之基極及致能電壓源VE,且BJT元件43設置於前述輸出節點之位置。其中,BJT元件43之集極耦接轉阻放大器20,且BJT元件43之射極耦接輸出級30。因此,致能單元40d主要用以吸收自轉阻放大器20朝輸出級30傳輸之放大訊號。由於前述致能單元40d之實際作動方式與前述第三實施例相同,且可達到相似功效,在此不重複贅述。
以上實施方式本質上僅為輔助說明,且並不欲用以限制申請標的之實施例或該等實施例的應用或用途。此外,儘管已於前述實施方式中提出至少一例示性實施例,但應瞭解本發明仍可存在大量的變化。同樣應瞭解的是,本文所述之實施例並不欲用以透過任何方式限制所請求之申請標的之範圍、用途或組態。相反的,前述實施方式將可提供本領域具有通常知識者一種簡便的指引以實施所述之一或多種實施例。再者,可對元件之功能與排列進行各種變化而不脫離申請專利範圍所界定的範疇,且申請專利範圍包含已知的均等物及在本專利申請案提出申請時的所有可預見均等物。
1:光接收電路
10:光接收器
20:轉阻放大器
30:輸出級
40:致能單元
VE:致能電壓源
OUT:輸出端

Claims (8)

  1. 一種光接收電路,包括:一光接收器,用以依據一輸入訊號產生一光電流訊號;一轉阻放大器,用以依據該光電流訊號以產生一放大訊號;一輸出級,用以依據該放大訊號產生一輸出訊號;以及一致能單元,耦接該轉阻放大器,該致能單元用以依據一致能電壓源之狀態來吸收該光電流訊號或該放大訊號;其中該轉阻放大器藉由一輸入節點耦接該光接收器且該致能單元耦接該輸入節點,或者,該轉阻放大器藉由一輸出節點耦接該輸出級且該致能單元耦接該輸出節點。
  2. 如請求項1所述之光接收電路,其中該致能單元包括一控制元件及依序串聯之一第一電阻、一第二電阻及一第三電阻,該致能電壓源藉由一第一節點耦接該第一電阻及該第二電阻;該控制元件耦接該輸入節點或該輸出節點,且該控制元件藉由一第二節點耦接該第二電阻及該第三電阻。
  3. 如請求項2所述之光接收電路,其中該第三電阻大於該第一電阻及該第二電阻之總和。
  4. 如請求項2所述之光接收電路,其中當該致能電壓源呈一浮動狀態時,於該第二節點產生一分壓以開啟該控制元件;當該致能電壓源呈一接地狀態時,該分壓不足以開啟該控制元件。
  5. 如請求項1所述之光接收電路,其中該致能電壓源所提供之電壓不大於2V。
  6. 如請求項1所述之光接收電路,其中該轉阻放大器包括二放大器元件、二集極電阻及二退化電阻,該二集極電阻用於偏置該二放大器元件並控制增益,且該二退化電阻用於穩定增益。
  7. 如請求項1所述之光接收電路,其中該致能單元包括一NMOS元件,且該NMOS元件耦接該致能電壓源且設置於該輸入節點或該輸出節點之位置。
  8. 如請求項1所述之光接收電路,其中該致能單元包括一BJT元件及一保護電阻,該保護電阻分別耦接該BJT元件及該致能電壓源,且該BJT元件設置於該輸入節點或該輸出節點之位置。
TW111142679A 2022-11-08 光接收電路 TWI842185B (zh)

Publications (2)

Publication Number Publication Date
TWI842185B true TWI842185B (zh) 2024-05-11
TW202420738A TW202420738A (zh) 2024-05-16

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180254756A1 (en) 2015-09-15 2018-09-06 Firecomms Limited Optical receiver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180254756A1 (en) 2015-09-15 2018-09-06 Firecomms Limited Optical receiver

Similar Documents

Publication Publication Date Title
US7737790B1 (en) Cascode amplifier and method for controlling current of cascode amplifier
US7265631B2 (en) Transimpedance amplifier with signal amplification circuit that performs power signal regulation
US7042295B2 (en) Low-voltage, low-power transimpedance amplifier architecture
JP6426406B2 (ja) 光受信回路および光結合装置
JP5639554B2 (ja) 受光回路
CN102916655B (zh) 光耦合装置
US10658985B2 (en) Trans-impedance amplifier
US5929688A (en) Level converter
TWI842185B (zh) 光接收電路
US7579878B2 (en) High gain, high speed comparator operable at low current
TW202420738A (zh) 光接收電路
US6008679A (en) Semiconductor integrated circuit and semiconductor input system
US20220311389A1 (en) Cascode structure, output structure, amplifier, and driving circuit
JP5231118B2 (ja) 受光アンプ回路
KR100236255B1 (ko) Mosfet를 채택한 차동 회로를 갖는 레벨 변환회로
TW202011689A (zh) 具有背閘極偏壓電晶體之dc迴路的寬頻低雜訊放大器
TW200826508A (en) Track and hold circuit
US6445250B1 (en) Circuit topology for better supply immunity in a cascaded Gm/Gm amplifier
JP4079621B2 (ja) 光電流・電圧変換回路
JPH0318119A (ja) 相補形金属酸化物半導体トランスレータ
US7227119B2 (en) Current voltage converter circuit
US7256651B1 (en) System and method for providing a constant swing high-gain complementary differential limiting amplifier
JP3610683B2 (ja) アナログスイッチ回路
US11391628B2 (en) Optical receiving circuit
US6924703B2 (en) Amplifier circuit with a shared current source